KR100634437B1 - 반도체 소자 제조용 마스크 및 그 제조방법 - Google Patents

반도체 소자 제조용 마스크 및 그 제조방법 Download PDF

Info

Publication number
KR100634437B1
KR100634437B1 KR1020040079042A KR20040079042A KR100634437B1 KR 100634437 B1 KR100634437 B1 KR 100634437B1 KR 1020040079042 A KR1020040079042 A KR 1020040079042A KR 20040079042 A KR20040079042 A KR 20040079042A KR 100634437 B1 KR100634437 B1 KR 100634437B1
Authority
KR
South Korea
Prior art keywords
pattern
area
region
exposure
halftone
Prior art date
Application number
KR1020040079042A
Other languages
English (en)
Other versions
KR20060030239A (ko
Inventor
이두열
오석환
여기성
우상균
이숙
박주온
정성곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040079042A priority Critical patent/KR100634437B1/ko
Priority to US11/243,401 priority patent/US7604907B2/en
Priority to DE102005047475A priority patent/DE102005047475B4/de
Priority to TW094134812A priority patent/TWI315024B/zh
Priority to JP2005292872A priority patent/JP4786990B2/ja
Priority to CN2005101134358A priority patent/CN1758138B/zh
Publication of KR20060030239A publication Critical patent/KR20060030239A/ko
Application granted granted Critical
Publication of KR100634437B1 publication Critical patent/KR100634437B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Abstract

반도체 소자 제조용 마스크 및 그 제조방법을 제공한다. 이 마스크 세트는 제 1 하프톤 패턴이 형성되어 상기 제 1 패턴 영역을 정의하는 제 1 노광 영역을 포함하는 제 1 마스크 레이어와, 바이너리 패턴 및 제 2 하프톤 패턴이 형성되어 상기 제 2 패턴 영역을 정의하는 제 2 노광 영역을 포함하는 제 2 마스크 레이어를 포함한다. 바이너리 패턴과 하프톤 패턴으로 구성된 제 2 마스크 레이어를 사용함으로써 제 1 마스크 레이어를 사용하여 1차 노광한 후 하프톤막과 차광막의 오정렬 및 레지스트레이션으로 인해 유발되는 1차 노광의 이상 노광을 2차 노광에서 보정할 수 있다.

Description

반도체 소자 제조용 마스크 및 그 제조방법{MASK FOR FABRICATING SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}
도 1은 피치가 다른 패턴영역을 가지는 전형적인 반도체 소자의 일부분을 나타낸 평면도이다.
도 2a 및 2b는 종래의 이중노광 마스크 세트를 나타낸 평면도이다.
도 3a 내지 3d는 종래의 이중노광 마스크 세트에서 일어날 수 있는 패턴불량의 유형을 나타낸 도면들이다.
도 4a 및 4b는 본 발명의 바람직한 실시예에 따른 이중노광 마스크 세트를 나타낸 도면들이다.
도 5는 도 4a 및 4b의 이중노광 마스크 세트를 사용하여 형성된 레지스트 패턴을 나타낸 도면이다.
도 6a 및 7a는 본 발명의 바람직한 실시예에 따른 이중노광 마스크를 구성하는 제 1 마스크의 제조방법을 설명하기 위한 평면도들이고,
도 6b 및 7b는 각각 도 6a 및 7a의 I-I'를 따라 취해진 단면도들이다.
도 8a 및 9a는 본 발명의 바람직한 실시예에 따른 이중노광 마스크를 구성하는 제 1 마스크의 제조방법을 설명하기 위한 평면도들이고,
도 8b 및 9b는 각각 도 8a 및 9a의 II-II'를 따라 취해진 단면도들이다.
도 10a 내지 10c는 본 발명의 바람직한 실시예에 따른 마스크를 이용한 사진식각 방법을 설명하기 위한 공정도이다.
본 발명은 반도체 소자 제조용 마스크 및 그 제조방법에 관한 것으로써, 더 구체적으로는 기판에 패턴을 전사하는 이중 노광에 사용되는 마스크 세트 및 그 제조방법에 관한 것이다.
디자인 룰이 감소되고 레이아웃 상에 다양한 형태의 패턴들이 배치됨에 따라 공정마진을 극대화할 수 있는 노광 기술이 요구된다. 일반적으로 반도체 소자, 특히 메모리 소자는 주기적으로 반복되는 패턴이 배치되는 셀 어레이 영역과 다양한 형태의 패턴들이 배치되는 주변회로 영역으로 구성된다. 소자의 고집적화를 위해 최소 디자인 룰은 셀 어레이 영역에 의해 결정된다. 따라서, 셀 어레이 영역에서 해상도(resolution), 초점심도(DOF; depth of focus), 노광허용치(EL;exposure latitude)의 공정마진을 확보하는 것이 중요하다. 패턴의 선폭이 축소됨에 따라 최소 분해능(minimum resolution)을 확보하기 위해서 이축광학계(OAI; off-axis illumination)가 도입되었다. OAI광학계는 해상도 및 초점심도 등이 우수하여 피치가 작은 패턴 형성이 가능하지만, 패턴의 크기, 모양 및 방향에 대하여 노광조건이 취약하기 때문에 다양한 패턴을 전사하는데는 원형 어퍼쳐(anunlar appature)를 사용하는 컨벤셔널 광학계(conventional illumination)가 적합하다. 어떠한 광학계를 사용하더라도 특정 패턴은 최적의 노광 조건으로 형성되지만 패턴의 형태 및 지오메트리(geometry)에 따라 상대적으로 취약한 패턴 형성 영역이 발생한다. 이러한 노광 한계를 극복하기 위하여 특정 패턴 영역에 대하여 우수한 노광 조건으로 1차 노광한 후, 상기 1차 노광 조건에 대해 상대적으로 취약한 패턴 영역에 대해 우수한 노광 조건으로 2차 노광하는 이중노광 공정이 사용된다.
도 1은 피치가 다른 패턴영역을 가지는 전형적인 반도체 소자의 일부분을 나타낸 평면도이다.
도 1에 도시된 것과 같이 일반적으로 반도체 소자는 패턴의 피치가 서로 다르게 배치된 패턴 영역을 포함한다. 메모리 소자의 셀 어레이 영역과 주변회로 영역이 그것이다. 일반적으로 데이타 저장용량을 높이기 위하여 셀 어레이 영역에는 최소 선폭의 메모리 셀이 주기적으로 반복되고, 주변회로 영역은 상대적으로 피치가 큰 패턴들이 배치된다. 도 1에 도시된 것과 같이 반도체 소자는 제 1 피치(P1)로 형성된 제 1 패턴(34a)과 상기 제 1 피치(P1)보다 큰 제 2 피치(P2)로 형성된 제 2 패턴(34b)을 포함할 수 있다. 이중 노광 공정은 반도체 소자를 영역으로 구분하여 각 영역에 대하여 최적의 노광 조건을 적용하여 우수한 패턴을 형성할 수 있다. 1차 노광에서 제 1 패턴이 형성되는 영역(16)이 오픈되어 제 1 패턴(34a)을 노광하고, 2차 노광에서 제 2 패턴이 형성되는 영역(26)이 오픈되어 제 2 패턴(34b)을 노광한다.
도 2a 및 2b는 종래의 이중노광 마스크 세트를 나타낸 평면도이다.
도 2a 및 도 2b는 각각 제 1 패턴(34a) 및 제 2 패턴(34b)을 형성하기 위한 제1 및 제 2 마스크 레이어이다. 도시된 것과 같이, 제 1 패턴(34)을 형성하기 위한 제 1 마스크 레이어는 제 2 패턴(34b)이 형성되는 영역은 차광막(12)이 덮이고, 제 1 차광 패턴(14)이 노광 영역에 레이아웃되어 있다. 또한, 제 2 패턴(34b)을 형성하기 위한 제 2 마스크 레이어는 제 1 마스크 레이어와 반대로 제 1 패턴(34a)이 형성되는 영역은 차광막(22)이 덮이고, 제 2 패턴(24)이 노광 영역에 레이아웃되어 있다. 따라서, 제 1 마스크 레이어 및 제 2 마스크 레이어를 이용하여 이중노광을 실시함으로써 기판 상에 제 1 패턴 및 제 2 패턴을 형성할 수 있다. 1차 노광 및 2차 노광의 오정렬을 고려하여 제 1 마스크 레이어과 제 2 마스크 레이어는 오버랩된 노광 영역을 가지도록 제작되는 것이 일반적이다. 따라서, 상기 오버랩된 영역은 이중 노광을 고려하여 OPC(Optical Proximity Correction)을 실시하여 원하는 패턴을 형성한다. 그러나, 높은 콘트라스트를 가지는 하프톤 마스크는 노광 경계에서 오정렬 또는 레지스트레이션으로 인하여 상기 오버랩된 영역에서 패턴 불량을 야기할 수 있다.
도 3a 및 3b는 제 1 마스크 레이어에서 발생할 수 있는 패턴 불량 유형을 나타내고, 도 3c 및 3d는 제 2 마스크 레이어에서 발생할 수 있 패턴 불량 유형을 나타낸 도면이다.
오정렬 또는 레이스트레이션이 발생하는 경우, 도 3a 및 3c에 도시된 것과 같이 노광 영역의 경계에서 하프톤 패턴(14,24)이 차광막(12,22) 외부로 노출되거나, 도 3b 및 3d에 도시된 것과 같이 차광막(12,22)의 일부가 노광 영역까지 신장되어 하프톤 패턴(14,24)을 덮을 수 있다. 제 1 마스크 레이어와 제 2 마스크 레이어는 오버랩된 영역의 이중노광을 고려하여 OPC가 되는데, 상기 노광 경계 영역의 패턴 불량(F1, F2, F3, F4)은 오버랩된 영역의 이중노광을 방해하거나, 원하지 않는 이중 노광을 유발하여 기판 상에 형성되는 패턴의 불량을 일으킬 수 있다.
본 발명이 이루고자 하는 기술적 과제는 특정 패턴에 대하여 패턴이 우수한 노광 조건을 사용하여 1차 노광한 후, 1차 노광에 대하여 상대적으로 취약한 패턴에 대하여 우수한 노광 조건으로 2차 노광하는 이중 노광 공정에서 1차 노광과 2차 노광의 경계 영역의 패턴 불량을 억제할 수 있는 마스크 세트 및 그 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은 제 1 패턴 영역과 제 2 패턴 영역으로 구분된 패턴을 정의하는 마스크 세트 및 그 제조방법을 제공한다. 이 마스크 세트는 제 1 하프톤 패턴이 형성되어 상기 제 1 패턴 영역을 정의하는 제 1 노광 영역을 포함하는 제 1 마스크 레이어와, 바이너리 패턴 및 제 2 하프톤 패턴이 형성되어 상기 제 2 패턴 영역을 정의하는 제 2 노광 영역을 포함하는 제 2 마스크 레이어를 포함한다.
구체적으로, 상기 제 1 하프톤 패턴은 제 1 피치를 가지고, 상기 바이너리 패턴 및 상기 제 2 하프톤 패턴은 상기 제 1 피치보다 큰 제 2 피치를 가진다. 상기 바이너리 패턴은 상기 제 1 패턴 영역에 인접한 제 2 패턴 영역을 정의하고, 상기 제 1 하프톤 패턴으로 형성되는 패턴과 연결된 패턴을 정의할 수 있다. 상기 제 1 노광 영역과 상기 제 2 노광 영역의 일부분이 오버랩되고, 상기 바이너리 패턴은 오버랩된 영역으로 부터 신장되어 상기 오버랩된 영역에 인접하는 제 2 패턴 영역을 정의할 수 있다.
본 발명의 일 실시예에서, 제 1 마스크 레이어는 제 1 패턴 영역을 정의하는 제 1 하프톤 패턴이 형성된 제 1 노광 영역과, 상기 제 2 패턴 영역을 덮는 차광막이 형성된 제 1 스크린 영역으로 구분되고, 제 2 마스크 레이어는, 제 2 패턴 영역을 정의하는 제 2 하프톤 패턴이 형성된 제 2 노광 영역과, 상기 제 1 패턴 영역을 덮는 차광막이 형성된 제 2 스크린 영역으로 구분된다. 상기 제 2 마스크 레이어의 제 2 스크린 영역으로부터 신장된 차광막이 상기 제 2 하프톤 패턴의 일부분을 덮는다.
상기 제 1 노광 영역과 상기 제 2 노광 영역은 소정 폭만큼 오버랩될 수 있고, 상기 제 2 하프톤 패턴을 덮는 차광막은 상기 제 1 노광 영역과 상기 제 2 노광 영역이 오버랩된 영역보다 넓은 영역까지 신장될 수 있다. 상기 제 1 하프톤 패턴은 주기적으로 반복되는 패턴을 정의하고, 상기 제 2 하프톤 패턴은 불규칙 패턴을 정의할 수 있다. 예컨대, 상기 제 1 노광 영역은 반도체 소자의 셀 어레이를 정의하고, 상기 제 2 노광 영역은 주변회로를 정의할 수 있다.
본 발명에 따른 마스크 세트의 제조방법은 하프톤막 및 차광막이 적층된 한쌍의 마스크 기판을 준비하는 단계를 포함한다. 상기 하프톤막 및 상기 차광막을 패터닝하여 제 1 패턴 영역이 정의된 제 1 노광 영역과 제 2 패턴 영역을 덮는 제 1 스크린 영역으로 구분된 제 1 마스크 레이어를 형성하고, 제 2 패턴 영역이 정의 된 제 2 노광 영역과 제 1 패턴 영역을 덮는 제 2 스크린 영역으로 구분된 제 2 마스크 레이어를 형성한다. 상기 제 1 노광 영역의 차광막과 상기 제 2 노광 영역의 차광막의 일부분을 제거하여, 상기 제 1 노광 영역에 제 1 하프톤 패턴을 형성하고, 상기 제 2 노광 영역에 상기 제 2 스크린 영역으로부터 신장된 차광막으로 일부분이 덮인 제 2 하프톤 패턴을 형성한다.
구체적으로, 상기 제 1 마스크 레이어와 상기 제 2 마스크 레이어는 제 1 노광 영역과 상기 제 2 노광 영역의 일부분이 서로 오버랩될 수 있고, 상기 제 2 하프톤 패턴을 덮는 차광막은 상기 제 1 노광 영역과 상기 제 2 노광 영역의 오버랩된 영역보다 넓은 영역까지 신장된다. 상기 제 1 패턴 영역은 제 1 피치의 패턴이 형성되는 영역이고, 상기 제 2 패턴 영역은 상기 제 1 피치보다 큰 제 2 피치의 패턴이 형성되는 영역인 것을 특징이다. 예컨대, 상기 제 1 패턴 영역은 메모리 소자의 셀 어레이 영역일 수 있고, 상기 제 2 패턴 영역은 메모리 소자의 주변회로 영역일 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 4a 및 4b는 본 발명의 바람직한 실시예에 따른 이중노광 마스크 세트를 나타낸 도면들이다.
도 4a는 1차 노광에 사용되는 제 1 마스크 레이어이고, 도 4b는 2차 노광에 사용되는 제 2 마스크 레이어이다. 제 1 마스크 레이어는 제 1 패턴 영역을 정의하는 제 1 노광 영역(56)과 제 2 패턴 영역의 노광을 막는 제 1 스크린 영역을 포함하고, 제 2 마스크 레이어는 제 2 패턴 영역을 정의하는 제 2 노광 영역(66)과 제 1 패턴 영역(56)을 덮는 제 2 스크린 영역을 포함한다. 상기 제 2 마스크 레이어에서 상기 제 1 노광 영역(56)은 차광막(62)으로 덮여 제 2 스크린 영역이 되고, 상기 제 1 마스크 레이어에서 상기 제 2 노광 영역(66)은 차광막(52)으로 덮여 상기 제 1 스크린 영역이 된다. 제 1 마스크 레이어와 제 2 마스크 레이어의 오정렬 마진을 확보하기 위하여 상기 제 1 노광 영역(56)과 상기 제 2 노광 영역(66)은 폭 Wm만큼 오버랩되도록 디자인할 수 있다. 따라서, 상기 제 1 스크린 영역은 상기 제 2 노광 영역(66)에서 상기 오버랩된 영역을 뺀 영역이 될 것이고, 상기 제 2 스크린 영역은 상기 제 1 노광 영역(56)에서 상기 오버랩된 영역을 뺀 영역이 될 것이다. 이 때, 상기 오버랩되는 영역은 1차 노광 공정과 2차 노광 공정의 오정렬에 영향을 받는 위치에 국한되도록 형성할 수 있다. 따라서, 1차 노광 및 2차 노광에 의해 연결되는 패턴을 포함하는 경계 영역은 오버랩되도록 디자인하고, 1차 노광 및 2차 노광에 의해 패턴이 형성되지 않거나 연결되는 패턴을 포함하지 않는 경계 영 역은 오버랩을 고려하지 않아도된다. 상기 오버랩된 영역은 이중 노광되기 때문에 이를 고려하여 OPC할 수 있다.
상기 제 1 마스크 레이어의 제 1 노광 영역(56)에는 제 1 하프톤 패턴(54)이 형성되고, 상기 제 2 마스크 레이어의 제 2 노광 영역(66)에는 바이너리 패턴(67) 및 제 2 하프톤 패턴(64)이 형성된다. 상기 바이너리 패턴(67)은 상기 오버랩된 영역에 인접하는 바이너리 영역(68)에 형성된다. 상기 바이너리 패턴(67)은 상기 제 2 하프톤 패턴(64) 상에 상기 제 2 스크린 영역으로부터 차광막(62)이 신장되어 형성된다. 따라서, 상기 바이너리 패턴(67)은 상기 중첩된 영역과 상기 바이너리 영역에 형성되어 제 1 패턴 영역에 인접하는 제 2 패턴 영역을 정의한다. 도시된 것과 같이, 상기 바이너리 패턴(67)은 상기 제 2 노광 영역(66)과 상기 제 2 스크린 영역의 경계영역, 즉 상기 제 1 노광 영역(56)과 상기 제 2 노광 영역(66)의 오버랩된 영역보다 넓은 영역까지 신장되어 형성된다. 또한, 상기 바이너리 패턴(67)은 상기 제 1 하프톤 패턴(54)에 의해 정의되는 패턴과 연결되는 패턴을 정의한다.
상기 바이너리 패턴(67)과 상기 제 2 하프톤 패턴(64)의 경계는 제 1 노광 영역(56)과 제 2 노광 영역(66)이 오버랩된 영역을 벗어나서 위치한다. 따라서, 제 2 하프톤 패턴(64)과 차광막(62)의 오정렬이나 레지스트레이션이 발생하더라도 종래와 같이 이중 노광에 따른 패턴 불량을 일으키지 않는다. 상기 제 1 마스크 레이어의 오버랩된 영역에서 차광막과 하프톤막의 오정렬 또는 레지스트 레이션이 발생하더라도, 제 2 마스크 레이어의 오버랩된 영역에는 오정렬 또는 레지스트레이션이 발생하지 않기 때문에 1차 노광에서 발생한 패턴 불량은 2차 노광에서 보정될 수 있다.
상기 바이너리 패턴(67)과 상기 제 2 하프톤 패턴(64)의 경계에서 선폭이 불연속적인 패턴이 기판 상에 형성될 수도 있다. 그러나, 제 2 패턴 영역은 공정 마진이 높기때문에 불연속 패턴으로 인한 소자의 특성 열화는 크게 고려하지 않아도된다. 또한, 바이너리 패턴(67)과 하프톤 패턴(64)의 경계부분에 OPC를 적용함으로써 불연속 패턴 형성 문제를 해결할 수 있다.
상기 제 1 마스크 레이어는 메모리 소자의 셀 어레이를 정의할 수 있고, 상기 제 2 마스크 레이어는 메모리 소자의 주변회로 영역을 정의할 수 있다.
도 5는 도 4a 및 4b의 이중노광 마스크 세트를 사용하여 형성된 레지스트 패턴을 나타낸 도면이다.
도 5를 참조하면, 도 4a 및 4b에 도시된 것과 같은 이중노광 마스크 세트를 이용하여 반도체 기판에 피치에 따른 레지스트 패턴을 형성할 수 있다. 1차 노광 공정에서 제 1 노광 영역(56)을 통해 제 1 패턴 영역이 노광되고, 1차 노광 공정에서 제 2 노광 영역(66)을 통해 제 2 패턴 영역이 노광된다. 상기 제 1 노광 영역(56)과 상기 제 2 노광 영역(66)의 오버랩된 영역은 이중노광되어 패턴이 형성된다. 이중노광이후 현상공정을 실시하면, 1차 노광된 제 1 레지스트 패턴(74a)과 2차 노광된 제 2 레지스트 패턴(74b)이 형성된고, 상기 오버랩된 영역에서 이중 노광되어 제 1 레지스트 패턴(74a) 및 제 2 레지스트 패턴(74b)의 연결부위가 형성된다. 상기 제 1 레지스트 패턴(74a)은 제 1 피치(P1)로 배치되고, 상기 제 2 레지스트 패턴(74b)은 상기 제 1 피치(P1)보다 큰 제 2 피치(P2)로 배치된다.
도 6a 및 7a는 본 발명의 바람직한 실시예에 따른 이중노광 마스크를 구성하는 제1 마스크 레이어의 제조방법을 설명하기 위한 평면도들이고,
도 6b 및 7b는 각각 도 6a 및 7a의 I-I'를 따라 취해진 단면도들이다.
도 6a 및 6b를 참조하면, 투명기판(50) 상에 적층된 하프톤막(54) 및 차광막(52)을 패터닝하여 하프톤막(54)과 차광막(52)이 적층된 차광 패턴(52p)이 형성된 제 1 노광 영역(56)과 하프톤막(54)과 차광막(52)으로 덮여진 제 1 스크린 영역을 형성한다.
도 7a 및 7b를 참조하면, 상기 제 1 노광 영역(56)의 차광막(52)을 제거하여 제 1 하프톤 패턴(54p)을 형성한다. 그 결과, 제 1 하프톤 패턴(54p)이 형성된 제 1 노광 영역(56)과 차광막(52)으로 덮여진 제 1 스크린 영역으로 구성된 제 1 마스크 레이어가 완성된다.
도 8a 및 9a는 본 발명의 바람직한 실시예에 따른 이중노광 마스크를 구성하는 제 2 마스크 레이어의 제조방법을 설명하기 위한 평면도들이고,
도 8b 및 9b는 각각 도 8a 및 9a의 II-II'를 따라 취해진 단면도들이다.
도 8a 및 8b를 참조하면, 투명기판(60) 상에 적층된 하프톤막(64) 및 차광막(62)을 패터닝하여 하프톤막(64)과 차광막(62)이 적층된 차광 패턴(62p)이 형성된 제 2 노광 영역(66)과 하프톤막(64)과 차광막(62)으로 덮여진 제 2 스크린 영역을 형성한다.
도 9a 및 9b를 참조하면, 상기 제 2 노광 영역(66)의 차광막(62)의 일부분을 제거하여 제 2 하프톤 패턴(64p)을 형성한다. 이 때, 상기 제 2 스크린 영역(66)과 경계부분(68)의 차광 패턴을 구성하는 차광막을 제외한 제 2 노광 영역(66)의 차광막을 제거함으로써 제 2 스크린 영역에 인접하여 상기 차광막(62)이 신장된 바이너리 패턴(67)을 형성할 수 있다. 결과적으로, 제 2 하프톤 패턴(64p)과, 바이너리 패턴(67)이 형성된 제 2 노광 영역(66)과 차광막(62)으로 덮여진 제 2 스크린 영역으로 구성된 제 2 마스크 레이어가 완성된다.
도시된 것과 같이, 제 1 노광 영역(56)과 제 2 노광 영역(66)은 폭 Wm만큼 중첩되도록 형성할 수 있다. 이 경우, 상기 제 1 스크린 영역은 상기 제 2 노광 영역(66)에서 상기 제 1 노광 영역(56)과 상기 제 2 노광 영역(66)의 오버랩된 영역을 뺀 영역이 되고, 상기 제 2 스크린 영역은 상기 제 1 노광 영역(56)에서 상기 제 1 노광 영역(56)과 상기 제 2 노광 영역(66)의 오버랩된 영역을 뺀 영역이 된다. 상기 바이너리 패턴(67)은 상기 제 1 노광 영역(56)과 제 2 노광 영역(66)의 오버랩된 영역보다 폭 Ws만큼 더 넓은 영역까지 신장되어 바이너리 영역(67)을 형성한다.
도 10a 내지 10c는 본 발명의 바람직한 실시예에 따른 마스크를 이용한 사진식각 방법을 설명하기 위한 공정도이다.
도 10a를 참조하면, 반도체 기판 상에 포토레지스트막(74)을 형성하고, 상기 제 1 마스크 레이어를 사용하여 1차 노광 공정을 실시한다. 도면에서 빗금으로 표시된 부분이 노광되지 않은 영역이다. 그 결과, 제 1 노광 영역에 대응되는 영역에 제 1 하프톤 패턴에 대응되는 패턴(74a)이 전사된다. 제 1 마스크 레이어는 하프톤막과 차광막의 오정렬이 발생할 수 있고, 이로 인하여 제 1 스크린 영역의 경계에 해당되는 포토레지스트막에 이상 노광(abnormal exposure; 76)이 발생할 수도 있다.
도 10b를 참조하면, 상기 1차 노광 후 상기 제 2 마스크 레이어를 사용하여 2차 노광을 실시한다. 도면에서 R2 영역은 제 2 마스크 레이어에 의해 노광되지 않는 영역이다. 제 2 마스크 레이어에 의해 상기 제 1 하프톤 패턴이 포토레지스트에 전사된 부분의 일부가 노광되고, 아울러 이상 노광 부분(76)도 노광된다. 상기 제 2 마스크 레이어는 제 2 스크린 영역의 경계가 바이너리 마스크이기 때문에 상기 제 1 마스크 레이어와 같은 이상 노광 부분을 형성하지 않는다.
도 10c를 참조하면, 상기 제 2 마스크 레이어를 사용하여 2차 노광을 실시하여 제 2 노광 영역에 대응되는 영역에 바이너리 패턴과 제 2 하프톤 패턴 전사된다. 1차 노광 및 2차 노광이 완료된 이후에 상기 포토레지스트(74)를 현상하여 제 1 포토레지스트 패턴(74a) 및 제 2 포토레지스트 패턴(74b)을 형성한다.
본 발명은 이중 노광 마스크 세트를 사용하여 1차 노광 및 2차 노광이 완료된 이후에 포토레지스트를 현상함으로써 제 1 피치의 포토레지스트 패턴과 제 2 피치의 포토레지스트 패턴이 형성된다. 1차 노광에서는 미세 패턴 형성에 유리한 하프톤 마스크를 사용할 수 있고, 2차 노광에서는 노광 영역과 스크린 영역의 경계에서 이상 노광되는 것을 방지하기 위하여 바이너리 마스크가 패치된 하프톤 마스크를 사용할 수 있다. 또한, 1차 노광과 2차 노광에서 형성하기 위한 패턴에 대하여 우수한 노광 조건을 적용함으로써 패턴 의존 효과를 억제할 수 있다.
본 발명은 두 장의 마스크 레이어를 사용하는 것 뿐만 아니라, 패턴 양상의 수에 따라 다수의 마스크 레이어를 사용할 수도 있다. 이 때에도, 노광 및 현상 공정을 수차례 반복하지 않고, 여러번의 다수의 노광 공정을 실시한 이후에 현상 공정이 실시되기 때문에 반복되는 현상공정에 의한 포토레지스트의 변질을 방지할 수 있다.
상술한 것과 같이 본 발명은 하프톤 패턴을 포함하는 제 1 마스크 레이어를 사용하여 1차 노광한 후, 바이너리 패턴과 하프톤 패턴을 함께 포함하는 제 2 마스크 레이어를 사용함으로써 하프톤막과 차광막의 오정렬 및 레지스트레이션으로 인해 유발되는 1차 노광의 이상 노광을 2차 노광에서 보정할 수 있다.
따라서, 본 발명은 디자인 룰의 감소와 레이아웃의 다양성을 극복하여 노광 공정의 공정마진을 극대화할 수 있다.

Claims (22)

  1. 제 1 패턴 영역과 제 2 패턴 영역으로 구분된 패턴을 정의하는 마스크 세트에 있어서,
    제 1 하프톤 패턴이 형성되어 상기 제 1 패턴 영역을 정의하는 제 1 노광 영역을 포함하는 제 1 마스크 레이어; 및
    바이너리 패턴 및 제 2 하프톤 패턴이 형성되어 상기 제 2 패턴 영역을 정의하는 제 2 노광 영역을 포함하는 제 2 마스크 레이어를 포함하는 마스크 세트.
  2. 제 1 항에 있어서,
    제 1 하프톤 패턴은 제 1 피치를 가지고,
    상기 바이너리 패턴 및 상기 제 2 하프톤 패턴은 상기 제 1 피치보다 큰 제 2 피치를 가지는 것을 특징으로 하는 마스크 세트.
  3. 제 1 항에 있어서,
    상기 바이너리 패턴은 상기 제 1 패턴 영역에 인접한 제 2 패턴 영역을 정의하는 것을 특징으로 하는 마스크 세트.
  4. 제 3 항에 있어서,
    상기 바이너리 패턴은 상기 제 1 하프톤 패턴으로 형성되는 패턴과 연결되는 패턴을 정의하는 것을 특징으로 하는 마스크 세트.
  5. 제 1 항에 있어서,
    상기 제 1 노광 영역과 상기 제 2 노광 영역의 일부분이 오버랩되는 것을 특징으로 하는 마스크 세트.
  6. 제 5 항에 있어서,
    상기 바이너리 패턴은 오버랩된 영역 및 상기 오버랩된 영역에 인접하는 제 2 패턴 영역을 정의하는 것을 특징으로 하는 마스크 세트.
  7. 제 6 항에 있어서,
    상기 오버랩된 영역에서 상기 바이너리 패턴은 상기 제1 하프톤 패턴에 의해 정의되는 패턴과 연결되는 패턴을 정의하는 것을 특징으로 하는 마스크 세트.
  8. 제 1 피치의 패턴이 형성된 제 1 패턴 영역과, 제 2 피치의 패턴이 형성된 제 2 패턴 영역으로 구분된 패턴을 정의하는 마스크 세트에 있어서,
    상기 제 1 패턴 영역을 정의하는 제 1 하프톤 패턴이 형성된 제 1 노광 영역과, 상기 제 2 패턴 영역을 덮는 차광막이 형성된 제 1 스크린 영역으로 구분된 제 1 마스크 레이어; 및
    상기 제 2 패턴 영역을 정의하는 제 2 하프톤 패턴이 형성된 제 2 노광 영역 과, 상기 제 1 패턴 영역을 덮는 차광막이 형성된 제 2 스크린 영역으로 구분되고, 상기 제 2 스크린 영역으로부터 신장된 차광막이 상기 제 2 하프톤 패턴의 일부분을 덮는 제 2 마스크 레이어를 포함하는 반도체 소자용 마스크 세트.
  9. 제 8 항에 있어서,
    상기 제 1 노광 영역과 상기 제 2 노광 영역은 소정 폭만큼 오버랩된 것을 특징으로 하는 반도체 소자용 마스크 세트.
  10. 제 9 항에 있어서,
    상기 제 2 하프톤 패턴을 덮는 차광막은 상기 제 1 노광 영역과 상기 제 2 노광 영역이 오버랩된 영역보다 넓은 영역까지 신장된 것을 특징으로 하는 반도체 소자용 마스크 세트.
  11. 제 8 항에 있어서,
    상기 제 2 피치는 상기 제 1 피치보다 큰 것을 특징으로 하는 반도체 소자용 마스크 세트.
  12. 제 8 항에 있어서,
    상기 제 1 하프톤 패턴은 주기적으로 반복되는 패턴을 정의하고, 상기 제 2 하프톤 패턴은 불규칙 패턴을 정의하는 것을 특징으로 하는 반도체 소자용 마스크 세트.
  13. 셀 어레이 영역과 주변회로 영역을 정의하는 마스크 세트에 있어서,
    상기 셀 어레이 영역을 정의하는 제 1 하프톤 패턴이 형성된 제 1 노광 영역과, 상기 주변회로 영역을 덮는 차광막이 형성된 제 1 스크린 영역으로 구분된 제 1 마스크 레이어; 및
    상기 주변회로 영역을 정의하는 제 2 하프톤 패턴이 형성된 제 2 노광 영역과, 상기 셀 어레이 영역을 덮는 차광막이 형성된 제 2 스크린 영역으로 구분되고, 상기 제 2 스크린 영역으로부터 신장된 차광막이 상기 제 2 하프톤 패턴의 일부분을 덮는 제 2 마스크 레이어를 포함하는 반도체 소자용 마스크 세트.
  14. 제 13 항에 있어서,
    상기 제 1 노광 영역과 상기 제 2 노광 영역은 소정 폭만큼 오버랩된 것을 특징으로 하는 반도체 소자용 마스크 세트.
  15. 제 14 항에 있어서,
    상기 제 2 하프톤 패턴을 덮는 차광막은 상기 제 1 노광 영역과 상기 제 2 노광 영역이 오버랩된 영역보다 넓은 영역까지 신장된 것을 특징으로 하는 반도체 소자용 마스크 세트.
  16. 제 14 항에 있어서,
    제 1 및 제 2 노광 영역이 오버랩된 영역에서, 상기 제 1 하프톤 패턴의 소정 부분은 상기 제 2 하프톤 패턴과 오버랩되지 않는 것을 특징으로 하는 반도체 소자용 마스크 세트.
  17. 제 14 항에 있어서,
    상기 제 1 노광 영역은 상기 셀 어레이 영역에 인접한 주변회로의 경계부까지 확장되어, 상기 제 2 노광 영역과 오버랩된 것을 특징으로 하는 반도체 소자용 마스크 세트.
  18. 제 13 항에 있어서,
    상기 제 1 하프톤 패턴은 주기적으로 반복되는 패턴을 정의하고, 상기 제 2 하프톤 패턴은 불규칙 패턴을 정의하는 것을 특징으로하는 반도체 소자용 마스크 세트.
  19. 제 1 패턴 영역 및 제 2 패턴 영역으로 구분된 패턴을 정의하는 마스크 세트를 제조함에 있어서,
    하프톤막 및 차광막이 적층된 한쌍의 마스크 기판을 준비하는 단계;
    상기 하프톤막 및 상기 차광막을 패터닝하여 제 1 패턴 영역이 정의된 제 1 노광 영역과 제 2 패턴 영역을 덮는 제 1 스크린 영역으로 구분된 제 1 마스크 레 이어와, 제 2 패턴 영역이 정의된 제 2 노광 영역과 제 1 패턴 영역을 덮는 제 2 스크린 영역으로 구분된 제 2 마스크 레이어를 형성하는 단계; 및
    상기 제 1 노광 영역의 차광막과 상기 제 2 노광 영역의 차광막의 일부분을 제거하여, 상기 제 1 노광 영역에 제 1 하프톤 패턴을 형성하고 상기 제 2 노광 영역에 상기 제 2 스크린 영역으로부터 신장된 차광막으로 일부분이 덮인 제 2 하프톤 패턴을 형성하는 단계를 포함하는 마스크 세트 제조방법.
  20. 제 19 항에 있어서,
    상기 제 1 노광 영역과 상기 제 2 노광 영역의 일부분이 오버랩된 제 1 마스크 레이어 및 제 2 마스크 레이어를 형성하는 것을 특징으로 하는 마스크 세트 제조방법.
  21. 제 20 항에 있어서,
    상기 제 2 하프톤 패턴을 덮는 차광막은 상기 제 1 노광 영역과 상기 제 2 노광 영역의 오버랩된 영역보다 넓은 영역까지 신장되는 것을 특징으로 하는 마스크 세트 제조방법.
  22. 제 19 항에 있어서,
    상기 제 1 패턴 영역은 제 1 피치의 패턴이 형성되는 영역이고,
    상기 제 2 패턴 영역은 상기 제 1 피치보다 큰 제 2 피치의 패턴이 형성되는 영역인 것을 특징으로 하는 마스크 세트 제조방법.
KR1020040079042A 2004-10-05 2004-10-05 반도체 소자 제조용 마스크 및 그 제조방법 KR100634437B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040079042A KR100634437B1 (ko) 2004-10-05 2004-10-05 반도체 소자 제조용 마스크 및 그 제조방법
US11/243,401 US7604907B2 (en) 2004-10-05 2005-10-04 Multi-exposure semiconductor fabrication mask sets and methods of fabricating such multi-exposure mask sets
DE102005047475A DE102005047475B4 (de) 2004-10-05 2005-10-04 Verfahren zum Herstellen eines Maskensatzes und Maskensatz zum Definieren eines Musters
TW094134812A TWI315024B (en) 2004-10-05 2005-10-05 Multi-exposure semiconductor fabrication mask sets and methods of fabricating such multi-exposure mask sets
JP2005292872A JP4786990B2 (ja) 2004-10-05 2005-10-05 半導体素子製造用マスク及びその製造方法
CN2005101134358A CN1758138B (zh) 2004-10-05 2005-10-08 多曝光半导体制造掩模组及制造这种多曝光掩模组的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040079042A KR100634437B1 (ko) 2004-10-05 2004-10-05 반도체 소자 제조용 마스크 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060030239A KR20060030239A (ko) 2006-04-10
KR100634437B1 true KR100634437B1 (ko) 2006-10-16

Family

ID=36125937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040079042A KR100634437B1 (ko) 2004-10-05 2004-10-05 반도체 소자 제조용 마스크 및 그 제조방법

Country Status (6)

Country Link
US (1) US7604907B2 (ko)
JP (1) JP4786990B2 (ko)
KR (1) KR100634437B1 (ko)
CN (1) CN1758138B (ko)
DE (1) DE102005047475B4 (ko)
TW (1) TWI315024B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4759279B2 (ja) * 2005-01-31 2011-08-31 ルネサスエレクトロニクス株式会社 配線パターン形成方法
US20070027499A1 (en) * 2005-07-29 2007-02-01 Cyberonics, Inc. Neurostimulation device for treating mood disorders
JP4922112B2 (ja) * 2006-09-13 2012-04-25 エーエスエムエル マスクツールズ ビー．ブイ． パターン分解フィーチャのためのモデルベースｏｐｃを行うための方法および装置
JP5196519B2 (ja) * 2007-03-02 2013-05-15 旭化成イーマテリアルズ株式会社 機械的性質及び熱的性質に優れる光学フィルム
KR101670458B1 (ko) * 2010-06-25 2016-10-28 삼성전자주식회사 오버레이 계측 방법
US8778604B2 (en) * 2012-04-24 2014-07-15 United Microelectronics Corp. Mask set for double exposure process and method of using the mask set
US9104833B2 (en) 2012-04-24 2015-08-11 United Microelectronics Corp. Mask set for double exposure process and method of using the mask set
KR102300811B1 (ko) * 2017-08-04 2021-09-13 주식회사 다이셀 방현 필름
TWI669566B (zh) * 2018-01-18 2019-08-21 Powerchip Semiconductor Manufacturing Corporation 用於拼接式微影製程的光罩、半色調光罩及其製作方法
WO2019202551A1 (en) * 2018-04-19 2019-10-24 Eulitha A.G. Methods and systems for printing large periodic patterns by overlapping exposure fields

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2636700B2 (ja) * 1993-10-04 1997-07-30 日本電気株式会社 半導体装置の製造方法
US6316163B1 (en) 1997-10-01 2001-11-13 Kabushiki Kaisha Toshiba Pattern forming method
JP3607496B2 (ja) * 1998-03-13 2005-01-05 株式会社東芝 パターン形成方法
JP3352405B2 (ja) 1998-09-10 2002-12-03 キヤノン株式会社 露光方法及びそれを用いたデバイス製造方法並びに半導体デバイス
JP2000260701A (ja) * 1999-03-10 2000-09-22 Toshiba Corp パターン形成方法及びそれを用いた半導体装置の製造方法
JP2001085296A (ja) 1999-09-09 2001-03-30 Toshiba Corp レジストパターン形成方法
US6656663B2 (en) 2000-02-16 2003-12-02 Nikon Corporation Microlithographic exposure methods using a segmented reticle defining pattern elements exhibiting reduced incidence of stitching anomalies when imaged on a substrate
JP2001308004A (ja) 2000-02-16 2001-11-02 Nikon Corp 半導体装置の製造方法及び電子線露光方法
DE10006952C2 (de) 2000-02-16 2002-05-16 Infineon Technologies Ag Doppelbelichtung für Negativlacksysteme unter Anwendung von chromlosen Phasenmasken
JP3760086B2 (ja) * 2000-07-07 2006-03-29 株式会社ルネサステクノロジ フォトマスクの製造方法
JP2002141268A (ja) * 2000-11-01 2002-05-17 Hitachi Ltd 電子デバイス及び半導体集積回路装置の製造方法
KR20020046489A (ko) 2000-12-14 2002-06-21 박종섭 이중노광에 의한 미세패턴 제조방법
US6566019B2 (en) * 2001-04-03 2003-05-20 Numerical Technologies, Inc. Using double exposure effects during phase shifting to control line end shortening
US6803155B2 (en) * 2001-07-31 2004-10-12 Micron Technology, Inc. Microlithographic device, microlithographic assist features, system for forming contacts and other structures, and method of determining mask patterns
KR100434954B1 (ko) 2001-11-28 2004-06-09 주식회사 하이닉스반도체 반도체 소자의 노광 방법
KR20030056019A (ko) 2001-12-27 2003-07-04 주식회사 하이닉스반도체 멀티 바이너리 하프톤 베리디컬 마스크의 제조 방법
US7014956B2 (en) 2002-01-04 2006-03-21 Intel Corporation Active secondary exposure mask to manufacture integrated circuits
US6753116B2 (en) * 2002-01-25 2004-06-22 Mosel Vitelic, Inc. Multiple photolithographic exposures with different non-clear patterns
KR100446306B1 (ko) 2002-08-28 2004-09-01 삼성전자주식회사 고집적 회로 소자 제조용 마스크, 그 레이아웃 생성 방법,그 제조 방법 및 이를 이용한 고집적 회로 소자 제조 방법
US6861182B2 (en) 2002-10-17 2005-03-01 Taiwan Semiconductor Manufacturing Co., Ltd Tri-tone attenuated phase shift trim mask for double exposure alternating phase shift mask process

Also Published As

Publication number Publication date
CN1758138B (zh) 2010-12-01
US7604907B2 (en) 2009-10-20
JP4786990B2 (ja) 2011-10-05
TWI315024B (en) 2009-09-21
DE102005047475A1 (de) 2006-04-27
TW200632568A (en) 2006-09-16
US20060073396A1 (en) 2006-04-06
CN1758138A (zh) 2006-04-12
DE102005047475B4 (de) 2009-01-22
JP2006106757A (ja) 2006-04-20
KR20060030239A (ko) 2006-04-10

Similar Documents

Publication Publication Date Title
JP4786990B2 (ja) 半導体素子製造用マスク及びその製造方法
US5723236A (en) Photomasks and a manufacturing method thereof
US20120220133A1 (en) Integrated Circuit Having Interleaved Gridded Features, Mask Set, and Method for Printing
JP2002341513A (ja) 露光用マスク及びそれを用いた半導体装置の製造方法
JP5881567B2 (ja) パターン形成方法
JP4641799B2 (ja) 半導体装置の製造方法
JP2001235850A (ja) フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法
US6869735B2 (en) Method of pattern layout of a photomask for pattern transfer
JP3353744B2 (ja) パターンの形成方法
JP4963830B2 (ja) パターン形成方法
JP3607496B2 (ja) パターン形成方法
JP3957504B2 (ja) フォトマスク及び半導体装置の製造方法
US8192919B2 (en) Pattern forming method, semiconductor device manufacturing method and phase shift photomask having dummy gate patterns
US7026106B2 (en) Exposure method for the contact hole
KR101216242B1 (ko) 슬릿형 하프톤 패턴을 이용한 포토 마스크 제조 방법 및 이를 이용하여 제조된 포토 마스크
JPH10275769A (ja) 露光方法
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
US7829246B2 (en) Method of forming pattern
KR100870347B1 (ko) 이미지 소자의 제조 방법
US7534727B2 (en) Method for manufacturing semiconductor device
JP2008191403A (ja) フォトマスクおよびそれを用いた電子デバイスの製造方法、ならびに電子デバイス
KR20110079956A (ko) 콘택홀 형성 방법
KR100434707B1 (ko) 반도체 소자 제조용 노광 마스크
JP2003322952A (ja) 高透過率型ハーフトーン位相シフトマスクおよび半導体装置の製造方法
JP5318140B2 (ja) レベンソン型マスクの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 14