JP2000260701A

JP2000260701A - パターン形成方法及びそれを用いた半導体装置の製造方法

Info

Publication number: JP2000260701A
Application number: JP11064058A
Authority: JP
Inventors: Hideki Kanai; 秀樹金井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-03-10
Filing date: 1999-03-10
Publication date: 2000-09-22

Abstract

(57)【要約】【課題】露光パターンに制約されることがなく、配線
幅の露光精度を向上させることができ、配線の微細加工
を実現することができるパターン形成方法並びにそのパ
ターン形成方法を使用する半導体装置の製造方法を提供
する。【解決手段】パターン形成方法において、レベンソン
位相シフトマスク１０、ハーフトーン位相シフトマスク
２０のそれぞれで多重露光を行う。MISFETＱにおいて、
レベンソン位相シフトマスク１０は最も微細なゲート長
Ｌｇを持つゲート電極のパターンを露光し、ハーフトー
ン位相シフトマスク２０はゲート長Ｌｇよりは大きいが
同様に微細な配線幅Ｗｊを持つ接続配線部、コンタクト
幅Ｗｐを持つコンタクト部を露光する。レベンソン位相
シフトマスク１０に代えてシフタエッジ位相シフトマス
ク使用することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パターン形成方法
及び半導体装置の製造方法に関し、特に微細加工に好適
なパターン形成方法及びこのパターン形成方法を使用す
る半導体装置の製造方法に関する。さらに詳細には、本
発明は、製造プロセスの最小加工寸法でパターニングさ
れるような微細加工が要求される半導体装置、例えばト
ランジスタのゲート電極の微細加工に好適なパターン形
成方法及びこのパターン形成方法を使用した半導体装置
の製造方法に関する。

【０００２】

【従来の技術】DRAMで代表される半導体記憶装置は、回
路を構築する素子パターンや配線パターンの微細化が進
められ、高集積化の傾向にある。例えば、1Gbitの大容
量を有するDRAMの製作においては、設計ルールが100nm
の微細パターンの形成が必要になると予測されている。
ここで、設計ルールは製造プロセスにおける最小加工寸
法と等価である。また、EWS（Engineer Work Station）
やPC（Personal Computer）のCPU（Central Processing
Unit）として用いられるRISC（Reduced Instruction S
et Computer）プロセッサ或いはASIC（Application Spe
cific IntegratedCircuits）等のロジックデバイスの製
作においては、西暦2002年に、トランジスタのゲート長
の加工寸法を110nmの微細パターンで形成することが要
求されている。

【０００３】図１６はRISCプロセッサ或いはASICの回路
を構築するトランジスタのレイアウト図である。同図１
６に示すトランジスタＱはMOSFETである。この種のロジ
ックデバイスにおいては、低消費電力化を実現すること
ができる、nチャネルMOSFET及びpチャネルMOSFETを同一
半導体基板１００に搭載した相補型MOSFETがトランジス
タＱとして使用される場合が大半である。MOSFETは、半
導体基板１００上に図示しないゲート絶縁膜を介して配
設されたゲート電極１０１と、このゲート電極１０１の
ゲート長方向の両側に配設されたソース領域及びドレイ
ン領域として使用される一対の半導体領域１１０とを備
えて構成されている。ここで、ゲート電極１０１のゲー
ト長Ｌｇは、通常、製造プロセスにおいて最小加工寸法
の微細パターンで形成されている。また、ゲート電極１
０１には上層配線との電気的な接続を行うためのコンタ
クト部１０３、ゲート電極１０１とコンタクト部１０３
との間を電気的に連接する接続配線１０２のそれぞれが
一体に形成されており（同一層の電極材料で形成されて
おり）、通常はゲート電極１０１、接続配線１０２及び
コンタクト部１０３を総称してゲート電極と呼ばれてい
る。

【０００４】微細加工の進展に伴い、フォトリソグラフ
ィ技術においては、レチクル（又はフォトマスク）上の
回路パターンを半導体基板（製造プロセス中では半導体
ウエーハ）上のフォトレジスト膜に転写する際のパター
ン転写精度の低下が深刻な問題になりつつあり、より微
細パターンの転写可能性と転写精度の向上が追求されて
いる。このような技術的課題を解決するために、斜入射
照明法や位相シフトマスク露光法等の超解像露光法が開
発されている。

【０００５】前者の斜入射照明法は、光軸に対して斜め
方向からレチクルを照明し、レチクルのパターンを通過
（透過）した回折光の干渉を調整して投影像のコントラ
ストを向上させる露光法である。斜入射照明法は、一般
に、クロム（Cr）マスク又はハーフトーンマスク（半透
明マスク）を用いてラインアンドスペースパターンを解
像する場合に使用されている。この斜入射照明法におい
ては、露光装置の照明側の絞り形状を変えることによ
り、例えば輪帯照明、四つ目照明等の様々な斜入射照明
が可能である。

【０００６】一方、後者の位相シフトマスク露光法に
は、ハーフトーン位相シフトマスク露光法、レベンソン
位相シフトマスク露光法のいずれかが実用的に使用され
ている。ハーフトーン位相シフトマスク露光法において
は、半透明位相シフタ部（半透明位相シフタ膜）とこの
半透明位相シフタ部の周囲の開口部（露光光の通過領
域）とを有し、半透明位相シフタ部は開口部を通過する
露光光量よりも少ない光量の露光光を透過させ、かつ開
口部を通過する露光光の位相に対して180度の位相差で
露光光を透過させる、ハーフトーン位相シフトマスクが
使用されている。ハーフトーン位相シフトマスクは、開
口部を通過する露光光、半透明位相シフタ部を透過する
露光光のそれぞれの間の露光光の強弱を明確にし、開口
部と半透明位相シフタ部との間の投影像のコントラスト
を向上させることができる。

【０００７】レベンソン位相シフトマスク露光法におい
ては、遮光部とこの遮光部を挟んで隣り合った開口部と
を有し、隣接する一方の開口部を通過する露光光に対し
て隣接する他方の開口部を180度の位相差において露光
光を透過させる透明位相シフタ部を有する、レベンソン
位相シフトマスクが使用されている。レベンソン位相シ
フトマスクは、隣接する開口部のそれぞれを通過する露
光光の相互の干渉を減少させ、開口部間（遮光部）の投
影像のコントラストを向上させることができる。

【０００８】現在、最先端で使用されている露光装置の
露光光の波長は248nmである。前述のようにフォトリソ
グラフィ技術で要望されている最小加工寸法は露光光の
波長の半分以下の寸法であり、目的とされる最小加工寸
法の微細加工を実現するためにはレベンソン位相シフト
マスク露光法の採用が必須である。

【０００９】図１７（Ａ）はレベンソン位相シフトマス
ク露光法を利用して形成するトランジスタＱの平面レイ
アウト図である。図１７（Ａ）に示すトランジスタＱは
図１６に示すMOSFETと同様のものである。すなわち、MO
SFETは、半導体基板１００上に図示しないゲート絶縁膜
を介して配設されたゲート電極１０１と、このゲート電
極１０１のゲート長方向に配設されたソース領域及びド
レイン領域として使用される一対の半導体領域１１０と
を備えて構成される。MOSFETはゲート長方向に隣接して
２個配列されており、この２個のMOSFETはそれぞれの一
方の半導体領域１１０を一体に形成し電気的に直列に接
続されている。ゲート電極１０１のゲート幅方向の一端
（図１７（Ａ）中、上側の一端）には接続配線１０２及
びコンタクト部１０３が一体に形成されている。ゲート
電極１０１のゲート幅方向の他端（図１７（Ａ）中、下
側の一端）には拡張部１０４が一体に形成されている。

【００１０】図１７（Ｂ）はMOSFETのゲート電極１０
１、接続配線１０２、コンタクト部１０３及び拡張部１
０４を露光するためのレベンソン位相シフトマスクの平
面レイアウト図である。レベンソン位相シフトマスク
（レチクル又はフォトマスク）２００は、図１７（Ａ）
に示すゲート電極１０１、接続配線１０２、コンタクト
部１０３及び拡張部１０４のパターンを含む、透明ガラ
ス基板２０１上に配設された遮光部２１０及び２１１
と、遮光部２１０、２１１のそれぞれの周囲に形成され
た開口部（透明ガラス基板２０１そのもの）２２０と、
遮光部２１０、２１１のそれぞれの間の開口部２２０に
配設された位相シフタ部２３０とを備えて構成されてい
る。位相シフタ部２３０は、特に最小加工寸法を要求さ
れるゲート電極１０１のゲート長Ｌｇを決定する領域に
おいて、遮光部２１０を挟む両側の開口部２２０のそれ
ぞれを通過する露光光に180度の位相差を生成し、かつ
遮光部２１１を挟む両側の開口部２２０のそれぞれを通
過する露光光にも180度の位相差を生成するように、遮
光部２１０、２１１のの間の開口部２２０に配設されて
いる。

【００１１】このようなレベンソン位相シフトマスク２
００を利用して半導体基板１００上に形成されたゲート
電極形成層上のフォトレジスト膜を露光することによ
り、遮光部２１０の両側の開口部２２０を通過するそれ
ぞれの露光光の相互の干渉を減少させることができ、同
時に遮光部２１１の両側の開口部２２０を通過するそれ
ぞれの露光光の相互の干渉を減少させることができ、ゲ
ート電極１０１の微細加工を実現することができる、と
期待されていた。ところが、図１７（Ｂ）に示すレベン
ソン位相シフトマスク２００においては、露光光がその
まま通過する位相が0度の開口部２２０と開口部２２０
を通過する露光光の位相に対して180度の位相差で露光
光を透過させる位相シフタ部２３０との境界部２３１で
露光光の光強度が低下してしまう。図１８は図１７
（Ｂ）に示すレベンソン位相シフトマスク２００を利用
して実際に形成したゲート電極１０１の平面図である。
すなわち、境界部２３１に相当する領域は光学的に暗部
となり、フォトレジスト膜は露光されなくなってしまう
ので、図１８に示すように隣接する２個のゲート電極１
０１を相互に短絡させてしまうような不必要な短絡配線
（不要パターン）１０５が形成されてしまう。

【００１２】このような技術的課題を解決するには、例
えば特許第２６５０９６２号、特開平７−１０６２２７
号公報に開示された、レベンソン位相シフトマスクと通
常マスクとを組み合わせて露光を行う多重露光法が有効
である。図１９（Ａ）はレベンソン位相シフトマスクの
平面レイアウト図、図１９（Ｂ）は通常マスクの平面レ
イアウト図である。図１９（Ａ）に示すレベンソン位相
シフトマスク２００は、最小加工寸法となるゲート電極
１０１のゲート長Ｌｇを決定する遮光部２１０及び２１
１と、遮光部２１０、２１１のそれぞれの両側に配設さ
れた開口部２２０と、遮光部２１０と２１１との間の開
口部２２０に配設された位相シフタ部２３０と、これら
以外の領域を覆う遮光部２１２とを備えて構成される。
すなわち、レベンソン位相シフトマスク２００は、最小
加工寸法の微細パターンであるゲート長Ｌｇのゲート電
極１０１のパターンを露光するのに必要な遮光部２１０
及び２１１と、この遮光部２１０及び２１１の投影像の
コントラストを向上させるための位相シフタ部２３０と
を主体的に備えたレチクル（又はフォトマスク）であ
る。一方、図１９（Ｂ）に示す通常マスク３００は、透
明ガラス基板３０１と、この透明ガラス基板３０１上に
配設された遮光部３１１、３１２及び３１３と、この遮
光部３１１〜３１３以外の開口部３２０とを備えて構成
される。遮光部３１１は、ゲート電極１０１（図２１参
照。）を形成する領域及びレベンソン位相シフトマスク
２００の開口部２２０（この領域はソース領域及びドレ
イン領域になる。）を形成する領域のそれぞれを覆う。
遮光部３１２は接続配線１０２を形成する領域、遮光部
３１３はコンタクト部１０３を形成する領域のそれぞれ
を覆う。

【００１３】図２０は図１９（Ａ）に示すレベンソン位
相シフトマスク２００、図１９（Ｂ）に示す通常マスク
３００のそれぞれを使用して多重露光した場合のフォト
レジスト膜の露光状態（潜像状態）を示す平面図であ
る。ゲート電極層上に形成されたフォトレジスト膜１５
０においては、レベンソン位相シフトマスク２００の開
口部２２０及び位相シフタ部２３０を通過又は透過する
露光光で露光された領域１５２と、通常マスク３００の
開口部３２０を通過する露光光で露光された領域１５３
と、レベンソン位相シフトマスク２００の遮光部２１０
〜２１２、通常マスク３００の遮光部３１１〜３１３の
それぞれが重なり露光光で露光されない暗部となる領域
１５１とが形成される。フォトレジスト膜１５０にポジ
ティブタイプのフォトレジスト膜が使用される場合に
は、露光後の現像により、フォトレジスト膜の露光され
ない領域１５１がエッチングマスクパターンとして形成
される。

【００１４】このように形成されたエッチングマスクを
使用してゲート電極層をエッチングによりパターニング
することにより、図２１に示すように、実効的なゲート
電極１０１、接続配線１０２、コンタクト部１０３及び
拡張部１０４が一体化されたMOSFETのゲート電極を形成
することができ、前述の図１８に示すような短絡配線１
０５は形成されない。

【００１５】

【発明が解決しようとする課題】しかしながら、前述の
多重露光法においては、以下の点について配慮がなされ
ていなかった。ロジックデバイスのトランジスタの微細
加工への要求は、図２１に示すゲート電極１０１のゲー
ト長Ｌｇだけに留まるものではない。ゲート長Ｌｇの寸
法が小さくなれば、当然のことながら接続配線１０２の
配線幅寸法、接続配線１０２の配線間隔、コンタクト部
１０３の寸法、コンタクト部１０３の配置間隔等の寸法
も小さくなる。例えば、ゲート長Ｌｇが前述のように11
0nmに設定される場合、接続配線１０２の配線幅等の寸
法はいずれも200nm以下の寸法に設定される。しかしな
がら、接続配線１０２、コンタクト部１０３はいずれも
図１９（Ｂ）に示す通常マスク３００を使用して形成さ
れるので、解像性に乏しく、露光時の露光光量の変動等
に対するパターン転写精度の変動が大きく、微細加工を
実現することが非常に難しかった。

【００１６】ここで、接続配線１０２、コンタクト部１
０３のそれぞれをレベンソン位相シフトマスク露光法で
形成することが単純に考えられる。図１９（Ａ）に示す
レベンソン位相シフトマスク２００は、通常マスクと同
様に、アルゴリズム（又はソフトウエアやプログラム）
を利用したコンピュータ処理でパターンを作成してい
る。レベンソン位相シフトマスク２００においては、ゲ
ート電極１０１のパターンを形成する遮光部２１０、２
１１のそれぞれの両側に開口部２２０を備え、この開口
部２２０はソース領域又はドレイン領域となる半導体領
域１１０を形成するパターンと実質的に同一パターンで
あるので、遮光部２１０、２１１のそれぞれのパターン
を作成する設計データと半導体領域１１０のパターンを
作成する設計データとの論理演算アルゴリズムにより比
較的簡単に開口部２２０のパターンを形成するデータを
発生させることができる。

【００１７】しかしながら、レベンソン位相シフトマス
ク２００において、半導体領域１１０のパターンのよう
な開口部２２０のパターンを作成する設計データがそも
そも存在しないので、接続配線１０２やコンタクト部１
０３の両側に開口部のパターンを発生させることができ
ない。すなわち、接続配線１０２のパターン並びにコン
タクト部１０３のパターンをレベンソン位相シフトマス
ク２００に形成することができなかった。

【００１８】本発明は上記課題を解決するためになされ
たものである。従って、本発明の第１の目的は、露光パ
ターンに制約されることがなく、配線幅の露光精度を向
上させることができ、配線の微細加工を実現することが
できるパターン形成方法を提供することである。

【００１９】本発明の第２の目的は、本発明の第１の目
的に加えて、重複露光される領域を極力減少させる、特
に微細な配線幅の領域において重複露光を減少させるこ
とができ、配線幅の露光精度をより一層向上させことが
でき、より一層の配線の微細加工を実現することができ
るパターン形成方法を提供することである。

【００２０】本発明の第３の目的は、本発明の第１の目
的に加えて、マスク自体のパターンの加工寸法の変動に
関係なく、配線幅の露光精度を向上させることができ、
配線の微細加工を実現することができるパターン形成方
法を提供することである。

【００２１】本発明の第４の目的は、本発明の第２の目
的に加えて、マスク自体のパターンの加工寸法の変動に
関係なく、配線幅の露光精度を向上させることができ、
配線の微細加工を実現することができるパターン形成方
法を提供することである。

【００２２】本発明の第５の目的は、本発明の第１乃至
第４の目的のいずれかの目的に加えて、露光時における
アライメント誤差を減少させることができ、かつ生産性
を向上させることができるパターン形成方法を提供する
ことである。

【００２３】さらに、本発明の第６の目的は、本発明の
第１乃至第５の目的のいずれかの目的に加えて、配線の
微細加工を実現することができ、集積度を向上させるこ
とができる半導体装置の製造方法を提供することであ
る。

【００２４】

【課題を解決するための手段】上記課題を解決するため
に、この発明の第１の特徴は、（１）被加工体上にレジ
スト膜を形成する工程と、（２）レベンソン位相シフト
マスクを透過した露光光で第１線幅を有するパターンの
一部を前記レジスト膜に転写し、ハーフトーン位相シフ
トマスクを透過した露光光でパターンの一部に連接され
第１線幅よりも幅寸法の大きな第２線幅を有しかつ線終
端を有するパターンの他部をレジスト膜に転写する工程
とを少なくとも備えたパターン形成方法であることであ
る。ここで、この発明の第１の特徴に係るパターン形成
方法において、レベンソン位相シフトマスクは、第１線
幅の第１遮光部と、この第１遮光部を中心に幅方向の両
側に配設された第１及び第２開口部と、第１開口部を通
過する露光光の位相に対して第２開口部を通過する露光
光の位相を反転させる位相シフタ部とを備える。レベン
ソン位相シフトマスクは透明ガラス基板をベースとして
形成される。第１遮光部は透明ガラス基板上に形成され
た例えばクロム（Cr）膜で形成され、第１遮光部が形成
されない領域（第１遮光部を含む遮光部で周囲が囲まれ
た領域）で第１及び第２開口部が形成される。位相シフ
タ部は例えば第２開口部において透明ガラス基板を表面
から深さ方向に一定量掘り下げて形成される。

【００２５】一方、ハーフトーン位相シフトマスクは、
第２線幅の半透明位相シフタ部と、この半透明位相シフ
タ部の周囲の一部に配設された第３開口部とを備える。
半透明位相シフタ部は、第３開口部を通過する露光光に
対して、露光光量を減少させ、かつ露光光の位相を反転
させることができる。半透明位相シフタ部の露光光量の
減少率すなわち強度透過率は、この発明の第１の特徴に
係るパターン形成方法において、第３開口部を通過する
露光光に対して2〜30%の範囲内に設定することが実用的
である。ハーフトーン位相シフトマスクは、レベンソン
位相シフトマスクと同様に、透明ガラス基板をベースと
して形成される。半透明位相シフタ部は透明ガラス基板
上に形成された例えば酸窒化モリブデンシリサイド（Mo
SiON）膜で形成されることが好ましい。

【００２６】さらに、この発明の第１の特徴に係るパタ
ーン形成方法において、レジスト膜にパターンを転写す
る工程は、レベンソン位相シフトマスクを透過した露光
光でパターンの一部を転写した後にハーフトーン位相シ
フトマスクを透過した露光光でパターンの他部を転写す
る場合、逆にハーフトーン位相シフトマスクを透過した
露光光でパターンの他部を転写した後にレベンソン位相
シフトマスクを透過した露光光でパターンの一部を転写
する場合のいずれも含まれる。

【００２７】この発明の第１の特徴に係るパターン形成
方法においては、パターンの一部をレベンソン位相シフ
トマスクによりレジスト膜に、さらにパターンの他部を
ハーフトーン位相シフトマスクによりレジスト膜にそれ
ぞれ多重露光で転写することができるので、配線幅の露
光精度を向上させることができるとともに、パターンの
他部をハーフトーン位相シフトマスクを透過した露光光
で転写させるので、パターン変化に関係なく（不要な短
絡配線の発生を防止することができ）、配線幅の露光精
度を向上させることができる。

【００２８】この発明の第２の特徴は、（１）被加工体
上にレジスト膜を形成する工程と、（２）レベンソン位
相シフトマスクを透過した露光光で第１線幅を有するパ
ターンの一部をレジスト膜に転写し、レジスト膜に転写
されるパターンの一部を覆う遮光部を有するハーフトー
ン位相シフトマスクを透過した露光光でパターンの一部
に連接され第１線幅よりも幅寸法の大きな第２線幅を有
しかつ線終端を有するパターンの他部をレジスト膜に転
写する工程とを少なくとも備えたパターン形成方法であ
ることである。この発明の第２の特徴に係るパターン形
成方法において、ハーフトーン位相シフトマスクの遮光
部（この発明の第１の特徴に係るパターン形成方法のレ
ベンソン位相シフトマスクの第１遮光部とは異なる第２
遮光部である。）は、レベンソン位相シフトマスクを透
過した露光光で既に露光されたパターンの一部特に第１
線幅の部分を、またレベンソン位相シフトマスクを透過
した露光光で後に転写するパターンの一部を、ハーフト
ーン位相シフトマスクを透過した露光光で多重露光しな
いためのものである。

【００２９】この発明の第２の特徴に係るパターン形成
方法においては、この発明の第１の特徴のパターン形成
方法で得られる効果に加えて、さらにレベンソン位相シ
フトマスクを透過した露光光でレジスト膜に転写された
後のパターンの一部、又は露光される前のレジスト膜が
ハーフトーン位相シフトマスクの露光の際に過剰に露光
されないので、レジスト膜のパターンの一部特に第１線
幅の部分において線幅の露光精度を向上させることがで
きる。

【００３０】この発明の第３の特徴は（１）被加工体上
にレジスト膜を形成する工程と、（２）シフタエッジ位
相シフトマスクを透過した露光光で第１線幅を有するパ
ターンの一部を前記レジスト膜に転写し、ハーフトーン
位相シフトマスクを透過した露光光で前記パターンの一
部に連接され前記第１線幅よりも幅寸法の大きな第２線
幅を有しかつ線終端を有するパターンの他部を前記レジ
スト膜に転写する工程とを少なくとも備えたパターン形
成方法であることである。この発明の第３の特徴に係る
パターン形成方法において、シフタエッジ位相シフトマ
スクは、第１線幅方向に隣接して配設された第１及び第
２開口部と、第１開口部を通過する露光光の位相に対し
て第２開口部を通過する露光光の位相を反転させ輪郭で
第１線幅のパターンを転写する位相シフタ部とを備え
る。

【００３１】この発明の第３の特徴に係るパターン形成
方法においては、パターンの一部をシフタエッジ位相シ
フトマスクによりレジスト膜に、さらにパターンの他部
をハーフトーン位相シフトマスクによりレジスト膜にそ
れぞれ多重露光で転写することができるので、配線幅の
露光精度を向上させることができるとともに、パターン
の他部をハーフトーン位相シフトマスクを透過した露光
光で露光させるので、パターン変化に関係なく、配線幅
の露光精度を向上させることができる。さらに、この発
明の第３の特徴に係るパターン形成方法においては、遮
光部に代えて、第１開口部と第２開口部に配設した位相
シフタ部との間に形成される光学的な暗部でパターンの
一部（第１線幅）を形成することができるので、遮光部
の加工寸法の変動によるパターン転写精度の低下を防止
することができ、露光精度を向上させることができる。
シフタエッジ位相シフトマスクは、配線間隔が比較的広
い場合、又は配線間隔が一定の場合において配線幅の露
光精度を有効に向上させることができる。

【００３２】この発明の第４の特徴は（１）被加工体上
にレジスト膜を形成する工程と、（２）シフタエッジ位
相シフトマスクを透過した露光光で第１線幅を有するパ
ターンの一部をレジスト膜に転写し、レジスト膜に転写
されるパターンの一部を覆う遮光部を有するハーフトー
ン位相シフトマスクを透過した露光光でパターンの一部
に連接され第１線幅よりも幅寸法の大きな第２線幅を有
しかつ線終端を有するパターンの他部をレジスト膜に転
写する工程とを少なくとも備えたパターン形成方法であ
ることである。

【００３３】この発明の第４の特徴に係るパターン形成
方法においては、この発明の第２の特徴に係るパターン
形成方法で得られる効果と、この発明の第３の特徴に係
るパターン形成方法で得られる効果とを組み合わせた効
果を得ることができる。

【００３４】この発明の第５の特徴は、第１乃至第４の
特徴に係るいずれかのパターン形成方法において、レベ
ンソン位相シフトマスク又はシフタエッジ位相シフトマ
スクとハーフトーン位相シフトマスクとを互いに異なる
領域に配設した１枚の複合位相シフトマスクを透過した
露光光でパターンの一部、パターンの他部のそれぞれを
転写したことである。

【００３５】この発明の第５の特徴に係るパターン形成
方法においては、被加工体と複合位相シフトマスクとの
アライメントが１度で行えるので、アライメント誤差を
減少させることができ、より一層露光精度を向上させる
ことができる。さらに、この発明の第５の特徴に係るパ
ターン形成方法においては、多重露光であっても位相シ
フトマスクの交換の必要がなくなり、しかも位相シフト
マスクの交換毎に露光装置に被加工体を搬入し露光装置
から被加工体を搬出させることがなくなるので、露光時
間を短縮することができ、生産性を向上させることがで
きる。

【００３６】この発明の第６の特徴は、（１）被加工体
上に直接又は間接的にレジスト膜を形成する工程と、
（２）レベンソン位相シフトマスク又はシフタエッジ位
相シフトマスクを透過した露光光で第１線幅を有するパ
ターンの一部をレジスト膜に転写し、レジスト膜に転写
されるパターンの一部を覆う半透明位相シフタ部又は遮
光部を有するハーフトーン位相シフトマスクを透過した
露光光で第１線幅よりも寸法が大きい第２線幅を有する
パターンの他部をレジスト膜に転写する工程と、（３）
レジスト膜を現像し、パターンの一部及び他部を有する
エッチングマスクを形成する工程と、（４）エッチング
マスクを使用して被加工体をパターニングする工程とを
少なくとも備えた半導体装置の製造方法であることであ
る。この発明の第６の特徴に係る半導体装置の製造方法
において、「直接又は間接的にレジスト膜を形成する」
とは、例えば、被加工体を多結晶シリコン膜（ポリシリ
コン膜）とした場合に、先ず、多結晶シリコン膜の上
に、シリコン酸化膜を堆積し、その上にレジスト膜を形
成し、シリコン酸化膜とレジスト膜との２層マスクを用
いて、被加工体としての多結晶シリコン膜をパターニン
グする工程のように、被加工体の上に直接レジスト膜が
形成されない場合を許容する意である。パターンの一部
をレジスト膜に転写する工程は例えば金属・絶縁体・半
導体（Metal Insulator Semiconductor）FET（以下、単
に「MISFET」という。）のゲート電極を形成する工程に
適用することが好適である。この場合において、第１線
幅は例えば最小加工寸法で加工されるゲート長に相当す
る。パターンの他部をレジスト膜に転写する工程は、ゲ
ートコンタクト部及びゲートコンタクト部とゲート電極
とを接続する接続配線部のそれぞれのパターンを形成す
る工程に適用することが好適である。この場合におい
て、第２線幅は、ゲートコンタクト幅又は接続配線幅に
相当する。

【００３７】この発明の第６の発明に係る半導体装置の
製造方法においては、パターンの一部をレベンソン位相
シフトマスク又はシフタエッジ位相シフトマスクにより
レジスト膜に、さらにパターンの他部をハーフトーン位
相シフトマスクによりレジスト膜にそれぞれ多重露光で
転写することができるので、配線幅の露光精度を向上さ
せることができるとともに、パターン変化に関係なく、
配線幅の露光精度を向上させることができる。さらに、
配線幅の露光精度の向上により、例えばMISFETのゲート
電極、ゲートコンタクト部、接続配線部のそれぞれの加
工精度を向上させることができるので、微細加工を実現
することができ、半導体装置の集積度を向上させること
ができる。

【００３８】

【発明の実施の形態】（第１の実施の形態）以下、本発
明の実施の形態について説明する。図４（Ａ）は本発明
の第１の実施の形態に係るパターン形成方法を使用して
製造された半導体装置のトランジスタの平面レイアウト
図、図４（Ｂ）は図４（Ａ）に示す４Ｂ−４Ｂ切断線で
切った半導体装置の要部断面図である。同図４（Ａ）及
び図４（Ｂ）に示すように、本発明の第１の実施の形態
に係る半導体装置は、シリコン単結晶からなる半導体基
板１の主面上にMISFETＱ１及びＱ２を搭載している。MI
SFETＱ１及びＱ２はnチャネル導電型、pチャネル導電型
のいずれであってもよい。MISFETＱ１、Ｑ２は、いずれ
も素子間分離絶縁膜２で周囲を囲まれた領域内におい
て、チャネル形成領域、チャネル形成領域上のゲート絶
縁膜３、ゲート電極（制御電極）４、ソース領域及びド
レイン領域として使用される一対の半導体領域８のそれ
ぞれを備えて構築されている。

【００３９】MISFETＱ１、Ｑ２のそれぞれのチャネル形
成領域は半導体基板１で形成される。低消費電力化を実
現するために半導体装置には相補型MISFETが搭載される
場合が多く、例えば相補型MISFETのnチャネル導電型と
してMISFETＱ１、Ｑ２のそれぞれが形成される場合、こ
れらMISFETＱ１及びＱ２はp型ウエル領域の主面上に形
成される。この場合、チャネル形成領域はp型ウエル領
域で形成される。

【００４０】ゲート絶縁膜３にはシリコン酸化膜、オキ
シナイトライド膜のいずれかを実用的に使用することが
でき、オキシナイトライド膜を採用する場合、ゲート絶
縁膜３は例えば3nmの膜厚で形成される。

【００４１】ここで、本発明の第１の実施の形態並びに
以降の実施の形態において、ゲート電極４とは、ソース
領域とドレイン領域との間（半導体領域８間）に流れる
主電流を実効的に制御する制御電極という意で使用す
る。すなわち、ここでいうゲート電極４には後述する接
続配線部５、コンタクト部６並びに拡張部７は含まれな
い。ゲート電極４はゲート絶縁膜上に形成され、第１の
実施の形態においてはシリコン多結晶膜上にチタンシリ
サイド膜が積層された複合膜（ポリサイド膜）で形成さ
れる。シリコン多結晶膜は例えば70nmの膜厚で形成さ
れ、シリコン多結晶膜中には抵抗値を調節（低抵抗化に
調節）するためのn型不純物、好ましくは燐（P）又は砒
素（As）がドープされる。チタンシリサイド膜は例えば
90nmの膜厚で形成される。第１の実施の形態において、
ゲート電極４のゲート長Ｌｇは、製造プロセスにおける
最小加工寸法で形成され、例えば110nmで形成される。

【００４２】ゲート電極４には、ゲート幅方向の一端側
（詳細には図４（Ａ）中上側）において、接続配線部５
を介してコンタクト部（ゲート電極コンタクト部）６が
一体に形成されており、ゲート電極４は接続配線部５を
通してコンタクト部６に電気的に接続されている。一
方、ゲート電極４には、ゲート幅方向の他端側（図４
（Ａ）中下側）において、拡張部７が一体に形成され、
ゲート電極４はこの拡張部７に電気的に接続される。こ
れらゲート電極４、接続配線部５、コンタクト部６、拡
張部７のそれぞれは同一層のゲート電極層から形成され
ている。接続配線部５の配線幅Ｗｊは例えば200nmで形
成される。コンタクト部６の短辺側のコンタクト幅Ｗｐ
は例えば400nmで形成され、長辺側のコンタクト長Ｌｐ
は例えば600nmで形成される。拡張部７の拡張部幅Ｗｅ
は例えば200nmで形成され、拡張部長Ｌｅは例えば160nm
で形成される。

【００４３】半導体領域８はMISFETＱ１、Ｑ２のそれぞ
れが例えばnチャネル導電型で形成される場合にはn型で
形成される。MISFETＱ１の一方の半導体領域８はMISFET
Ｑ２の一方の半導体領域８と一体に形成されており、MI
SFETＱ１、Ｑ２のそれぞれは電気的に直列に接続されて
いる。

【００４４】第１の実施の形態において、このような半
導体装置の製作にはレベンソン位相シフトマスク露光法
とハーフトーン位相シフトマスク露光法とを組み合わせ
たパターン形成方法が使用される。図１（Ａ）は本発明
の第１の実施の形態に係るレベンソン位相シフトマスク
の平面レイアウト図、図２（Ａ）は図１（Ａ）に示す２
Ａ−２Ａ切断線で切ったレベンソン位相シフトマスクの
断面図である。さらに、図１（Ｂ）は本発明の第１の実
施の形態に係るハーフトーン位相シフトマスクの平面レ
イアウト図、図２（Ｂ）は図１（Ｂ）に示す２Ｂ−２Ｂ
切断線で切ったハーフトーン位相シフトマスクの断面
図、図２（Ｃ）は同図１（Ｂ）に示す２Ｃ−２Ｃ切断線
で切ったハーフトーン位相シフトマスクの断面図であ
る。

【００４５】図１（Ａ）及び図２（Ａ）に示すように、
レベンソン位相シフトマスク１０は、製造プロセスにお
いて最小加工寸法（設計ルールの最小寸法）となるゲー
ト長Ｌｇの線幅の遮光部１２及び１３と、この遮光部１
２、１３のそれぞれを中心にゲート長Ｌｇ方向の両側に
配設された複数の開口部１５と、一方の開口部１５を通
過する露光光の位相に対して隣接する他方の開口部１５
を通過する露光光の位相を反転させる位相シフタ部１６
とを備える。

【００４６】レベンソン位相シフトマスク１０は透明ガ
ラス基板１１をベースとして形成される。透明ガラス基
板１１には例えば石英基板を実用的に使用することがで
きる。

【００４７】遮光部１２、１３はそれぞれ透明ガラス基
板１１上に形成された例えばCr膜で形成される。遮光部
１２のパターンは図４（Ａ）及び図４（Ｂ）に示すMISF
ETＱ１のゲート電極４を形成するパターンであり、遮光
部１３のパターンはMISFETＱ２のゲート電極４を形成す
るパターンである。遮光部１２、１３のそれぞれと複数
の開口部１５とは図中横方向に交互に配設されている。
開口部１５のパターンは、マスク製作においてはゲート
電極４を形成するパターンを図中横方向に次段のゲート
電極４を形成するパターンに達するまで拡大し、この後
に元のゲート電極４を形成するパターンを取り除くこと
で形成されたパターンであり、MISFETＱ１、Ｑ２のそれ
ぞれのソース領域又はドレイン領域として使用される半
導体領域８を形成するパターンと実質的に等価である。
遮光部１２、１３及び開口部１５以外の領域、すなわち
少なくとも図４（Ａ）及び図４（Ｂ）に示す接続配線部
５、コンタクト部６及び拡張部７に相当する部分を含む
領域において、透明ガラス基板１１上には遮光部１４が
形成されている。遮光部１４は遮光部１２、１３のそれ
ぞれと同一層の例えばCr膜で形成されている。

【００４８】位相シフタ部１６は遮光部１２と遮光部１
３との間の開口部１５に配設されている。この位相シフ
タ部１６は、図２（Ａ）に示すように、第１の実施の形
態において、透明ガラス基板１１を表面から深さ方向に
一定量掘り下げて形成されている。例えば露光光の波長
が248nmの場合、位相シフタ部１６は180度の位相差を有
するように透明ガラス基板１１の表面から244nmの深さ
で掘り下げられる。

【００４９】一方、図１（Ｂ）、図２（Ｂ）及び図２
（Ｃ）に示すように、ハーフトーン位相シフトマスク２
０は、最小加工寸法よりも若干大きな寸法であるが微細
加工寸法の配線幅Ｗｊの半透明位相シフタ部２３、コン
タクト幅Ｗｐ及びコンタクト長Ｌｐの半透明位相シフタ
部２４、拡張部幅Ｗｅ及び拡張部長Ｌｅの半透明位相シ
フタ部２５、さらに図４（Ａ）及び図４（Ｂ）に示すMI
SFETＱ１、Ｑ２のそれぞれのゲート電極４及び半導体領
域８に相当する領域に配設された半透明位相シフタ部２
２と、これら半透明位相シフタ部２２〜２５の周囲に配
設された開口部２８とを備える。半透明位相シフタ部２
３のパターンはMISFETＱ１、Ｑ２のそれぞれのゲート電
極４に接続される接続配線部５を形成するパターンであ
る。半透明位相シフタ部２４のパターンはコンタクト部
６を形成するパターンである。半透明位相シフタ部２５
のパターンは拡張部７を形成するパターンである。

【００５０】半透明位相シフタ部２２〜２５は、それぞ
れ一体に形成されており、開口部２８を通過する露光光
に対して、露光光量を減少させ、かつ露光光の位相を位
相差180度で反転させる。半透明位相シフタ部２２〜２
５の露光光量の減少率すなわち強度透過率は開口部２８
を通過する露光光に対して2〜30%の範囲内に設定される
ことが実用的であり、第１の実施の形態においては強度
透過率は6%に設定される。

【００５１】ハーフトーン位相シフトマスク２０は、レ
ベンソン位相シフトマスク１０と同様に、透明ガラス基
板２１をベースとして形成される。半透明位相シフタ部
２２〜２５は透明ガラス基板２１上に形成された例えば
MoSiON膜で形成され、例えば露光光の波長が248nmの場
合、180度の位相差を有するようにこの薄膜は95nmの膜
厚で形成される。

【００５２】図３はレベンソン位相シフトマスク１０及
びハーフトーン位相シフトマスク２０を使用して露光を
行った場合の潜像イメージを示す半導体装置の露光工程
におけるフォトレジスト膜の平面図である。図３に示す
ように、フォトレジスト膜３０においては、レベンソン
位相シフトマスク１０の開口部１５で露光された領域３
２、ハーフトーン位相シフトマスク２０の開口部２８で
露光された領域３３、双方のマスクでは露光されない領
域３１のそれぞれが形成される。すなわち、フォトレジ
スト膜３０にはレベンソン位相シフトマスク１０、ハー
フトーン位相シフトマスク２０のそれぞれで多重露光が
なされ、露光されない領域３１が最終的にゲート電極
４、接続配線部５、コンタクト部６及び拡張部７を形成
するエッチングマスクになる。

【００５３】次に、第１の実施の形態に係るパターン形
成方法並びに半導体装置の製造方法を説明する。図５
（Ａ）乃至図５（Ｄ）、図６（Ａ）乃至図６（Ｃ）のそ
れぞれは本発明の第１の実施の形態に係るパターン形成
方法並びに半導体装置の製造方法を説明するための各製
造工程毎に示す半導体装置の工程断面図である。

【００５４】（１）まず、シリコン単結晶からなる半導
体基板（半導体ウエーハ）１を準備し、この半導体基板
１の素子間分離領域の表面上に素子間分離絶縁膜２を形
成する。素子間分離絶縁膜２は例えば基板表面の選択酸
化法で形成したシリコン酸化膜で形成される。

【００５５】（２）図５（Ａ）に示すように、半導体基
板１の素子形成領域の表面上にゲート絶縁膜３を形成す
る。ゲート絶縁膜３は例えば熱酸化法で形成したシリコ
ン酸化膜に窒化処理を施したオキシナイトライド膜で形
成する。

【００５６】（３）図５（Ｂ）に示すように、ゲート絶
縁膜３上及び素子間分離絶縁膜２上を含む基板全面上に
ゲート電極層４Ａを形成する。第１の実施の形態におい
て、ゲート電極層４Ａには、CVD法で成膜されたシリコ
ン多結晶膜４ａと、このシリコン多結晶膜４ａ上にスパ
ッタリング法で成膜されたチタンシリサイド膜４ｂとの
複合膜が使用される。

【００５７】（４）図５（Ｃ）に示すように、ゲート電
極層４Ａ上にフォトレジスト膜（被加工体）３０を形成
する。フォトレジスト膜３０には例えばポジティブタイ
プのフォトレジスト膜が使用される。このポジティブタ
イプのフォトレジスト膜は、ゲート電極層４Ａ上の全面
に約240nmの膜厚で塗布され、塗布後に90℃、120秒間の
ベーク処理を施したものである。

【００５８】（５）図５（Ｄ）に示すように、レベンソ
ン位相シフトマスク１０を使用し、多重露光の第１回目
の露光をフォトレジスト膜３０に行う。露光は、例えば
スキャナー型の露光装置（露光光の波長は248nm。）を
使用し、NA（開口数）が0.5、σ（コヒーレンシー）が
0.3の照明条件において、露光光量40mJ/cm²で行う。こ
の露光によりフォトレジスト膜３０にはレベンソン位相
シフトマスク１０の遮光部１２〜１４で露光されない領
域３１と開口部１５、位相シフタ部１６のそれぞれで露
光され潜像が形成された領域３２とが形成される。ここ
で、潜像とは、照射された露光光の光強度の分布に応じ
てフォトレジスト膜３０に化学反応が起きた領域であ
る。このレベンソン位相シフトマスク１０においては、
製造プロセスにおいて最小加工寸法となるゲート電極４
を形成するパターンが遮光部１２、１３のそれぞれによ
りフォトレジスト膜３０に転写される。

【００５９】（６）図６（Ａ）に示すように、ハーフト
ーン位相シフトマスク２０を使用し、多重露光の第２回
目の露光をフォトレジスト膜３０に行う。露光は、前述
と同様のスキャナー型の露光装置（露光光の波長は248n
m。）を使用し、NAが0.55、σが外径0.8で内径0.53が遮
蔽された2/3の輪帯照明条件において、露光光量26mJ/cm
²で行う。このハーフトーン位相シフトマスク２０にお
いては、配線接続部５、コンタクト部６及び拡張部７の
それぞれを形成するパターンが半透明位相シフタ部２２
〜２５のそれぞれによりフォトレジスト膜３０に転写さ
れる。

【００６０】（７）半導体基板１を露光装置より搬出
し、露光後のベーク（PEB:Post Exposure Bake）を例え
ば110℃、120秒間の条件で行った後、アルカリ現像液を
用いてフォトレジスト膜３０を現像する。この現像によ
り、フォトレジスト膜３０の感光部（領域３２及び３
３）が溶解され、図６（Ｂ）に示すように、露光されず
現像で溶解されない領域３１がエッチングマスク３５と
して形成される。

【００６１】（８）エッチングマスク３５を使用し、ゲ
ート電極層４Ａ、詳細にはチタンシリサイド膜４ｂ、シ
リコン多結晶膜４ａのそれぞれを順次エッチングにより
パターニングし、図６（Ｃ）に示すように、ゲート電極
層４Ａからゲート電極４、接続配線部５、コンタクト部
６、拡張部７のそれぞれを形成する。エッチングには、
塩素ガスを用いたRIE（Reactive Ion Etching）を実用
的に使用することができる。

【００６２】（９）エッチングマスク３５を除去した
後、主にゲート電極４、素子間分離絶縁膜２を不純物導
入マスクとして使用し、前述の図４（Ａ）及び図４
（Ｂ）に示すように、ソース領域及びドレイン領域とし
て使用される一対の半導体領域８を形成する。半導体領
域８は、例えばイオン注入法で半導体基板１の主面部に
不純物をドーピングし、このドーピングされた不純物に
引き延ばし拡散を行うことにより形成することができ
る。この半導体領域８を形成することにより、第１の実
施の形態に係るMISFETＱ１、Ｑ２のそれぞれが完成す
る。

【００６３】（１０）図示しないが、このMISFETＱ１、
Ｑ２のそれぞれの完成後には、パッシベーション膜、ア
ルミニウム合金膜等の配線、最終保護膜のそれぞれを順
次形成することにより、第１の実施の形態に係る半導体
装置を完成させることができる。

【００６４】図１（Ｂ）、図２（Ｂ）及び図２（Ｃ）に
示すハーフトーン位相シフトマスク２０は、前述の図１
９（Ｂ）に示す通常マスク３００に比べて、コンタクト
部６や拡張部７のような線終端のパターンや孤立パター
ンの解像性に優れている。特に、ハーフトーン位相シフ
トマスク２０においては、接続配線部５の配線幅Ｗｊ、
コンタクト部６のコンタクト幅Ｗｐ、コンタクト長Ｌ
ｐ、拡張部７の拡張部幅Ｗｅ、拡張部長Ｌｅのような20
0nm以下の線幅で、優れた解像性が得られる。

【００６５】図７は第１の実施の形態に係るハーフトー
ン位相シフトマスク２０、前述の図１９（Ｂ）に示す通
常マスク３００のそれぞれの露光量裕度を比較した図で
ある。図７には、線幅（ライン幅）150nmにおいて、線
間隔（スペース幅）が150nmから1350nmまでの間の範囲
でハーフトーン位相シフトマスク２０、通常マスク３０
０のそれぞれの露光量裕度が示されている。ここで、露
光量裕度とは露光時の露光量の変動等の誤差要因に対し
て許容されるマージンであり、一般的にはED（Exposure
Defocus）解析法により露光量裕度を算出することがで
きる。露光量裕度は、DOF（デフォーカス裕度）を0.6μ
mとし、前述のNAが0.55、σが外径0.8で内径0.53が遮蔽
された2/3の輪帯照明条件において、算出された値であ
る。

【００６６】同図７に示すように、ハーフトーン位相シ
フトマスク２０の露光量裕度の方が、通常マスク３００
の露光量裕度に比べて、線間隔の寸法変化に関係なく大
きい。半導体装置の制作においては線幅の変動やばらつ
きを抑えることが重要であり、露光量裕度が大きいほど
露光量の変動等の誤差に対してフォトレジスト膜に転写
されるパターン（転写パターン）の線幅の変動量を減少
させることができる。従って、特に200nm以下の線幅を
有する接続配線部５、コンタクト部６、拡張部７の形成
にはハーフトーン位相シフトマスク２０の採用が不可欠
である。

【００６７】このような第１の実施の形態に係るパター
ン形成方法においては、半導体装置のMISFETＱ１、Ｑ２
のそれぞれのゲート電極４（ゲート電極パターンの一
部）をレベンソン位相シフトマスク１０によりフォトレ
ジスト膜３０に、さらにMISFETＱ１、Ｑ２のそれぞれの
接続配線部５、コンタクト部６及び拡張部７（ゲート電
極パターンの他部）をハーフトーン位相シフトマスク２
０によりフォトレジスト膜３０にそれぞれ多重露光で転
写することができるので、ゲート電極パターン、接続配
線部パターン、コンタクト部パターン、拡張部パターン
のそれぞれのパターンでの隣接パターンの干渉がなくな
り、配線幅（ゲート長Ｌｇ、配線幅Ｗｊ、コンタクト幅
Ｗｐ、コンタクト長Ｌｐ、拡張部幅Ｗｅ、拡張部長Ｌ
ｅ）の露光精度を向上させることができるとともに、コ
ンタクト部パターン、拡張部パターンのそれぞれのパタ
ーンをハーフトーン位相シフトマスク２０で露光してい
るので、パターン変化に関係なく（前述の図１８に示す
ような不要な短絡配線１０５の発生を防止することがで
き）、配線幅の露光精度を向上させることができる。

【００６８】さらに、このような第１の実施の形態に係
る半導体装置の製造方法においては、配線幅の露光精度
の向上により、ゲート電極４、コンタクト部６、接続配
線部５、拡張部７のそれぞれの加工精度を向上させるこ
とができるので、微細加工を実現することができる。従
って、半導体装置においては、集積度を向上させること
ができる。

【００６９】なお、第１の実施の形態においては、レベ
ンソン位相シフトマスク１０でゲート電極パターンをフ
ォトレジスト膜３０に露光した後にハーフトーン位相シ
フトマスク２０で接続配線部パターン、コンタクト部パ
ターン、拡張部パターンのそれぞれをフォトレジスト膜
３０に多重露光したが、本発明は、逆にハーフトーン位
相シフトマスク２０で接続配線部パターン、コンタクト
部パターン、拡張部パターンのそれぞれをフォトレジス
ト膜３０に露光した後にレベンソン位相シフトマスク１
０でゲート電極パターンをフォトレジスト膜３０に露光
してもよい。

【００７０】さらに、第１の実施の形態においては、フ
ォトレジスト膜３０にポジティブタイプのフォトレジス
ト膜が使用されたが、本発明は、半導体装置の製作に組
み込まれるエッチングプロセスや成膜プロセスによって
はネガティブタイプのフォトレジスト膜を使用してもよ
い。

【００７１】（第２の実施の形態）本発明の第２の実施
の形態は、第１の実施の形態に係るハーフトーン位相シ
フトマスクの構造に改良を加え、より一層露光精度を向
上させたものである。

【００７２】図８（Ａ）は本発明の第２の実施の形態に
係るレベンソン位相シフトマスクの平面レイアウト図、
図９（Ａ）は図８（Ａ）に示す９Ａ−９Ａ切断線で切っ
たレベンソン位相シフトマスクの断面図である。さら
に、図８（Ｂ）は本発明の第２の実施の形態に係るハー
フトーン位相シフトマスクの平面レイアウト図、図９
（Ｂ）は図８（Ｂ）に示す９Ｂ−９Ｂ切断線で切ったハ
ーフトーン位相シフトマスクの断面図、図９（Ｃ）は同
図８（Ｂ）に示す９Ｃ−９Ｃ切断線で切ったハーフトー
ン位相シフトマスクの断面図である。第１の実施の形態
に係る半導体装置の製作と同様に、第２の実施の形態に
係る半導体装置の製作にはレベンソン位相シフトマスク
露光法とハーフトーン位相シフトマスク露光法とを組み
合わせたパターン形成方法が使用される。

【００７３】前述の第１の実施の形態に係る図１（Ａ）
及び図２（Ａ）に示すレベンソン位相シフトマスク１０
と同様に、第２の実施の形態に係るレベンソン位相シフ
トマスク１０は、製造プロセスにおいて最小加工寸法と
なるゲート長Ｌｇの線幅の遮光部１２及び１３と、この
遮光部１２、１３のそれぞれを中心にゲート長Ｌｇ方向
の両側に配設された複数の開口部１５と、一方の開口部
１５を通過する露光光の位相に対して隣接する他方の開
口部１５を通過する露光光の位相を反転させる位相シフ
タ部１６とを備える。

【００７４】レベンソン位相シフトマスク１０は透明ガ
ラス基板１１をベースとして形成される。透明ガラス基
板１１には例えば石英基板を実用的に使用することがで
きる。

【００７５】遮光部１２、１３はそれぞれ透明ガラス基
板１１上に形成された例えばCr膜で形成される。遮光部
１２のパターンは前述の図４（Ａ）及び図４（Ｂ）に示
すMISFETＱ１のゲート電極４を形成するパターンであ
り、遮光部１３のパターンはMISFETＱ２のゲート電極４
を形成するパターンである。遮光部１２、１３のそれぞ
れと複数の開口部１５とは図中横方向に交互に配設され
ている。開口部１５のパターンは、第１の実施の形態で
説明したように、MISFETＱ１、Ｑ２のそれぞれのソース
領域又はドレイン領域として使用される半導体領域８を
形成するパターンと等価である。遮光部１２、１３及び
開口部１５以外の領域、すなわち少なくとも前述の図４
（Ａ）及び図４（Ｂ）に示す接続配線部５、コンタクト
部６及び拡張部７に相当する部分を含む領域において、
透明ガラス基板１１上には遮光部１４が形成されてい
る。遮光部１４は遮光部１２、１３のそれぞれと同一層
の例えばCr膜で形成されている。

【００７６】位相シフタ部１６は遮光部１２と遮光部１
３との間の開口部１５に配設されている。第１の実施の
形態に係るレベンソン位相シフトマスク１０と同様に、
位相シフタ部１６は図９（Ａ）に示すように透明ガラス
基板１１を表面から深さ方向に一定量掘り下げて形成さ
れる。例えば露光光の波長が248nmの場合、位相シフタ
部１６は180度の位相差を有するように透明ガラス基板
１１の表面から244nmの深さで掘り下げられる。

【００７７】ここで、第２の実施の形態に係る半導体装
置のMISFETＱ１、Ｑ２のそれぞれのゲート電極４（図４
（Ａ）及び図４（Ｂ）参照。）のゲート長Ｌｇは第１の
実施の形態に係るゲート長Ｌｇよりもさらに微細な80nm
の微細寸法に設定されている。従って、レベンソン位相
シフトマスク１０の遮光部１２、１３のそれぞれの幅寸
法は同様に80nmに設定されている。

【００７８】一方、図８（Ｂ）、図９（Ｂ）及び図９
（Ｃ）に示すように、ハーフトーン位相シフトマスク４
０は、第１の実施の形態に係るハーフトーン位相シフト
マスク２０とは若干構造が異なり、最小加工寸法よりも
若干大きな寸法であるが微細加工寸法の配線幅Ｗｊの半
透明位相シフタ部４３と、コンタクト幅Ｗｐ及びコンタ
クト長Ｌｐの半透明位相シフタ部４４と、拡張部幅Ｗｅ
及び拡張部長Ｌｅの遮光部４５と、図９（Ａ）に示すレ
ベンソン位相シフトマスク１０の遮光部１２、１３、開
口部１５、位相シフタ部１６のそれぞれと重複する位置
に配設された遮光部４２と、これら半透明位相シフタ部
４３、４４、遮光部４２、４５のそれぞれの周囲に配設
された開口部４８とを備える。半透明位相シフタ部４３
のパターンは前述の図４（Ａ）及び図４（Ｂ）に示すMI
SFETＱ１、Ｑ２のそれぞれのゲート電極４に接続される
接続配線部５を形成するパターンである。ここで、接続
配線部５の配線幅Ｗｊは第２の実施の形態において140n
mに設定されており、半透明位相シフタ部４３の該当す
る部分の線幅は同等の寸法で形成されている。半透明位
相シフタ部４４のパターンはコンタクト部６を形成する
パターンである。コンタクト部６のコンタクト幅Ｗｐは
320nm、コンタクト長Ｌｐは440nmにそれぞれ設定されて
おり、半透明位相シフタ部４４の該当する部分は同等の
寸法で形成されている。遮光部４５のパターンは拡張部
７を形成するパターンである。拡張部７の拡張部幅Ｗｅ
は100nm、拡張部長Ｌｅは140nmにそれぞれ設定されてお
り、遮光部４５の該当する部分の寸法は同等の寸法で形
成されている。

【００７９】そして、遮光部４２のパターンはMISFETＱ
１、Ｑ２のそれぞれのゲート電極４及びソース領域又は
ドレイン領域となる半導体領域８を形成するパターンで
ある。この遮光部４２は、レベンソン位相シフトマスク
１０で既に露光された特にゲート長Ｌｇを決定するゲー
ト電極パターンを、またレベンソン位相シフトマスク１
０で後にゲート電極パターンを露光する領域を、ハーフ
トーン位相シフトマスク４０で多重露光しないためのも
のである。換言すれば、遮光部４２は、特に最小加工寸
法を要求される領域において、ハーフトーン位相シフト
マスク４０によるかぶり光で発生する潜像ぼけを防止す
ることができ、露光量裕度を向上させることができる。

【００８０】半透明位相シフタ部４３、４４は、それぞ
れ一体に形成されており、開口部４８を通過する露光光
に対して、露光光量を減少させ、かつ露光光の位相を位
相差180度で反転させる。半透明位相シフタ部４３、４
４のそれぞれの強度透過率は開口部４８を通過する露光
光に対して2〜30%の範囲内に設定されることが実用的で
あり、第２の実施の形態においては第１の実施の形態と
異なり強度透過率は15%に設定される。遮光部４２、４
５はそれぞれ実質的に露光光を通過（透過）させない、
強度透過率0.1%以下で形成されることが好ましい。

【００８１】ハーフトーン位相シフトマスク４０は、レ
ベンソン位相シフトマスク１０と同様に、透明ガラス基
板４１をベースとして形成される。半透明位相シフタ部
４３、４４は透明ガラス基板４１上に形成された例えば
MoSiON膜で形成され、例えば露光光の波長が193nmの場
合、180度の位相差を有するようにこの薄膜は80nmの膜
厚で形成される。一方、遮光部４２、４５は、第２の実
施の形態において、いずれも半透明位相シフタ部４３、
４４のそれぞれと同一層の半透明位相シフタ膜４６Ａ
と、この半透明位相シフタ膜４６Ａ上に積層された遮光
膜４６Ｂとの複合膜で形成されている。遮光膜４６Ｂは
例えばCr膜で形成され、このCr膜は例えば100nmの膜厚
で形成される。

【００８２】図１１（Ａ）乃至図１１（Ｄ）、図１２
（Ａ）乃至図１２（Ｄ）のそれぞれは第２の実施の形態
に係るマスク製造方法を説明するための各工程毎に示す
ハーフトーン位相シフトマスク４０の工程断面図であ
る。

【００８３】（１）まず、図１１（Ａ）に示すように、
透明ガラス基板４１を準備する。透明ガラス基板４１に
は例えば6.35mmの板厚を有する石英基板を実用的に使用
することができる。

【００８４】（２）透明ガラス基板４１上の全面に半透
明位相シフタ膜４６Ａ、遮光膜４６Ｂのそれぞれを順次
形成し、図１１（Ｂ）に示すように、マスクブランクス
を形成する。半透明位相シフタ膜４６Ａは例えばスパッ
タリング法又はCVD法で形成され、遮光膜４６Ｂは例え
ばスパッタリング法で形成する。

【００８５】（３）図１１（Ｃ）に示すように、遮光膜
４６Ｂ上にエッチングマスク５０を形成する。エッチン
グマスク５０には例えば400nmの膜厚を有するEB（電子
ビーム）レジスト膜が使用される。エッチングマスク５
０は、EB描画装置によりEBレジスト膜に所定のパターン
を描画し、この後にEBレジスト膜を現像することにより
形成することができる。このエッチングマスク５０は、
図８（Ｂ）に示すハーフトーン位相シフトマスク４０の
半透明位相シフタ部４３に相当する領域４３Ａ、半透明
位相シフタ部４４に相当する領域４４Ａ、遮光部４２に
相当する領域４２Ａ、遮光部４５に相当する領域（図示
しない。）のそれぞれを覆うパターンで形成される。

【００８６】（４）エッチングマスク５０を使用し、図
１１（Ｄ）に示すように遮光膜４６Ｂ、半透明位相シフ
ト膜４６Ａのそれぞれを順次パターニングし、引き続き
エッチングマスク５０を除去することにより、図１２
（Ａ）に示すように領域４２Ａにおいて遮光膜４６Ｂと
半透明位相シフト膜４６Ａとを重ね合わせた遮光部４２
が形成される。図示しないが、この時、同時に遮光部４
５も形成することができる。パターニングには塩素ガス
を含むRIEが使用される。さらに、エッチングマスク５
０の除去にはアッシングが使用される。

【００８７】（５）図１２（Ｂ）に示すように、遮光部
４２（及び遮光部４５）が形成された領域４２Ａを覆
い、半透明位相シフタ部４３、４４のそれぞれを形成す
る領域４３Ａ及び４４Ａが開口されたエッチングマスク
５１を形成する。エッチングマスク５１には例えばフォ
トレジスト膜が使用される。エッチングマスク５１は、
例えばレーザ描画装置によりフォトレジスト膜に所定の
パターンを描画し、この後にフォトレジスト膜を現像す
ることにより形成することができる。

【００８８】（６）エッチングマスク５１を使用し、図
１２（Ｃ）に示すように領域４３Ａの遮光膜４６Ｂ、領
域４４Ａの遮光膜４６Ｂのそれぞれを選択的に除去し、
引き続きエッチングマスク５１を除去することにより、
図１２（Ｄ）に示すように領域４３Ａにおいて半透明位
相シフト膜４６Ａからなる半透明位相シフタ部４３、領
域４４Ａにおいて半透明位相シフト膜４６Ａからなる半
透明位相シフタ部４４が形成され、ハーフトーン位相シ
フトマスク４０を完成させることができる。遮光膜４６
Ｂの除去には例えばウエットエッチングを使用すること
ができる。

【００８９】このようなハーフトーン位相シフトマスク
４０の製造方法においては、最初に形成したエッチング
マスク５０に対して自己整合で遮光部４２、４５、半透
明位相シフタ部４３、４４のそれぞれを形成することが
できるので、遮光部４２、４５、半透明位相シフタ部４
３、４４のそれぞれの間に製造上のアライメント余裕寸
法を必要としない高い加工精度でマスクパターンを形成
することができる。

【００９０】図１０はレベンソン位相シフトマスク１０
及びハーフトーン位相シフトマスク４０を使用して露光
を行った場合の潜像イメージを示す半導体装置の露光工
程におけるフォトレジスト膜の平面図である。図１０に
示すように、フォトレジスト膜３０においては、レベン
ソン位相シフトマスク１０の開口部１５で露光された領
域３２、ハーフトーン位相シフトマスク４０の開口部４
８で露光された領域３３、双方のマスクでは露光されな
い領域３１のそれぞれが形成される。すなわち、フォト
レジスト膜３０にはレベンソン位相シフトマスク１０、
ハーフトーン位相シフトマスク４０のそれぞれで多重露
光がなされ、露光されない領域３１が最終的にゲート電
極４、接続配線部５、コンタクト部６及び拡張部７を形
成するエッチングマスクになる。さらに、第２の実施の
形態に係るハーフトーン位相シフトマスク４０において
は、レベンソン位相シフトマスク１０の少なくとも遮光
部１２、１３のそれぞれと重複する領域（図１０中、太
い実線で周囲を囲まれた領域内）には遮光部４２が配設
されているので、必要以上の多重露光が行われることが
なくなり、かぶり光による潜像ぼけを防止することがで
きる。

【００９１】次に、第２の実施の形態に係るパターン形
成方法並びに半導体装置の製造方法を、前述の第１の実
施の形態に係るパターン形成方法並びに半導体装置の製
造方法の説明で使用した図５（Ａ）乃至図５（Ｄ）、図
６（Ａ）乃至図６（Ｃ）のそれぞれを参照しながら簡単
に説明する。

【００９２】（１）まず、半導体基板１を準備し、この
半導体基板１の素子間分離領域の表面上に素子間分離絶
縁膜２を形成する（図５（Ａ）参照）。

【００９３】（２）前述の図５（Ａ）に示すように、半
導体基板１の素子形成領域の表面上にゲート絶縁膜３を
形成する。

【００９４】（３）前述の図５（Ｂ）に示すように、ゲ
ート絶縁膜３上及び素子間分離絶縁膜２上を含む基板全
面上にゲート電極層４Ａを形成する。ゲート電極層４Ａ
は、第１の実施の形態と同様にシリコン多結晶膜４ａ
と、このシリコン多結晶膜４ａ上にスパッタリング法で
成膜されたチタンシリサイド膜４ｂとの複合膜を使用す
る。

【００９５】（４）前述の図５（Ｃ）に示すように、ゲ
ート電極層４Ａ上にフォトレジスト膜３０を形成する。

【００９６】（５）前述の図５（Ｄ）に示すように、多
重露光の第１回目の露光をフォトレジスト膜３０に行
う。ここで、第１回目の露光には図８（Ａ）及び図９
（Ａ）に示すレベンソン位相シフトマスク１０が使用さ
れる。露光は、例えばスキャナー型の露光装置（露光光
の波長は193nm。）を使用し、NA（開口数）が0.55、σ
が0.3の照明条件において、露光光量32mJ/cm²で行う。
この露光によりフォトレジスト膜３０にはレベンソン位
相シフトマスク１０の遮光部１２〜１４で露光されない
領域３１と開口部１５、位相シフタ部１６のそれぞれで
露光され潜像が形成された領域３２とが形成される。こ
のレベンソン位相シフトマスク１０においては、製造プ
ロセスにおいて最小加工寸法となるゲート電極４を形成
するパターンが遮光部１２、１３のそれぞれによりフォ
トレジスト膜３０に転写される。

【００９７】（６）そして、引き続き、前述の図６
（Ａ）と同様な多重露光の第２回目の露光をフォトレジ
スト膜３０に行う。ここで、第２回目の露光には第２の
実施の形態に係る、図８（Ｂ）、図９（Ｂ）及び図９
（Ｃ）に示すハーフトーン位相シフトマスク４０が使用
される。露光は、前述と同様のスキャナー型の露光装置
（露光光の波長は193nm。）を使用し、NAが0.6、σが外
径0.75で内径0.50が遮蔽された2/3の輪帯照明条件にお
いて、露光光量26mJ/cm²で行う。このハーフトーン位相
シフトマスク４０においては、配線接続部５、コンタク
ト部６のそれぞれを形成するパターンが半透明位相シフ
タ部４３、４４のそれぞれによりフォトレジスト膜３０
に転写される。さらに、ハーフトーン位相シフトマスク
４０においては、ゲート電極４（及び半導体領域８）を
形成する領域に遮光部４２が形成され、拡張部７を形成
する領域に遮光部４５が配設されているので、これら遮
光部４２、４５のそれぞれに相当する領域においてフォ
トレジスト膜３０は露光されない。

【００９８】（７）半導体基板１を露光装置より搬出
し、露光後のベークを行った後、フォトレジスト膜３０
を現像する。この現像により、フォトレジスト膜３０の
感光部（領域３２及び３３）が溶解され、前述の図６
（Ｂ）に示すように、露光されず現像で溶解されない領
域３１でエッチングマスク３５が形成される。

【００９９】（８）エッチングマスク３５を使用し、ゲ
ート電極層４Ａをエッチングによりパターニングし、前
述の図６（Ｃ）に示すように、ゲート電極層４Ａからゲ
ート電極４、接続配線部５、コンタクト部６、拡張部７
のそれぞれを形成する。

【０１００】（９）エッチングマスク３５を除去した
後、前述の図４（Ａ）及び図４（Ｂ）に示すように、ソ
ース領域及びドレイン領域として使用される一対の半導
体領域８を形成する。この半導体領域８を形成すること
により、第２の実施の形態に係るMISFETＱ１、Ｑ２のそ
れぞれが完成する。

【０１０１】（１０）図示しないが、このMISFETＱ１、
Ｑ２のそれぞれの完成後には、パッシベーション膜、ア
ルミニウム合金膜等の配線、最終保護膜のそれぞれを順
次形成することにより、第２の実施の形態に係る半導体
装置を完成させることができる。

【０１０２】このような第２の実施の形態係るパターン
形成方法においては、前述の第１の実施の形態に係るパ
ターン形成方法で得られる効果に加えて、さらにレベン
ソン位相シフトマスク１０でフォトレジスト膜３０に露
光された後のゲート電極パターン、又は露光される前の
フォトレジスト膜３０がハーフトーン位相シフトマスク
４０の露光の際に遮光部４２で過剰に露光されないの
で、フォトレジスト膜３０のゲート電極パターンの特に
ゲート長Ｌｇにおいて線幅の露光精度を向上させること
ができる。例えば、第１の実施の形態に係る、図１
（Ｂ）、図２（Ｂ）及び図２（Ｃ）のそれぞれに示すハ
ーフトーン位相シフトマスク２０においては、半透明位
相シフタ部２２の強度透過率が15%に設定されているの
で、フォトレジスト膜３０のゲート電極パターンの領域
にはこの強度透過率に応じたかぶり光が発生し、フォト
レジスト膜３０に潜像ぼけを生じ、従って露光量裕度が
低下してしまうが、第２の実施の形態に係るハーフトー
ン位相シフトマスク４０は遮光部４２で実質的に完全に
かぶり光の影響を抑制することができるので、露光量裕
度を向上させることができ、露光精度を向上させること
ができる。

【０１０３】なお、第２の実施の形態に係るハーフトー
ン位相シフトマスク４０においては、接続配線部パター
ンを半透明位相シフタ部４３で、コンタクト部パターン
を半透明位相シフタ部４６で各々形成したが、本発明
は、接続配線部パターンを半透明位相シフタ部４３で形
成し、この接続配線部パターンよりも大きなパターンを
有するコンタクト部パターンを遮光部で形成してもよい
し、コンタクト部パターンの中央部分だけを遮光部で形
成してもよい。

【０１０４】（第３の実施の形態）本発明の第３の実施
の形態は、第１の実施の形態に係るレベンソン位相シフ
トマスクに代えてシフタエッジ位相シフトマスクで多重
露光を行うものである。

【０１０５】図１５は本発明の第３の実施の形態に係る
パターン形成方法を使用して製造された半導体装置のト
ランジスタの平面レイアウト図である。

【０１０６】図１５に示すように、本発明の第３の実施
の形態に係る半導体装置は、シリコン単結晶からなる半
導体基板６１の主面上にMISFETＱ１、Ｑ２及びＱ３を搭
載している。MISFETＱ１〜Ｑ３は第３の実施の形態にお
いていずれもnチャネル導電型で形成される。MISFETＱ
１〜Ｑ３は、いずれも基本的には前述の第１の実施の形
態で説明した半導体装置のMISFETＱ１、Ｑ２（図４
（Ａ）及び図４（Ｂ）参照。）のそれぞれと同様に、素
子間分離絶縁膜６２で周囲を囲まれた領域内において、
チャネル形成領域、チャネル形成領域上のゲート絶縁
膜、ゲート電極６４、ソース領域及びドレイン領域とし
て使用される一対の半導体領域６８のそれぞれを備えて
構築されている。

【０１０７】第３の実施の形態においては、前述の第１
の実施の形態に係る半導体装置と同様に、ゲート電極６
４は半導体領域６８間に流れる主電流を実効的に制御す
る制御電極であり、ゲート電極６４の図中上側の一端に
は接続配線部６５を介在させてコンタクト部６６が一体
に形成され（電気的に接続され）、ゲート電極６４の図
中下側の他端には拡張部６７が一体に形成される（電気
的に接続される）。これらゲート電極６４、接続配線部
６５、コンタクト部６６、拡張部６７のそれぞれは同一
層のゲート電極層で形成されている。第３の実施の形態
においては、ゲート電極６４のゲート長Ｌｇが製造プロ
セスにおける最小加工寸法である、例えば110nmで形成
される。

【０１０８】この第３の実施の形態において、接続配線
部６５の配線幅Ｗｊ、コンタクト部６６のコンタクト幅
Ｗｐはいずれも同一幅寸法で形成されており、例えば配
線幅Ｗｊ、コンタクト幅Ｗｐはいずれも例えば200nmで
形成される。拡張部６７の拡張部幅Ｗｅは例えば200nm
で形成され、拡張部長Ｌｅは例えば160nmで形成され
る。

【０１０９】半導体領域６８はMISFETＱ１〜Ｑ３のそれ
ぞれにおいてn型で形成される。MISFETＱ１の一方の半
導体領域６８はMISFETＱ２の一方の半導体領域６８と一
体に形成され、MISFETＱ２の他方の半導体領域６８はMI
SFETＱ３の一方の半導体領域６８と一体に形成されてお
り、MISFETＱ１〜Ｑ３のそれぞれは電気的に直列に接続
されている。

【０１１０】第３の実施の形態において、このような半
導体装置の製作にはシフタエッジ位相シフトマスク露光
法とハーフトーン位相シフトマスク露光法とを組み合わ
せたパターン形成方法が使用される。図１３（Ａ）は本
発明の第３の実施の形態に係るシフタエッジ位相シフト
マスクの平面レイアウト図、図１３（Ｂ）は本発明の第
３の実施の形態に係るハーフトーン位相シフトマスクの
平面レイアウト図である。

【０１１１】図１３（Ａ）に示すように、シフタエッジ
位相シフトマスク７０は、ゲート長Ｌｇ方向に交互に配
設された開口部７５及び位相シフタ部７６と、この開口
部７５及び位相シフタ部７６の外周囲に配設された遮光
部７４とを備える。開口部７５は露光光を通過させ、位
相シフタ部７６は、開口部７５を通過する露光光の位相
に対して露光光の位相を反転させ、輪郭でゲート電極パ
ターンを露光するようになっている。すなわち、シフタ
エッジ位相シフトマスク７０は、開口部７５、位相シフ
タ部７６との間に露光光の位相差で形成される光学的な
暗部でゲート電極パターンを形成する（ゲート電極６４
のゲート長Ｌｇを決定する）ので、ゲート電極パターン
を形成するための遮光部を備えていない。従って、シフ
タエッジ位相シフトマスク７０は、マスク製作で発生す
る遮光部の線幅の変動に影響を受けることがなく、ゲー
ト電極パターンのゲート長Ｌｇを一定の状態でフォトレ
ジスト膜に転写することができ、線幅の露光精度を向上
させることができる。シフタエッジ位相シフトマスク７
０は、開口部７５と位相シフタ部７６との境界部分で一
定の暗部（一定のゲート長Ｌｇのゲート電極パターン）
が得られるように、ゲート電極パターン間隔（ソース領
域長又はドレイン領域長に相当する。）が広いか、又は
ゲート電極パターン間隔が一定の場合に有効である。ゲ
ート電極パターン間隔は例えば400nm以上でできる限り
一定に設定することが実用的である。

【０１１２】シフタエッジ位相シフトマスク７０は第１
の実施の形態に係るレベンソン位相シフトマスク１０と
同様に透明ガラス基板７１をベースとして形成され、透
明ガラス基板７１には例えば石英基板を実用的に使用す
ることができる。遮光部７４は透明ガラス基板７１上に
形成された例えばCr膜で形成される。この遮光部７は接
続配線部６５のパターン、コンタクト部６６のパターン
及び拡張部６７のパターンのそれぞれの領域を覆うよう
に形成されている。

【０１１３】開口部７５のパターン、位相シフト部７６
のパターンはMISFETＱ１〜Ｑ３のそれぞれのソース領域
又はドレイン領域として使用される半導体領域６８を形
成するパターンである。位相シフタ部７６は、その断面
構造を示していないが、例えば前述の第１の実施の形態
に係るレベンソン位相シフトマスク１０と同様に、透明
ガラス基板７１を表面から深さ方向に一定量掘り下げて
形成される。例えば露光光の波長が248nmの場合、位相
シフタ部７６は180度の位相差を有するように透明ガラ
ス基板７１の表面から244nmの深さで掘り下げられる。

【０１１４】一方、図１３（Ｂ）に示すように、ハーフ
トーン位相シフトマスク８０は、前述の第１の実施の形
態に係るハーフトーン位相シフトマスク２０（図１
（Ｂ）、図２（Ｂ）及び図２（Ｃ）参照。）と同様に、
最小加工寸法よりも若干大きな寸法であるが微細加工寸
法の配線幅Ｗｊの半透明位相シフタ部８３、コンタクト
幅Ｗｐの半透明位相シフタ部８４、拡張部幅Ｗｅ及び拡
張部長Ｌｅの半透明位相シフタ部８５、さらにMISFETＱ
１〜Ｑ３のそれぞれのゲート電極６４及び半導体領域６
８に相当する領域に配設された半透明位相シフタ部８２
と、これら半透明位相シフタ部８２〜８５の周囲に配設
された開口部８８とを備える。半透明位相シフタ部８３
のパターンはMISFETＱ１〜Ｑ３のそれぞれのゲート電極
８４に接続される接続配線部８５を形成するパターンで
ある。半透明位相シフタ部８４のパターンはコンタクト
部８６を形成するパターンである。半透明位相シフタ部
８５のパターンは拡張部８７を形成するパターンであ
る。

【０１１５】半透明位相シフタ部８２〜８５は、それぞ
れ一体に形成されており、開口部８８を通過する露光光
に対して、露光光量を減少させ、かつ露光光の位相を位
相差180度で反転させる。半透明位相シフタ部８２〜８
５の露光光量の減少率すなわち強度透過率は開口部８８
を通過する露光光に対して2〜30%の範囲内に設定される
ことが実用的であり、第３の実施の形態においては第１
の実施の形態に係るハーフトーン位相シフトマスク２０
と同様に強度透過率は6%に設定される。

【０１１６】ハーフトーン位相シフトマスク８０は、シ
フタエッジ位相シフトマスク７０と同様に、透明ガラス
基板８１をベースとして形成される。半透明位相シフタ
部８２〜８５は透明ガラス基板８１上に形成された例え
ばMoSiON膜で形成され、例えば露光光の波長が248nmの
場合、180度の位相差を有するようにこの薄膜は95nmの
膜厚で形成される。

【０１１７】図１４はシフタエッジ位相シフトマスク７
０及びハーフトーン位相シフトマスク８０を使用して露
光を行った場合の潜像イメージを示す半導体装置の露光
工程におけるフォトレジスト膜の平面図である。図１４
に示すように、フォトレジスト膜９０においては、シフ
タエッジ位相シフトマスク７０の開口部７５、位相シフ
タ部７６で露光された領域９２、ハーフトーン位相シフ
トマスク８０の開口部８８で露光された領域９３、シフ
タエッジ位相シフトマスク７０の開口部７５と位相シフ
タ部７６との境界部分の暗部及びハーフトーン位相シフ
トマスク８０の位相シフタ部８２〜８５で露光されない
領域９１のそれぞれが形成される。すなわち、フォトレ
ジスト膜９０にはシフタエッジ位相シフトマスク７０、
ハーフトーン位相シフトマスク８０のそれぞれで多重露
光がなされ、露光されない領域９１が最終的にゲート電
極６４、接続配線部６５、コンタクト部６６及び拡張部
７を形成するエッチングマスクになる。

【０１１８】この第３の実施の形態に係るパターン形成
方法並びに半導体装置の製造方法は、露光条件も含めて
前述の第１の実施の形態に係るパターン形成方法並びに
半導体装置の製造方法と実質的に同一であるので、ここ
での説明は省略する。

【０１１９】このような第３の実施の形態に係るパター
ン形成方法においては、ゲート電極６４のパターンをシ
フタエッジ位相シフトマスク７０によりフォトレジスト
膜９０に、さらに接続配線部６５のパターン、コンタク
ト部６６のパターン及び拡張部６７のパターンをハーフ
トーン位相シフトマスク８０によりフォトレジスト膜９
０にそれぞれ多重露光で転写することができるので、隣
接パターンの干渉がなくなり、配線幅の露光精度を向上
させることができるとともに、配線終端が存在する特に
コンタクト部６６や拡張部６７のパターンをハーフトー
ン位相シフトマスク８０で露光させるので、パターン変
化に関係なく、配線幅の露光精度を向上させることがで
きる。さらに、この第３の実施の形態に係るパターン形
成方法においては、第１の実施の形態や第２の実施の形
態に係るレベンソン位相シフトマスク１０の遮光部１２
及び１３（ゲート電極４の形成パターン）に代えて、開
口部７５とそれに隣接する他の開口部７５に配設した半
透明位相シフタ部７６との間に形成される光学的な暗部
でゲート電極６４のパターンを形成することができるの
で、遮光部１２及び１３の加工寸法の変動によるパター
ン転写精度の低下を防止することができ、露光精度を向
上させることができる。このシフタエッジ位相シフトマ
スク７０は、ゲート電極６４の間隔が比較的広い場合、
又はゲート電極６４の間隔が一定の場合においてゲート
長Ｌｇの露光精度を有効に向上させることができる。

【０１２０】なお、第３の実施の形態に係るパターン形
成方法は第２の実施の形態に係るパターン形成方法と組
み合わせることができる。すなわち、第３の実施の形態
に係るパターン形成方法のハーフトーン位相シフトマス
ク８０において、ゲート電極６４のパターンを含む領域
を覆う半透明位相シフタ部８２を遮光部で形成すること
ができる。

【０１２１】（第４の実施の形態）第４の実施の形態に
係るパターン形成方法並び半導体装置の製造方法には、
図面は省略するが、第１の実施の形態に係るレベンソン
位相シフトマスク１０の遮光部１２、１３、１４、開口
部１５及び位相シフタ部１６（図１（Ａ）参照。）と、
ハーフトーン位相シフトマスク２０の半透明位相シフタ
部２２〜２５及び開口部２８（図１（Ｂ）参照。）と
を、同一（一枚）の透明ガラス基板の互いに異なる領域
に配設した複合位相シフトマスクが使用される。すなわ
ち、透明ガラス基板の互いに異なる領域に配設されたレ
ベンソン位相シフトマスクとハーフトーン位相シフトマ
スクとを有する１枚の複合位相シフトマスクでフォトレ
ジスト膜に多重露光を行うことができる。

【０１２２】前述の第１の実施の形態に係るレベンソン
位相シフトマスク１０及びハーフトーン位相シフトマス
ク２０の２枚の位相シフトマスクを使用し多重露光する
場合には、露光装置において、まず半導体基板（半導体
ウエーハ）に形成されたアライメントマークを検出し、
このアライメントマークに対してレベンソン位相シフト
マスク１０のアライメントを行い、第１回目の露光が行
われる。引き続き、レベンソン位相シフトマスク１０を
ハーフトーン位相シフトマスク２０に交換し、再度半導
体基板に形成されたアライメントマークを検出し、この
アライメントマークに対してハーフトーン位相シフトマ
スク２０のアライメントを行い、第２回目の露光が行わ
れる。さらに、半導体装置の製造プロセスにおいては、
通常、複数枚例えば24枚の半導体ウエーハを１単位ロッ
トとしてロット毎に露光処理が行われる。すなわち、露
光装置に半導体ウエーハを１枚づつ搬入し、搬入された
１枚の半導体ウエーハに対してアライメントマークを検
出し、このアライメントマークに対してレベンソン位相
シフトマスク１０のアライメントを行い、第１回目の露
光が行われる。露光が終了した半導体ウエーハは露光装
置から搬出され、搬入、露光及び搬出が24回行われる。
この搬出が終了すると、再度露光装置に半導体ウエーハ
を１枚づつ搬入し、搬入された１枚の半導体ウエーハに
対してアライメントマークを検出し、このアライメント
マークに対してハーフトーン位相シフトマスク２０のア
ライメントを行い、第２回目の露光が行われる。露光が
終了した半導体ウエーハは露光装置から搬出され、搬
入、露光及び搬出が24回行われる。すなわち、第１回目
の露光と第２回目の露光とでは、位相シフトマスクが交
換され、さらに半導体ウエーハも一度搬出され再度搬入
されるので半導体ウエーハの搬入位置が変動してしま
い、半導体ウエーハと位相シフタマスクとの間にアライ
メントずれが生じてしまう。

【０１２３】これに対して、第４の実施の形態に係るパ
ターン形成方法においては、１枚の複合位相シフトマス
クにレベンソン位相シフトマスクとハーフトーン位相シ
フトマスクとを備えたので、多重露光での位相シフトマ
スクの交換がなくなり、１度のアライメントで半導体ウ
エーハと複合位相シフトマスクとの間のアライメントが
完了し、双方の位置の変動がなくなるので、アライメン
ト誤差を減少させ、露光精度を向上させることができ
る。さらに、第４の実施の形態に係るパターン形成方法
においては、半導体ウエーハの露光装置への搬入並びに
露光装置からの搬出が１度で多重露光を行うことができ
るので、露光時間を短縮することができ、生産性を向上
させることができる。

【０１２４】なお、第４の実施の形態に係るパターン形
成方法並び半導体装置の製造方法には、同様に、第２の
実施の形態に係るレベンソン位相シフトマスク１０の遮
光部１２、１３、１４、開口部１５及び位相シフタ部１
６（図８（Ａ）参照。）と、ハーフトーン位相シフトマ
スク４０の遮光部４２、４５、半透明位相シフタ部４
３、４４及び開口部４８（図８（Ｂ）参照。）とを、同
一の透明ガラス基板の互いに異なる領域に配設した複合
位相シフトマスクを使用することができる。

【０１２５】さらにまた、第４の実施の形態に係るパタ
ーン形成方法並び半導体装置の製造方法には、同様に、
第３の実施の形態に係るシフタエッジ位相シフトマスク
７０の遮光部７４、開口部７５及び位相シフタ部７６
（図１３（Ａ）参照。）と、ハーフトーン位相シフトマ
スク８０の半透明位相シフタ部８２〜８５及び開口部８
８（図１３（Ｂ）参照。）とを、同一の透明ガラス基板
の互いに異なる領域に配設した複合位相シフトマスクを
使用することができる。

【０１２６】以上、本発明を前述の実施の形態に基づき
説明したが、本発明は前述の実施の形態に限定されるも
のではない。例えば、前述の実施の形態は半導体装置に
搭載されたMISFETのゲート電極のパターン形成方法並び
半導体装置の製造方法を説明したが、本発明は、トラン
ジスタ、抵抗素子、容量素子等の素子に信号や電源を供
給する配線並びにこの配線のコンタクト部に適用するこ
とができる。特に、DRAM等の半導体記憶装置において、
ワード線やデータ線のようにメモリセルの配列ピッチに
対応して微細配線幅を有し規則的に配列される配線の加
工に本発明に係るパターン形成方法を使用することがで
きる。

【０１２７】

【発明の効果】本発明は、第１に、露光パターンに制約
されることがなく、配線幅の露光精度を向上させること
ができ、配線の微細加工を実現することができるパター
ン形成方法を提供することができる。

【０１２８】本発明は、第２に、本発明の第１の効果に
加えて、重複露光される領域を極力減少させる、特に微
細な配線幅の領域において重複露光を減少させることが
でき、配線幅の露光精度をより一層向上させことがで
き、より一層の配線の微細加工を実現することができる
パターン形成方法を提供することができる。

【０１２９】本発明は、第３に、本発明の第１の効果に
加えて、マスク自体のパターンの加工寸法の変動に関係
なく、配線幅の露光精度を向上させることができ、配線
の微細加工を実現することができるパターン形成方法を
提供することができる。

【０１３０】本発明は、第４に、本発明の第２の効果に
加えて、マスク自体のパターンの加工寸法の変動に関係
なく、配線幅の露光精度を向上させることができ、配線
の微細加工を実現することができるパターン形成方法を
提供することができる。

【０１３１】本発明は、第５に、本発明の第１乃至第４
の効果のいずれかの効果に加えて、露光時におけるアラ
イメント誤差を減少させることができ、かつ生産性を向
上させることができるパターン形成方法を提供すること
ができる。

【０１３２】さらに、本発明は、第６に、本発明の第１
乃至第５の効果のいずれかの効果に加えて、配線の微細
加工を実現することができ、集積度を向上させることが
できる半導体装置の製造方法を提供することができる。

【図面の簡単な説明】

【図１】（Ａ）は本発明の第１の実施の形態に係るレベ
ンソン位相シフトマスクの平面レイアウト図、（Ｂ）は
本発明の第１の実施の形態に係るハーフトーン位相シフ
トマスクの平面レイアウト図である。

【図２】（Ａ）は本発明の第１の実施の形態に係るレベ
ンソン位相シフトマスクの断面図、（Ｂ）及び（Ｃ）は
本発明の第１の実施の形態に係るハーフトーン位相シフ
トマスクの断面図である。

【図３】本発明の第１の実施の形態に係る露光後の潜像
イメージを示すレジスト膜の平面図である。

【図４】（Ａ）は本発明の第１の実施の形態に係るパタ
ーン形成方法を使用して製造された半導体装置のトラン
ジスタの平面レイアウト図、（Ｂ）は（Ａ）に示す４Ｂ
−４Ｂ切断線で切った半導体装置の要部断面図である。

【図５】（Ａ）乃至（Ｄ）のそれぞれは本発明の第１の
実施の形態に係るパターン形成方法並びに半導体装置の
製造方法を説明する半導体装置の工程断面図である。

【図６】（Ａ）乃至（Ｃ）のそれぞれは本発明の第１の
実施の形態に係るパターン形成方法並びに半導体装置の
製造方法を説明する半導体装置の工程断面図である。

【図７】本発明の第１の実施の形態に係るハーフトーン
位相シフトマスク、本発明の先行技術に係る通常マスク
のそれぞれの露光量裕度を比較した図である。

【図８】（Ａ）は本発明の第２の実施の形態に係るレベ
ンソン位相シフトマスクの平面レイアウト図、（Ｂ）は
本発明の第２の実施の形態に係るハーフトーン位相シフ
トマスクの平面レイアウト図である。

【図９】（Ａ）は本発明の第２の実施の形態に係るレベ
ンソン位相シフトマスクの断面図、（Ｂ）及び（Ｃ）は
本発明の第２の実施の形態に係るハーフトーン位相シフ
トマスクの断面図である。

【図１０】本発明の第２の実施の形態に係る露光後の潜
像イメージを示すレジスト膜の平面図である。

【図１１】（Ａ）乃至（Ｄ）はそれぞれ本発明の第２の
実施の形態に係るマスク製造方法を説明するハーフトー
ン位相シフトマスクの工程断面図である。

【図１２】（Ａ）乃至（Ｄ）はそれぞれ本発明の第２の
実施の形態に係るマスク製造方法を説明するハーフトー
ン位相シフトマスクの工程断面図である。

【図１３】（Ａ）は本発明の第３の実施の形態に係るレ
ベンソン位相シフトマスクの平面レイアウト図、（Ｂ）
は本発明の第３の実施の形態に係るハーフトーン位相シ
フトマスクの平面レイアウト図である。

【図１４】本発明の第３の実施の形態に係る露光後の潜
像イメージを示すレジスト膜の平面図である。

【図１５】本発明の第３の実施の形態に係るパターン形
成方法を使用して製造された半導体装置のトランジスタ
の平面レイアウト図である。

【図１６】本発明の先行技術に係るRISCプロセッサの回
路を構築するトランジスタのレイアウト図である。

【図１７】（Ａ）は本発明の先行技術に係るレベンソン
位相シフトマスク露光法を利用して形成するトランジス
タの平面レイアウト図、（Ｂ）は本発明の先行技術に係
るレベンソン位相シフトマスクの平面レイアウト図であ
る。

【図１８】本発明の先行技術に係るレベンソン位相シフ
トマスクを利用して実際に形成したゲート電極の平面図
である。

【図１９】（Ａ）は本発明の先行技術に係るレベンソン
位相シフトマスクの平面レイアウト図、（Ｂ）は本発明
の先行技術に係る通常マスクの平面レイアウト図であ
る。

【図２０】本発明の先行技術に係る多重露光した場合の
フォトレジスト膜の露光状態を示す平面図である。

【図２１】本発明の先行技術に係る多重露光法を利用し
て実際に形成したゲート電極の平面図である。

【符号の説明】

１，６１半導体基板２，６２素子間分離絶縁膜３ゲート絶縁膜４，６４ゲート電極５，６５接続配線部６，６６コンタクト部７，６７拡張部８，６８半導体領域１０レベンソン位相シフトマスク１１，２１，４１，７１，８１透明ガラス基板１２〜１４，４２，４５，７４遮光部１５，２８，７５開口部１６，４３，４５，７６，８２〜８５位相シフタ部２０，４０，８０ハーフトーン位相シフトマスク３０，５０，５１，９０フォトレジスト膜３５エッチングマスク７０シフタエッジ位相シフトマスクＱ１〜Ｑ３ MISFET

Claims

【特許請求の範囲】

【請求項１】少なくとも以下の工程を備えたことを特
徴とするパターン形成方法。（１）被加工体上にレジスト膜を形成する工程（２）レベンソン位相シフトマスクを透過した露光光で
第１線幅を有するパターンの一部を前記レジスト膜に転
写し、ハーフトーン位相シフトマスクを透過した露光光
で前記パターンの一部に連接され前記第１線幅よりも幅
寸法の大きな第２線幅を有しかつ線終端を有するパター
ンの他部を前記レジスト膜に転写する工程
【請求項２】少なくとも以下の工程を備えたことを特
徴とするパターン形成方法。（１）被加工体上にレジスト膜を形成する工程（２）レベンソン位相シフトマスクを透過した露光光で
第１線幅を有するパターンの一部を前記レジスト膜に転
写し、前記レジスト膜に転写されるパターンの一部を覆
う遮光部を有するハーフトーン位相シフトマスクを透過
した露光光で前記パターンの一部に連接され前記第１線
幅よりも幅寸法の大きな第２線幅を有しかつ線終端を有
するパターンの他部を前記レジスト膜に転写する工程
【請求項３】少なくとも以下の工程を備えたことを特
徴とするパターン形成方法。（１）被加工体上にレジスト膜を形成する工程（２）シフタエッジ位相シフトマスクを透過した露光光
で第１線幅を有するパターンの一部を前記レジスト膜に
転写し、ハーフトーン位相シフトマスクを透過した露光
光で前記パターンの一部に連接され前記第１線幅よりも
幅寸法の大きな第２線幅を有しかつ線終端を有するパタ
ーンの他部を前記レジスト膜に転写する工程
【請求項４】少なくとも以下の工程を備えたことを特
徴とするパターン形成方法。（１）被加工体上にレジスト膜を形成する工程（２）シフタエッジ位相シフトマスクを透過した露光光
で第１線幅を有するパターンの一部を前記レジスト膜に
転写し、前記レジスト膜に転写されるパターンの一部を
覆う遮光部を有するハーフトーン位相シフトマスクを透
過した露光光で前記パターンの一部に連接され前記第１
線幅よりも幅寸法の大きな第２線幅を有しかつ線終端を
有するパターンの他部を前記レジスト膜に転写する工程
【請求項５】前記レベンソン位相シフトマスク又はシ
フタエッジ位相シフトマスクとハーフトーン位相シフト
マスクとを互いに異なる領域に配設した１枚の複合位相
シフトマスクを透過した露光光でパターンの一部、パタ
ーンの他部のそれぞれを転写することを特徴とする請求
項１乃至請求項４のいずれか１項に記載のパターン形成
方法。
【請求項６】少なくとも以下の工程を備えたことを特
徴とする半導体装置の製造方法。（１）被加工体上に直接又は間接的にレジスト膜を形成
する工程（２）レベンソン位相シフトマスク又はシフタエッジ位
相シフトマスクを透過した露光光で第１線幅を有するパ
ターンの一部を前記レジスト膜に転写し、前記レジスト
膜に転写されるパターンの一部を覆う半透明位相シフタ
部又は遮光部を有するハーフトーン位相シフトマスクを
透過した露光光で前記第１線幅よりも寸法が大きい第２
線幅を有するパターンの他部を前記レジスト膜に転写す
る工程（３）前記レジスト膜を現像し、パターンの一部及び他
部を有するエッチングマスクを形成する工程（４）前記エッチングマスクを使用して前記被加工体を
パターニングする工程