JP2008522441A - 特定のディメンションのゲート・サイドウォールスペーサを用いて半導体アレンジメントを形成する方法 - Google Patents
特定のディメンションのゲート・サイドウォールスペーサを用いて半導体アレンジメントを形成する方法 Download PDFInfo
- Publication number
- JP2008522441A JP2008522441A JP2007544490A JP2007544490A JP2008522441A JP 2008522441 A JP2008522441 A JP 2008522441A JP 2007544490 A JP2007544490 A JP 2007544490A JP 2007544490 A JP2007544490 A JP 2007544490A JP 2008522441 A JP2008522441 A JP 2008522441A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- forming
- sidewall
- spacer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 34
- 229920005591 polysilicon Polymers 0.000 abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000005286 illumination Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
ドレインおよびソース領域は一般的に、P型のドーパント(ホウ素)またはN型ドーパント(リン)で高濃度ドープされる。
よって、トランジスタがより小さくなるにつれて、浅いソースおよびドレイン拡張部、および短チャネル効果の制御は、特に重要となる。
シリコン基板は、拡散プロセスまたはイオン注入プロセスのような従来のドーピングプロセスによってゲート構造の両側がドープされる。
サイドウォールスペーサなしで、部分的にドレインおよびソース領域を形成すべく、また同様に、ソースおよびドレイン拡張部を形成すべく、このドーピングプロセスは、基板の上面の真下の薄い領域にドーパントを導入する。
サイドウォールスペーサがそのままの状態で、深いソースおよびドレイン領域を形成すべく、基板に2回目のドープが実行される。
深いソースおよびドレイン領域の形成中、ソースおよびドレイン拡張部のさらなるドーピングは、サイドウォールスペーサのブロッキング性能により抑制される。
従来の製造技術を使用して、30nm未満の接合深さを有するソースおよびドレイン拡張部を形成することは非常に困難である。
イオン注入中にバルク半導体基板中に生成された点欠陥が、ドーパントをより容易に拡散させる(TED)(transient enhanced diffusion)場合があるので、従来のイオン注入技術は、浅いソースおよびドレイン拡張部を維持することが難しい。
この拡散はしばしばバルク半導体基板中の下方へとソースおよびドレイン拡張部を拡張する。
さらに、従来のイオン注入および拡散ドーパント技術は、IC上のトランジスタが短チャネル効果を受けやすくする。このことは、基板中に深く広がるドーパント・プロフィールの裾野分布(tail distribution)に帰着することとなる。
高くしたソースおよびドレイン領域は、コンタクト・シリサイド化プロセスのためのさらなる材料を提供し、深いソース/ドレイン接合抵抗およびソース/ドレイン直列抵抗を低くする。
他の問題は、シリコンの選択的エピタキシャル成長の間におけるポリシリコン・ゲートのサイドウォールの保護である。ポリシリコン・ゲートのサイドウォールが選択的エピタキシャル成長の間に露出すると、ポリシリコンの露出した領域において所望しない成長が生じてしまう。
従来のように、高くしたソースおよびドレインの生成の間、シリコンの選択エピタキシャル成長中に、ポリシリコンを閉じ込め、かつそれを保護するようなセルフアラインを使用することは可能である。
しかしながら実際にはエッチングプロセスの間にポリシリコンの露出を防ぐことが難しいので、正確な距離でスペーサを生成して、ポリシリコン・ゲートのサイドウォールの保護を保証することは困難である。
サイドウォールスペーサは、サイドウォールスペーサを定義するのと同じ露出ツールを使用することにより、ゲート電極のサイドウォール中に形成される。
生成されたパターン・スペーサは、選択的エピタキシャル成長の間に所望しない選択的エピタキシャル成長を防ぐように、パターン・ポリシリコン・ゲート構造を閉じ込めて、ポリシリコン・ゲートのサイドウォールを保護することができる。
スペーサパターンの幅は、エッチングプロセスのパラメータによってもフォトリソグラフィプロセスのパラメータによっても、制御される。
本発明のある実施形態の一例においては、非対称のスペーサで達成可能なエンハンスト・デバイス性能を可能にする、非対称のスペーサを生成すべく、スペーサパターンを意図的にオフセットさせて配列させてもよい。
この方法は、サイドウォールを有するゲート電極を形成するステップと、ゲート電極上にスペーサ層をたい積し、スペーサ層上にパターン化されたレジストマスクを形成し、このパターン化されたレジストマスクによってスペーサ層をエッチングすることにより、サイドウォール上にサイドウォールスペーサを形成するステップと、を含む。
本発明は特に、高くしたソースおよびドレインの間隔を正確にし、非常にタイトな配列仕様を備えたパターン化されたスペーサを定義するポリシリコン・ゲートパターンを定義するために使用される同じ特定の露出ツールを使用することにより、ポリシリコンゲート電極のサイドウォールの保護を保証する。
形成された、パターン化されたスペーサは、選択エピタキシャル成長の間にパターン化されたポリシリコンゲート電極構造を閉じ込めて、ポリシリコン・ゲートサイドウォールを保護する。これにより、ゲート電極における所望しないシリコンの選択的エピタキシャル成長を防止することができる。
さらに、スペーサパターンの幅は、フォトリソグラフィ・プロセスパラメータおよびエッチング・プロセスパラメータによって、正確に制御される。
ある実施形態の一例においては、注入プロセスを通じてデバイス性能を向上することができる非対称のスペーサを生成するために、このスペーサパターンは、意図的にオフセットされて配列される。
ゲート層12は、従来のたい積技術によって基板10上に形成される。このゲート層12は、例えばポリシリコンにより形成することができる。ゲート層12の深さは、所望される最終的なゲート電極構造の好適な深さと等しくすべきである。
ある実施形態においては、キャップ層14は例えば窒化シリコンにより形成される。
本発明においては、このエッチングプロセスには、ポリシリコンゲート電極パターンを定義する特定の露出ツールを使用する。図9および以下に簡潔に記載するように、従来の露出ツールが使用され得る。
一例として、マスクを形成するための特定パターンレチクルを使用する、従来の193nm波長ステップおよびスキャン露光ツールを使用することができる。その後、このマスクは、ポリシリコンゲート電極のエッチングにおいて使用される。
酸化シリコンまたは窒化シリコンのような従来のスペーサ材料または他の適切な材料により、スペーサ層16を形成する。
本発明の実施形態においては、半導体ウェーハは、ポリシリコンゲート電極を形成するのに使用されるのと同じ特定の露出ツールで形成される。
さらに、ポリシリコンゲート電極パターンを定義するのに使用されたものと同じパターン・レチクルが、パターン化されたスペーサを定義するのに使用される。
したがって、図4に示すように、図9において使用されるものと同じ特定の露出ツールはまた、ポリシリコンゲート電極20上のフォトレジストマスク18の形成に使用される。
このアプローチは、レチクル製作公差(manufacturing tolerance)における進歩と同様に、露出ツールのレンズ性能およびオーバーレイ・レジストレーション(配列)性能における進歩を利用する。
このスペーサ22は、エッチングケミストリ、パワー、圧力およびオーバーエッチング時間のようなエッチング・プロセスパラメータと同様に、露出、レジストC.D.バイアスに対するレチクルのようなフォトリソグラフィ・プロセスパラメータによって、非常にタイトに制御される幅Wを有している。
このプロセスにおいて所望の時点で、図7に示すように、選択的エピタキシャル成長26の領域を生成するように、選択的エピタキシャル成長プロセスが実行される。
これらの領域は、正確な幅Wを有するスペーサ22によって、ポリシリコンゲート電極から特定の距離に形成される。
ポリシリコンゲート電極20全体は、このプロセスの間にスペーサ22によって所望しない選択的エピタキシャル成長から保護される。この段階において、さらなる処理のために、スペーサ層16はエッチングされてもよいし除去されてもよい。
スペーサの非対称な幅は、非対称のドーピングが個々のトランジスタの性能を改善できるようにすることにより、デバイス性能を向上する。
例えば、非対称のスペーサは、ドライブ電流を最大限にする、または短チャネル効果を最適化するように、その機能に依存する、同じようにドープしたN型トランジスタまたはP型トランジスタの性能を切り離すだけでなく、PチャネルトランジスタからNチャネルトランジスタの最適の特性を切り離すことができるようにする。
例えば、図9のステップおよびスキャン露光ツールの実施形態においては、オフセット値は、露出ツールの配列パラメータになり得る。
したがって、フォトレジスト18は、ポリシリコンゲート電極20上の中心におく方法で配列されるのではなく、所望する量だけオフセットする方法で配列される。
その後、スペーサ層16をエッチングすることにより、図8の構造が形成される。前述したように、さらなる処理を進めることができる。
前述したように、同じ特定のレチクル32は、ポリシリコンゲート電極20およびスペーサ22の双方のパターニングにおいて使用される。
レンズ・アレンジメント36は、チャック40によって保持される半導体ウェーハ38上に照明システム30からの光を集中させる。
コントローラ42は、ステップおよびスキャン露光ツールの動作を制御する。
Claims (10)
- ゲート電極(20)を定義するために露出ツール(30)〜(42)を使用して、サイドウォールを有するゲート電極(20)を形成するステップと、
サイドウォールスペーサ(22)を定義するために前記同一の露出ツール(30)〜(42)を使用して、前記ゲート電極(20)の前記サイドウォール(24)上にサイドウォールスペーサ(22)を形成するステップと、
を含む、半導体アレンジメントを形成する方法。 - 前記ゲート電極(20)を形成するステップは、パターン・レチクル(32)を使用するステップを含み、
前記サイドウォールスペーサ(22)を形成するステップは、前記ゲート電極(20)を形成するステップにおいて使用されるのと同じパターン・レチクル(32)を使用するステップを含む、請求項1記載の方法。 - 前記サイドウォールスペーサ(22)を形成するステップは、前記ゲート電極(20)上にスペーサ層(16)をたい積するステップと、前記パターン・レチクル(32)によって定義された前記スペーサ層(16)上にフォトレジストマスク(18)を形成するステップと、を含み、
前記フォトレジストマスク(18)にしたがって前記サイドウォールスペーサ(22)を形成するように、前記スペーサ層(16)を非対称にエッチングするステップをさらに含む、請求項2記載の方法。 - その上に前記ゲート電極(20)が形成される基板(10)上の選択的エピタキシャル成長を実行するステップをさらに含んでおり、
前記サイドウォールスペーサ(22)は、前記選択的エピタキシャル成長を実行する間に選択的エピタキシャル成長から前記ゲート電極(20)の前記サイドウォール(24)を保護する、請求項3記載の方法。 - 前記ゲート電極(20)の前記サイドウォール(24)上の前記サイドウォールスペーサ(22)は、対称な幅を有する、請求項4記載の方法。
- 前記ゲート電極(20)の前記サイドウォール(24)上の前記サイドウォールスペーサ(22)は、対称な幅を有しており、
前記サイドウォールスペーサ(22)を形成する際、前記露出ツール(30)〜(42)の配列をオフセットするステップをさらに含み、
前記オフセットするステップは、前記露出ツール(30)〜(42)の配列パラメータにオフセット値を加えるステップを含む、請求項4記載の方法。 - サイドウォール(24)を有するゲート電極(20)を形成するステップと、
前記ゲート電極(20)上にスペーサ層(16)をたい積し、前記スペーサ層(16)上にパターン・レジストマスク(18)を形成し、前記パターン・レジストマスク(18)に従って前記スペーサ層(16)をエッチングすることによって、前記サイドウォール(24)上にサイドウォールスペーサ(22)を形成するステップと、を含む、
半導体製造中にサイドウォールスペーサ・ディメンションを制御する方法。 - 前記ゲート電極(20)を形成するステップは、露出ツール(30)〜(42)およびパターン・レチクル(32)で前記ゲート電極(20)を定義するステップを含んでおり、
前記サイドウォールスペーサ(22)を形成するステップは、同一の前記露出ツール(30)〜(42)および前記パターン・レチクル(32)を使用して、前記パターン・レジストマスク(18)を定義するステップを含んでいる、請求項7記載の方法。 - 前記サイドウォールスペーサ(22)は、対称である、請求項8記載の方法。
- 前記サイドウォールスペーサ(22)は、非対称である、請求項8記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/002,586 US7279386B2 (en) | 2004-12-03 | 2004-12-03 | Method for forming a semiconductor arrangement with gate sidewall spacers of specific dimensions |
PCT/US2005/043397 WO2006060528A2 (en) | 2004-12-03 | 2005-11-29 | A method for forming a semiconductor device with gate sidewall apacers of specific dimensions |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008522441A true JP2008522441A (ja) | 2008-06-26 |
JP2008522441A5 JP2008522441A5 (ja) | 2009-01-22 |
Family
ID=36218711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007544490A Pending JP2008522441A (ja) | 2004-12-03 | 2005-11-29 | 特定のディメンションのゲート・サイドウォールスペーサを用いて半導体アレンジメントを形成する方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7279386B2 (ja) |
EP (1) | EP1829092B1 (ja) |
JP (1) | JP2008522441A (ja) |
KR (1) | KR101142992B1 (ja) |
CN (1) | CN100459052C (ja) |
DE (1) | DE602005011483D1 (ja) |
TW (1) | TWI397107B (ja) |
WO (1) | WO2006060528A2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7279386B2 (en) * | 2004-12-03 | 2007-10-09 | Advanced Micro Devices, Inc. | Method for forming a semiconductor arrangement with gate sidewall spacers of specific dimensions |
US7585735B2 (en) * | 2005-02-01 | 2009-09-08 | Freescale Semiconductor, Inc. | Asymmetric spacers and asymmetric source/drain extension layers |
US20110049582A1 (en) * | 2009-09-03 | 2011-03-03 | International Business Machines Corporation | Asymmetric source and drain stressor regions |
CN103943462A (zh) * | 2014-04-28 | 2014-07-23 | 上海华力微电子有限公司 | 针对薄膜沉积产生负载效应的消除方法 |
CN103928315B (zh) * | 2014-04-28 | 2017-06-23 | 上海华力微电子有限公司 | 一种栅极侧墙减薄工艺 |
US9941388B2 (en) * | 2014-06-19 | 2018-04-10 | Globalfoundries Inc. | Method and structure for protecting gates during epitaxial growth |
US10566194B2 (en) * | 2018-05-07 | 2020-02-18 | Lam Research Corporation | Selective deposition of etch-stop layer for enhanced patterning |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08335554A (ja) * | 1995-06-07 | 1996-12-17 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JPH10144598A (ja) * | 1996-11-06 | 1998-05-29 | Canon Inc | 走査型露光装置及びそれを用いたデバイスの製造方法 |
JPH10163477A (ja) * | 1996-12-03 | 1998-06-19 | Sony Corp | 半導体装置およびその製造方法 |
JPH10242460A (ja) * | 1997-02-25 | 1998-09-11 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US5930634A (en) * | 1997-04-21 | 1999-07-27 | Advanced Micro Devices, Inc. | Method of making an IGFET with a multilevel gate |
JP2000012844A (ja) * | 1998-06-19 | 2000-01-14 | Sony Corp | 高耐圧半導体装置及びその製造方法 |
JP2000260701A (ja) * | 1999-03-10 | 2000-09-22 | Toshiba Corp | パターン形成方法及びそれを用いた半導体装置の製造方法 |
JP2000299390A (ja) * | 1999-04-16 | 2000-10-24 | Nec Corp | 半導体装置及びその製造方法 |
JP2001250756A (ja) * | 2000-03-03 | 2001-09-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2004165218A (ja) * | 2002-11-08 | 2004-06-10 | Canon Inc | 露光装置 |
JP2005012038A (ja) * | 2003-06-20 | 2005-01-13 | Renesas Technology Corp | 半導体装置の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4033026A (en) * | 1975-12-16 | 1977-07-05 | Intel Corporation | High density/high speed MOS process and device |
JP2685149B2 (ja) * | 1988-04-11 | 1997-12-03 | 住友電気工業株式会社 | 電界効果トランジスタの製造方法 |
US5656518A (en) * | 1996-09-13 | 1997-08-12 | Advanced Micro Devices, Inc. | Method for fabrication of a non-symmetrical transistor |
KR100284905B1 (ko) * | 1998-10-16 | 2001-04-02 | 윤종용 | 반도체 장치의 콘택 형성 방법 |
US6300208B1 (en) * | 2000-02-16 | 2001-10-09 | Ultratech Stepper, Inc. | Methods for annealing an integrated device using a radiant energy absorber layer |
JP4776813B2 (ja) * | 2001-06-12 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
TW540102B (en) * | 2001-12-31 | 2003-07-01 | Silicon Integrated Sys Corp | Formation method of oxide film |
JP3725841B2 (ja) * | 2002-06-27 | 2005-12-14 | 株式会社東芝 | 電子ビーム露光の近接効果補正方法、露光方法、半導体装置の製造方法及び近接効果補正モジュール |
TWI222227B (en) * | 2003-05-15 | 2004-10-11 | Au Optronics Corp | Method for forming LDD of semiconductor devices |
US6893967B1 (en) * | 2004-01-13 | 2005-05-17 | Advanced Micro Devices, Inc. | L-shaped spacer incorporating or patterned using amorphous carbon or CVD organic materials |
US7279386B2 (en) | 2004-12-03 | 2007-10-09 | Advanced Micro Devices, Inc. | Method for forming a semiconductor arrangement with gate sidewall spacers of specific dimensions |
-
2004
- 2004-12-03 US US11/002,586 patent/US7279386B2/en not_active Expired - Fee Related
-
2005
- 2005-11-24 TW TW094141232A patent/TWI397107B/zh not_active IP Right Cessation
- 2005-11-29 CN CNB2005800392172A patent/CN100459052C/zh not_active Expired - Fee Related
- 2005-11-29 KR KR1020077012157A patent/KR101142992B1/ko not_active IP Right Cessation
- 2005-11-29 DE DE602005011483T patent/DE602005011483D1/de active Active
- 2005-11-29 EP EP05852586A patent/EP1829092B1/en not_active Expired - Fee Related
- 2005-11-29 WO PCT/US2005/043397 patent/WO2006060528A2/en active Application Filing
- 2005-11-29 JP JP2007544490A patent/JP2008522441A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08335554A (ja) * | 1995-06-07 | 1996-12-17 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JPH10144598A (ja) * | 1996-11-06 | 1998-05-29 | Canon Inc | 走査型露光装置及びそれを用いたデバイスの製造方法 |
JPH10163477A (ja) * | 1996-12-03 | 1998-06-19 | Sony Corp | 半導体装置およびその製造方法 |
JPH10242460A (ja) * | 1997-02-25 | 1998-09-11 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US5930634A (en) * | 1997-04-21 | 1999-07-27 | Advanced Micro Devices, Inc. | Method of making an IGFET with a multilevel gate |
JP2000012844A (ja) * | 1998-06-19 | 2000-01-14 | Sony Corp | 高耐圧半導体装置及びその製造方法 |
JP2000260701A (ja) * | 1999-03-10 | 2000-09-22 | Toshiba Corp | パターン形成方法及びそれを用いた半導体装置の製造方法 |
JP2000299390A (ja) * | 1999-04-16 | 2000-10-24 | Nec Corp | 半導体装置及びその製造方法 |
JP2001250756A (ja) * | 2000-03-03 | 2001-09-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2004165218A (ja) * | 2002-11-08 | 2004-06-10 | Canon Inc | 露光装置 |
JP2005012038A (ja) * | 2003-06-20 | 2005-01-13 | Renesas Technology Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100459052C (zh) | 2009-02-04 |
TWI397107B (zh) | 2013-05-21 |
US7279386B2 (en) | 2007-10-09 |
TW200623235A (en) | 2006-07-01 |
DE602005011483D1 (de) | 2009-01-15 |
WO2006060528A3 (en) | 2006-10-26 |
WO2006060528A2 (en) | 2006-06-08 |
EP1829092A2 (en) | 2007-09-05 |
CN101073143A (zh) | 2007-11-14 |
EP1829092B1 (en) | 2008-12-03 |
KR20070085551A (ko) | 2007-08-27 |
US20060121711A1 (en) | 2006-06-08 |
KR101142992B1 (ko) | 2012-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7067365B1 (en) | High-voltage metal-oxide-semiconductor devices and method of making the same | |
JP2008522441A (ja) | 特定のディメンションのゲート・サイドウォールスペーサを用いて半導体アレンジメントを形成する方法 | |
JP4489467B2 (ja) | 半導体装置の形成方法 | |
US8877575B2 (en) | Complementary junction field effect transistor device and its gate-last fabrication method | |
JP2008544487A (ja) | ディスポーザブルスペーサを備えた、隆起したソースおよびドレインプロセス | |
US20080233695A1 (en) | Integration method of inversion oxide (TOXinv) thickness reduction in CMOS flow without added pattern | |
US8809172B2 (en) | Self-aligned patterning for deep implantation in a semiconductor structure | |
CN110752153B (zh) | 半导体结构及其形成方法 | |
KR100650900B1 (ko) | 반도체 소자 제조 방법 | |
KR100937649B1 (ko) | 반도체 장치의 트렌지스터 형성 방법 | |
US6822291B2 (en) | Optimized gate implants for reducing dopant effects during gate etching | |
US11587927B2 (en) | Crown bulk for FinFET device | |
US20080001213A1 (en) | Structures and methods for manufacturing high density narrow width mosfets | |
KR100467812B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US7572735B2 (en) | Blanket resist to protect active side of semiconductor | |
KR100905182B1 (ko) | 반도체 소자 형성 방법 | |
KR100313513B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR20070069759A (ko) | 반도체 소자의 듀얼 게이트 형성방법 | |
KR100972929B1 (ko) | 반도체소자의 제조방법 | |
KR100823451B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
KR20040025949A (ko) | 반도체 소자의 게이트 형성 방법 | |
JP2007528123A (ja) | 高さが異なる隆起したドレインおよびソース領域を有するトランジスタを形成するための先進技術 | |
JPH113991A (ja) | 半導体装置及びその製造方法 | |
KR19990081066A (ko) | 반도체 소자의 제조 방법 | |
JPH0313756B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081201 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100421 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120704 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121128 |