CN103928315B - 一种栅极侧墙减薄工艺 - Google Patents
一种栅极侧墙减薄工艺 Download PDFInfo
- Publication number
- CN103928315B CN103928315B CN201410174441.3A CN201410174441A CN103928315B CN 103928315 B CN103928315 B CN 103928315B CN 201410174441 A CN201410174441 A CN 201410174441A CN 103928315 B CN103928315 B CN 103928315B
- Authority
- CN
- China
- Prior art keywords
- grid
- grid curb
- curb wall
- side wall
- reflecting layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011946 reduction process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 55
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims description 10
- 230000035484 reaction time Effects 0.000 claims description 6
- 230000006378 damage Effects 0.000 abstract description 10
- 230000003667 anti-reflective effect Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 7
- 238000004064 recycling Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 36
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 208000027418 Wounds and injury Diseases 0.000 description 5
- 208000014674 injury Diseases 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种栅极侧墙减薄工艺，包括：首先在半导体衬底上形成栅极和栅极侧墙之后，在整个半导体衬底上覆盖一层抗反射层，然后，采用光刻和刻蚀工艺，图案化抗反射层，再利用抗反射层为掩膜，采用干法刻蚀工艺，向下刻蚀侧墙，从而实现侧墙宽度的减薄；抗反射层覆盖在栅极和侧墙顶部，在减薄过程中，可以保护栅极和侧墙顶部不受到损伤，从而可以扩大工艺窗口，增加减薄的宽度，提高侧墙减薄效果。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种栅极侧墙减薄工艺。
背景技术
随着工艺尺寸不断缩小，特别是65nm及其以下，为了增强器件的性能，通常采用应力接近技术(Stress Proximity Technique,SPT)减薄栅极两侧侧墙的宽度，从而使后续具有一定应力的膜层沉积在更接近沟道(channel)的区域，以增强器件驱动电流。
通常采用SPT工艺来减薄栅极侧墙的过程包括：在侧墙以及硅化物形成后，直接进行一步干法刻蚀，从而减薄侧墙的宽度。
采用上述方法，在干法刻蚀中，把侧墙水平方向减薄的同时，也不可避免地刻蚀到侧墙的顶部，请参阅图1，图1为采用现有的栅极侧墙减薄方法之后形成的衬底截面结构示意图。1表示栅极，2表示栅极侧墙。侧墙顶部在刻蚀过程中由于没有受到保护而遭到等离子损伤，如图1中虚线之间的高度即为侧墙顶部的损失高度。栅极侧墙顶部的损伤会导致器件漏电，并最终使器件的性能恶化。实际工艺中，为了减小栅极侧墙顶部的损伤，不得不限制水平方向的刻蚀量，这样，侧墙水平方向的刻蚀受制于垂直方向的限制，工艺窗口非常小，从而影响栅极侧墙减薄的效果。
因此，需要改进现有的栅极侧墙减薄工艺，在减薄栅极侧墙的过程中，使栅极侧墙的顶部和栅极的顶部不受到等离子体刻蚀的损伤。
发明内容
为了克服以上问题，本发明旨在提供一种栅极侧墙减薄工艺，在减薄侧墙的过程中，不损伤侧墙顶部和栅极顶部，从而扩大刻蚀工艺窗口，提高栅极侧墙的减薄效果。
本发明提供了一种栅极侧墙减薄工艺，其包括：
步骤S01：在半导体衬底上依次形成栅极和栅极侧墙；
步骤S02：在所述半导体衬底上覆盖一层抗反射层；
步骤S03：采用光刻和干法刻蚀工艺，图案化所述抗反射层；
步骤S04：以图案化的所述抗反射层为掩膜，经干法刻蚀工艺，减薄所述栅极侧墙。
优选地，所述步骤S03中，采用HBr和O2的混合气体作为刻蚀气体。
优选地，所述HBr与所述O2的流量比例为1：1至15:2。
优选地，所述HBr的流量为10-30sccm,所述O2的流量为4-10sccm。
优选地，所述步骤S03中，所采用的压强为5-10mTorr，所采用的上电极功率为300-500瓦，反应时间为10-80秒。
优选地，所述步骤S04中，采用氟系气体刻蚀所述栅极侧墙。
优选地，所述氟系气体为CH2F2和CHF3的混合气体。
优选地，所述CH2F2与所述CHF3的流量比例为1:1至4:1。
优选地，所述CH2F2的流量为60-120sccm，所述CHF3的流量为30-60sccm。
优选地，所述步骤S04中，所采用的压强为20-40mTorr，所采用的上电极功率为500-800瓦，所采用的下电极电压为0，反应时间为10-40秒。
本发明的一种栅极侧墙减薄工艺，首先在形成侧墙之后，在整个半导体衬底上覆盖一层抗反射层，该抗反射层包裹住栅极和栅极侧墙这样使衬底表面趋于平坦；然后，采用光刻和刻蚀工艺，图案化抗反射层，再利用抗反射层为掩膜，采用干法刻蚀工艺，向下刻蚀侧墙，从而实现侧墙宽度的减薄；抗反射层覆盖在栅极和侧墙顶部，在减薄过程中，可以保护栅极和侧墙顶部不受到损伤，从而可以扩大工艺窗口，增加减薄的宽度，提高侧墙减薄效果。
附图说明
图1为采用现有的栅极侧墙减薄方法之后形成的衬底截面结构示意图
图2为本发明的一个较佳实施例的栅极侧墙减薄方法的流程示意图
图3-6为本发明的上述较佳实施例的栅极侧墙减薄方法的各个步骤所对应的衬底截面结构示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下将结合具体实施例和附图2-6对本发明的栅极侧墙减薄方法作进一步详细说明。其中，图2为本发明的一个较佳实施例的栅极侧墙减薄方法的流程示意图，图3-6为本发明的上述较佳实施例的栅极侧墙减薄方法的各个步骤所对应的衬底截面结构示意图。
如前所述，现有的减薄栅极侧墙的方法，在对栅极和侧墙顶部无保护措施的情况下，直接采用干法刻蚀工艺刻蚀侧墙，最终导致侧墙顶部受到刻蚀损伤；并且，由于栅极和侧墙顶部也同时被刻蚀到，这进一步限制了对侧墙宽度的刻蚀，即刻蚀工艺窗口较小。因此，本发明改进了现有的工艺，在对侧墙进行减薄刻蚀之前，增加了对侧墙和栅极顶部的保护措施，不仅可以保护侧墙顶部不受刻蚀损伤，而且可以克服减薄侧墙宽度受限的弊端，扩大了刻蚀工艺窗口，提高了侧墙宽度减薄的效果。
请参阅图2，本发明的本实施例的栅极侧墙减薄方法，包括以下步骤：
步骤S01：请参阅图3，在半导体衬底101上依次形成栅极102和栅极侧墙103；
这里，可以采用现有的常规工艺来形成栅极和栅极侧墙，还可以但不限于包括源漏区的离子掺杂注入、半导体衬底表面硅化物的形成等工艺来形成本发明的半导体衬底。
本实施例中，半导体衬底101可以但不限于为硅衬底，半导体衬底101的表面具有一层氧化膜，其成分可以为热氧化生成的氧化硅材料，栅极102和栅极侧墙103位于该氧化膜的表面上，本发明对此不再赘述。栅极侧墙103的材料可以为氮化硅、氧化硅等，较佳的，本实施例中，采用氮化硅作为栅极侧墙103的材料。
步骤S02：请参阅图4，在半导体衬底101上覆盖一层抗反射层104；
具体的，可以采用机械法在半导体衬底101上涂覆一层抗反射层104，较佳的，抗反射层104可以为底部抗反射层，比如可以为有机抗反射层，这是由于在后续的工艺中，要在抗反射层上涂覆光刻胶进行光刻胶的光刻工艺，底部抗反射层可以有效减小在光刻胶曝光过程中光刻胶底部对光线的反射，提高曝光质量。这里，抗反射层104包裹住栅极102和栅极侧墙103，不仅可以保护栅极102和侧墙103顶部在后续的减薄刻蚀过程中不受到刻蚀损伤，还可以确保半导体衬底101表面的平坦，提高后续光刻和刻蚀工艺的精度。较佳的，在本实施例中，在涂覆过程中，确保所覆盖的抗反射层104的顶部趋于平坦。
步骤S03：请参阅图5，采用光刻和干法刻蚀工艺，图案化抗反射层104；
具体的，本实施例中，图案化抗反射层104的过程可以但不限于包括以下步骤：
步骤A01：在抗反射层上涂覆一层光刻胶；
步骤A02：采用光刻工艺，图案化光刻胶；
这里，可以根据实际工艺要求来选择合适的光刻版，对光刻胶进行曝光，在光刻胶中形成曝光后的图案，光刻版中关键尺寸的大小可以尽量增大，从而使得光刻后的光刻胶的宽度较大，足以遮挡住侧墙顶部，这样使得后续的图案化后的抗反射层104能够遮挡住侧墙103的顶部区域，使其不会受到后续减薄工艺的损伤。
步骤A03：以图案化的光刻胶为掩膜，采用刻蚀工艺，图案化抗反射层。
这里，可以但不限于采用等离子体干法刻蚀工艺，以上述图案化的光刻胶为掩膜，刻蚀抗反射层，从而暴露出部分栅极侧墙。当然，图案化后的抗反射层104的具体宽度则可以根据实际工艺要求来设定，比如，图案化后的抗反射层也可以覆盖住栅极侧墙顶部的一部分，如图4中左边的栅极两边的虚线a与a’之间的宽度；也可以将栅极侧墙顶部全部覆盖住，如图4中右边的栅极两边的虚线b与b’之间的宽度等。本实施例中，采用图4中虚线b与b’之间的宽度作为覆盖在栅极侧墙顶部的图案化后的抗反射层宽度。
需要说明的是，本发明中，对于刻蚀过程中所采用的工艺参数可以根据实际工艺要求来设定。较佳的，在本实施例中，所采用的压强为5-10mTorr，所采用的上电极功率为300-500瓦，反应时间为10-80秒，与此相配合的下电极电压可以但不限于为100V。在刻蚀过程中，可以采用HBr和O2的混合气体作为刻蚀气体，HBr与O2的流量比例为1：1至15:2，较佳的比例为4:1。本实施例中，HBr的流量为10-30sccm,O2的流量为4-10sccm。
步骤S04：请参阅图6，以图案化的抗反射层104为掩膜，经干法刻蚀工艺，减薄栅极侧墙103。
具体的，在本实施例中的本步骤中，所说的干法刻蚀工艺可以但不限于为采用现有的SPT工艺进行栅极侧墙的减薄，从而得到减薄的侧墙103’。由于本领域的普通技术人员可以知晓现有的栅极侧墙减薄工艺即SPT工艺的具体工艺过程，本发明对此不再赘述。如前所述，正是由于有抗反射膜的覆盖在栅极和栅极侧墙顶部，在此过程中，刻蚀气体不能够接触到栅极和侧墙顶部，从而避免了侧墙顶部受到刻蚀损伤。同时，由于侧墙顶部受到保护，可以不考虑侧墙顶部的影响，自由控制侧墙水平方向的刻蚀过程，提升了侧墙减薄的效果。
需要说明的是，本发明中，对于刻蚀过程中所采用的工艺参数可以根据实际工艺要求来设定。在本实施例中，所采用的压强为20-40mTorr，所采用的上电极功率为500-800瓦，反应时间为10-40秒，所采用的下电极电压为0。在刻蚀过程中，所采用的刻蚀气体可以为氟系气体，本实施例中，采用的氟系气体为CH2F2和CHF3的混合气体。CH2F2与CHF3的流量比例为1:1至4:1，较佳比例为2:1。在本实施例中，CH2F2的流量为60-120sccm，CHF3的流量为30-60sccm。
综上所述，通过本发明的栅极侧墙减薄方法，在栅极和侧墙顶部及半导体衬底表面覆盖一层抗反射层，利用抗反射层作为保护层，进行对侧墙的刻蚀减薄工艺，不仅可以避免刻蚀减薄过程中侧墙顶部受到刻蚀损伤，还可以免去侧墙顶部受损的顾虑，自由控制侧墙减薄宽度，从而提高侧墙减薄效果。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
Claims (7)
1.一种栅极侧墙减薄工艺，其特征在于，包括：
步骤S01：在半导体衬底上依次形成栅极和仅位于栅极两侧的栅极侧墙；
步骤S02：在所述半导体衬底上覆盖一层抗反射层；
步骤S03：采用光刻和干法刻蚀工艺，图案化所述抗反射层；图案化后的所述抗反射层将栅极侧墙顶部全部覆盖住或覆盖住栅极侧墙顶部的第一部分；
步骤S04：仅以图案化的所述抗反射层为掩膜，经干法刻蚀工艺，采用CH2F2和CHF3的混合气体，所述CH2F2与所述CHF3的流量比例为1:1至4:1，使得对栅极侧墙的刻蚀速率大于对抗反射层的刻蚀速率，从而减薄所述栅极侧墙。
2.根据权利要求1所述的栅极侧墙减薄工艺，其特征在于，所述步骤S03中，采用HBr和O2的混合气体作为刻蚀气体。
3.根据权利要求2所述的栅极侧墙减薄工艺，其特征在于，所述HBr与所述O2的流量比例为1：1至15:2。
4.根据权利要求2所述的栅极侧墙减薄工艺，其特征在于，所述HBr的流量为10-30sccm,所述O2的流量为4-10sccm。
5.根据权利要求1所述的栅极侧墙减薄工艺，其特征在于，所述步骤S03中，所采用的压强为5-10mTorr，所采用的上电极功率为300-500瓦，反应时间为10-80秒。
6.根据权利要求1所述的栅极侧墙减薄工艺，其特征在于，所述CH2F2的流量为60-120sccm，所述CHF3的流量为30-60sccm。
7.根据权利要求1所述的栅极侧墙减薄工艺，其特征在于，所述步骤S04中，所采用的压强为20-40mTorr，所采用的上电极功率为500-800瓦，所采用的下电极电压为0，反应时间为10-40秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410174441.3A CN103928315B (zh) | 2014-04-28 | 2014-04-28 | 一种栅极侧墙减薄工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410174441.3A CN103928315B (zh) | 2014-04-28 | 2014-04-28 | 一种栅极侧墙减薄工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103928315A CN103928315A (zh) | 2014-07-16 |
| CN103928315B true CN103928315B (zh) | 2017-06-23 |
Family
ID=51146497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410174441.3A Active CN103928315B (zh) | 2014-04-28 | 2014-04-28 | 一种栅极侧墙减薄工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103928315B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001061742A1 (en) * | 2000-02-16 | 2001-08-23 | Ultratech Stepper, Inc. | Method for annealing an integrated device using a radiant energy absorber layer |
| US6893967B1 (en) * | 2004-01-13 | 2005-05-17 | Advanced Micro Devices, Inc. | L-shaped spacer incorporating or patterned using amorphous carbon or CVD organic materials |
| CN101073143A (zh) * | 2004-12-03 | 2007-11-14 | 先进微装置公司 | 形成具有特定尺寸的闸极侧壁间隔件之半导体配置的方法 |
| CN101211919A (zh) * | 2006-12-29 | 2008-07-02 | 东部高科股份有限公司 | 半导体器件 |
-
2014
- 2014-04-28 CN CN201410174441.3A patent/CN103928315B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001061742A1 (en) * | 2000-02-16 | 2001-08-23 | Ultratech Stepper, Inc. | Method for annealing an integrated device using a radiant energy absorber layer |
| US6893967B1 (en) * | 2004-01-13 | 2005-05-17 | Advanced Micro Devices, Inc. | L-shaped spacer incorporating or patterned using amorphous carbon or CVD organic materials |
| CN101073143A (zh) * | 2004-12-03 | 2007-11-14 | 先进微装置公司 | 形成具有特定尺寸的闸极侧壁间隔件之半导体配置的方法 |
| CN101211919A (zh) * | 2006-12-29 | 2008-07-02 | 东部高科股份有限公司 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103928315A (zh) | 2014-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009514220A5 (zh) | ||
| KR101770472B1 (ko) | 반도체 구조물 및 그 제조 방법 | |
| JP4606967B2 (ja) | 半導体素子の製造方法 | |
| CN109599336A (zh) | 半导体结构及其形成方法 | |
| KR20120120729A (ko) | 반도체장치의 금속패턴 제조 방법 | |
| KR100831571B1 (ko) | 플래시 소자 및 이의 제조 방법 | |
| WO2016029551A1 (zh) | 制作薄膜晶体管的方法及薄膜晶体管 | |
| US20190287958A1 (en) | Electrostatic discharge protection structure | |
| CN103928315B (zh) | 一种栅极侧墙减薄工艺 | |
| KR100792365B1 (ko) | 반도체 소자의 리세스 게이트 제조 방법 | |
| EP3041031B1 (en) | A method of providing an implanted region in a semiconductor structure | |
| CN103943462A (zh) | 针对薄膜沉积产生负载效应的消除方法 | |
| CN101556918B (zh) | 提高半导体图形分辨率的方法 | |
| JP6838399B2 (ja) | 半導体素子の製造方法および太陽電池の製造方法 | |
| CN105070748A (zh) | 一种igbt栅极的制作方法 | |
| KR20100004705A (ko) | 반도체 장치 제조 방법 | |
| CN104409347A (zh) | 薄膜晶体管的制备方法和阵列基板的制备方法 | |
| CN107437494B (zh) | 半导体结构的形成方法 | |
| KR100792375B1 (ko) | 반도체장치의 제조 방법 | |
| CN106206284B (zh) | 改进型蚀刻工艺 | |
| KR100489588B1 (ko) | 탑게이트형박막트랜지스터의제조방법 | |
| KR20080004212A (ko) | 반도체 소자의 형성 방법 | |
| KR100825023B1 (ko) | 리세스 게이트를 갖는 반도체 소자 제조방법 | |
| KR20050064652A (ko) | 플래시 메모리 소자의 제조 방법 | |
| CN108831829A (zh) | 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |