JP2002184663A - 投影露光方法及び投影露光装置 - Google Patents

投影露光方法及び投影露光装置

Info

Publication number
JP2002184663A
JP2002184663A JP2000375664A JP2000375664A JP2002184663A JP 2002184663 A JP2002184663 A JP 2002184663A JP 2000375664 A JP2000375664 A JP 2000375664A JP 2000375664 A JP2000375664 A JP 2000375664A JP 2002184663 A JP2002184663 A JP 2002184663A
Authority
JP
Japan
Prior art keywords
mask
exposure
pattern
light
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000375664A
Other languages
English (en)
Inventor
Tsuneo Terasawa
恒男 寺澤
Toshihiko Tanaka
稔彦 田中
Norio Hasegawa
昇雄 長谷川
Hiroshi Miyazaki
浩 宮崎
Kazutaka Mori
和孝 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000375664A priority Critical patent/JP2002184663A/ja
Publication of JP2002184663A publication Critical patent/JP2002184663A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 (修正有) 【課題】有機感光性樹脂を遮光膜とする低コストマスク
を用いた場合にも、転写パターンの寸法劣化を防止し、
高精度なパターン転写を行ない、半導体集積回路装置の
生産性を向上させる技術を提供することである。 【解決手段】有機感光性樹脂を遮光膜とするマスク1枚
当たりの積算露光量を記録し、その量に応じてパターン
転写時の露光量に補正を施す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、投影露光方法及び
投影露光装置に係り、更に詳言すれば、例えば半導体集
積回路装置(LSI)等の製造技術に有用な微細パターン
の形成技術に関し、特にフォトマスクを用いて半導体等
の基板にパターンを転写する光リソグラフィに適用して
有効な技術に関するものである。
【0002】
【従来の技術】微細パターンの製造技術は、今やエレク
トロニクスの分野では必須の基盤技術となっている。こ
こでは、半導体装置の製造技術を代表例として説明す
る。
【0003】半導体集積回路装置(LSI:Large Scale
Integrated circuit)の製造においては、微細パターン
を半導体ウエーハ(以下、単にウエーハと言う)上に形
成する方法として、リソグラフィ技術が用いられる。
【0004】このリソグラフィ技術としては、フォトマ
スク(以下、単にマスクと言う)上に形成されているパ
ターンを縮小投影光学系を介してウエーハ上に繰り返し
転写する、所謂光学式投影露光方法が主流となってい
る。露光装置の基本構成については、例えば特開200
0−91192号公報に示されている。
【0005】投影露光法におけるウエーハ上での解像度
Rは、一般に、R=k×λ/NAで表現される。ここに
kはレジスト材料やプロセスに依存する定数、λは照明
光の波長、NAは投影露光用レンズの開口数である。こ
の関係式から分かるように、パターンの微細化が進むに
つれて、より短波長の光源を用いた投影露光技術が必要
とされている。
【0006】現在、照明光源として水銀ランプのi線
(λ=365nm)やKrFエキシマレーザ(λ=24
8nm)を用いた投影露光装置によって、LSIの製造
が行なわれている。更なる微細化を実現する為には、よ
り短波長の光源が必要となり、ArFエキシマレーザ
(λ=193nm)やF2エキシマレーザ(λ=157
nm)の採用が検討されている。
【0007】従来のフォトマスクは、露光光に透明な石
英ガラス基板上に遮光膜としてクロム等からなる金属薄
膜を形成した構造を有する。このマスクは耐久性に富
み、信頼性が高いので、大量の露光処理に活用できる。
【0008】一方、特開平5―289307号公報に
は、遮光膜として従来の金属膜ではなくレジストを用い
るマスクが開示されている。これは、従来のレジスト材
料がArF等の短波長光に対しては透明性が悪いことを
利用したマスクである。金属膜の加工を必要としないの
で、製造コストを下げると同時に、製造期間の短縮が可
能である。
【0009】
【発明が解決しようとする課題】パターンの微細化が進
むにつれて、マスクパターンの加工精度が厳しくなると
同時にパターンデータ量の増加に伴う、マスク製造コス
トの増大の問題が顕著になってきた。一般に、1品種の
半導体集積回路素子を製造する為には、20〜40枚程
度のフォトマスクを用いる為、フォトマスク製造コスト
の増大は極めて大きい問題である。
【0010】前記の金属膜を遮光膜とするマスクは、大
量生産には適しているものの、半導体集積回路装置の開
発期や少量多品種の半導体集積回路装置の製造等、マス
クの共有頻度が低い場合は、マスクの製造に時間がかか
る上、マスクコストが高くなる。
【0011】前記の特開平5―289307号公報に記
載のマスクは、遮光膜として従来の金属膜ではなくレジ
ストを用いるので、製造期間の短縮や製造コストの低減
には効果がある。しかしながら、遮光膜として用いるレ
ジスト膜は主として有機高分子膜(樹脂)からなり、金
属膜と比べて耐久性に乏しいので、少量の露光に用いる
とはいえ露光を繰り返すうちに遮光特性が変化し、ウエ
ーハ上に転写するパターンの寸法精度が劣化するという
問題がある。
【0012】図4はその一例で、有機感光性樹脂を遮光
膜とするマスクを露光した際の露光量とウエーハ上に転
写されたレジストパターンの寸法との関係の一例を示し
た図である。同図から、全体で10kJ程度の露光を行
なうと、転写されたパターンの寸法は約5〜10nm変
化することが見出されている。しかし、このような寸法
劣化に対する対処法については何ら検討されていない。
【0013】したがって、本発明の目的は、レジスト材
料を遮光膜とする低コストのマスクを用いた場合にも、
転写パターン寸法の劣化を防止し、精度の高いパターン
転写を実現する投影露光方法及び投影露光装置を提供す
ることにある。
【0014】
【課題を解決するための手段】上記の課題を達成するた
めに、本発明では、レジスト等の有機感光性樹脂を遮光
膜とするマスクを用いて露光する際に、マスク毎に露光
実績を記憶し、個々のマスク使用量に応じて変化する転
写特性を露光量の調節で補正するようにした。
【0015】すなわち、本発明の投影露光方法は、任意
のパターンが描かれた有機樹脂膜を遮光膜として含むマ
スクを準備する工程と、前記マスクの固有情報を読み込
む工程と、前記固有情報に応じて露光条件を設定する工
程と、前記パターンを投影光学系を介して任意の基板上
に露光転写する工程と、前記マスクの固有情報と露光転
写の情報とを関連付けて記憶する工程とを設けた点に特
徴がある。
【0016】また、本発明の露光装置には、有機樹脂膜
を遮光膜として含むマスクの固有情報を読み込む手段
と、前記固有情報に応じて露光条件を設定する手段と、
露光転写の条件を記憶する手段と、前記マスクの固有情
報の一つであるパターン情報を投影光学系を介して任意
の基板上に露光転写する手段とを設けた点に特徴があ
る。
【0017】なお、上記マスクの固有情報とは、マスク
のパターン情報、さらにはマスクの種別を表したマスク
の名称を含む。また、露光転写の情報とは、露光回数も
しくは積算露光量である。
【0018】有機樹脂膜を遮光膜として含む代表的なも
のとしては、有機感光性樹脂膜であるが、周知のように
有機樹脂膜としては必ずしも感光性を有していなくとも
よく、その場合には他のマスク材を用いて有機樹脂膜を
パターン化し遮光膜とすれば良い。
【0019】また、マスクの反射を防止するために、反
射防止膜材料と有機(感光性)樹脂膜との積層膜構造と
することが効果的である
【0020】
【発明の実施の形態】以下、本発明の一実施例を図面に
したがって詳しく説明する。
【0021】
【実施例】(実施例1) (1)投影露光方法の説明 まず図1を用いて、本発明における投影露光方法の概念
を説明する。ウエーハにレジストを塗布し(工程1a)、
露光の準備を行なう。
【0022】次に、露光に必要なマスクを選択して (工
程1b)、マスクを露光装置の所定位置に載置する(工程
1c)。マスク情報の読み取り(工程1d)は、マスクを露
光装置の所定位置に載置した後でも前でもよい。
【0023】続いて、ウエーハを露光装置にロードし
(工程1e)、ウエーハ上のレジスト膜にマスク上のパタ
ーンを転写する(工程1f)。
【0024】その後、ウエーハをアンロードし(工程1
g)、転写が終了か否かを判断する(工程1h)。終了でな
い場合は新たなウエーハをロードし(工程1e)、更に工
程1f〜1hを繰り返す。
【0025】全て終了した後、露光回数や積算照射時間
等の露光情報をマスク情報と合わせて記憶する (工程1
i)。その後、マスクを収納する(工程1j)。露光したウ
エーハに熱処理と現像を施し、レジストパターンを形成
する(工程2)。 (2)投影露光装置及びマスクの説明 ここで用いた露光装置は、一般的な縮小投影露光装置で
ある。その一例を図2に示す。露光装置は、光源から発
する光Lを導く光路3a、デュフーザ3b、照明絞り3
c、照明光学系(コンデンサレンズ)3d、マスクステー
ジ3e、投影光学系3f、ウエーハステージ3g 等を有し
ている。
【0026】マスクMをマスクステージ3e上に、ウエ
ーハWをウエーハステージ3g上にそれぞれ載置し、マ
スクM上のパターンをウエーハW上に転写する。露光光
源からの光Lとして、ここではArFエキシマレーザ光
(波長193nm)を用いたが、KrFエキシマレーザ光
(波長248nm)やF2レーザ光(波長157n
m)、あるいは水銀ランプのi線(波長365nm)で
も同様である。
【0027】マスクステージ3eの位置制御は駆動系3h
で、ウエーハステージ3g の位置決めは駆動系3iによ
って行なわれ、両駆動系は主制御系3jからの制御命令
により駆動される。
【0028】繰り返し露光を実施するに当たり、ウエー
ハWの位置はウエーハステージ3g上に固定されたミラ
ー3uの位置をレーザ測長系3kによって検出することで
得られる。そこで得られた位置情報は主制御系3jに伝
送され、主制御系3jはその情報に基づいて駆動系3iを
駆動する。
【0029】また、主制御系3jはネットワーク装置3m
と電気的に接続されており、露光装置の状態の遠隔監視
等が可能となっている。
【0030】マスクMは、マスクカセット3nに格納さ
れているマスクMMの中から選択される。すなわち、マ
スクカセット3nを矢印3pの方向に上下し、所定の位置
から搬送系3qを介してマスクMをマスクステージ3e上
に載置する。ここで、検出部3rと受光部3sにより載置
されたマスクMの名称を表すパターンを読み込むように
した。
【0031】一方、露光装置の制御部3jを介して露光
記憶部3tから、マスクステージ3e上に載置されたマス
クMの過去の積算露光量を読み出し、これから露光を行
なうに当たり露光時間の補正量を図3に示す関係を考慮
して演算する。実際の露光は、入力された所望の露光量
に、過去の総露光量を考慮した補正値を加算した露光量
で行なうこととした。
【0032】最後に、露光実績を露光記憶部3tに書き
込み、次のマスク使用時のデータとして備えた。すなわ
ち、露光記憶部3tには、マスクごとに累積露光量ある
いは累積露光回数が記録され、マスクを使用するごとに
この情報が参照される。新たなマスクを作製して用いる
場合は、マスク名称と最初に使用された露光回数あるい
は露光量が新たに登録される。
【0033】図3は、特に本発明を有効に利用できる4
倍マスクの一例を模式的に示した図である。すなわち、
図3(b)は図3(a)のA−A線の断面図である。マスクM
R1は、厚さ6mm程度の透明な合成石英ガラス基板GP
からなり、周辺部には必要に応じて形成された金属遮光
部7aが形成されている。
【0034】また、マスク位置合せに必要なパターン6
aやマスクの名前を表わすパターンIDPが形成されて
いる。集積回路パターン部分は、電子線レジスト等の有
機感光性樹脂が存在する遮光部(5a、5b)と、該有機
感光性樹脂が存在しない光透過部(4a、4b)からなる。
マスクパターンは、露光層に応じて、広い光透過部領域
内に形成した遮光パターンや、広い遮光領域内に形成し
た光透過パターン等、様々な形状を有する。
【0035】ここで、マスクパターン転写を繰り返す
と、図4に示すように総露光量(横軸の積算露光量)の
増加とともに、寸法が変動した(8a、8b)。これは、遮
光材料である有機感光性樹脂のパターンエッジ部が露光
を重ねるうちに劣化することに起因し、光透過パターン
か遮光パターンかの差ばかりでなく、有機感光性樹脂の
種類にも依存して変動の符号が変化した。
【0036】そこで、この変化量を補正する為に、図5
に示すようにマスク露光量を、総露光量に応じて所定の
比率だけ増大または減少(9a、9b)させた。実際は、同
一マスクを連続して使用するとは限らず、他のマスクを
使用した後再び使用することが多いので、使用するごと
に、マスク名称と総露光量を格納した露光記憶部3tを参
照することとした。その結果、マスクへの総露光量が1
0kJ程度まで、所定の寸法精度を確保することができ
た。 (3)半導体集積回路装置の製造例 次に、具体的な半導体集積回路装置の製造例を示す。こ
こでは、ゲートアレイ、スタンダードセル等のようなセ
ミカスタム方式で製造される半導体集積回路装置の製造
において、配線層に有機感光性樹脂を遮光部とするマス
クを用い、本発明を適用した例について説明する。
【0037】図6は2入力(I1、I2)のNANDゲー
ト回路NDを表わし、図6(a)はシンボル図、図6(b)
はその回路図、図6(c)はレイアウト平面を示す。
【0038】また、図7は2入力(I1、I2)のNOR
ゲート回路NRを表わし、図7(a)はシンボル図、図7
(b)はその回路図、図7(c)はレイアウト平面であ
る。
【0039】これら図6(c)、図7(c)において、一点
鎖線で囲まれた単位セル10は、上層の配線13A〜1
3E、コンタクトCNT等を除くと、図8に示す基本構
造から構成されている。
【0040】すなわち、図8は、p型ウエル領域PWの
表面のn型半導体領域11n上に形成された2個のnM
OS部Qnと、n型ウエル領域NWの表面のp型半導体
領域11p上に形成された2個のpMOS部Qpとから
構成される。
【0041】この構造は共通なので、図9に示すような
金属膜を遮光部とするマスクMN1〜MN4を繰り返し
用いた。図中、6b、6c、6dは光透過部、7b、7c、
7dはクロム膜による遮光部である。
【0042】図8に示す破線に沿った断面図を用いて、
チャネルQp,Qnを形成するまでの工程を、それぞれ
図10、図11に示す。図10(a)に示すように、P
型のシリコン結晶からなるウエハS(W)上に、例えばシ
リコン酸化膜からなる絶縁膜15を酸化法によって形成
した後、その上に例えばシリコン窒化膜16をCVD(C
hemical Vapor Deposition)法によって堆積し、更にそ
の上にレジスト膜17を形成する。
【0043】次に、図10(b)に示すように、クロム
マスクMN1を用いて露光現像処理を行なってレジスト
パターン17aを形成する。その後、図10(c)に示
すように、レジストパターン17aをエッチングマスク
としてそこから露出する層15、16を順に除去し、更
にレジストを除去してウエハS(W)表面に溝18を形成
する。
【0044】次いで、図10(d) に示すように、例
えば酸化シリコンからなる絶縁膜19をCVD法等によ
って堆積した後、図10(e) に示すように、例えば
化学機械研磨法(CMP:Chemical Mechanical Polish
ing)等によって平坦化処理を施すことにより、最終的
に素子分離構造SGを形成する。
【0045】本実施例では、SGを溝型分離構造とした
が、これに限定されることなく、例えばLOCOS(Loc
al Oxidization of Silicon)法によるフィールド絶縁膜
で構成しても良い。
【0046】続いて、図11に示すように、マスクMN
2を用いて露光現像を行なってレジストパターン17b
を形成する。図11(a)に示すように、n型ウエル領
域を形成すべき領域が露出されるので、リンまたはヒ素
等をイオン注入してn型ウエル領域NWを形成する。図
11(b) に示すように、同様にマスクMN3によりレ
ジストパターン17cを形成後、例えばホウ素等をイオ
ン注入してp型ウエル領域PWを形成した。
【0047】次に、図11(c) に示すように、酸化シ
リコン膜からなるゲート絶縁膜20を熱酸化法によって
厚さ3nmに形成し、さらにその上に多結晶シリコン層1
2をCVD法等によって堆積する。
【0048】続いて図11(d)に示すように、レジスト
塗布後、マスクMR4を用いてレジストパターン17d
を形成し、多結晶シリコン層12のエッチングとレジス
ト除去により、ゲート絶縁膜20とゲート電極12Aを
形成する。
【0049】その後、図11(e)に示すように、ソース
やドレイン領域、配線層としても機能するnチャネルM
OS用の高不純物濃度のn型半導体領域11nとpチャ
ネルMOS用の高不純物濃度のp型半導体領域11p
を、イオン打ち込みや拡散法により、ゲート電極12A
に対して自己整合的に形成した。
【0050】以後の工程で、配線を適宜選択することに
より2入力のNANDゲートやNORゲート回路を形成
できる。まず、図12に示すように配線13A、13
B、13D等を形成して2入力NANDゲートを作製し
た。
【0051】図13は、配線形成に用いたマスクMR
2,MR3を示すが、これらは図9に示した金属膜を遮
光体とするマスクMN1〜MN4に比べて使用頻度が少
ない。そのため、有機感光性樹脂を遮光体とするマスク
を採用した。すなわち、遮光部5c、5dは有機感光性樹
脂から成る。また、同図において、4c、4dは光透過部
である。このマスクの基本概念は、既に図3に示した通
りである。
【0052】図14は、図12に示す破線に沿った断面
図であり、配線形成工程を示している。図14(a)に示
すように、2個のnチャネルMOS部Qnと2個のpチ
ャネルMOS部Qpの上に、例えばリンがドープされた
酸化シリコン膜からなる層間絶縁膜21aをCVD法で
堆積する。
【0053】続いて図14(b) に示すように、レジスト
を塗布し、マスクMR2を用いてレジストパターン17
eを形成した後、エッチング処理によりコンタクトホー
ルCNTを形成する。
【0054】レジストパターン17eを除去後、図14
(c)に示すように、アルミニウムやアルミニウム合金等
または銅等の金属を埋め込むと同時に、更にこれらの金
属層13を形成する。
【0055】続いて図14(d)に示すように、レジスト
を塗布し、マスクMR3を用いてレジストパターン17
fを形成した後、エッチング処理により配線13A〜1
3Dを形成する。
【0056】以後、図14(e)に示すように、層間絶縁
膜21bを形成し、更に他のマスク(図示せず)を用いて
スルーホールTH及び上層の配線14Aを形成した。部
品間の結線も類似の工程を必要な分だけ繰り返したパタ
ーン形成により行ない、半導体集積回路装置を製造し
た。
【0057】ここで用いたマスクMR2、MR3は有機
感光性樹脂を遮光体とするマスクである為、総露光量に
応じてレジストパターン寸法が変化する可能性があった
が、図5に示す露光量補正を行なうことにより、安定し
た寸法精度を得ることができた。
【0058】以上は、2入力NANDゲート回路の製作
例であるが、図15に示すように配線13A、13B、
13E等を形成して2入力NORゲートも作製した。図
16は配線形成に用いたマスクMR4,MR5を示して
おり、いずれも有機感光性樹脂を遮光体(5c、5e)と
するマスクである。これらのマスクを用いたレジストパ
ターン形成においても、図5に示す露光量補正を行なう
ことにより、安定した寸法精度を得ることができた。
【0059】ここでは、特に有機感光性樹脂を遮光体と
するマスクの名前の読み取り、積算露光量の記録等が重
要である。上記の例では、マスクの名前を、金属膜上の
パターンあるいは名前を記述したパターンとしたが、こ
れに限られることなく、例えば、図17に示すように、
マスクMに設けたペリクル枠22の表面に設けたマーク
(例えば反射読み取り型マーク)23としてもよい。
【0060】いずれの場合も、1個のマスクの積算露光
量をもとに適宜露光量を補正することにより、有機感光
性樹脂を遮光体とする低コストマスクを用いた高精度パ
ターン転写が可能となった。その結果、半導体集積回路
装置の生産効率を向上させることができた (実施例2)1枚のマスクを複数の露光装置に載置して利
用した場合の例を示す。マスクの使用手順等は実施例1
と同様であるが、露光処理が終了してマスクを収納する
前に積算露光量を記録する際に、各露光装置の記憶部に
記録しても、そのマスクを別の露光装置で再度使用する
場合は不都合が生じる。
【0061】そこで、本実施例では、図18に示すよう
に、複数の露光装置24a、24b、24cをデータバ
ス25を介して集中制御系26でデータ制御できるよう
にし、マスクの名前と積算露光量とを関連付けて記憶部
27に記録するようにした。この制御構成により、個々
のマスク名称とそのマスクに対応した積算露光量の情報
は、いずれの露光装置からも読み出し、書き込みが可能
となった。
【0062】したがって、どの露光装置を用いても、1
個のマスクの積算露光量をもとに適切な露光量を補正す
ることができ、有機感光性樹脂を遮光体とする低コスト
マスクを用いた高精度パターン転写が可能となった。そ
の結果、半導体集積回路装置の生産効率を向上させるこ
とができた。
【0063】以上、本発明の実施例の代表例として半導
体集積回路装置の製造方法を主体に説明したが、本発明
はその他、例えば液晶表示装置やプラズマデイスプレイ
装置など、微細パターン形成を必要とするエレクトロ二
クスデバイスの製造分野においても容易に実施でき、同
様の効果が得られることは云うまでもない。
【0064】また、本実施例ではフォトマスクとしてレ
ジスト等の有機感光性樹脂膜を遮光膜としたが、本発明
では必ずしもレジスト膜自身に感光性がなくとも周知の
リソグラフ技術で容易にパターン化できる有機樹脂膜を
使用してもよいことは云うまでもない。
【0065】
【発明の効果】以上説明したように本発明により、所期
の目的を達成することができた。すなわち、有機感光性
樹脂等のレジスト膜を遮光膜とする、少量対応かつコス
ト的に優位なマスクを用いてパターン転写を行なう際
に、ウエーハ上に転写されたレジストパターンの寸法変
化を抑制し、高精度のパターン形成を実現できる。
【0066】その結果、半導体集積回路装置等の微細パ
ターン形成工程を有するデバイスの生産効率を従来に比
して格段に向上させることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の投影露光方法のフローを示す図。
【図2】本発明の一実施例である投影露光装置の概略構
成を示す図。
【図3】本発明で使用したマスクの概念を示す図。
【図4】本発明で使用したマスクの転写特性を示す図。
【図5】本発明で使用したマスクの転写特性を向上させ
る為の露光量補正を示す図。
【図6】本発明の一実施例を示すNANDゲートを示す
図であり、図6(a)はシンボル図、図6(b)は図6(a)の
回路図、図6(c)は図6(a)のパターンレイアウトを示す
平面図。
【図7】本発明の一実施例を示すNORゲートを示す図
であり、図7(a)はシンボル図、図7(b)は図7(a)の回
路図、図7(c)は図7(a)のパターンレイアウトを示す平
面図。
【図8】図6のNANDゲートまたは図7のNORゲー
トにおいて、配線形成工程実施前の単位論理セルを表す
平面図。
【図9】図8の単位セル部を形成する際に使用するクロ
ムマスクを示す図。
【図10】図8の破線に沿った断面で、素子分離工程ま
でを表す工程図。
【図11】図8の破線に沿った断面で、ゲート形成まで
を表す工程図。
【図12】本発明の実施例である2入力NANDゲート
の単位セルを表す平面図。
【図13】図12の2入力NANDゲートの配線形成工
程に使用するマスクを示す図。
【図14】図12の破線に沿った断面で、配線形成まで
を表す工程図。
【図15】本発明の実施例である2入力NORゲートの
単位セルを表す平面図。
【図16】図15の2入力NORゲートの配線形成工程
に使用するマスクを示す図。
【図17】本発明で採用したマスクの他の実施例を示す
図。
【図18】複数の露光装置で本発明を実施した例を示す
図。
【符号の説明】
1…マスクパターン転写工程、2…ウエハの熱処理及び
現像工程、3a…光路、3c…照明絞り、3d…照明光学
系、3e…マスクステージ、3f…投影レンズ、3g…ウ
エハステージ、3j…主制御系、3m…ネットワーク装
置、3t…記憶部、M…マスク、W…ウエハ、4a〜4e
…有機感光性樹脂を遮光体とするマスクの光透過部、5
a〜5e…有機感光性樹脂を遮光体とするマスクの遮光
部、6a〜6d…クロム膜を遮光体とするマスク部の光透
過部、7a〜7d…クロム膜を遮光体とするマスク部の遮
光部、10…単位セル、11n…n型半導体領域、 1
1p…p型半導体領域、12A…ゲート電極、 13A
〜13D及び14A…配線、15、16…絶縁膜、 1
7…レジスト膜、 17a〜17f…レジストパターン、
21a、21b…層間絶縁膜、 Qn…nチャネルMO
S、Qp…pチャネルMOS。
フロントページの続き (72)発明者 長谷川 昇雄 東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 (72)発明者 宮崎 浩 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 森 和孝 東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 Fターム(参考) 5F046 BA03 CB17 DA02 DB10 DD03

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】任意のパターンが描かれた有機樹脂膜を遮
    光膜として含むフォトマスクを準備する工程と、前記フ
    ォトマスクの固有情報を読み込む工程と、前記固有情報
    に応じて露光条件を設定する工程と、前記パターンを投
    影光学系を介して任意の基板上に露光転写する工程と、
    前記フォトマスクの固有情報と前記露光転写の情報とを
    関連付けて記憶する工程とを有することを特徴とする投
    影露光方法。
  2. 【請求項2】請求項1記載の投影露光方法において、前
    記フォトマスクの露光光に対する遮光膜は、有機感光性
    樹脂膜あるいは反射防止膜材料と有機感光性樹脂膜との
    積層膜であることを特徴とする投影露光方法。
  3. 【請求項3】請求項1記載の投影露光方法において、前
    記フォトマスクの固有情報を読み込む工程は、フォトマ
    スクの端部に形成されたマスクの名称を示すパターンを
    読み込む工程を有していることを特徴とする投影露光方
    法。
  4. 【請求項4】請求項1記載の投影露光方法において、前
    記露光転写の情報とは、露光回数もしくは積算露光量で
    あることを特徴とする投影露光方法。
  5. 【請求項5】半導体集積回路装置の製造工程におけるパ
    ターン形成工程として、投影露光方法を含む半導体集積
    回路装置の製造方法において、前記投影露光方法を請求
    項1乃至4のいずれか一つに記載の投影露光方法で構成
    したことを特徴とする半導体集積回路装置の製造方法。
  6. 【請求項6】露光光源と、パターンが描かれたフォトマ
    スクを載置するステージと、ウエーハ基板を載置するス
    テージと、前記光源から発する光を前記フォトマスクに
    導く照明光学系と、前記フォトマスク上のパターンを前
    記ウエーハ基板上に投影する投影光学系と、前記フォト
    マスクの固有情報を読み込むマスク情報収集手段と、前
    記固有情報に応じて露光条件を設定する露光条件設定手
    段と、前記フォトマスクの固有情報と前記露光転写の情
    報とを関連付けて記憶する記憶手段とを有することを特
    徴とする投影露光装置。
JP2000375664A 2000-12-11 2000-12-11 投影露光方法及び投影露光装置 Pending JP2002184663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000375664A JP2002184663A (ja) 2000-12-11 2000-12-11 投影露光方法及び投影露光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000375664A JP2002184663A (ja) 2000-12-11 2000-12-11 投影露光方法及び投影露光装置

Publications (1)

Publication Number Publication Date
JP2002184663A true JP2002184663A (ja) 2002-06-28

Family

ID=18844645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000375664A Pending JP2002184663A (ja) 2000-12-11 2000-12-11 投影露光方法及び投影露光装置

Country Status (1)

Country Link
JP (1) JP2002184663A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311024A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd パターン形成方法
JP2010232458A (ja) * 2009-03-27 2010-10-14 Toppan Printing Co Ltd 露光量制御方法及び露光装置
CN106462067A (zh) * 2014-05-23 2017-02-22 日立化成株式会社 抗蚀剂图案形成方法、印刷配线板制造方法、投影曝光用感光性树脂组合物及感光性元件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311024A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd パターン形成方法
JP2010232458A (ja) * 2009-03-27 2010-10-14 Toppan Printing Co Ltd 露光量制御方法及び露光装置
CN106462067A (zh) * 2014-05-23 2017-02-22 日立化成株式会社 抗蚀剂图案形成方法、印刷配线板制造方法、投影曝光用感光性树脂组合物及感光性元件

Similar Documents

Publication Publication Date Title
Thompson An introduction to lithography
JP4053263B2 (ja) 半導体装置の製造方法
JP3576156B2 (ja) 半導体集積回路装置の製造方法
US7713664B2 (en) Method for fabricating an attenuated phase shift photomask by separate patterning of negative and positive resist layers with corresponding etching steps for underlying light-shielding and phase shift layers on a transparent substrate
US6893785B2 (en) Method of manufacturing an electronic device and a semiconductor integrated circuit device
TW200305995A (en) Fabrication method of semiconductor integrated circuit device
JPH10242038A (ja) パターン形成方法とリソグラフィシステム
JPH05289307A (ja) レチクルおよびレチクル製造方法
JP2009063638A (ja) フォトマスクの製造方法及び半導体装置の製造方法
US20020081501A1 (en) Device manufacturing method, photomask used for the method, and photomask manufacturing method
US7859645B2 (en) Masks and methods of manufacture thereof
JP2002118049A (ja) 半導体集積回路装置の製造方法
KR20020033040A (ko) 반도체장치의 제조방법
US6706452B2 (en) Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device
US20050031967A1 (en) Photomask, method for fabricating a pattern and method for manufacturing a semiconductor device
US7524591B2 (en) Photomask and manufacturing method thereof, fabrication process of an electron device
JP2002196470A (ja) フォトマスクの製造方法および半導体集積回路装置の製造方法
JP2002184663A (ja) 投影露光方法及び投影露光装置
US7795601B2 (en) Method and apparatus to improve lithography throughput
JP5644290B2 (ja) フォトマスクの製造方法
US5990540A (en) Semiconductor device and method for manufacturing the same
JPH0448715A (ja) 半導体装置の製造方法
JP2000021978A (ja) フォトマスクおよびパターン形成方法
JP3827572B2 (ja) マルチチップモジュールの製造方法
JP2004029461A (ja) フォトマスク、露光方法及び半導体装置の製造方法