JP2004029461A - フォトマスク、露光方法及び半導体装置の製造方法 - Google Patents
フォトマスク、露光方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004029461A JP2004029461A JP2002186665A JP2002186665A JP2004029461A JP 2004029461 A JP2004029461 A JP 2004029461A JP 2002186665 A JP2002186665 A JP 2002186665A JP 2002186665 A JP2002186665 A JP 2002186665A JP 2004029461 A JP2004029461 A JP 2004029461A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- pattern
- light
- exposing
- photomask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】多重露光工程のスループットを向上させ、管理コストを削減させ、かつ、面積を有効利用することができるフォトマスクを提供する。
【解決手段】光透過性基板１１と、光透過性基板１１の第１の表面に配置された第１のマスクパタン１５と、第１のマスクパタン１５に対向して、光透過性基板１１の第２の表面に配置された第２のマスクパタン１７とを含む。
【選択図】 図１
【解決手段】光透過性基板１１と、光透過性基板１１の第１の表面に配置された第１のマスクパタン１５と、第１のマスクパタン１５に対向して、光透過性基板１１の第２の表面に配置された第２のマスクパタン１７とを含む。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、リソグラフィ技術に関し、特にフォトマスク、そのフォトマスクを用いた二重露光方法及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置等を製造する際に用いられるリソグラフィ工程にて二重露光と称する露光方法がある。例えば周期的ラインアンドスペースパタンと孤立ラインパタンでは、最適露光条件は異なる。ウエハ上の同一レイヤに、周期的ラインアンドスペースパタンと孤立ラインパタンが混在する場合、一枚のフォトマスクでフォトリソグラフィ工程を行うと最適な露光条件の設定ができない。そこで、周期的ラインアンドスペースパタンと孤立ラインパタンを分離して別々に作製したフォトマスクを用いて、周期的ラインアンドスペースパタンと孤立ラインパタンを順次露光した後現像を行う二重露光方法を用いることにより解像能力を向上させることができる。
【０００３】
一方、反応性イオンエッチング（ＲＩＥ）等のように、ローディング効果により一定以上のパタン密度を確保しなければ、所望の形状が得られないという制限があるプロセスもある。製品パタンのみでこのパタン密度がウエハ上に確保できない場合、製品ショット以外の領域にダミーショットを設けパタン密度を確保することが行われる。この場合も製品パタンを露光した後、続けてダミーパタンを露光する二重露光が使われる。例えば、製品パタンをウエハ上に露光した後、ウエハ周縁部分など不要領域に高密度ダミーパタンを露光する方法などである。
【０００４】
【発明が解決しようとする課題】
二重露光を行う場合、２種類のフォトマスクをそれぞれ作成し、フォトマスクを交換して露光を行う方法が一般的にとられる。この方法では２枚のフォトマスクを作製し、管理する必要があり、また、マスク位置合わせ等もそれぞれのフォトマスクについて行う必要があり、スループットは低下する。一方、フォトマスクを２領域に分け、ブラインド等のフォトマスク領域制限絞りを用い、いずれかの領域を制限し順次露光を行うことにより二重露光することも考えられる。この場合、２領域に対するマスク位置あわせが１回で済み、スループット向上効果が得られる可能性がある。しかし、製品パタンに対するフォトマスク面積が実質上減少するため、フォトマスク領域を限界まで使用し限界多チップ取りを行いスループットを上げることはできない。結果的にスループット向上効果は少ない。
【０００５】
本発明は、このような課題を解決し、多重露光工程のスループットを向上させ、作製及び管理コストを削減させ、かつ、フォトマスク面積を有効利用することができるフォトマスクを提供することを目的とする。
【０００６】
本発明の他の目的は、スループットが向上する多重露光方法を提供することである。
【０００７】
本発明のさらに他の目的は、スループットが向上する多重露光方法を用いた半導体装置の製造方法を提供することである。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明の第１の特徴は、（イ）第１の表面及び第１の表面に対向する第２の表面を有する光透過性部材と、（ロ）第１の表面に配置された第１の遮光性パタンと、（ハ）第２の表面に配置された第２の遮光性パタンとを備えるフォトマスクであることを要旨とする。
【０００９】
本発明の第１の特徴において、第１の表面上に積層されて、第１の表面に対向する第３の表面を有する光透過性膜と、第３の表面に配置された第３の遮光性パタンとを更に備えるフォトマスクであってもよい。
【００１０】
本発明の第２の特徴は、（イ）第１の表面及び第１の表面に対向する第２の表面を有する光透過性部材と、（ロ）第１の表面上に積層されて、第１の表面に対向する第３の表面を有する光透過性膜と、（ハ）第１の表面に配置された第１の遮光性パタンと、（ニ）第３の表面に配置された第２の遮光性パタンとを備えることを要旨とする。
【００１１】
本発明の第１及び第２の特徴によれば、多重露光工程のスループットを向上させ、管理コストを削減させ、かつ、面積を有効利用するフォトマスクを提供することができる。
【００１２】
本発明の第１及び第２の特徴において、表面に遮光性パタンが配置された別の光透過性膜を、さらに光透過性膜の上に単層又は多層積層してもよい。また、第３の表面を有する光透過性膜が、第２の表面上に積層されてもよい。また、光透過性部材、光透過性膜が石英ガラスであってもよい。また、フォトマスクの、光透過性基板及び光透過性膜の厚さが、少なくとも露光光波長より大きいことが好ましい。焦点深度は露光光波長の程度から波長の１０倍程度である。したがって、隣り合う遮光性パタン間の距離が、露光光学系の焦点深度より小さいと両方の遮光性パタンが被露光基板に投影結像されてしまう。
【００１３】
本発明の第３の特徴は、（イ）光透過性部材の対向する第１及び第２の表面にそれぞれ形成された第１及び第２の露光パタンを含むフォトマスクと被露光基板を露光装置に準備する工程と、（ロ）第１の露光パタンを、被露光基板の露光領域に焦点を合わせ投影露光する工程と、（ハ）第２の露光パタンを、被露光基板の露光領域に焦点を合わせ投影露光する工程とを含む露光方法であることを要旨とする。
【００１４】
本発明の第３の特徴によれば、スループットを向上させる多重露光方法を提供することができる。
【００１５】
本発明の第４の特徴は、（イ）半導体基板上に、フォトレジストを塗布する工程と、（ロ）光透過性部材の対向する面に形成された第１及び第２の露光パタンを含むフォトマスクを半導体基板上方に設置する工程と、（ハ）第１の露光パタンを、半導体基板の露光領域のフォトレジストに焦点を合わせ投影露光する工程と、（ニ）第２の露光パタンを、半導体基板の露光領域のフォトレジストに焦点を合わせ投影露光する工程とを含む半導体装置の製造方法であることを要旨とする。
【００１６】
本発明の第４の特徴によれば、スループットを向上させる多重露光方法を用いる半導体装置の製造方法を提供することができる。
【００１７】
本発明の第４の特徴において、半導体基板の加工が、反応性イオンエッチングを含む場合、ローディング効果を抑制するためパタン密度の確保が望まれる。したがって、例えば、半導体装置が、製品パタンだけではパタン密度の確保が困難な混載論理回路等である場合に特に、有効となる。
【００１８】
本発明の第３及び第４の特徴において、第１の露光パタンを投影露光する工程は、複数に区分された被露光基板の露光領域に第１の露光パタンを順次露光する工程であり、第２の露光パタンを投影露光する工程は、第１の露光パタンを順次露光した後、複数に区分された被露光基板の露光領域に第２の露光パタンを順次露光する工程であることが好ましい。この場合、フォトマスクの露光パタンに対する位置（焦点）合わせや最適露光条件の設定の頻度が少なくなりスループットが向上する。また、第１の露光パタンを投影露光する工程は、複数に区分された被露光基板の一つの露光領域に、第１の露光パタンを露光する工程であり、第２の露光パタンを投影露光する工程は、第２の露光パタンを、第１の露光パタンに引き続いて一つの露光領域に露光する工程であり、第１の露光パタンを投影露光する工程と第２の露光パタンを投影露光する工程とを被露光基板の露光領域をスキャンさせながら繰り返し行うことが好ましい。所定の露光領域だけに所定の露光パタンを形成する時に有用となる。さらに、複数に区分された露光領域が、第１及び第２の露光領域よりなり、第１の露光領域に、第１の遮光性パタン層の露光パタンが露光され、第２の露光領域に、第２の遮光性パタン層の露光パタンが露光されることが好ましい。例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）を異なる密度で含む複数種の混載論理回路において、半導体基板上のパタン密度を調整するために、半導体基板周辺にダミーショットパタンを所望のショット数だけ形成する場合に適用できる。
【００１９】
【発明の実施の形態】
以下図面を参照して、本発明の第１及び第２の実施の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００２０】
（第１の実施の形態）
図１に示すように、本発明の第１の実施の形態に係るフォトマスク１０は、第１の表面１８及び第１の表面１８に対向する第２の表面１９を有する光透過性基板１１と、第１の表面１８に配置される第１のマスクパタン１５と、第２の表面１９に配置される第２のマスクパタン１７よりなる。第１及び第２のマスクパタン１５、１７は、遮光性パタン層よりなり、それぞれのパタン形状及び密度は異なっている。これら第１及び第２のマスクパタン１５、１７は、それぞれ混載論理回路におけるメモリ回路と論理回路等のように互いにパタン密度の大きく異なる製品パタンであってもよいし，一方が製品パタンで他方がダミーショットパタンであってもよい。
【００２１】
図１に示すような光透過性基板１１の両面にマスクパタン１５、１７が形成されたフォトマスク１０を用いて、例えば、第１のマスクパタン１５を半導体基板（ウエハ）上に転写する場合、入射する露光光の焦点を第１のマスクパタン１５に合わせればよい。第１のマスクパタン１５に焦点を合わされた露光光は、第２のマスクパタン１７領域を透過し、第１のマスクパタン１５が半導体基板上に結像される。ここで、第１及び第２のマスクパタン１５、１７の層間距離は、光透過性基板１１の厚さで、５〜１０ｍｍあり、使用する露光光の波長に比べて十分大きい。焦点深度は、レンズ光学系等に依存するが、概ね波長程度から波長の１０倍程度である。露光装置の露光光は紫外線で波長は数１００ｎｍであり、焦点深度は、数μｍ以下となり、第１のマスクパタン１５に焦点を合わされた露光光により、第２のマスクパタン１７が半導体基板上に結像することはない。ただし、第２のマスクパタン１７を透過する露光光は、そのパタン密度に比例して強度が減少する。従って、第１のマスクパタン１５に対する最適露光条件は、第２のマスクパタン１７による露光光強度減少を見込んで設定されている。
【００２２】
第２のマスクパタン１７を半導体基板上に転写する場合も、同様に、入射露光光の焦点を第２のマスクパタン１７に合わせて行う。このとき、露光光は、まず第１のマスクパタン１５でそのパタン密度に比例して強度が減少する。従って、第２のマスクパタン１７の最適露光条件は、第１のマスクパタン１５による露光光強度減少を見込んで設定されている。
【００２３】
本発明の第１の実施の形態によれば、パタン形状あるいはパタン密度が異なるパタンを二重露光法により半導体基板に転写する場合、光透過性基板１１の表裏両面に第１及び第２のマスクパタン１５、１７を形成したフォトマスク１０を用いることにより、解像度の低下を招くことなくスループットの向上が図れる。また、フォトマスク１０の作製及び管理コストの削減ができる。
【００２４】
次に、本発明の第１の実施の形態に係わるフォトマスク１０の作製方法を、図２（ａ）〜（ｅ）を用いて説明する。
【００２５】
（イ）図２（ａ）に示すように、石英ガラス等の光透過性基板１１の第１の表面１８及び第２の表面１９に、例えば、スパッタ法により珪化モリブデン膜（ＭｏＳｉ）よりなる第１及び第２の遮光性膜１２、１３を、例えば１０〜１０００ｎｍの厚さで形成する。
【００２６】
（ロ）まず、第１の遮光性膜１２の表面に電子線レジストを塗布し、電子線描画装置を用い、図２（ｂ）に示すように、第１のレジストパタン１４を形成する。
【００２７】
（ハ）第１のレジストパタン１４をマスクとして、第１の遮光性膜１２を、例えば、塩素（Ｃｌ）ガスを用いたＲＩＥにより選択エッチングし、図２（ｃ）に示すように、第１のマスクパタン１５を形成する。
【００２８】
（ニ）次に、第２の遮光性膜１３の表面に、同様に電子線レジストを塗布し、電子線描画装置を用い、図２（ｄ）に示すように、第２のレジストパタン１６を形成する。
【００２９】
（ホ）第２のレジストパタン１６をマスクとして、第２の遮光性膜１３を、例えば、塩素ガスを用いたＲＩＥにより選択エッチングし、図２（ｅ）に示すように、第２のマスクパタン１７を形成し、フォトマスク１０を作製する。
【００３０】
本発明の第１の実施の形態においては、光透過性基板１１として石英ガラスを用いて説明したが、サファイア、光学ガラス等の露光光に対して十分な光透過性を有する部材であれば限定されないことは、勿論である。また、第１及び第２の遮光性膜１２、１３として珪化モリブデン膜を用いているが、露光光に対して十分な遮光性を有すれば他の材料、例えばクロム等の金属、合金、金属酸化物あるいは有機物等であってもよい。また、第１及び第２のレジストパタン１４、１６の形成に電子線描画装置を使用しているが、紫外光あるいはレーザ光を用いた光描画装置、あるいはＸ線描画装置等であっても良い。
【００３１】
本発明の第１の実施の形態に用いる露光装置７０は、図３に示すように、走査型エキシマレーザ縮小投影露光装置で、縮小比は１：４としている。なお、説明の便宜上、露光装置７０の縮小比を１：４としているが、任意の縮小比でもよいことは勿論である。また、露光装置７０として、逐次移動露光装置（ステッパ）等であってもよいことは勿論である。光源３０として波長λ：２４８ｎｍのクリプトンフロライド（ＫｒＦ）エキシマレーザを用い、光源３０から照射される露光光はフライアイレンズ３１、開口絞り３２、ミラー３３、コンデンサレンズ系３４を介しフォトマスク１０に入射する。コンデンサレンズ系３４とフォトマスク１０の間にブラインド３５が設置され、露光光のオン・オフの制御を行う。投影レンズ系３６は、フォトマスク１０上の第１あるいは第２のマスクパタン１５、１７を半導体基板３７上に投影結像させる。フォトマスク１０、及び半導体基板３７は、マスクステージ３８及び基板ステージ３９に設置される。フォトマスク１０の第１あるいは第２のマスクパタン１５、１７のいずれかに焦点が合うように、マスクステージ３８及び基板ステージ３９が光軸方向に沿って位置合わせされる。主制御系４０は、予め設定されたデータをもとに、光源３０の出射光量を制御し、また、マスクステージ３８及び基板ステージ３９それぞれを、マスクステージ駆動系４１及び基板ステージ駆動系４２により駆動し、光軸に直交する面内の位置決めをして露光（ショット）を行う。
【００３２】
露光は、半導体基板３７上を、図４に示すように、複数の矩形のショット領域４７ａ、４７ｂ、・・・、４７ｃ、・・・に区分して行う。主制御系４０から指示される位置決めデータに従い、基板ステージ駆動系４２が基板ステージ３９を駆動して各ショット領域４７ａ、４７ｂ、・・・、４７ｃ、・・・の位置だしを行い、マスクステージ駆動系４１がマスクステージ３８を駆動して各ショット領域４７ａ、４７ｂ、・・・、４７ｃ、・・・を順次、走査露光する（以下、ステップ・アンド・スキャン露光と称す）。
【００３３】
本発明の第１の実施の形態に係わる二重露光プロセスを、図５を用いて説明する。説明では、図１に示したフォトマスク１０を用いている。図１に示したように、第１のマスクパタン１５と第２のマスクパタン１７とは、パタン形状あるいはパタン密度が異なり、最適露光条件はそれぞれ異なる。
【００３４】
（イ）図５（ａ）に示すように、半導体基板３７表面に、例えばシリコン酸化膜（ＳｉＯ）よりなる加工層５１を形成し、加工層５１表面にフォトレジスト５２を塗布する。
【００３５】
（ロ）半導体基板３７を露光装置７０の基板ステージ３９上に固定・設置し、マスクステージ駆動系４１、基板ステージ駆動系４２を用い、初期位置あわせを実施する。ここでは、初期位置として、ショット領域４７ａとし、以下、４７ｂ、・・・、４７ｃ、・・・と順次、図４の上から下へステップ・アンド・スキャン露光を行う。まず、マスクステージ３８の光軸方向の位置を調整して、第１のマスクパタン１５に焦点を合わせて、第１のマスクパタン１５の最適露光条件でフォトレジスト５２をステップ・アンド・スキャン露光する。すべてのショット領域４７ａ、４７ｂ、・・・、４７ｃ、・・・への第１のマスクパタン１５の露光が終了したら、再度初期位置に戻る。引き続き、マスクステージ３８の光軸方向の位置を調整して、第２のマスクパタン１７に焦点を合わせて、第２のマスクパタン１７の最適露光条件でフォトレジスト５２をステップ・アンド・スキャン露光する。すべてのショット領域４７ａ、４７ｂ、・・・、４７ｃ、・・・への第２のマスクパタン１７の露光が終了した後、フォトレジスト５２の現像を行い、図５（ｂ）に示すように、加工層５１上に第１及び第２のフォトレジストパタン５３、５４を形成する。
【００３６】
（ハ）引き続きＲＩＥ工程等を用いて、加工層５１を選択エッチングして、図５（ｃ）に示すように、所望の第１及び第２の加工層パタン５５、５６を、半導体基板３７上に転写形成する。
【００３７】
本発明の第１の実施の形態においては、加工層５１としてシリコン酸化膜を用いたが、その他に、金属や合金、あるいはポリシリコン等の導電膜層や、シリコンなどの半導体層もＲＩＥ等の加工の対象としてよいことは勿論である。
【００３８】
（変形例）
次に、本発明の第１の実施の形態の変形例に係わる二重露光方法を、ローディング効果により一定以上のパタン密度を確保しなければ、所望の形状が得られないという制限があるＲＩＥ等の工程に適用する場合について説明する。製品パタンのみでこのパタン密度が確保できない場合、製品ショット以外の領域にダミーショット領域を設けパタン密度を確保する。本発明の第１の実施の形態の変形例では、製品パタンを半導体基板３７上に露光した後、基板周縁部分など不要領域に高パタン密度のダミーパタンを二重露光する工程に特徴があり、他は第１の実施の形態と同様であるので、重複した記載を省略する。
【００３９】
大規模集積回路（ＬＳＩ）の集積度の目覚しい向上に伴い、エレクトロニクスシステムの機能の多くを１チップに搭載した混載論理回路が開発されている。例えば、図６に示すように、チップ領域６０に、論理回路６１、スタティックランダムアクセスメモリ（ＳＲＡＭ）回路６２、アナログ回路６３、入出力回路６４、及びダイナミックランダムアクセスメモリ（ＤＲＡＭ）回路６５が混載されシステムＬＳＩが構成されている。論理回路６１、ＳＲＡＭ回路６２、アナログ回路６３、あるいは入出力回路６４等は、規模こそ違え、いずれもトランジスタ、ダイオード等の機能素子や、抵抗、キャパシタ等の受動素子で構成された複雑なパタンを多数含む構造であるのに対して、ＤＲＡＭ回路６５は１トランジスタ＋１キャパシタでセルを構成し、集積度も高く、加工工程が相違している。そのため、ＤＲＡＭ回路６５領域だけに製品パタンを転写する工程が生じてくることがある。さらに、システムＬＳＩでは、論理回路６１〜入出力回路６４等の構成が同じで、メモリ密度だけが異なる要求に対応しなければならない場合もある。チップ領域６０内でのＤＲＡＭ回路６５領域の面積が占める割合は、メモリ密度の異なる要求に対応して５〜３０％と広範囲にわたって変化する。したがって、製品パタンだけでは、ローディング効果を有するＲＩＥ等の工程に必要なパタン密度の確保が困難になる場合も多く、その上、製品パタンの密度も変動することになる。製品パタンに応じて、ＲＩＥ等の条件を変更する場合、条件設定のための試験工程が必要となり、作製コストが増加し、また、スループットも低下してしまう。
【００４０】
そこで、図７に示すように、製品パタンをショット領域４７に露光し、さらに、半導体基板３７周縁部分などの不要なダミーショット領域４８に高密度ダミーパタンを二重露光する。本発明の第１の実施の形態の変形例においては、チップ領域６０は１０ｍｍ角で、ショット領域４７は２０ｍｍ角としている。したがって、各ショット領域４７は、図７に示すように、点線で区分されている４チップ領域が含まれる。
【００４１】
本発明の第１の実施例の変形例に係わるフォトマスク１０ａは、例えば、ＤＲＡＭ回路６５の絶縁膜のＲＩＥ工程に用いられるもので、図８に示すように、光透過性基板１１の表面に、第１のマスクパタン１５ａ、１５ｂと、裏面に第２のマスクパタン１７ａが配置されている。第１のマスクパタン１５ａは、ＤＲＡＭ回路６５の製品パタンであり、第１のマスクパタン１５ｂは、論理回路６１、ＳＲＡＭ回路６２、アナログ回路６３、あるいは入出力回路６４のパタンで、パタン密度は小さい。フォトマスク１０ａには、ショット領域４７に対応して４チップ分の製品パタンが配置されている。一方、第２のマスクパタン１７ａは、ダミーショットパタンであり、フォトマスク１０ａ裏面全体に一様に配置され、大きなパタン密度を有している。
【００４２】
半導体基板３７表面に、図５（ａ）に示すように、例えばシリコン酸化膜（ＳｉＯ）よりなる加工層５１を形成し、加工層５１表面にフォトレジスト５２を塗布する。この半導体基板３７を露光装置７０の基板ステージ３９上に固定・設置し、まず、図７のショット領域４７を順次、第１のマスクパタン１５ａ、１５ｂに焦点を合わせて、ステップ・アンド・スキャン露光する。その後、第２のマスクパタン１７ａに焦点を合わせ、ダミーショット領域４８を所定のショット数だけステップ・アンド・スキャン露光する。露光装置の主制御系には、予め、第１及び第２のマスクパタン１５ａ、１５ｂ、及び１７ａのパタン密度や、半導体基板３７のショット領域４７とダミーショット領域４８、各々の位置や面積等の情報や、ＲＩＥ条件が保管されている。これらの情報によりダミーショット領域４８のステップ・アンド・スキャン露光数が決められる。露光が終了した後、フォトレジスト５２の現像を行い、引き続きＲＩＥにより、加工層５１を選択エッチングして、図９に示すように、所望の第１及び第２の加工層パタン５５ａ、５５ｂ、及び５７ａが転写形成される。
【００４３】
本発明の第１の実施の形態の変形例においては、加工層５１としてシリコン酸化膜を用いたが、その他に、金属や合金、あるいはポリシリコン等の導電膜層や、シリコンなどの半導体層もＲＩＥ等の加工の対象としてよいことは勿論である。
【００４４】
本発明の第１の実施の形態の変形例によれば、混載論理回路のように、製品パタン密度が小さく、かつ変動する場合でも、同じフォトマスク１０ａを用いて高密度のダミーショットパタンを半導体基板３７周縁の不要部に形成してパタン密度を確保しているため一定のＲＩＥ条件が適用できる。また、フォトマスク１０ａの製品パタンとダミーショットパタンは、どちらもフォトマスク１０ａ全面に渡り形成されているため、フォトマスク１０ａ面積領域を限界まで使用し、限界チップ取りが可能となる。このようにして、作製工程のコストの低減、フォトマスク面積の有効利用、及びスループットの向上が可能となる。
【００４５】
（第２の実施の形態）
本発明の第２の実施の形態に係るフォトマスク１０ｂは、図１０に示すように、第１の表面１８及び第１の表面１８に対向する第２の表面１９を有する光透過性基板１１と、第１の表面１８上に積層されて、第１の表面１８に対向する第３の表面７８を有する光透過性膜２１と、第１の表面１８に配置された第１の遮光性パタン層よりなる第１のマスクパタン２５と、第３の表面７８に配置された第２の遮光性パタン層よりなる第２のマスクパタン２７を含む。第１及び第２のマスクパタン２５、２７のパタン形状及び密度は異なっている。本発明の第２の実施の形態にかかわるフォトマスク１０ｂは、第２のマスクパタン２７を、光透過性基板１１表面に積層した光透過性膜２１上に配置することに特徴があり、他は第１の実施の形態と同様であるので、重複した記載を省略する。
【００４６】
本発明の第２の実施の形態においては、第２のマスクパタン２７は、第１のマスクパタン２５と光透過性膜２１を挟んで配置されている。例えば、第２のマスクパタン２７に焦点を合わされた露光光により、第１のマスクパタン２５が半導体基板上に結像しないように、光透過性膜２１を十分厚くする必要がある。焦点深度は、前述したように露光光波長の程度〜波長の１０倍程度である。光源を波長λ：２４８ｎｍのクリプトンフロライドエキシマレーザとすると、光透過性膜２１は、少なくとも２４８ｎｍ以上、好ましくは２μｍ以上の厚さとすればよい。このように、本発明の第２の実施の形態において、光透過性膜２１の厚さを焦点深度より十分厚くすることにより、パタン形状あるいはパタン密度が異なるパタンを二重露光法で半導体基板に転写する場合、解像度の低下を招くことなくスループットの向上が図れる。また、フォトマスク１０ｂの作製管理が少なくなり、作製管理コストの削減ができる。
【００４７】
本発明の第２の実施の形態に係わるフォトマスク１０ｂの作製方法を、図１１（ａ）〜（ｆ）を用いて説明する。
【００４８】
（イ）図１１（ａ）に示すように、石英ガラス等の光透過性基板１１の第１の表面１８に、例えば、スパッタ法により珪化モリブデン膜（ＭｏＳｉ）よりなる第１の遮光性膜２２を、例えば１０〜１０００ｎｍ厚さで形成する。
【００４９】
（ロ）第１の遮光性膜２２の表面に電子線レジストを塗布し、電子線描画装置を用い、図１１（ｂ）に示すように、第１のレジストパタン２４を形成する。
【００５０】
（ハ）第１のレジストパタン２４をマスクとして、第１の遮光性膜２２を、例えば、塩素（Ｃｌ）ガスを用いた反応性イオンエッチングにより選択エッチングし、図１１（ｃ）に示すように、第１のマスクパタン２５を形成する。
【００５１】
（ニ）次に、第１のマスクパタン２５が形成された光透過性基板１１表面上に、例えばシリコン酸化膜よりなる光透過性膜２１を化学気相成長法（ＣＶＤ）により、１０μｍ堆積する。表面研磨にて光透過性膜２１表面の平坦化を実施した後、図１１（ｄ）に示すように、光透過性膜２１上の第３の表面７８に、スパッタ法により珪化モリブデン膜（ＭｏＳｉ）よりなる第２の遮光性膜２３を、例えば１０〜１０００ｎｍ厚さで形成する。
【００５２】
（ホ）第２の遮光性膜２３の第３の表面７８に、電子線レジストを塗布し、電子線描画装置を用い、図１１（ｅ）に示すように、第２のレジストパタン２６を形成する。
【００５３】
（ヘ）第２のレジストパタン２６をマスクとして、第２の遮光性膜２３を、例えば、塩素ガスを用いた反応性イオンエッチングにより選択エッチングし、図２（ｆ）に示すように、第２のマスクパタン２７を形成し、フォトマスク１０ｂを作製する。
【００５４】
本発明の第２の実施の形態においては、光透過性膜２１の厚さは、１０μｍとしたが、少なくとも露光光の波長２４８ｎｍ以上あればよく、１〜１００μｍあればより好ましい。
【００５５】
（その他の実施の形態）
上記のように、本発明を第１〜第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
【００５６】
本発明の第１及び第２の実施の形態においては、二重露光工程を用いて説明したが、多重露光でもよいのは勿論である。例えば、図１２に示すように、本発明の第２の実施の形態に係わるフォトマスク１０ｂ（図１０参照）の光透過性基板１１裏面に、さらに第３のマスクパタン２８を設けて三重露光用のフォトマスク１０ｃとすることができる。あるいは、図１３に示すように、第２のマスクパタン２７が形成された第１の光透過性膜２１ａ上に、第２の光透過性膜２９を形成し、第２の光透過性膜２９上に第３のマスクパタン２８ａを設けて三重露光用のフォトマスク１０ｄとしてもよい。例えば、これらの場合、三層のマスクパタンをそれぞれ、混載論理回路におけるパタン密度の高い製品パタン、パタン密度の低い製品パタン及びダミーショットパタンに適用することができる。さらに、図１２あるいは図１３に示すフォトマスク１０ｃ、１０ｄの表面あるいは裏面に光透過性膜を単層又は多層に形成し、それぞれの光透過性膜上にマスクパタンを形成すれば、多重露光用のフォトマスクとなることは勿論である。
【００５７】
また、本発明の第２の実施の形態においては光透過性膜２１をＣＶＤで成膜して用いているが、その他に第１のマスクパタン２５を形成した光透過性基板１１表面に、第２のマスクパタン２７を形成した他の光透過性基板を積層し、２枚の光透過性基板を張り合わせて二重露光用のフォトマスクとしても良い。この場合、２枚の光透過性基板の第１及び第２のマスクパタンの位置合わせを行い、酸素（Ｏ２）雰囲気中、９００〜１１００℃で３０分〜３時間程度熱処理して光透過性基板同士を張り合わせればよい。同様にして表面にマスクパタンを形成した多数の光透過性基板を張り合わせることにより多重露光用のフォトマスクが作製できる。
【００５８】
また、光透過性基板１１として石英ガラス、光透過性膜２１としてシリコン酸化膜（ＳｉＯ）を用いて説明したが、例えば、サファイアやアルミナ（ＡｌＯ）、あるいは光学ガラス等の露光光に対して十分な光透過性を有する光透過性材料であればよいことは、勿論である。また、第１及び第２の遮光性膜１２、１３として珪化モリブデン膜を用いているが、露光光に対して十分な遮光性を有すれば他の材料、例えばクロム等の金属、合金、金属酸化物あるいは有機物等であってもよいことは勿論である。
【００５９】
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。
【００６０】
【発明の効果】
以上詳述したように本発明によれば、作製及び管理コストを削減させ、かつ、面積を有効利用することができる多重露光用のフォトマスクを提供でき、このフォトマスクを用いることで多重露光工程のスループットを向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るフォトマスクの概略断面図である。
【図２】本発明の第１の実施の形態に係るフォトマスクの作製工程の一例を示す断面工程図である。
【図３】本発明の第１〜第２の実施の形態の説明に用いる露光装置の構成図である。
【図４】図３の露光装置による半導体基板の露光ショット位置を示す図である。
【図５】本発明の第１の実施の形態に係る二重露光による加工層パタン形成を示す図である。
【図６】本発明の第１の実施の形態の変形例の説明に用いる混載論理回路のレイアウトの一例を示す図である。
【図７】本発明の第１の実施の形態の変形例に係る混載論理回路作製工程における半導体基板の露光ショット位置を示す図である。
【図８】本発明の第１の実施の形態の変形例に係るフォトマスクの概略断面図である。
【図９】本発明の第１の実施の形態の変形例に係る二重露光による加工層パタンの一例を示す断面図である。
【図１０】本発明の第２の実施の形態に係るフォトマスクの概略断面図である。
【図１１】本発明の第２の実施の形態に係るフォトマスクの作製工程の一例を示す断面工程図である。
【図１２】本発明のその他の実施の形態に係るフォトマスクの一例の概略断面図である。
【図１３】本発明のその他の実施の形態に係るフォトマスクの他の例の概略断面図である。
【符号の説明】
１０、１０ａ、１０ｂ、１０ｃ フォトマスク
１１ 光透過性基板
１２ 第１の遮光性膜
１３ 第２の遮光性膜
１４、２４ 第１のレジストパタン
１５、１５ａ、１５ｂ、２５ 第１のマスクパタン
１６、２６ 第２のレジストパタン
１７、１７ａ、２７ 第２のマスクパタン
１８ 第１の表面
１９ 第２の表面
２１ 光透過性膜
２１ａ 第１の光透過性膜
２２ 第１の遮光性膜
２３ 第２の遮光性膜
２８、２８ａ 第３のマスクパタン
２９ 第２の光透過性膜
３０ 光源
３１ フライアイレンズ
３２ 開口絞り
３３ ミラー
３４ コンデンサレンズ系
３５ ブラインド
３６ 投影レンズ系
３７ 半導体基板
３８ マスクステージ
３９ 基板ステージ
４０ 主制御系
４１ マスクステージ駆動系
４２ 基板ステージ駆動系
４７、４７ａ、４７ｂ、４７ｃ ショット領域
４８ ダミーショット領域
５１ 加工層
５２ フォトレジスト
５３ 第１のフォトレジストパタン
５４ 第２のフォトレジストパタン
５５、５５ａ、５５ｂ 第１の加工層パタン
５６、５７ａ 第２の加工層パタン
６０ チップ領域
６１ 論理回路
６２ ＳＲＡＭ回路
６３ アナログ回路
６４ 入出力回路
６５ ＤＲＡＭ回路
７０ 露光装置
７８ 第３の表面
【発明の属する技術分野】
本発明は、リソグラフィ技術に関し、特にフォトマスク、そのフォトマスクを用いた二重露光方法及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置等を製造する際に用いられるリソグラフィ工程にて二重露光と称する露光方法がある。例えば周期的ラインアンドスペースパタンと孤立ラインパタンでは、最適露光条件は異なる。ウエハ上の同一レイヤに、周期的ラインアンドスペースパタンと孤立ラインパタンが混在する場合、一枚のフォトマスクでフォトリソグラフィ工程を行うと最適な露光条件の設定ができない。そこで、周期的ラインアンドスペースパタンと孤立ラインパタンを分離して別々に作製したフォトマスクを用いて、周期的ラインアンドスペースパタンと孤立ラインパタンを順次露光した後現像を行う二重露光方法を用いることにより解像能力を向上させることができる。
【０００３】
一方、反応性イオンエッチング（ＲＩＥ）等のように、ローディング効果により一定以上のパタン密度を確保しなければ、所望の形状が得られないという制限があるプロセスもある。製品パタンのみでこのパタン密度がウエハ上に確保できない場合、製品ショット以外の領域にダミーショットを設けパタン密度を確保することが行われる。この場合も製品パタンを露光した後、続けてダミーパタンを露光する二重露光が使われる。例えば、製品パタンをウエハ上に露光した後、ウエハ周縁部分など不要領域に高密度ダミーパタンを露光する方法などである。
【０００４】
【発明が解決しようとする課題】
二重露光を行う場合、２種類のフォトマスクをそれぞれ作成し、フォトマスクを交換して露光を行う方法が一般的にとられる。この方法では２枚のフォトマスクを作製し、管理する必要があり、また、マスク位置合わせ等もそれぞれのフォトマスクについて行う必要があり、スループットは低下する。一方、フォトマスクを２領域に分け、ブラインド等のフォトマスク領域制限絞りを用い、いずれかの領域を制限し順次露光を行うことにより二重露光することも考えられる。この場合、２領域に対するマスク位置あわせが１回で済み、スループット向上効果が得られる可能性がある。しかし、製品パタンに対するフォトマスク面積が実質上減少するため、フォトマスク領域を限界まで使用し限界多チップ取りを行いスループットを上げることはできない。結果的にスループット向上効果は少ない。
【０００５】
本発明は、このような課題を解決し、多重露光工程のスループットを向上させ、作製及び管理コストを削減させ、かつ、フォトマスク面積を有効利用することができるフォトマスクを提供することを目的とする。
【０００６】
本発明の他の目的は、スループットが向上する多重露光方法を提供することである。
【０００７】
本発明のさらに他の目的は、スループットが向上する多重露光方法を用いた半導体装置の製造方法を提供することである。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明の第１の特徴は、（イ）第１の表面及び第１の表面に対向する第２の表面を有する光透過性部材と、（ロ）第１の表面に配置された第１の遮光性パタンと、（ハ）第２の表面に配置された第２の遮光性パタンとを備えるフォトマスクであることを要旨とする。
【０００９】
本発明の第１の特徴において、第１の表面上に積層されて、第１の表面に対向する第３の表面を有する光透過性膜と、第３の表面に配置された第３の遮光性パタンとを更に備えるフォトマスクであってもよい。
【００１０】
本発明の第２の特徴は、（イ）第１の表面及び第１の表面に対向する第２の表面を有する光透過性部材と、（ロ）第１の表面上に積層されて、第１の表面に対向する第３の表面を有する光透過性膜と、（ハ）第１の表面に配置された第１の遮光性パタンと、（ニ）第３の表面に配置された第２の遮光性パタンとを備えることを要旨とする。
【００１１】
本発明の第１及び第２の特徴によれば、多重露光工程のスループットを向上させ、管理コストを削減させ、かつ、面積を有効利用するフォトマスクを提供することができる。
【００１２】
本発明の第１及び第２の特徴において、表面に遮光性パタンが配置された別の光透過性膜を、さらに光透過性膜の上に単層又は多層積層してもよい。また、第３の表面を有する光透過性膜が、第２の表面上に積層されてもよい。また、光透過性部材、光透過性膜が石英ガラスであってもよい。また、フォトマスクの、光透過性基板及び光透過性膜の厚さが、少なくとも露光光波長より大きいことが好ましい。焦点深度は露光光波長の程度から波長の１０倍程度である。したがって、隣り合う遮光性パタン間の距離が、露光光学系の焦点深度より小さいと両方の遮光性パタンが被露光基板に投影結像されてしまう。
【００１３】
本発明の第３の特徴は、（イ）光透過性部材の対向する第１及び第２の表面にそれぞれ形成された第１及び第２の露光パタンを含むフォトマスクと被露光基板を露光装置に準備する工程と、（ロ）第１の露光パタンを、被露光基板の露光領域に焦点を合わせ投影露光する工程と、（ハ）第２の露光パタンを、被露光基板の露光領域に焦点を合わせ投影露光する工程とを含む露光方法であることを要旨とする。
【００１４】
本発明の第３の特徴によれば、スループットを向上させる多重露光方法を提供することができる。
【００１５】
本発明の第４の特徴は、（イ）半導体基板上に、フォトレジストを塗布する工程と、（ロ）光透過性部材の対向する面に形成された第１及び第２の露光パタンを含むフォトマスクを半導体基板上方に設置する工程と、（ハ）第１の露光パタンを、半導体基板の露光領域のフォトレジストに焦点を合わせ投影露光する工程と、（ニ）第２の露光パタンを、半導体基板の露光領域のフォトレジストに焦点を合わせ投影露光する工程とを含む半導体装置の製造方法であることを要旨とする。
【００１６】
本発明の第４の特徴によれば、スループットを向上させる多重露光方法を用いる半導体装置の製造方法を提供することができる。
【００１７】
本発明の第４の特徴において、半導体基板の加工が、反応性イオンエッチングを含む場合、ローディング効果を抑制するためパタン密度の確保が望まれる。したがって、例えば、半導体装置が、製品パタンだけではパタン密度の確保が困難な混載論理回路等である場合に特に、有効となる。
【００１８】
本発明の第３及び第４の特徴において、第１の露光パタンを投影露光する工程は、複数に区分された被露光基板の露光領域に第１の露光パタンを順次露光する工程であり、第２の露光パタンを投影露光する工程は、第１の露光パタンを順次露光した後、複数に区分された被露光基板の露光領域に第２の露光パタンを順次露光する工程であることが好ましい。この場合、フォトマスクの露光パタンに対する位置（焦点）合わせや最適露光条件の設定の頻度が少なくなりスループットが向上する。また、第１の露光パタンを投影露光する工程は、複数に区分された被露光基板の一つの露光領域に、第１の露光パタンを露光する工程であり、第２の露光パタンを投影露光する工程は、第２の露光パタンを、第１の露光パタンに引き続いて一つの露光領域に露光する工程であり、第１の露光パタンを投影露光する工程と第２の露光パタンを投影露光する工程とを被露光基板の露光領域をスキャンさせながら繰り返し行うことが好ましい。所定の露光領域だけに所定の露光パタンを形成する時に有用となる。さらに、複数に区分された露光領域が、第１及び第２の露光領域よりなり、第１の露光領域に、第１の遮光性パタン層の露光パタンが露光され、第２の露光領域に、第２の遮光性パタン層の露光パタンが露光されることが好ましい。例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）を異なる密度で含む複数種の混載論理回路において、半導体基板上のパタン密度を調整するために、半導体基板周辺にダミーショットパタンを所望のショット数だけ形成する場合に適用できる。
【００１９】
【発明の実施の形態】
以下図面を参照して、本発明の第１及び第２の実施の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００２０】
（第１の実施の形態）
図１に示すように、本発明の第１の実施の形態に係るフォトマスク１０は、第１の表面１８及び第１の表面１８に対向する第２の表面１９を有する光透過性基板１１と、第１の表面１８に配置される第１のマスクパタン１５と、第２の表面１９に配置される第２のマスクパタン１７よりなる。第１及び第２のマスクパタン１５、１７は、遮光性パタン層よりなり、それぞれのパタン形状及び密度は異なっている。これら第１及び第２のマスクパタン１５、１７は、それぞれ混載論理回路におけるメモリ回路と論理回路等のように互いにパタン密度の大きく異なる製品パタンであってもよいし，一方が製品パタンで他方がダミーショットパタンであってもよい。
【００２１】
図１に示すような光透過性基板１１の両面にマスクパタン１５、１７が形成されたフォトマスク１０を用いて、例えば、第１のマスクパタン１５を半導体基板（ウエハ）上に転写する場合、入射する露光光の焦点を第１のマスクパタン１５に合わせればよい。第１のマスクパタン１５に焦点を合わされた露光光は、第２のマスクパタン１７領域を透過し、第１のマスクパタン１５が半導体基板上に結像される。ここで、第１及び第２のマスクパタン１５、１７の層間距離は、光透過性基板１１の厚さで、５〜１０ｍｍあり、使用する露光光の波長に比べて十分大きい。焦点深度は、レンズ光学系等に依存するが、概ね波長程度から波長の１０倍程度である。露光装置の露光光は紫外線で波長は数１００ｎｍであり、焦点深度は、数μｍ以下となり、第１のマスクパタン１５に焦点を合わされた露光光により、第２のマスクパタン１７が半導体基板上に結像することはない。ただし、第２のマスクパタン１７を透過する露光光は、そのパタン密度に比例して強度が減少する。従って、第１のマスクパタン１５に対する最適露光条件は、第２のマスクパタン１７による露光光強度減少を見込んで設定されている。
【００２２】
第２のマスクパタン１７を半導体基板上に転写する場合も、同様に、入射露光光の焦点を第２のマスクパタン１７に合わせて行う。このとき、露光光は、まず第１のマスクパタン１５でそのパタン密度に比例して強度が減少する。従って、第２のマスクパタン１７の最適露光条件は、第１のマスクパタン１５による露光光強度減少を見込んで設定されている。
【００２３】
本発明の第１の実施の形態によれば、パタン形状あるいはパタン密度が異なるパタンを二重露光法により半導体基板に転写する場合、光透過性基板１１の表裏両面に第１及び第２のマスクパタン１５、１７を形成したフォトマスク１０を用いることにより、解像度の低下を招くことなくスループットの向上が図れる。また、フォトマスク１０の作製及び管理コストの削減ができる。
【００２４】
次に、本発明の第１の実施の形態に係わるフォトマスク１０の作製方法を、図２（ａ）〜（ｅ）を用いて説明する。
【００２５】
（イ）図２（ａ）に示すように、石英ガラス等の光透過性基板１１の第１の表面１８及び第２の表面１９に、例えば、スパッタ法により珪化モリブデン膜（ＭｏＳｉ）よりなる第１及び第２の遮光性膜１２、１３を、例えば１０〜１０００ｎｍの厚さで形成する。
【００２６】
（ロ）まず、第１の遮光性膜１２の表面に電子線レジストを塗布し、電子線描画装置を用い、図２（ｂ）に示すように、第１のレジストパタン１４を形成する。
【００２７】
（ハ）第１のレジストパタン１４をマスクとして、第１の遮光性膜１２を、例えば、塩素（Ｃｌ）ガスを用いたＲＩＥにより選択エッチングし、図２（ｃ）に示すように、第１のマスクパタン１５を形成する。
【００２８】
（ニ）次に、第２の遮光性膜１３の表面に、同様に電子線レジストを塗布し、電子線描画装置を用い、図２（ｄ）に示すように、第２のレジストパタン１６を形成する。
【００２９】
（ホ）第２のレジストパタン１６をマスクとして、第２の遮光性膜１３を、例えば、塩素ガスを用いたＲＩＥにより選択エッチングし、図２（ｅ）に示すように、第２のマスクパタン１７を形成し、フォトマスク１０を作製する。
【００３０】
本発明の第１の実施の形態においては、光透過性基板１１として石英ガラスを用いて説明したが、サファイア、光学ガラス等の露光光に対して十分な光透過性を有する部材であれば限定されないことは、勿論である。また、第１及び第２の遮光性膜１２、１３として珪化モリブデン膜を用いているが、露光光に対して十分な遮光性を有すれば他の材料、例えばクロム等の金属、合金、金属酸化物あるいは有機物等であってもよい。また、第１及び第２のレジストパタン１４、１６の形成に電子線描画装置を使用しているが、紫外光あるいはレーザ光を用いた光描画装置、あるいはＸ線描画装置等であっても良い。
【００３１】
本発明の第１の実施の形態に用いる露光装置７０は、図３に示すように、走査型エキシマレーザ縮小投影露光装置で、縮小比は１：４としている。なお、説明の便宜上、露光装置７０の縮小比を１：４としているが、任意の縮小比でもよいことは勿論である。また、露光装置７０として、逐次移動露光装置（ステッパ）等であってもよいことは勿論である。光源３０として波長λ：２４８ｎｍのクリプトンフロライド（ＫｒＦ）エキシマレーザを用い、光源３０から照射される露光光はフライアイレンズ３１、開口絞り３２、ミラー３３、コンデンサレンズ系３４を介しフォトマスク１０に入射する。コンデンサレンズ系３４とフォトマスク１０の間にブラインド３５が設置され、露光光のオン・オフの制御を行う。投影レンズ系３６は、フォトマスク１０上の第１あるいは第２のマスクパタン１５、１７を半導体基板３７上に投影結像させる。フォトマスク１０、及び半導体基板３７は、マスクステージ３８及び基板ステージ３９に設置される。フォトマスク１０の第１あるいは第２のマスクパタン１５、１７のいずれかに焦点が合うように、マスクステージ３８及び基板ステージ３９が光軸方向に沿って位置合わせされる。主制御系４０は、予め設定されたデータをもとに、光源３０の出射光量を制御し、また、マスクステージ３８及び基板ステージ３９それぞれを、マスクステージ駆動系４１及び基板ステージ駆動系４２により駆動し、光軸に直交する面内の位置決めをして露光（ショット）を行う。
【００３２】
露光は、半導体基板３７上を、図４に示すように、複数の矩形のショット領域４７ａ、４７ｂ、・・・、４７ｃ、・・・に区分して行う。主制御系４０から指示される位置決めデータに従い、基板ステージ駆動系４２が基板ステージ３９を駆動して各ショット領域４７ａ、４７ｂ、・・・、４７ｃ、・・・の位置だしを行い、マスクステージ駆動系４１がマスクステージ３８を駆動して各ショット領域４７ａ、４７ｂ、・・・、４７ｃ、・・・を順次、走査露光する（以下、ステップ・アンド・スキャン露光と称す）。
【００３３】
本発明の第１の実施の形態に係わる二重露光プロセスを、図５を用いて説明する。説明では、図１に示したフォトマスク１０を用いている。図１に示したように、第１のマスクパタン１５と第２のマスクパタン１７とは、パタン形状あるいはパタン密度が異なり、最適露光条件はそれぞれ異なる。
【００３４】
（イ）図５（ａ）に示すように、半導体基板３７表面に、例えばシリコン酸化膜（ＳｉＯ）よりなる加工層５１を形成し、加工層５１表面にフォトレジスト５２を塗布する。
【００３５】
（ロ）半導体基板３７を露光装置７０の基板ステージ３９上に固定・設置し、マスクステージ駆動系４１、基板ステージ駆動系４２を用い、初期位置あわせを実施する。ここでは、初期位置として、ショット領域４７ａとし、以下、４７ｂ、・・・、４７ｃ、・・・と順次、図４の上から下へステップ・アンド・スキャン露光を行う。まず、マスクステージ３８の光軸方向の位置を調整して、第１のマスクパタン１５に焦点を合わせて、第１のマスクパタン１５の最適露光条件でフォトレジスト５２をステップ・アンド・スキャン露光する。すべてのショット領域４７ａ、４７ｂ、・・・、４７ｃ、・・・への第１のマスクパタン１５の露光が終了したら、再度初期位置に戻る。引き続き、マスクステージ３８の光軸方向の位置を調整して、第２のマスクパタン１７に焦点を合わせて、第２のマスクパタン１７の最適露光条件でフォトレジスト５２をステップ・アンド・スキャン露光する。すべてのショット領域４７ａ、４７ｂ、・・・、４７ｃ、・・・への第２のマスクパタン１７の露光が終了した後、フォトレジスト５２の現像を行い、図５（ｂ）に示すように、加工層５１上に第１及び第２のフォトレジストパタン５３、５４を形成する。
【００３６】
（ハ）引き続きＲＩＥ工程等を用いて、加工層５１を選択エッチングして、図５（ｃ）に示すように、所望の第１及び第２の加工層パタン５５、５６を、半導体基板３７上に転写形成する。
【００３７】
本発明の第１の実施の形態においては、加工層５１としてシリコン酸化膜を用いたが、その他に、金属や合金、あるいはポリシリコン等の導電膜層や、シリコンなどの半導体層もＲＩＥ等の加工の対象としてよいことは勿論である。
【００３８】
（変形例）
次に、本発明の第１の実施の形態の変形例に係わる二重露光方法を、ローディング効果により一定以上のパタン密度を確保しなければ、所望の形状が得られないという制限があるＲＩＥ等の工程に適用する場合について説明する。製品パタンのみでこのパタン密度が確保できない場合、製品ショット以外の領域にダミーショット領域を設けパタン密度を確保する。本発明の第１の実施の形態の変形例では、製品パタンを半導体基板３７上に露光した後、基板周縁部分など不要領域に高パタン密度のダミーパタンを二重露光する工程に特徴があり、他は第１の実施の形態と同様であるので、重複した記載を省略する。
【００３９】
大規模集積回路（ＬＳＩ）の集積度の目覚しい向上に伴い、エレクトロニクスシステムの機能の多くを１チップに搭載した混載論理回路が開発されている。例えば、図６に示すように、チップ領域６０に、論理回路６１、スタティックランダムアクセスメモリ（ＳＲＡＭ）回路６２、アナログ回路６３、入出力回路６４、及びダイナミックランダムアクセスメモリ（ＤＲＡＭ）回路６５が混載されシステムＬＳＩが構成されている。論理回路６１、ＳＲＡＭ回路６２、アナログ回路６３、あるいは入出力回路６４等は、規模こそ違え、いずれもトランジスタ、ダイオード等の機能素子や、抵抗、キャパシタ等の受動素子で構成された複雑なパタンを多数含む構造であるのに対して、ＤＲＡＭ回路６５は１トランジスタ＋１キャパシタでセルを構成し、集積度も高く、加工工程が相違している。そのため、ＤＲＡＭ回路６５領域だけに製品パタンを転写する工程が生じてくることがある。さらに、システムＬＳＩでは、論理回路６１〜入出力回路６４等の構成が同じで、メモリ密度だけが異なる要求に対応しなければならない場合もある。チップ領域６０内でのＤＲＡＭ回路６５領域の面積が占める割合は、メモリ密度の異なる要求に対応して５〜３０％と広範囲にわたって変化する。したがって、製品パタンだけでは、ローディング効果を有するＲＩＥ等の工程に必要なパタン密度の確保が困難になる場合も多く、その上、製品パタンの密度も変動することになる。製品パタンに応じて、ＲＩＥ等の条件を変更する場合、条件設定のための試験工程が必要となり、作製コストが増加し、また、スループットも低下してしまう。
【００４０】
そこで、図７に示すように、製品パタンをショット領域４７に露光し、さらに、半導体基板３７周縁部分などの不要なダミーショット領域４８に高密度ダミーパタンを二重露光する。本発明の第１の実施の形態の変形例においては、チップ領域６０は１０ｍｍ角で、ショット領域４７は２０ｍｍ角としている。したがって、各ショット領域４７は、図７に示すように、点線で区分されている４チップ領域が含まれる。
【００４１】
本発明の第１の実施例の変形例に係わるフォトマスク１０ａは、例えば、ＤＲＡＭ回路６５の絶縁膜のＲＩＥ工程に用いられるもので、図８に示すように、光透過性基板１１の表面に、第１のマスクパタン１５ａ、１５ｂと、裏面に第２のマスクパタン１７ａが配置されている。第１のマスクパタン１５ａは、ＤＲＡＭ回路６５の製品パタンであり、第１のマスクパタン１５ｂは、論理回路６１、ＳＲＡＭ回路６２、アナログ回路６３、あるいは入出力回路６４のパタンで、パタン密度は小さい。フォトマスク１０ａには、ショット領域４７に対応して４チップ分の製品パタンが配置されている。一方、第２のマスクパタン１７ａは、ダミーショットパタンであり、フォトマスク１０ａ裏面全体に一様に配置され、大きなパタン密度を有している。
【００４２】
半導体基板３７表面に、図５（ａ）に示すように、例えばシリコン酸化膜（ＳｉＯ）よりなる加工層５１を形成し、加工層５１表面にフォトレジスト５２を塗布する。この半導体基板３７を露光装置７０の基板ステージ３９上に固定・設置し、まず、図７のショット領域４７を順次、第１のマスクパタン１５ａ、１５ｂに焦点を合わせて、ステップ・アンド・スキャン露光する。その後、第２のマスクパタン１７ａに焦点を合わせ、ダミーショット領域４８を所定のショット数だけステップ・アンド・スキャン露光する。露光装置の主制御系には、予め、第１及び第２のマスクパタン１５ａ、１５ｂ、及び１７ａのパタン密度や、半導体基板３７のショット領域４７とダミーショット領域４８、各々の位置や面積等の情報や、ＲＩＥ条件が保管されている。これらの情報によりダミーショット領域４８のステップ・アンド・スキャン露光数が決められる。露光が終了した後、フォトレジスト５２の現像を行い、引き続きＲＩＥにより、加工層５１を選択エッチングして、図９に示すように、所望の第１及び第２の加工層パタン５５ａ、５５ｂ、及び５７ａが転写形成される。
【００４３】
本発明の第１の実施の形態の変形例においては、加工層５１としてシリコン酸化膜を用いたが、その他に、金属や合金、あるいはポリシリコン等の導電膜層や、シリコンなどの半導体層もＲＩＥ等の加工の対象としてよいことは勿論である。
【００４４】
本発明の第１の実施の形態の変形例によれば、混載論理回路のように、製品パタン密度が小さく、かつ変動する場合でも、同じフォトマスク１０ａを用いて高密度のダミーショットパタンを半導体基板３７周縁の不要部に形成してパタン密度を確保しているため一定のＲＩＥ条件が適用できる。また、フォトマスク１０ａの製品パタンとダミーショットパタンは、どちらもフォトマスク１０ａ全面に渡り形成されているため、フォトマスク１０ａ面積領域を限界まで使用し、限界チップ取りが可能となる。このようにして、作製工程のコストの低減、フォトマスク面積の有効利用、及びスループットの向上が可能となる。
【００４５】
（第２の実施の形態）
本発明の第２の実施の形態に係るフォトマスク１０ｂは、図１０に示すように、第１の表面１８及び第１の表面１８に対向する第２の表面１９を有する光透過性基板１１と、第１の表面１８上に積層されて、第１の表面１８に対向する第３の表面７８を有する光透過性膜２１と、第１の表面１８に配置された第１の遮光性パタン層よりなる第１のマスクパタン２５と、第３の表面７８に配置された第２の遮光性パタン層よりなる第２のマスクパタン２７を含む。第１及び第２のマスクパタン２５、２７のパタン形状及び密度は異なっている。本発明の第２の実施の形態にかかわるフォトマスク１０ｂは、第２のマスクパタン２７を、光透過性基板１１表面に積層した光透過性膜２１上に配置することに特徴があり、他は第１の実施の形態と同様であるので、重複した記載を省略する。
【００４６】
本発明の第２の実施の形態においては、第２のマスクパタン２７は、第１のマスクパタン２５と光透過性膜２１を挟んで配置されている。例えば、第２のマスクパタン２７に焦点を合わされた露光光により、第１のマスクパタン２５が半導体基板上に結像しないように、光透過性膜２１を十分厚くする必要がある。焦点深度は、前述したように露光光波長の程度〜波長の１０倍程度である。光源を波長λ：２４８ｎｍのクリプトンフロライドエキシマレーザとすると、光透過性膜２１は、少なくとも２４８ｎｍ以上、好ましくは２μｍ以上の厚さとすればよい。このように、本発明の第２の実施の形態において、光透過性膜２１の厚さを焦点深度より十分厚くすることにより、パタン形状あるいはパタン密度が異なるパタンを二重露光法で半導体基板に転写する場合、解像度の低下を招くことなくスループットの向上が図れる。また、フォトマスク１０ｂの作製管理が少なくなり、作製管理コストの削減ができる。
【００４７】
本発明の第２の実施の形態に係わるフォトマスク１０ｂの作製方法を、図１１（ａ）〜（ｆ）を用いて説明する。
【００４８】
（イ）図１１（ａ）に示すように、石英ガラス等の光透過性基板１１の第１の表面１８に、例えば、スパッタ法により珪化モリブデン膜（ＭｏＳｉ）よりなる第１の遮光性膜２２を、例えば１０〜１０００ｎｍ厚さで形成する。
【００４９】
（ロ）第１の遮光性膜２２の表面に電子線レジストを塗布し、電子線描画装置を用い、図１１（ｂ）に示すように、第１のレジストパタン２４を形成する。
【００５０】
（ハ）第１のレジストパタン２４をマスクとして、第１の遮光性膜２２を、例えば、塩素（Ｃｌ）ガスを用いた反応性イオンエッチングにより選択エッチングし、図１１（ｃ）に示すように、第１のマスクパタン２５を形成する。
【００５１】
（ニ）次に、第１のマスクパタン２５が形成された光透過性基板１１表面上に、例えばシリコン酸化膜よりなる光透過性膜２１を化学気相成長法（ＣＶＤ）により、１０μｍ堆積する。表面研磨にて光透過性膜２１表面の平坦化を実施した後、図１１（ｄ）に示すように、光透過性膜２１上の第３の表面７８に、スパッタ法により珪化モリブデン膜（ＭｏＳｉ）よりなる第２の遮光性膜２３を、例えば１０〜１０００ｎｍ厚さで形成する。
【００５２】
（ホ）第２の遮光性膜２３の第３の表面７８に、電子線レジストを塗布し、電子線描画装置を用い、図１１（ｅ）に示すように、第２のレジストパタン２６を形成する。
【００５３】
（ヘ）第２のレジストパタン２６をマスクとして、第２の遮光性膜２３を、例えば、塩素ガスを用いた反応性イオンエッチングにより選択エッチングし、図２（ｆ）に示すように、第２のマスクパタン２７を形成し、フォトマスク１０ｂを作製する。
【００５４】
本発明の第２の実施の形態においては、光透過性膜２１の厚さは、１０μｍとしたが、少なくとも露光光の波長２４８ｎｍ以上あればよく、１〜１００μｍあればより好ましい。
【００５５】
（その他の実施の形態）
上記のように、本発明を第１〜第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
【００５６】
本発明の第１及び第２の実施の形態においては、二重露光工程を用いて説明したが、多重露光でもよいのは勿論である。例えば、図１２に示すように、本発明の第２の実施の形態に係わるフォトマスク１０ｂ（図１０参照）の光透過性基板１１裏面に、さらに第３のマスクパタン２８を設けて三重露光用のフォトマスク１０ｃとすることができる。あるいは、図１３に示すように、第２のマスクパタン２７が形成された第１の光透過性膜２１ａ上に、第２の光透過性膜２９を形成し、第２の光透過性膜２９上に第３のマスクパタン２８ａを設けて三重露光用のフォトマスク１０ｄとしてもよい。例えば、これらの場合、三層のマスクパタンをそれぞれ、混載論理回路におけるパタン密度の高い製品パタン、パタン密度の低い製品パタン及びダミーショットパタンに適用することができる。さらに、図１２あるいは図１３に示すフォトマスク１０ｃ、１０ｄの表面あるいは裏面に光透過性膜を単層又は多層に形成し、それぞれの光透過性膜上にマスクパタンを形成すれば、多重露光用のフォトマスクとなることは勿論である。
【００５７】
また、本発明の第２の実施の形態においては光透過性膜２１をＣＶＤで成膜して用いているが、その他に第１のマスクパタン２５を形成した光透過性基板１１表面に、第２のマスクパタン２７を形成した他の光透過性基板を積層し、２枚の光透過性基板を張り合わせて二重露光用のフォトマスクとしても良い。この場合、２枚の光透過性基板の第１及び第２のマスクパタンの位置合わせを行い、酸素（Ｏ２）雰囲気中、９００〜１１００℃で３０分〜３時間程度熱処理して光透過性基板同士を張り合わせればよい。同様にして表面にマスクパタンを形成した多数の光透過性基板を張り合わせることにより多重露光用のフォトマスクが作製できる。
【００５８】
また、光透過性基板１１として石英ガラス、光透過性膜２１としてシリコン酸化膜（ＳｉＯ）を用いて説明したが、例えば、サファイアやアルミナ（ＡｌＯ）、あるいは光学ガラス等の露光光に対して十分な光透過性を有する光透過性材料であればよいことは、勿論である。また、第１及び第２の遮光性膜１２、１３として珪化モリブデン膜を用いているが、露光光に対して十分な遮光性を有すれば他の材料、例えばクロム等の金属、合金、金属酸化物あるいは有機物等であってもよいことは勿論である。
【００５９】
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。
【００６０】
【発明の効果】
以上詳述したように本発明によれば、作製及び管理コストを削減させ、かつ、面積を有効利用することができる多重露光用のフォトマスクを提供でき、このフォトマスクを用いることで多重露光工程のスループットを向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るフォトマスクの概略断面図である。
【図２】本発明の第１の実施の形態に係るフォトマスクの作製工程の一例を示す断面工程図である。
【図３】本発明の第１〜第２の実施の形態の説明に用いる露光装置の構成図である。
【図４】図３の露光装置による半導体基板の露光ショット位置を示す図である。
【図５】本発明の第１の実施の形態に係る二重露光による加工層パタン形成を示す図である。
【図６】本発明の第１の実施の形態の変形例の説明に用いる混載論理回路のレイアウトの一例を示す図である。
【図７】本発明の第１の実施の形態の変形例に係る混載論理回路作製工程における半導体基板の露光ショット位置を示す図である。
【図８】本発明の第１の実施の形態の変形例に係るフォトマスクの概略断面図である。
【図９】本発明の第１の実施の形態の変形例に係る二重露光による加工層パタンの一例を示す断面図である。
【図１０】本発明の第２の実施の形態に係るフォトマスクの概略断面図である。
【図１１】本発明の第２の実施の形態に係るフォトマスクの作製工程の一例を示す断面工程図である。
【図１２】本発明のその他の実施の形態に係るフォトマスクの一例の概略断面図である。
【図１３】本発明のその他の実施の形態に係るフォトマスクの他の例の概略断面図である。
【符号の説明】
１０、１０ａ、１０ｂ、１０ｃ フォトマスク
１１ 光透過性基板
１２ 第１の遮光性膜
１３ 第２の遮光性膜
１４、２４ 第１のレジストパタン
１５、１５ａ、１５ｂ、２５ 第１のマスクパタン
１６、２６ 第２のレジストパタン
１７、１７ａ、２７ 第２のマスクパタン
１８ 第１の表面
１９ 第２の表面
２１ 光透過性膜
２１ａ 第１の光透過性膜
２２ 第１の遮光性膜
２３ 第２の遮光性膜
２８、２８ａ 第３のマスクパタン
２９ 第２の光透過性膜
３０ 光源
３１ フライアイレンズ
３２ 開口絞り
３３ ミラー
３４ コンデンサレンズ系
３５ ブラインド
３６ 投影レンズ系
３７ 半導体基板
３８ マスクステージ
３９ 基板ステージ
４０ 主制御系
４１ マスクステージ駆動系
４２ 基板ステージ駆動系
４７、４７ａ、４７ｂ、４７ｃ ショット領域
４８ ダミーショット領域
５１ 加工層
５２ フォトレジスト
５３ 第１のフォトレジストパタン
５４ 第２のフォトレジストパタン
５５、５５ａ、５５ｂ 第１の加工層パタン
５６、５７ａ 第２の加工層パタン
６０ チップ領域
６１ 論理回路
６２ ＳＲＡＭ回路
６３ アナログ回路
６４ 入出力回路
６５ ＤＲＡＭ回路
７０ 露光装置
７８ 第３の表面
Claims (15)
- 第１の表面及び前記第１の表面に対向する第２の表面を有する光透過性部材と、
前記第１の表面に配置された第１の遮光性パタンと、
前記第２の表面に配置された第２の遮光性パタン
とを備えることを特徴とするフォトマスク。 - 前記第１の表面上に積層されて、前記第１の表面に対向する第３の表面を有する光透過性膜と、
前記第３の表面に配置された第３の遮光性パタン
とを更に備えることを特徴とする請求項１に記載のフォトマスク。 - 第１の表面及び前記第１の表面に対向する第２の表面を有する光透過性部材と、
前記第１の表面上に積層されて、前記第１の表面に対向する第３の表面を有する光透過性膜と、
前記第１の表面に配置された第１の遮光性パタンと、
前記第３の表面に配置された第２の遮光性パタン
とを備えることを特徴とするフォトマスク。 - 表面に遮光性パタンが配置された別の光透過性膜を、さらに前記光透過性膜の上に単層又は多層積層したことを特徴とする請求項２又は３に記載のフォトマスク。
- 前記光透過性部材が、石英ガラスであることを特徴とする請求項１〜４のいずれか１項に記載のフォトマスク。
- 前記光透過性膜が石英ガラスであることを特徴とする請求項２〜４のいずれか１項に記載のフォトマスク。
- 前記光透過性部材及び前記光透過性膜の厚さが、少なくとも露光光波長より大きいことを特徴とする請求項１〜６のいずれか１項に記載のフォトマスク。
- 光透過性部材の対向する第１及び第２の表面にそれぞれ形成された第１及び第２の露光パタンを含むフォトマスクと被露光基板を準備する工程と、
前記第１の露光パタンを、前記被露光基板の露光領域に焦点を合わせ投影露光する工程と、
前記第２の露光パタンを、前記被露光基板の露光領域に焦点を合わせ投影露光する工程
とを含むことを特徴とする露光方法。 - 前記第１の露光パタンを投影露光する工程は、複数に区分された前記被露光基板の露光領域に前記第１の露光パタンを順次露光する工程であり、前記第２の露光パタンを投影露光する工程は、前記第１の露光パタンを順次露光した後、前記複数に区分された前記被露光基板の露光領域に前記第２の露光パタンを順次露光する工程であることを特徴とする請求項８に記載の露光方法。
- 前記第１の露光パタンを投影露光する工程は、複数に区分された前記被露光基板の一つの露光領域に、前記第１の露光パタンを露光する工程であり、前記第２の露光パタンを投影露光する工程は、前記第２の露光パタンを、前記第１の露光パタンに引き続いて前記一つの露光領域に露光する工程であり、前記第１の露光パタンを投影露光する工程と前記第２の露光パタンを投影露光する工程とを前記被露光基板の露光領域をスキャンさせながら繰り返し行うことを特徴とする請求項８に記載の露光方法。
- 複数に区分された前記被露光基板の露光領域が、第１及び第２の露光領域よりなり、前記第１の露光領域に、前記第１の露光パタンを露光し、前記第２の露光領域に、前記第２の露光パタンを露光することを特徴とする請求項８に記載の露光方法。
- 半導体基板上に、フォトレジストを塗布する工程と、
光透過性部材の対向する面に形成された第１及び第２の露光パタンを含むフォトマスクを前記半導体基板上方に設置する工程と、
前記第１の露光パタンを、前記半導体基板の露光領域の前記フォトレジストに焦点を合わせ投影露光する工程と、
前記第２の露光パタンを、前記半導体基板の露光領域の前記フォトレジストに焦点を合わせ投影露光する工程
とを含むことを特徴とする半導体装置の製造方法。 - 前記フォトレジストを現像する工程と、
前記現像されたフォトレジストをマスクに前記半導体基板を加工する工程
とを更に含むことを特徴とする請求項１２に記載の半導体装置の製造方法。 - 前記半導体基板の加工を、反応性イオンエッチングで行うことを特徴とする請求項１３に記載の半導体装置の製造方法。
- 複数に区分された前記半導体基板の露光領域が、第１及び第２の露光領域よりなり、前記第１の露光領域に、前記第１の露光パタンを露光し、前記第２の露光領域に、前記第２の露光パタンを露光することを特徴とする請求項１２〜１４のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002186665A JP2004029461A (ja) | 2002-06-26 | 2002-06-26 | フォトマスク、露光方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002186665A JP2004029461A (ja) | 2002-06-26 | 2002-06-26 | フォトマスク、露光方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004029461A true JP2004029461A (ja) | 2004-01-29 |
Family
ID=31181955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002186665A Pending JP2004029461A (ja) | 2002-06-26 | 2002-06-26 | フォトマスク、露光方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004029461A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010676A (ja) * | 2008-06-16 | 2010-01-14 | Applied Materials Inc | 炭素質ハードマスクによる二重露光パターニング |
| JP2010091832A (ja) * | 2008-10-09 | 2010-04-22 | Dainippon Printing Co Ltd | フォトマスク基板の作製方法及びその方法により作製されたフォトマスク基板 |
| JP2010190935A (ja) * | 2009-02-16 | 2010-09-02 | Dainippon Printing Co Ltd | フォトマスク基板の作製方法 |
| JP2014095845A (ja) * | 2012-11-12 | 2014-05-22 | Fujifilm Corp | パターンフィルムの製造装置及び製造方法 |
| CN114895522A (zh) * | 2022-07-13 | 2022-08-12 | 上海传芯半导体有限公司 | 用于duv光刻的光掩模版结构及其制备方法 |
-
2002
- 2002-06-26 JP JP2002186665A patent/JP2004029461A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010676A (ja) * | 2008-06-16 | 2010-01-14 | Applied Materials Inc | 炭素質ハードマスクによる二重露光パターニング |
| JP2010091832A (ja) * | 2008-10-09 | 2010-04-22 | Dainippon Printing Co Ltd | フォトマスク基板の作製方法及びその方法により作製されたフォトマスク基板 |
| JP2010190935A (ja) * | 2009-02-16 | 2010-09-02 | Dainippon Printing Co Ltd | フォトマスク基板の作製方法 |
| JP2014095845A (ja) * | 2012-11-12 | 2014-05-22 | Fujifilm Corp | パターンフィルムの製造装置及び製造方法 |
| CN114895522A (zh) * | 2022-07-13 | 2022-08-12 | 上海传芯半导体有限公司 | 用于duv光刻的光掩模版结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8003281B2 (en) | Hybrid multi-layer mask | |
| US6421111B1 (en) | Multiple image reticle for forming layers | |
| JP2009290002A (ja) | 半導体集積回路装置の製造方法 | |
| JP2007067376A (ja) | 半導体製造におけるフォトリソグラフィのシステム及びその方法 | |
| JP5218190B2 (ja) | パターン形成方法、極端紫外露光用マスク、極端紫外露光用マスクの製造方法および極端紫外露光用マスクの修正方法 | |
| US6989229B2 (en) | Non-resolving mask tiling method for flare reduction | |
| US20020146648A1 (en) | Attenuating extreme ultraviolet (EUV) phase-shifting mask fabrication method | |
| US6455203B1 (en) | Mask structure and method of manufacturing the same | |
| US20150332922A1 (en) | Semiconductor Integrated Circuit Fabrication With Pattern-Reversing Process | |
| JP3912949B2 (ja) | フォトマスクの形成方法及び半導体装置の製造方法 | |
| US10274818B2 (en) | Lithography patterning with sub-resolution assistant patterns and off-axis illumination | |
| JP2006191088A (ja) | リソグラフィ・デバイス製造方法 | |
| US20050031967A1 (en) | Photomask, method for fabricating a pattern and method for manufacturing a semiconductor device | |
| US20070148558A1 (en) | Double metal collimated photo masks, diffraction gratings, optics system, and method related thereto | |
| JP3177948B2 (ja) | 露光用フォトマスク | |
| JP2004029461A (ja) | フォトマスク、露光方法及び半導体装置の製造方法 | |
| US7795601B2 (en) | Method and apparatus to improve lithography throughput | |
| US7229724B2 (en) | Reticles and methods of forming and using the same | |
| US7026106B2 (en) | Exposure method for the contact hole | |
| JP2003302739A (ja) | フォトマスク | |
| US6284413B1 (en) | Method of manufacturing semicustom reticles using reticle primitives and reticle exchanger | |
| US20070183046A1 (en) | Method of Forming a Diffractive Optical Element | |
| JP2000021978A (ja) | フォトマスクおよびパターン形成方法 | |
| JP3135508B2 (ja) | パターン形成方法およびデバイス生産方法 | |
| US7462426B2 (en) | Method for producing a phase mask |