JP2009290002A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP2009290002A
JP2009290002A JP2008141328A JP2008141328A JP2009290002A JP 2009290002 A JP2009290002 A JP 2009290002A JP 2008141328 A JP2008141328 A JP 2008141328A JP 2008141328 A JP2008141328 A JP 2008141328A JP 2009290002 A JP2009290002 A JP 2009290002A
Authority
JP
Japan
Prior art keywords
pattern
defect
integrated circuit
layer
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008141328A
Other languages
English (en)
Other versions
JP5155017B2 (ja
Inventor
Toshihiko Tanaka
稔彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008141328A priority Critical patent/JP5155017B2/ja
Priority to TW098109583A priority patent/TWI536426B/zh
Priority to CN2009101390085A priority patent/CN101592871B/zh
Priority to US12/466,014 priority patent/US8206889B2/en
Publication of JP2009290002A publication Critical patent/JP2009290002A/ja
Application granted granted Critical
Publication of JP5155017B2 publication Critical patent/JP5155017B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】波長が１３．５ｎｍ付近の極端紫外(Extreme Ultra Violet：ＥＵＶ)光を露光光源とする反射型マスクの欠陥修正技術を利用した半導体集積回路装置の製造技術を提供する。
【解決手段】位相欠陥２１１が生じている開口パターン２０４の近傍の吸収層２０３に、開口パターン２０４よりも微細な開口径を有する補助パターン３０１を形成する。この補助パターン３０１は、ウエハ上のフォトレジスト膜に開口パターン２０４を転写する際の露光光量を調整するためのパターンである。
【選択図】図９

Description

本発明は、反射型マスクを用いたリソグラフィ工程を有する半導体集積回路装置の製造技術に関し、特に、波長が１３．５ｎｍ付近の極端紫外(Extreme Ultra Violet：ＥＵＶ)光を露光光とする反射型マスクの欠陥修正技術を利用した半導体集積回路装置の製造に適用して有効な技術に関するものである。
半導体集積回路装置などの半導体デバイスは、回路パターンが描かれた原版であるマスクに露光光を照射し、縮小光学系を介して回路パターンを半導体ウエハ（以下、単にウエハと称する）上に転写する光リソグラフィ工程を繰り返すことによって、大量生産されている。
近年、半導体デバイスの微細化が進み、光リソグラフィの露光波長をより短くして解像度を上げる方法が検討されている。すなわち、これまでは、波長１９３ｎｍのフッ化アルゴン（ＡｒＦ）エキシマレーザ光を露光光とするＡｒＦリソグラフィが開発されてきたが、それよりも遙かに波長の短い波長１３．５ｎｍのＥＵＶ光を用いたＥＵＶリソグラフィの開発が進められている。なお、ＥＵＶ光は、軟Ｘ線(soft X-ray)とも呼ばれている。
ＥＵＶリソグラフィでは、物質の光吸収の関係で透過型マスクを使用することができない。そのため、例えばＭｏ（モリブデン）層とＳｉ（シリコン）層とを積層した多層膜による反射（ブラッグ反射）を利用した多層膜反射基板がＥＵＶリソグラフィのマスクブランクとして使用される。この多層膜反射は、一種の干渉を利用した反射である。
ＥＵＶリソグラフィ用の反射型マスクは、石英ガラスや低熱膨張ガラスからなる基板上に上記多層膜を被着してなる多層膜ブランクと、この多層膜ブランク上に形成された吸収層からなる回路パターンとで構成されている。この反射型マスクは、ブラッグ反射を利用したマスクであることと、露光光の波長が１３．５ｎｍと極めて短いことにより、多層膜の膜厚に波長の数分の１程度のごく僅かなばらつきが生じた場合でも、反射率の局所的な差が生じ、転写の際に位相欠陥と呼ばれる欠陥を生じさせる。従って、ＥＵＶリソグラフィ用の反射型マスクは、従来の透過型マスクと比較した場合、欠陥の転写に関して質的に大きな差異がある。
なお、ＥＵＶ光の波長領域は９ｎｍから１５ｎｍとされているが、リソグラフィ用途に適用する場合は、反射型マスクや反射レンズ光学系の反射率を確保する必要があることから、上記した１３．５ｎｍの波長が主に用いられる。但し、この波長に限定されるものではなく、例えば９．５ｎｍなどの波長も検討されており、上記の範囲（９ｎｍ〜１５ｎｍ）の波長であればリソグラフィ用途に適用可能である。
また、ＥＵＶリソグラフィでは、マスクの表面に数ｎｍという僅かな膜厚のコンタミネーション(contamination)が付着した場合でも、その部分の露光光反射率が低下し、解像不良、転写精度不足、露光面内寸法ばらつきなどを引き起こす、いわゆるコンタミ欠陥も問題となる。
ＥＵＶリソグラフィ用反射型マスクの欠陥例を図１に示す。図中の符号２０１は反射型マスクの基板、２０２は多層膜からなる反射層、２０３は吸収層、２０４は吸収層の開口パターン、２０５は黒欠陥残り、２１０はパーティクル、２１１は位相欠陥、２２０はコンタミネーションである。ここで、図１（ａ）は通常の黒欠陥の例、図１（ｂ）は位相欠陥の例、図１（ｃ）はコンタミ欠陥の例をそれぞれ示している。
上記位相欠陥やコンタミ欠陥は、マスク反射面の反射率が下がる、すなわち露光量が低下する欠陥であり、分類としては黒欠陥に属する。すなわち、図２（ａ）に示すように、吸収層２０３に形成された開口パターン２０４内に位相欠陥２１１がある場合、図２（ｂ）に示すように、半導体ウエハ２３０上のフォトレジスト膜２３１への転写像を見ると、欠陥部の転写パターン２３３は、欠陥のない正常な転写パターン２３２に比べて開口の大きさが小さくなったり、潰れたりする。また、図３（図２（ｂ）のＡ−Ａ線断面図）に示すように、欠陥部の転写パターン２３３は、フォトレジスト膜２３１が底まで抜け切れないものとなる。
従来、開口パターンの内側に黒欠陥残りが生じた場合の欠陥修正方法として、ＦＩＢ（集束イオンビーム）やＥＢ（電子ビーム）などを照射する方法や、針などを用いた機械的な方法で削り取る方法が用いられている。また、開口パターンの内側に位相欠陥やコンタミ欠陥が生じた場合の欠陥修正方法として、図４に示すように、ＦＩＢやＥＢの照射、または針を用いた機械的な方法で開口パターン２０４の周囲の吸収層２０３を除去し、開口パターン２０４の面積を拡大することによって、露光量の低下を補償する方法が用いられている。
なお、ＥＵＶリソグラフィ用反射型マスクの欠陥修正技術については、特表２００２−５３２７３８号公報（特許文献１）に記載がある。
特表２００２−５３２７３８号公報
従来行われている反射型マスクの欠陥修正方法には、欠陥の種類や大きさが特定できない場合、開口パターンの面積の拡大量も特定できないという問題がある。例えば開口パターンの内側に位相欠陥がある場合、位相欠陥の原因が図５（ａ）に示すような大きさのパーティクル２１０ａであるか、図５（ｂ）に示すような大きさのパーティクル２１０ｂであるかをフォトレジスト膜への転写結果から特定することはできず、また、パーティクル２１０ａ、２１０ｂの位置を特定することもできない。
そのため、実際の欠陥修正工程では、開口パターンの面積を少しづつ拡大しながら、その都度フォトレジスト膜にパターンを転写して評価を行い、所望の寸法精度が得られるまでこの作業を繰り返す必要があった。特に、ＥＵＶリソグラフィは真空内露光であり、かつペリクルも困難なことから、マスクを投影露光システムから出し入れすることを好まない。そのため、マスクをマスク修正部署と転写露光部署との間で何回も行き来させる作業には大きな負荷が掛かり、欠陥修正作業を実施する上で大きな妨げとなっている。
本発明の目的は、ＥＵＶリソグラフィ用反射型マスクの位相欠陥やコンタミ欠陥に好適な欠陥修正技術を提供することにある。
本発明の他の目的は、上記欠陥修正技術を利用した半導体集積回路装置の製造技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の半導体集積回路装置の製造方法は、
（ａ）主面にフォトレジスト膜が形成された半導体ウエハを準備する工程と、
（ｂ）反射型光学系を有する投影露光システムのウエハステージに前記半導体ウエハを配置する工程と、
（ｃ）前記投影露光システムの所定の位置に、所定の波長の光を反射する反射層と、前記反射層上に形成され、前記所定の波長の光を吸収する吸収層とにより形成される第１パターン、および前記所定の波長の光を反射する反射層と、前記反射層上に形成され、前記所定の波長の光を吸収する吸収層とにより形成される第２パターンを有する反射型マスクを供給する工程と、
（ｄ）前記反射型マスクの前記第１および第２パターンに基づいて、前記半導体ウエハのフォトレジスト膜を前記所定の波長の光で露光する工程と、
を有する半導体集積回路装置の製造方法であって、
前記反射型マスクの前記第１パターンを形成する前記吸収層は、前記反射層を露出し、かつ、前記第１パターンに対応する第１開口パターンと、前記第１開口パターンの周囲に形成され、かつ、前記第１開口パターンと異なる補助パターンとを有し、
前記反射型マスクの前記第２パターンを形成する前記吸収層は、前記反射層を露出し、かつ、前記第２パターンに対応する第２開口パターンを有し、前記第２開口パターンの周囲に前記第２開口パターンと異なる補助パターンを有していないものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
ＥＵＶリソグラフィ用反射型マスクの位相欠陥やコンタミ欠陥に好適な欠陥修正技術を提供することができる。
また、これにより、半導体集積回路装置の微細化を推進することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。また、以下の実施の形態を説明する図面においては、構成を分かり易くするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
まず、図６に示すＥＵＶ露光装置の概略図を参照しながら、ＥＵＶ露光の特徴について説明する。
ＥＵＶリソグラフィでは、オフテレセントリック(off-telecentric)光学系と呼ばれる光学系によって露光を行う。オフテレセントリック光学系とは、ウエハへの露光がウエハの主面に対して垂直な光線ではなく、やや傾いた光線によってなされる光学系である。
図に示すように、ＥＵＶ露光装置の要部は、ＥＵＶ光１１０１、反射型光学系１１０２、反射型マスク１１０３、光学系ボックス１１０４、反射投影光学系１１０５、ウエハステージ１１０６からなっている。ＥＵＶ光源（図示せず）から入射した波長１３．５ｎｍのＥＵＶ光１１０１は、反射型光学系１１０２で向きを変えられて反射型マスク１１０３に照射される。反射型マスク１１０３に照射されたＥＵＶ光１１０１は、複数の多層膜ミラーからなる反射投影光学系１１０５を介してウエハステージ１１０６に照射される。そして、このＥＵＶ露光により、反射型マスク１１０３に形成されたパターンは、ウエハステージ１１０６に配置されたウエハ１１０７上で結像される。
反射型光学系１１０２、反射型マスク１１０３、反射投影光学系１１０５を含む上記露光システムは、光学系ボックス１１０４に囲まれており、その内部は周囲に比べて特に高い真空度となるように真空排気されている。これは、反射型光学系１１０２をコンタミから保護するためである。また、光学系ボックス１１０４のウエハステージ１１０６側には開口１１０８が設けられている。反射型光学系１１０２の構成は、反射レンズによる光線の遮りを防止するために、中心軸はずしの光学系構成となっている。これは、全てが反射光学系の構成となっている中で広い露光フィールドを得るための工夫である。このため、ＥＵＶ光１１０１は、反射型マスク１１０３に対し、ある一軸において、５°〜６°程度傾いて入射し、ウエハステージ１１０６上に配置されたウエハ１１０７の主面に対してやや傾いた光線１１１２で結像する。
次に、図７を参照しながら、本実施の形態による反射型マスクの欠陥修正方法を工程順に説明する。
まず最初に、主面にフォトレジスト膜が形成されたウエハを準備し、前記図６に示すＥＵＶ露光装置を使って反射型マスクのパターンをフォトレジスト膜に転写する。次に、ウエハ外観検査等により、フォトレジスト膜に転写されたパターンの不良箇所を抽出する（ステップ１）。なお、転写不良箇所の抽出は、外観検査方法に限らず、例えばＡＩＭＳ(Aerial Image Measurement System：空間像測定システム)等を使って行ってもよい。ここで対象とする転写不良は、反射型マスクの欠陥に起因する不良であるが、反射型マスクの欠陥に起因する不良か、ウエハプロセスなどのウエハ転写に起因する不良かは、複数ショットの比較検討を行って区分けする。
次に、上記転写不良の内容が非開口不良または（開口）寸法微小不良であるか否かを判定する（ステップ２）。そして、不良の内容が非開口不良、（開口）寸法微小不良のいずれでもでない場合、すなわち白欠陥である場合には、通常の白欠陥処理を施す（ステップ４）。前述したように、位相欠陥やコンタミ欠陥は黒欠陥の一種であるが、白欠陥は吸収層の欠けによって起こる不良である。そこで、白欠陥である場合には、吸収層の欠けた部分にカーボンや金属などを通常の方法で被着して欠陥修正を行う。
一方、転写不良の内容が非開口不良あるいは（開口）寸法微小不良である場合には、不良箇所における転写パターンのアンダー露光量を算出する（ステップ３）。アンダー露光量の算出方法としては、適正露光量で転写を行った時の開口寸法の大きさと、欠陥がない場合の本来の開口寸法の大きさとの差から検量線やテーブルなどを用いて求める方法、ウエハ転写時のドーズを増やしていって所望の寸法が得られる露光量から算出する方法、あるいはＡＩＭＳの信号強度から算出する方法などがある。
次に、不足した露光量を補償するように、不良箇所がある開口パターンの周囲に形成する微細補助パターン（補償パターン）の位置と大きさとを計算によって決める。あるいは、予め作成しておいたテーブルを参照して決めてもよい（ステップ５）。
図８（ａ）は、反射型マスクの吸収層２０３に形成された開口パターン２０４の内側に位相欠陥２１１が生じている場合の基板２０１を示す平面図、図８（ｂ）は、図８（ａ）のＡ−Ａ線断面図である。ここで、図中の符号２０２は反射層、２１０は位相欠陥２１１の源となるパーティクルである。この開口パターン２０４は、例えば集積回路の配線同士を接続するコンタクトホールやスルーホールなどのホールパターンを形成するためのパターンである。反射層２０２は、例えばＭｏ層とＳｉ層とを積層した多層膜からなり、吸収層２０３は、窒化タンタル（ＴａＮ）膜またはクロム（Ｃｒ）膜を主要な構成要素とする。また、基板２０１は石英ガラスや低熱膨張ガラスからなる。なお、ここでは、位相欠陥２１１の源となるパーティクル２１０が基板２０１の表面に付着している場合を示したが、反射層２０２の中間にパーティクル２１０が存在する場合もある。また、基板２０１上にピット欠陥が入っている場合もある。
開口パターン２０４の内側に上記のような位相欠陥２１１が生じている場合、本実施の形態では、図９（ａ）および図９（ｂ）（図９（ａ）のＢ−Ｂ線断面図）に示すように、位相欠陥２１１が生じている開口パターン２０４の近傍の吸収層２０３に、開口パターン２０４よりも微細な開口径を有する補助パターン３０１を形成する（ステップ６）。この補助パターン３０１は、ウエハ上のフォトレジスト膜に開口パターン２０４を転写する際の露光光量を調整するためのパターンである。
上記補助パターン３０１を配置する位置は、投影レンズのＮＡ(Numerical Aperture)、コヒーレンシ(coherency)のような露光条件やフォトレジスト膜の特性等によって変わるが、例えばウエハ上換算で５ｎｍ〜１０ｎｍ離れて配置される。従って、４ｘ露光系の場合は、マスク上で開口パターン２０４から２０ｎｍ〜４０ｎｍ程度離れた位置に配置される。例えば図９（ａ）に示すように、開口パターン２０４の周囲に４個の補助パターン３０１を配置し、開口パターン２０４の寸法および開口パターン２０４から補助パターン３０１までの距離をマスク上でそれぞれ１２０ｎｍ、２０ｎｍとした場合、開口パターン２０４の両側に配置された２個の補助パターン３０１、３０１間の距離は１６０ｎｍとなるが、この程度の大きさの位相欠陥２１１は、位相欠陥検査装置によってブランクス段階で比較的容易に検出可能である。従って、この程度の位相欠陥検査をブランクス段階で行っておけば、位相欠陥２１１が補助パターン３０１の主要部分まで延在したために、想定どおりの露光補償が行えないといった不具合は生じない。
なお、ＥＵＶリソグラフィの場合、転写パターンの近接効果の主因は、光リソグラフィのような光干渉ではなく、レジストの酸拡散などのいわゆるブラーである。光干渉の場合は、周囲のパターンの影響を複雑に受けるので、補助パターンの開口寸法の大きさは、周囲の開口パターンの大きさや位置関係によって複雑な挙動となるが、ＥＵＶリソグラフィの場合は、ブラー律速のため、補助パターン３０１の開口寸法の大きさは、単調な挙動となる。このため、ＥＵＶリソグラフィに本発明の欠陥修正技術を適用した時は、補助パターン用テーブルが比較的シンプルになるという特長がある。
吸収層２０３に補助パターン３０１を形成するには、ＦＩＢ（集束イオンビーム）やＥＢ（電子ビーム）などで吸収層２０３を削る、ＥＢリソグラフィとエッチングとを組み合わせて吸収層２０３を除去する、針などを用いた機械的方法により吸収層２０３を削るなどの方法を用いる。
以上の工程により、本実施の形態による反射型マスクの欠陥修正が完了する（ステップ７）。上記した欠陥修正方法により、マスク検査で容易に特定を行えない位相欠陥が生じた場合でも、欠陥修正を容易に行うことが可能となるので、所望の転写パターンを欠陥フリーで形成することが可能となる。
なお、ここでは位相欠陥の修正方法を説明したが、コンタミ欠陥の場合も上記と同様の方法で修正可能である。すなわち、マスク上の吸収層の表面にコンタミ膜が付着している場合でも、補助パターンを開口する際にその領域上のコンタミ膜も削られるため、コンタミの状況を把握しなくても露光量の補償が可能となる。また、通常の吸収層残りに起因する黒欠陥の場合にも、開口パターンの近傍に補助パターンを形成する上記欠陥修正方法を適用することができる。この欠陥修正方法は、吸収層残りの詳細を把握するという手間を省いて欠陥救済が可能であるため、欠陥修正、欠陥補償の効率がよいという特長がある。
また、前述したように、ＥＵＶリソグラフィでは、マスクに対して露光光が斜めに入射するが、マスク上の吸収層は、ある程度の膜厚を有しているので、開口パターンや補助パターンに露光光が入射すると、パターンの端部に影ができる。そのため、開口パターンの周囲に複数の補助パターンを配置した場合、露光光の入射方向と補助パターンの向きとの関係で、同じ幅の補助パターンでもそこから反射される光量が異なってくる。
その対策として、図１０に示すように、露光光の入射方向が図中の矢印で示す方向である場合、その向きに平行に配置された補助パターン３０１ａの幅と、直交するように配置された補助パターン３０１ｂの幅を変えてもよい。このようにすると、補助パターン３０１ａからの反射光量と補助パターン３０１ｂからの反射光量が同じになるので、フォトレジスト膜に転写される開口パターンの位置ずれや形状歪みなどを防止することができる。なお、補助パターン３０１ａの幅と補助パターン３０１ｂの幅との差は、開口パターンの寸法やレジストブラーなどにより変わるが、通常は１０％から５０％の範囲とする。
図１１（ａ）は、位相欠陥２１１が開口パターン２０４に対してオフセットしている場合、すなわち位相欠陥２１１の一部が開口パターン２０４の内側に位置し、残部が開口パターン２０４の外側に位置している場合の基板２０１を示す平面図である。このような場合、フォトレジスト膜２３１への転写像は、図１１（ｂ）のようになる。すなわち、マスクの開口パターン２０４に対応する転写パターン２３５は、正常な場合の転写パターン２３４に比べて小さく、かつ位相欠陥２１１のある位置から離れた位置にオフセットしたパターンとなる。
上記のような位置オフセットがフォトレジスト膜の外観検査等によって検出された場合は、その位置ずれ量を基にマスク上の補助パターンの位置と開口パターンの大きさを調整し、ピーク強度の中心が転写パターンの中心位置に来るよう調整する。具体的には、図１１（ｃ）に示すように、位相欠陥２１１の近傍にのみ補助パターン３０１を配置することにより、位置オフセットに起因する転写パターンの変形も補正することができる。
本実施の形態では、本発明の効果が最も発揮されるホールパターンに適用した場合について説明した。これは、ホールパターンの場合、（１）パターン比率が小さく、欠陥修正を効率的に行うことができる、（２）極めて微細な位相欠陥も致命的な転写欠陥となるが、そのような微細な欠陥をブランクス段階、あるいはマスク段階で検出することが困難である、などの理由による。しかし、本発明の適用対象となる集積回路パターンは、コンタクトホールやスルーホールなどのホールパターンに限定されるものではなく、ダークフィールドの微細パターン一般に対して適用可能である。その例について、図１２を参照しながら説明する。
図１２（ａ）は、設計段階でのマスクパターンレイアウトを示しており、図中の符号２０６は、溝形の開口パターンを示している。図１２（ｂ）は、この開口パターン２０６をウエハ上のフォトレジスト膜２３１に転写した時の転写パターン２３６を示しており、図中の符号２３７で示すパターン幅（開口幅）が縮小した部分は、マスクの黒欠陥に起因する転写欠陥部である。
上記のような転写欠陥がフォトレジスト膜２３１の外観検査等によって検出された場合は、図１２（ｃ）に示すように、対応するマスク上の欠陥の近傍に補助パターン３０２を形成する。このようにすることにより、ホールパターンに限らず、溝形の開口パターン２０６に対しても、マスク欠陥を修正することが可能となる。
このように、上記した本実施の形態の欠陥修正方法によれば、通常の吸収層残りによる黒欠陥だけでなく、マスク上での検出や大きさ等の特定が困難な位相欠陥やコンタミ欠陥に対しても、欠陥修正を精度よく行うことが可能となるため、欠陥フリーのＥＵＶリソグラフィを行うことができるという効果がある。特に、反射型マスクを用いるＥＵＶリソグラフィでは、マスク上の微小な位相欠陥や極薄膜のコンタミ欠陥が問題となるため、本実施の形態で示した欠陥修正方法の効果は大きい。
また、ホールパターンの場合は、マスクに生じた２０ｎｍ程度の極微細な大きさの位相欠陥も転写欠陥となるが、このような大きさの位相欠陥を検出するのは困難である。また、たとえブランクス段階でそのような微細位相欠陥を検出できたとしても、開口率の小さなホールパターンの場合は、致命欠陥になる率、すなわちその欠陥が開口パターンに接する確率が低く、そのような検査は効率的でない。従って、このような欠陥修正が可能な本方法は、欠陥フリーマスクの効率供給、コスト低減、ＴＡＴ短縮に効果的である。
（実施の形態２）
本実施の形態では、前記実施の形態１で説明したマスク欠陥修正技術を実際の半導体集積回路装置の製造に適用した例について説明する。図１３は２入力ＮＡＮＤゲート回路ＮＤを示しており、（ａ）はそのシンボル図、（ｂ）はその回路図、（ｃ）はそのレイアウト平面図をそれぞれ示している。図１３（ｃ）において、一点鎖線で囲まれた部分は単位セル１１０であり、ｐ型ウエル領域ＰＷの表面のｎ＋型拡散層１１１ｎ上に形成された２個のｎＭＯＳトランジスタＱｎと、ｎ型ウエル領域ＮＷの表面のｐ＋型拡散層１１１ｐ上に形成された２個のｐＭＯＳトランジスタＱｐとから構成されている。
上記２入力ＮＡＮＤゲート回路ＮＤを作製するために、図１４および図１５に示すようなマスクＭ１〜Ｍ６を順次用いてウエハへのパターン転写を繰り返した。図１４は、設計上のマスクパターンを示しており、図１５は、この設計上のマスクパターンに基づいて製作したマスクを示している。このうち、微細で、かつ高い寸法精度が要求されるパターンが形成されたマスクＭ４〜Ｍ６はＥＵＶリソグラフィ用マスクであり、パターンの一部に生じた位相欠陥を前記実施の形態１の方法で修正した場合を示している。一方、比較的大きなサイズのパターンが形成されたマスクＭ１〜Ｍ３は、通常の光リソグラフィ用マスクである。
図１４、図１５において、マスクＭ４に付した符号１０１ｄは反射層を示し、符号１０２ｄは吸収層を示している。また、マスクＭ５、Ｍ６に付した符号１０１ｅ、１０１ｅ’、１０１ｆ、１０１ｆ’は反射層に形成された開口パターンを示し、符号１０２ｅ、１０２ｆは吸収層を示している。
ここで、マスクＭ５の開口パターン１０１ｅおよび開口パターン１０１ｅ’は、互いに相似なホールパターンであるが、開口パターン１０１ｅ’の内部に位相欠陥があるため、その周囲に補助パターン１０３ｅが配置されている。一方、位相欠陥のない開口パターン１０１ｅの周囲には補助パターンが配置されていない。同様に、マスクＭ６の開口パターン１０１ｆおよび開口パターン１０１ｆ’は、互いに相似な溝パターンであるが、開口パターン１０１ｆ’の内部に位相欠陥があるため、その周囲に補助パターン１０３ｆが配置されている。一方、位相欠陥のない開口パターン１０１ｆの周囲には補助パターンが配置されていない。
以下、図１７および図１８を用い、ｎＭＯＳトランジスタＱｎおよびｐＭＯＳトランジスタＱｐを形成するまでの工程を説明する。なお、図１７および図１８は、図１３（ｃ）と同様のレイアウト平面図である図１６のＤ−Ｄ線に沿った断面図である。
まず、図１７（ａ）に示すように、ｐ型の単結晶シリコンからなるウエハＳ（Ｗ）上に、例えば酸化シリコンからなる絶縁膜１１５を酸化法によって形成した後、絶縁膜１１５上に窒化シリコン膜１１６をＣＶＤ(Chemical Vapor Deposition)法によって堆積し、さらに、窒化シリコン膜１１６上にフォトレジスト膜１１７を形成する。
次に、図１７（ｂ）に示すように、前記図１５（ａ）に示すパターンが形成されたマスクＭ１を用いてフォトレジスト膜１１７に露光・現像処理を施すことにより、窒化シリコン膜１１６上にレジストパターン１１７ａを形成する。
次に、図１７（ｃ）に示すように、レジストパターン１１７ａをマスクとして窒化シリコン膜１１６および絶縁膜１１５をドライエッチングした後、レジストパターン１１７ａを除去し、続いて、窒化シリコン膜１１６をマスクとしてウエハＳ(Ｗ)の表面をドライエッチングすることにより、溝１１８を形成する。
次に、図１７（ｄ）に示すように、ウエハＳ（Ｗ）上に、例えば酸化シリコンからなる絶縁膜１１９をＣＶＤ法によって堆積した後、図１７（ｅ）に示すように、絶縁膜１１９を化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）法で平坦化し、続いて、窒化シリコン膜１１６および絶縁膜１１５を除去することにより、ウエハＳ(Ｗ)の表面に素子分離溝ＳＧを形成する。ここでは、素子分離溝ＳＧによって素子分離を行ったが、これに限定されるものではなく、例えばＬＯＣＯＳ(Local Oxidization of Silicon)法で形成したフィールド絶縁膜によって素子分離を行ってもよい。
次に、図１８（ａ）に示すように、ウエハＳ（Ｗ）上に形成したフォトレジスト膜に、前記図１５（ｂ）に示すパターンが形成されたマスクＭ２を用いて露光・現像処理を施すことにより、レジストパターン１１７ｂを形成する。続いて、レジストパターン１１７ｂで覆われていない領域のウエハＳ(Ｗ)にリンまたはヒ素をイオン注入することによって、ｎ型ウエル領域ＮＷを形成する。
次に、レジストパターン１１７ｂを除去した後、図１８（ｂ）に示すように、ウエハＳ（Ｗ）上に形成したフォトレジスト膜に、前記図１５（ｃ）に示すパターンが形成されたマスクＭ３を用いて露光・現像処理を施すことにより、レジストパターン１１７ｃを形成する。続いて、レジストパターン１１７ｃで覆われていない領域のウエハＳ(Ｗ)にホウ素をイオン注入することによって、ｐ型ウエル領域ＰＷを形成する。
次に、図１８（ｃ）に示すように、ウエハＳ(Ｗ)の表面に酸化シリコンなどからなる膜厚２ｎｍ程度のゲート絶縁膜１２０を形成した後、ゲート絶縁膜１２０上に多結晶シリコン膜とタングステン膜との積層膜からなる導電膜１１２をＣＶＤ法によって堆積する。
次に、図１８（ｄ）に示すように、前記図１５（ｄ）に示すパターンが形成されたマスクＭ４を用意し、導電膜１１２上に形成したフォトレジスト膜に露光・現像処理を施すことにより、レジストパターン１１７ｄを形成する。続いて、レジストパターン１１７ｄをマスクとして導電膜１１２およびゲート絶縁膜１２０をドライエッチングすることにより、ｎＭＯＳトランジスタＱｎのゲート電極１１２ＡおよびｐＭＯＳトランジスタＱｐのゲート電極１１２Ａを形成する。
次に、図１８（ｅ）に示すように、ｐ型ウエル領域ＰＷにリンまたはヒ素をイオン注入することによって、ｎＭＯＳトランジスタＱｎのソース、ドレインを構成するｎ＋型拡散層１１１ｎを形成し、ｎ型ウエル領域ＮＷにホウ素をイオン注入することによって、ｐＭＯＳトランジスタＱｐのソース、ドレインを構成するｐ＋型拡散層１１１ｐを形成する。ここまでの工程で、ｎＭＯＳトランジスタＱｎおよびｐＭＯＳトランジスタＱｐが完成する。
次に、図１９を用いて配線形成工程を説明する。図１９は、図１７および図１８と同じく、図１６のＤ−Ｄ線に沿った断面図である。
まず、図１９（ａ）に示すように、ｎＭＯＳトランジスタＱｎおよびｐＭＯＳトランジスタＱｐの上部に酸化シリコンなどからなる層間絶縁膜１２１ａをＣＶＤ法で堆積した後、層間絶縁膜１２１ａ上にフォトレジスト膜（図示せず）を塗布する。
次に、図１９（ｂ）に示すように、マスクＭ５を用意し、層間絶縁膜１２１ａ上のフォトレジスト膜に露光・現像処理を施すことにより、レジストパターン１１７ｅを形成する。ここで使用するマスクＭ５は、前記図１５（ｅ）に示したものであり、反射層２０２の上部の吸収層１０２ｅに開口パターン１０１ｅが形成されている。
続いて、レジストパターン１１７ｅをマスクとして層間絶縁膜１２１ａをドライエッチングすることにより、ｎ＋型拡散層１１１ｎおよびｐ＋型拡散層１１１ｐの上部にコンタクトホールＣＮＴを形成する。
次に、レジストパターン１１７ｅを除去した後、図１９（ｃ）に示すように、コンタクトホールＣＮＴの内部にタングステン（Ｗ）、タングステン合金、銅（Ｃｕ）などの金属膜を埋め込み、続いて金属膜の表面をＣＭＰ法で平坦化することにより、コンタクトホールＣＮＴの内部に金属プラグ１１３を形成する。
次に、図１９（ｄ）に示すように、層間絶縁膜１２１ａ上に酸化シリコンなどからなる層間絶縁膜１２１ｂをＣＶＤ法で堆積した後、層間絶縁膜１２１ｂ上にフォトレジスト膜（図示せず）を塗布する。続いて、マスクＭ６を用意し、層間絶縁膜１２１ｂ上のフォトレジスト膜に露光・現像処理を施すことにより、レジストパターン１１７ｆを形成する。ここで使用するマスクＭ６は、前記図１５（ｆ）に示したものであり、反射層２０２の上部の吸収層１０２ｆに開口パターン１０１ｆが形成されている。次に、レジストパターン１１７ｆをマスクとして層間絶縁膜１２１ｂをドライエッチングする。
次に、レジストパターン１１７ｆを除去した後、図１９（ｅ）に示すように、銅などの金属膜をスパッタリング法で堆積し、続いてこの金属膜の表面をＣＭＰ法で平坦化することにより、配線１１４Ａ、１１４Ｂ、１１４Ｃを形成する。
次に、図１９（ｆ）に示すように、配線１１４Ａ、１１４Ｂ、１１４Ｃの上部に酸化シリコンなどからなる層間絶縁膜１２１ｃをＣＶＤ法で堆積した後、図示しないＥＵＶリソグラフィ用マスクを用いて配線１１４Ｃの上部の層間絶縁膜１２１ｃにスルーホールＶＩＡを形成する。その後、スルーホールＶＩＡを通じて配線１１４Ｃに接続される第２層配線１２２を形成することにより、２入力ＮＡＮＤゲートが完成する。なお、マスクＭ５、Ｍ６に形成された開口パターン１０１ｅ、１０１ｆの形状や位置を変更することによって、ＮＯＲゲート回路等、他の回路を形成できることは言うまでもない。
上記の製造工程で用いたＥＵＶリソグラフィ用のマスクＭ４〜Ｍ６のうち、フィールド部に吸収層１０２ｅ、１０２ｆが形成されたダークフィールドマスク（Ｍ５、Ｍ６）は、前記実施の形態１の欠陥修正法を適用したマスクである。一方、ブライトフィールドマスクであるマスクＭ４に関しては、ブランクス段階で入念に位相欠陥検査を行い、無欠陥のブランクスのみマスク製造工程に送るようにする。
コンタクトホール用の開口パターン１０１ｅが形成されたマスクＭ５は、アクティニック位相欠陥検査装置でも検出できないような微細な位相欠陥が転写欠陥を引き起こすので、ブランクス段階での無欠陥ブランクス選別ができない。例えばマスク上に高さ２ｎｍ、幅２０ｎｍ程度の微細な位相欠陥が生じていても、コンタクトホールの形成精度に悪影響を与えるが、このような大きさの欠陥は検出が不可能である。しかし、前記実施の形態１の欠陥修正法を適用することにより、このような微細な位相欠陥が生じたマスクＭ５であっても、欠陥救済が可能である。しかも、１回の転写評価でマスク欠陥補償量を求め、指針に従って補助パターンを形成することにより、欠陥の救済を行うことができる。
また、配線用の開口パターン１０１ｆが形成されたマスクＭ６の場合、転写欠陥となり得るマスク上の位相欠陥は、アクティニック位相欠陥検査装置を用いて丹念に検査を行えば検出することができ、ブランクス段階でこのような丹念な検査選別を行えば、無欠陥マスクを入手することができるが、コストが極めてかかる高価なマスクとなる。また、位相欠陥があっても、それが転写欠陥に結びつかない箇所にある場合でも廃棄対象になるので、ブランクス段階での選別効率が低下する。しかし、前記実施の形態１の欠陥修正法を適用したマスクＭ６を使用することにより、このような問題を解決することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、ＥＵＶリソグラフィ用反射型マスクの欠陥修正に適用することができる。
（ａ）、（ｂ）、（ｃ）は、ＥＵＶリソグラフィ用反射型マスクの欠陥例を示す断面図である。 （ａ）は、ＥＵＶリソグラフィ用反射型マスクの位相欠陥例を示す平面図、（ｂ）は、（ａ）に示すマスクパターンのフォトレジスト膜への転写像を示す平面図である。 図２のＡ−Ａ線断面図である。 従来行われていたＥＵＶリソグラフィ用反射型マスクの位相欠陥修正方法を示す断面図である。 （ａ）、（ｂ）は、ＥＵＶリソグラフィ用反射型マスクの位相欠陥例を示す断面図である。 ＥＵＶ露光装置の概略図である。 本発明の実施の形態である反射型マスクの欠陥修正方法を工程順に説明するフロー図である。 （ａ）は、反射型マスクの吸収層に形成された開口パターンの内側に位相欠陥が生じている場合の基板を示す平面図、（ｂ）は、（ａ）のＡ−Ａ線断面図である。 （ａ）は、本発明の実施の形態である反射型マスクの欠陥修正方法を示す平面図、（ｂ）は、（ａ）のＢ−Ｂ線断面図である。 （ａ）は、本発明の実施の形態である反射型マスクの欠陥修正方法を示す平面図、（ｂ）は、（ａ）のＣ−Ｃ線断面図である。 （ａ）は、位相欠陥が開口パターンに対してオフセットしている場合の基板を示す平面図、（ｂ）は、（ａ）に示すマスクパターンのフォトレジスト膜への転写像を示す平面図、（ｃ）は、本発明の実施の形態である反射型マスクの欠陥修正方法を示す平面図である。 （ａ）溝型の開口パターンを有する基板の平面図、（ｂ）は、（ａ）に示すマスクパターンのフォトレジスト膜への転写像を示す平面図、（ｃ）は、本発明の実施の形態である反射型マスクの欠陥修正方法を示す平面図である。 （ａ）は、２入力ＮＡＮＤゲート回路のシンボル図、（ｂ）は、２入力ＮＡＮＤゲート回路の回路図、（ｃ）は、２入力ＮＡＮＤゲート回路のレイアウト平面図である。 （ａ）〜（ｆ）は、図１３に示す２入力ＮＡＮＤゲート回路の製造に用いるマスクの設計上のパターンを示す平面図である。 （ａ）〜（ｆ）は、図１４に示す設計上のマスクパターンに基づいて製作したマスクの平面図である。 ２入力ＮＡＮＤゲート回路のレイアウト平面図である。 （ａ）〜（ｅ）は、２入力ＮＡＮＤゲート回路の製造方法を示す半導体ウエハの要部断面図である。 （ａ）〜（ｅ）は、図１７に続く２入力ＮＡＮＤゲート回路の製造方法を示す半導体ウエハの要部断面図である。 （ａ）〜（ｆ）は、図１８に続く２入力ＮＡＮＤゲート回路の製造方法を示す半導体ウエハの要部断面図である。
符号の説明
１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ 反射層
１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅ、１０２ｆ 吸収層
１０１ｅ、１０１ｅ’、１０１ｆ、１０１ｆ’ 開口パターン
１０３ｅ、１０３ｆ 補助パターン
１１０ 単位セル
１１１ｎ ｎ＋型拡散層
１１１ｐ ｐ＋型拡散層
１１２ 導電膜
１１２Ａ ゲート電極
１１３ 金属プラグ
１１４Ａ、１１４Ｂ、１１４Ｃ 配線
１１５ 絶縁膜
１１６ 窒化シリコン膜
１１７ フォトレジスト膜
１１７ａ、１１７ｂ、１１７ｃ、１１７ｄ、１１７ｅ、１１７ｆ レジストパターン
１１８ 溝
１１９ 絶縁膜
１２０ ゲート絶縁膜
１２１ａ、１２１ｂ、１２１ｃ 層間絶縁膜
１２２ 第２層配線
２０１ 基板
２０２ 反射層
２０３ 吸収層
２０４ 開口パターン
２０５ 黒欠陥残り
２１０、２１０ａ、２１０ｂ パーティクル
２１１ 位相欠陥
２２０ コンタミネーション
２３０ 半導体ウエハ
２３１ フォトレジスト膜
２３２、２３３、２３４、２３５、２３６ 転写パターン
２３７ 転写欠陥部
３０１、３０２ 補助パターン
１１０１ ＥＵＶ光
１１０２ 反射型光学系
１１０３ 反射型マスク
１１０４ 光学系ボックス
１１０５ 反射投影光学系
１１０６ ウエハステージ
１１０７ 半導体ウエハ
１１０８ 開口
１１１２ 光線
ＣＮＴ コンタクトホール
Ｍ１〜Ｍ６ マスク
ＮＷ ｎ型ウエル領域
ＰＷ ｐ型ウエル領域
Ｑｎ ｎＭＯＳトランジスタ
Ｑｐ ｐＭＯＳトランジスタ
ＳＧ 素子分離溝
Ｓ（Ｗ） 半導体ウエハ
ＶＩＡ スルーホール

Claims (12)

  1. （ａ）主面にフォトレジスト膜が形成された半導体ウエハを準備する工程と、
    （ｂ）反射型光学系を有する投影露光システムのウエハステージに前記半導体ウエハを配置する工程と、
    （ｃ）前記投影露光システムの所定の位置に、所定の波長の光を反射する反射層と、前記反射層上に形成され、前記所定の波長の光を吸収する吸収層とにより形成される第１パターン、および前記所定の波長の光を反射する反射層と、前記反射層上に形成され、前記所定の波長の光を吸収する吸収層とにより形成される第２パターンを有する反射型マスクを供給する工程と、
    （ｄ）前記反射型マスクの前記第１および第２パターンに基づいて、前記半導体ウエハのフォトレジスト膜を前記所定の波長の光で露光する工程と、
    を有する半導体集積回路装置の製造方法であって、
    前記反射型マスクの前記第１パターンを形成する前記吸収層は、前記反射層を露出し、かつ、前記第１パターンに対応する第１開口パターンと、前記第１開口パターンの周囲に形成され、かつ、前記第１開口パターンと異なる補助パターンとを有し、
    前記反射型マスクの前記第２パターンを形成する前記吸収層は、前記反射層を露出し、かつ、前記第２パターンに対応する第２開口パターンを有し、前記第２開口パターンの周囲に前記第２開口パターンと異なる補助パターンを有していないことをすることを特徴とする半導体集積回路装置の製造方法。
  2. 請求項１記載の半導体集積回路装置の製造方法であって、前記反射型マスクの前記補助パターンは、前記フォトレジスト膜を所定のパターンに露光するための光量を調整するためのパターンであることを特徴とする半導体集積回路装置の製造方法。
  3. 請求項２記載の半導体集積回路装置の製造方法であって、前記所定の波長の光は、極端紫外(Extreme Ultra Violet)光であることを特徴とする半導体集積回路装置の製造方法。
  4. 請求項３記載の半導体集積回路装置の製造方法であって、前記反射型マスクの反射層は、モリブデン（Ｍｏ）層とシリコン（Ｓｉ）層とからなる多層膜を主要な構成要素とし、前記反射型マスクの吸収層は、窒化タンタル（ＴａＮ）膜またはクロム（Ｃｒ）膜を構成要素として含有していることを特徴とする半導体集積回路装置の製造方法。
  5. 請求項１記載の半導体集積回路装置の製造方法であって、前記第１開口パターンの周囲に複数の補助パターンを有し、前記複数の補助パターンのうち、前記所定の波長の光の向きに平行な方向に延在する補助パターンの幅と、前記所定の波長の光の向きに直交する方向に延在する補助パターンの幅とが異なることを特徴とする半導体集積回路装置の製造方法。
  6. 以下の工程を有する半導体集積回路装置の製造方法：
    （ａ）主面にフォトレジスト膜が形成された半導体ウエハを準備する工程、
    （ｂ）反射型光学系を有する投影露光システムのウエハステージに前記半導体ウエハを配置する工程、
    （ｃ）前記投影露光システムの所定の位置に、所定の波長の光を反射する反射層と、前記反射層上に形成され、前記所定の波長の光を吸収する吸収層とにより形成される開口パターンを有する反射型マスクを供給する工程、
    （ｄ）前記反射型マスクの前記開口パターンに基づいて、前記半導体ウエハのフォトレジスト膜を前記所定の波長の光で露光する工程、
    （ｅ）前記（ｄ）工程の後、前記フォトレジスト膜に転写された前記開口パターンの不良箇所を抽出する工程、
    （ｆ）前記（ｅ）工程で抽出された前記不良の内容が、前記開口パターンの非開口不良、あるいは開口寸法微小不良である場合は、前記開口パターンの近傍の前記吸収層に、前記開口パターンよりも微細な開口径を有する補助パターンを形成する工程。
  7. 請求項６記載の半導体集積回路装置の製造方法であって、前記所定の波長の光は、極端紫外光であることを特徴とする半導体集積回路装置の製造方法。
  8. 請求項７記載の半導体集積回路装置の製造方法であって、前記極端紫外光の波長は、１３．５ｎｍであることを特徴とする半導体集積回路装置の製造方法。
  9. 請求項６記載の半導体集積回路装置の製造方法であって、前記反射型マスクの前記反射層は、モリブデン層とシリコン層とからなる多層膜を主要な構成要素とし、前記反射型マスクの前記吸収層は、窒化タンタル膜またはクロム膜を構成要素として含有していることを特徴とする半導体集積回路装置の製造方法。
  10. 請求項６記載の半導体集積回路装置の製造方法であって、前記開口パターンの不良は、位相欠陥、コンタミ欠陥、または黒欠陥であることを特徴とする半導体集積回路装置の製造方法。
  11. 請求項６記載の半導体集積回路装置の製造方法であって、前記開口パターンは、ホールパターンであることを特徴とする半導体集積回路装置の製造方法。
  12. 請求項６記載の半導体集積回路装置の製造方法であって、前記開口パターンは、溝パターンであることを特徴とする半導体集積回路装置の製造方法。
JP2008141328A 2008-05-29 2008-05-29 半導体集積回路装置の製造方法 Active JP5155017B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008141328A JP5155017B2 (ja) 2008-05-29 2008-05-29 半導体集積回路装置の製造方法
TW098109583A TWI536426B (zh) 2008-05-29 2009-03-24 半導體積體電路之製造方法
CN2009101390085A CN101592871B (zh) 2008-05-29 2009-05-13 半导体集成电路器件的制造方法
US12/466,014 US8206889B2 (en) 2008-05-29 2009-05-14 Manufacturing method of semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008141328A JP5155017B2 (ja) 2008-05-29 2008-05-29 半導体集積回路装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012267486A Division JP2013093588A (ja) 2012-12-06 2012-12-06 反射型マスクの製造方法および半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009290002A true JP2009290002A (ja) 2009-12-10
JP5155017B2 JP5155017B2 (ja) 2013-02-27

Family

ID=41380279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008141328A Active JP5155017B2 (ja) 2008-05-29 2008-05-29 半導体集積回路装置の製造方法

Country Status (4)

Country Link
US (1) US8206889B2 (ja)
JP (1) JP5155017B2 (ja)
CN (1) CN101592871B (ja)
TW (1) TWI536426B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248768A (ja) * 2011-05-30 2012-12-13 Toshiba Corp 反射型マスクの欠陥修正方法及び欠陥修正装置
JP2013089691A (ja) * 2011-10-14 2013-05-13 Dainippon Printing Co Ltd 反射型マスクの欠陥修正方法および製造方法
JP2013531375A (ja) * 2010-06-23 2013-08-01 カール ツァイス エスエムエス ゲーエムベーハー Ｅｕｖマスク欠陥の分析及び／又は修復の方法及び装置
KR20130123447A (ko) * 2011-03-31 2013-11-12 도판 인사츠 가부시키가이샤 Ｅｕｖ 노광용 마스크의 수정 방법 및 ｅｕｖ 노광용 마스크
JP2014514735A (ja) * 2011-03-15 2014-06-19 ケーエルエー−テンカー コーポレイション 反射性リソグラフィマスクブランクを検査し、マスク品質を向上させるための方法および装置
JP2014521230A (ja) * 2011-07-19 2014-08-25 カール ツァイス エスエムエス ゲーエムベーハー Ｅｕｖフォトマスクの欠陥を解析かつ除去する方法及び装置
JP2017167296A (ja) * 2016-03-15 2017-09-21 東芝メモリ株式会社 マスク及びその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101093905B1 (ko) * 2010-08-04 2011-12-13 주식회사 하이닉스반도체 미세 패턴 형성 방법
KR20130028179A (ko) * 2011-08-09 2013-03-19 삼성전자주식회사 마스크 검사 방법 및 이를 수행하기 위한 장치
FR2994605B1 (fr) * 2012-08-20 2014-08-22 Commissariat Energie Atomique Procede de fabrication de masques euv minimisant l'impact des defauts de substrat
FR3002655B1 (fr) * 2013-02-28 2016-05-13 Commissariat Energie Atomique Procede de photolithographie a double masque minimisant l'impact des defauts de substrat
CN103576221B (zh) * 2013-10-25 2015-11-18 中国科学院半导体研究所 一种提高光栅结构均匀度的电子束曝光方法
US20160378223A1 (en) * 2013-12-18 2016-12-29 Shin-Etsu Polymer Co., Ltd. Detection sensor and detection sensor fabrication method
US9612531B2 (en) * 2014-03-21 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an integrated circuit with enhanced defect repairability
DE102014217907B4 (de) * 2014-09-08 2018-12-20 Carl Zeiss Smt Gmbh Verfahren zum Herstellen einer Maske für den extrem ultra-violetten Wellenlängenbereich und Maske
DE102016224690B4 (de) * 2016-12-12 2020-07-23 Carl Zeiss Smt Gmbh Verfahren und Vorrichtung zum Untersuchen eines Elements einer photolithographischen Maske für den EUV-Bereich

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06138646A (ja) * 1992-09-08 1994-05-20 Oki Electric Ind Co Ltd 位相シフトマスクの修正方法
JPH11202475A (ja) * 1998-01-16 1999-07-30 Nec Corp マスク修正方法
JPH11354404A (ja) * 1998-06-05 1999-12-24 Hitachi Ltd ブランクスおよび反射型マスクの検査方法および検査装置
JP2000221662A (ja) * 1999-01-28 2000-08-11 Toshiba Corp パターン形成方法
JP2001057328A (ja) * 1999-08-18 2001-02-27 Nikon Corp 反射マスク、露光装置および集積回路の製造方法
JP2002532738A (ja) * 1998-12-08 2002-10-02 イーユーヴィー リミテッド リアビリティ コーポレーション 欠陥補正を用いたマスクの修復方法
JP2008118143A (ja) * 2002-04-11 2008-05-22 Hoya Corp 反射型マスクブランクス及び反射型マスク及びそれらの製造方法並びに半導体の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898776A (en) * 1996-11-21 1999-04-27 Quicklogic Corporation Security antifuse that prevents readout of some but not other information from a programmed field programmable gate array
US6989229B2 (en) * 2003-03-27 2006-01-24 Freescale Semiconductor, Inc. Non-resolving mask tiling method for flare reduction
US7741616B2 (en) * 2004-06-24 2010-06-22 Nikon Corporation EUV light source, EUV exposure equipment, and semiconductor device manufacturing method
JP4993934B2 (ja) * 2006-03-31 2012-08-08 Ｈｏｙａ株式会社 パターン欠陥検査方法、フォトマスクの製造方法、及び表示デバイス用基板の製造方法
FR2899697B1 (fr) * 2006-04-07 2009-11-27 Commissariat Energie Atomique Masque de photolitographie en extreme ultra-violet, avec couche d'arret resonante
US8467032B2 (en) * 2008-04-09 2013-06-18 Nikon Corporation Exposure apparatus and electronic device manufacturing method
JP2010206177A (ja) * 2009-02-06 2010-09-16 Toshiba Corp 露光用マスク及びその製造方法並びに半導体装置の製造方法
KR101076886B1 (ko) * 2009-06-22 2011-10-25 주식회사 하이닉스반도체 극자외선 리소그래피를 위한 마스크 및 이를 이용한 노광방법
JP2011108942A (ja) * 2009-11-19 2011-06-02 Renesas Electronics Corp 反射型露光用マスク、反射型露光用マスクの製造方法、および、半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06138646A (ja) * 1992-09-08 1994-05-20 Oki Electric Ind Co Ltd 位相シフトマスクの修正方法
JPH11202475A (ja) * 1998-01-16 1999-07-30 Nec Corp マスク修正方法
JPH11354404A (ja) * 1998-06-05 1999-12-24 Hitachi Ltd ブランクスおよび反射型マスクの検査方法および検査装置
JP2002532738A (ja) * 1998-12-08 2002-10-02 イーユーヴィー リミテッド リアビリティ コーポレーション 欠陥補正を用いたマスクの修復方法
JP2000221662A (ja) * 1999-01-28 2000-08-11 Toshiba Corp パターン形成方法
JP2001057328A (ja) * 1999-08-18 2001-02-27 Nikon Corp 反射マスク、露光装置および集積回路の製造方法
JP2008118143A (ja) * 2002-04-11 2008-05-22 Hoya Corp 反射型マスクブランクス及び反射型マスク及びそれらの製造方法並びに半導体の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531375A (ja) * 2010-06-23 2013-08-01 カール ツァイス エスエムエス ゲーエムベーハー Ｅｕｖマスク欠陥の分析及び／又は修復の方法及び装置
JP2014514735A (ja) * 2011-03-15 2014-06-19 ケーエルエー−テンカー コーポレイション 反射性リソグラフィマスクブランクを検査し、マスク品質を向上させるための方法および装置
KR20130123447A (ko) * 2011-03-31 2013-11-12 도판 인사츠 가부시키가이샤 Ｅｕｖ 노광용 마스크의 수정 방법 및 ｅｕｖ 노광용 마스크
KR101590240B1 (ko) * 2011-03-31 2016-01-29 도판 인사츠 가부시키가이샤 Ｅｕｖ 노광용 마스크의 수정 방법 및 ｅｕｖ 노광용 마스크
JP2012248768A (ja) * 2011-05-30 2012-12-13 Toshiba Corp 反射型マスクの欠陥修正方法及び欠陥修正装置
US9164371B2 (en) 2011-05-30 2015-10-20 Kabushiki Kaisha Toshiba Method of correcting defects in a reflection-type mask and mask-defect correction apparatus
JP2014521230A (ja) * 2011-07-19 2014-08-25 カール ツァイス エスエムエス ゲーエムベーハー Ｅｕｖフォトマスクの欠陥を解析かつ除去する方法及び装置
JP2016103041A (ja) * 2011-07-19 2016-06-02 カール ツァイス エスエムエス ゲーエムベーハー Ｅｕｖフォトマスクの欠陥を解析かつ除去する方法及び装置
US10060947B2 (en) 2011-07-19 2018-08-28 Carl Zeiss Smt Gmbh Method and apparatus for analyzing and for removing a defect of an EUV photomask
JP2013089691A (ja) * 2011-10-14 2013-05-13 Dainippon Printing Co Ltd 反射型マスクの欠陥修正方法および製造方法
JP2017167296A (ja) * 2016-03-15 2017-09-21 東芝メモリ株式会社 マスク及びその製造方法

Also Published As

Publication number Publication date
JP5155017B2 (ja) 2013-02-27
CN101592871A (zh) 2009-12-02
US20090297988A1 (en) 2009-12-03
TWI536426B (zh) 2016-06-01
CN101592871B (zh) 2013-09-04
TW201005799A (en) 2010-02-01
US8206889B2 (en) 2012-06-26

Similar Documents

Publication Publication Date Title
JP5155017B2 (ja) 半導体集積回路装置の製造方法
JP6013930B2 (ja) 半導体装置の製造方法
US20060292459A1 (en) EUV reflection mask and method for producing it
US9406573B2 (en) Exposure mask fabrication method, exposure mask fabrication system, and semiconductor device fabrication method
JP2011108942A (ja) 反射型露光用マスク、反射型露光用マスクの製造方法、および、半導体装置の製造方法
US8423926B2 (en) Acceptance determining method of blank for EUV mask and manufacturing method of EUV mask
JP5218190B2 (ja) パターン形成方法、極端紫外露光用マスク、極端紫外露光用マスクの製造方法および極端紫外露光用マスクの修正方法
JP2010206177A (ja) 露光用マスク及びその製造方法並びに半導体装置の製造方法
US9329472B2 (en) Method for manufacturing EUV masks minimizing the impact of substrate defects
JP2004193269A (ja) マスクの製造方法および半導体集積回路装置の製造方法
JP2002141268A (ja) 電子デバイス及び半導体集積回路装置の製造方法
US20050031967A1 (en) Photomask, method for fabricating a pattern and method for manufacturing a semiconductor device
JP5356114B2 (ja) 露光用マスク及び半導体装置の製造方法
JP2011108711A (ja) Ｅｕｖマスクの欠陥検査方法、ｅｕｖマスクの製造方法、および、半導体装置の製造方法
KR101250125B1 (ko) 포토마스크 블랭크 또는 그의 제조 중간체의 검사 방법, 고에너지선의 조사 에너지량의 결정 방법 및 포토마스크 블랭크의 제조 방법
US9952503B2 (en) Method for repairing a mask
JP2013093588A (ja) 反射型マスクの製造方法および半導体集積回路装置の製造方法
JP2010062244A (ja) 半導体装置の製造方法
JP2012186373A (ja) Ｅｕｖマスクブランクスの検査方法、ｅｕｖフォトマスクの製造方法、及びパターン形成方法
US20070037071A1 (en) Method for removing defect material of a lithography mask
US8673521B2 (en) Blank substrates for extreme ultra violet photo masks and methods of fabricating an extreme ultra violet photo mask using the same
TW201502694A (zh) 使基板缺陷減到最少的雙遮罩光微影方法
US7462426B2 (en) Method for producing a phase mask
JP2007193368A (ja) 電子装置の製造方法
US10274821B2 (en) Mask and manufacturing method of mask

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5155017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350