CN104641554A

CN104641554A - 分压电路

Info

Publication number: CN104641554A
Application number: CN201380047904.3A
Authority: CN
Inventors: 津村和宏
Original assignee: Seiko Instruments Inc
Current assignee: Ablic Inc
Priority date: 2012-09-14
Filing date: 2013-08-13
Publication date: 2015-05-20
Anticipated expiration: 2033-08-13
Also published as: EP2897290B1; KR102150242B1; US20150214836A1; TW201428445A; WO2014041950A1; US9806605B2; KR20150054820A; JP2014059620A; EP2897290A1; CN104641554B; JP6284295B2; TWI588639B; EP2897290A4

Abstract

提供面积小且分压比的精度良好的分压电路。在构成分压电路的多个电阻之中，电阻值大的电阻即要求比精度高的电阻1/4R、1/2R、1R、9R、10R通过具有第一电阻值的第一单位电阻5A的串联连接或并联连接来构成，电阻值小的电阻即要求比精度低的电阻1/16R、1/8R通过具有小于第一电阻值的第二电阻值的第二单位电阻5B的并联连接来构成。

Description

分压电路

技术领域

本发明涉及分压电路。

背景技术

最先作为分压电路的应用例，利用图1说明在半导体晶圆上制造采用以电阻进行的分压电路的恒压输出电路的情况。

如图1所示，恒压输出电路由基准电压生成电路、放大器、分压电路及输出晶体管构成。恒压输出电路供给恒定的输出电压。在图2示出这里所使用的分压电路的例子。配置与串联连接的电阻1并联的修整用熔丝2。若切断熔丝2，则电流流过并联配置的电阻，分压电路的分压比变化。这样能够以成为期望的电压的方式进行调整。

恒压输出电路在半导体晶圆工艺中制造，但是出现制造上的偏差，因此如果不做任何处理，用于确定低电压输出的大小的基准电压会出现偏差。因此，根据该基准电压的偏差，能够在制造后恰当地调整分压电路的分压比，从而调整基准电压，并将恒压输出电路的输出电压设定为大致恒定。

特别是，近年来要求的从恒压输出电路供给的输出电压的精度越来越高，为±1％或±0.5％。因此，在专利文献1中如图3所示，粗调电路被修整，其后，测定输出电压，对照该测定值对微调电路进行修整，从而使恒压输出电路的输出电压成为高精度。另外，在专利文献2中如图4所示，在基准的电阻Rref的周围依次配置修整用的电阻1R、3R、4R，从而减小制造偏差。

现有技术文献

专利文献

专利文献1：日本特许第4175862号公报

专利文献2：日本特许第3787591号公报。

发明内容

发明要解决的课题

然而，在专利文献1的方法中，由于存在粗调和微调的2次修整工序，所以相应地用于制造的时间变长，会提升制造成本。另外，认为专利文献2的方法中，难以谋求提高精度到近年来要求的水平。

在此，分压电路要求的精度有2种。

首先，第1精度是能以多小的尺度控制分压电路的分压比这一点。例如，在将恒压输出电路的输出电压的误差设为±1％或±0.5％的情况下，需要分压电路的分压比以比它更小的尺度变化。在分压电路的分压比为1000Ω：1000Ω即1：1，并且以1％的误差调整分压比的情况下，需要串联连接的多个10Ω的电阻以及与这些电阻并联连接的熔丝。

接着，第2精度是通过熔丝修整来假定的分压比与做出来的分压比的一致度。以后，将该一致度称为分压比的精度。这依赖于半导体晶圆工艺的制造偏差。为了抑制该制造偏差的影响，分压电路由相同尺寸的电阻构成。将该相同尺寸的电阻称为单位电阻。例如，分压比1：2是由1个单位电阻和串联连接2个单位电阻的电路构成。分压电路的分压比的精度依赖于各自单位电阻的电阻值的相对比。

构成分压电路的电阻通常使用多结晶的多晶硅。多结晶的多晶硅中存在晶界，因此结晶性出现局部偏差。另外，以离子注入形成的杂质的分布出现局部偏差。因此，如果电阻的面积小，则局部偏差的影响变得显著，单位电阻的电阻值的相对比变差。相反地，如果电阻的面积变大，则减轻局部偏差的影响，从而单位电阻的电阻值的相对比变得良好。在此，相对比变差是指1个单位电阻彼此的电阻值的比从理想值1：1偏离。如果从这样的情况想要减小分压电路的大小，从而减小单位电阻的尺寸，则分压比的精度一般会变差。

在近年的半导体集成电路中，因为价格竞争而进行了精细化。然而，按照原样精细化时，分压电路的电阻的面积会变小，局部偏差的影响会变大，分压比的精度变差。作为它的对策，如果增大分压电路的电阻的面积，则分压比的精度会变好，但是制造成本变高。

本发明鉴于上述课题而完成，提供即便面积小，分压比的精度也良好的分压电路。

用于解决课题的方案

本发明为了解决上述课题，采用一种分压电路，具备：多个电阻；以及分别对应于所述多个电阻而设置并且分别控制所述多个电阻的短路的多个短路控制元件，所述分压电路的特征在于，在所述多个电阻之中，电阻值大的电阻通过第一电阻值的第一单位电阻的串联连接或并联连接而构成，电阻值小的电阻通过第二电阻值的第二单位电阻的并联连接而构成，所述第二电阻值小于所述第一电阻值。

发明效果

依据本发明，能得到面积小且精度良好的分压电路。

附图说明

图1是示出恒压输出电路的图。

图2是示出分压电路的示意图。

图3是参考文献1的图。

图4是参考文献2的图。

图5是示出现有的分压电路的图。

图6是表示图5所示的分压电路的分压比的表。

图7是表示构成图5所示的分压电路的各电阻的要求比精度的表。

图8是示出分压电路的图。

图9是电阻的截面图。

图10是示出分压电路的图。

图11是示出分压电路的图。

具体实施方式

以下，参照附图，对本发明的实施方式进行说明。

再次，利用图1，示出利用分压电路的恒压输出电路的结构。

放大器接受来自基准电压生成电路及分压电路的两个输入电压，以使该两个电压相等的方式进行动作。例如，当基准电压为1.0V、分压电路的分压比为1：1时，恒压输出电路的输出电压成为2.0V。若设所要求的恒压输出电路的输出电压的精度为±1％，则输出电压需要进入±1％的范围，具体而言进入1.98V～2.02V的范围。在此，由于制造偏差，设为基准电压出现±80mV即±8％偏差。此时，需要将分压电路的分压比以1：1为中心，以小于1％的尺度在±8％以上的范围进行调整。

在图5示出能够实现它的分压电路的一个例子。

将单位电阻设为1R，串联连接1/16R、1/8R、1/4R、1/2R、1R、9R、10R。在此，1/16R通过16个1R的并联连接来构成，10R通过10个1R的串联连接来构成。其他也同样。

多个熔丝与1/16R、1/8R、1/4R、1/2R、1R的各电阻分别并联连接。即，多个熔丝分别对应于这些多个电阻而设置，通过熔丝的切断/短路来分别控制这些多个电阻的选择/非选择。将各电阻间的端子依次设为A端子、B端子、…、G端子、H端子。A端子与恒压输出电路的输出端子连接，G端子与放大器的输入端子连接，H端子与接地端子连接。

通过熔丝的切断（修整），如图6所示，分压电路的分压比能够以1：1为中心，以0.625％尺度在－9.4％～＋10％的范围进行调整。

1/16R、1/8R、1/4R、1/2R、1R、9R、10R的电阻值的比理想为1/16：1/8：1/4：1/2：1：9：10。然而，实际的电阻值的比是从理想比偏离的。将各电阻的电阻值的比的精度称为比精度。

图5是0.625％尺度的分压电路，为了实现分压电路的精度±1％，需要使分压比的精度为0.375％以下。分压比的精度是指通过熔丝修整假定的分压比和做出来的分压比的一致度。为了具有稍许富余，分压比的精度最好为±0.2％以下。

在各电阻的电阻值为Ra、GH间的电阻的电阻值为Rgh、分压比的精度为0.2％的情况下，如图7所示，对各电阻分别要求的要求比精度X以下述的式算出。

X（％）＝0.2×Rgh/Ra

如上述式及图7所示，各电阻的要求比精度X不同。具有较小的电阻值的电阻的要求比精度变得颇松。例如，在全部熔丝被切断的图6的例1中，AG间的电阻的电阻值为10.9375R，GH间的电阻的电阻值为10R，分压比为1.094。即便最小电阻值的电阻即1/16R偏离32％、1/16R的电阻值从0.06250R偏离到0.08250R，AG间的电阻的电阻值也仅从10.9375R偏离至10.9575R，分压比从1.094偏离至1.096，即仅偏离0.2％。即，具有大电阻值的电阻即10R只能偏离0.2％，但是小电阻值的电阻即1/16R偏离32％也可。

图5的分压电路中各电阻是通过将单位电阻串联连接或并联连接而构成的，因此1/16R具有相比10R为1.6倍的面积。如果面积大，则能减轻局部偏差的影响，因此比精度变得良好。局部偏差具有正则分布，一般说其标准偏差σ对面积的根成反比例。标准偏差σ是指偏差的宽度。因而，当具有1.6倍的面积时，偏差的宽度小到1/√（1.6）＝0.79倍。然而，对1/16R要求的比精度，如前所述，为32％。这相当于10R的0.2％的160倍。从上述的计算加以考虑，1/16R以10R的1/√（160）＝1/12.6的面积满足要求比精度。因而，从要求比精度的观点来说，1/16R具有这样大的面积是浪费的。

因此，如图8所示，本发明由两个单位电阻构成。将这两个单位电阻设为第一单位电阻5A、第二单位电阻5B。该例中，第二单位电阻的电阻值为第一单位电阻的电阻值的1/4。电阻值低的1/8R及1/16R通过第二单位电阻5B的并联连接来构成。其他电阻通过第一单位电阻5A的并联连接或串联连接来构成。

第一单位电阻和第二单位电阻的电阻值的比因制造偏差而出现偏差，但可以设置该偏差为10％以下的第一单位电阻和第二单位电阻。在此，假设第一单位电阻5A和第二单位电阻5B的电阻值的比从假定比偏离10％。如前所述，1/8R及1/16R成为比10％大的（差的）要求比精度。因而，即便通过第二单位电阻5B的并联连接来构成电阻值低的1/8R及1/16R，并且通过第一单位电阻5A构成其他电阻，分压电路的分压比的精度也能满足0.2％。在此，由于以电阻值低的第二单位电阻构成1/8R及1/16R，所以1/8R及1/16R的面积变小。

即，如果有多种单位电阻，则单位电阻彼此的比精度会偏离。然而，如果各电阻间的要求比精度比该偏差大（差），则能以不同单位电阻构成这些各电阻，并能减少面积。另外，如果各电阻间的要求比精度比该偏差小（好），则这些各电阻如从前那样会以1个单位电阻构成。

换言之，分压电路的多个电阻之中，有时要求比精度高的电阻1/4R、1/2R、1R、9R、10R，能够通过第一电阻值的第一单位电阻5A的串联连接或并联连接来构成，要求比精度低的电阻1/8R、1/16R，能够通过第二电阻值的第二单位电阻5B的串联连接或并联连接来构成。在此第二电阻值低于第一电阻值。

此外，在恒压输出电路的输出电压的要求精度为±1％的情况下，最小的电阻为1/16R（0.0625R），但是在±0.5％的情况下，为1/32R（0.03125R）。若分压电路如现有例那样仅用1个单位电阻构成，则1/32R的面积会非常大，因此在该情况下如果适用本发明，则本发明的效果就会更大。

在前述的例子中，第一单位电阻5A和第二单位电阻5B的电阻值的比为4：1，但本发明不限于此。

另外，以单位电阻为2种而进行了说明，但本发明不限于此。除了1/4R的第二单位电阻以外，有1/8R的第三单位电阻也可。

另外，多种单位电阻的电阻值的比未必限定于1：2的倍数。第二单位电阻的电阻值只要小于第一单位电阻的电阻值，就能得到本发明的效果。

另外，本发明不限定于分压电路的分压比的目标值为1种的情况。存在多个目标值的情况下，按照目标值追加电阻。这样，即使例如市场上要求多样的恒压输出电路的输出电压也能仅通过修整实现该输出电压，因此能够降低制品的成本。

在图9示出构成分压电路的电阻的截面图。电阻器由电阻区域5及低电阻区域4构成。低电阻区域4和布线3通过接触部6连接。

在图10中，第一单位电阻和第二单位电阻由各自的低电阻区域具有相同的片电阻的相同材料构成。电阻值由片电阻×长度/宽度来表示，因此第一单位电阻和第二单位电阻在长度、或宽度、或长度和宽度两者不同。在半导体制造工艺中，若使用2种片电阻的材料，则2种片电阻的电阻值的比的精度较差（偏差大）。然而，长度和宽度是由光刻工艺确定的，因此长度和宽度的比的精度好于2种片电阻的电阻值的比的精度。因而，在第一单位电阻和第二单位电阻由各自的低电阻区域具有相同的片电阻的相同材料构成，电阻值的差异通过长度或宽度的差异得到的情况下，第一单位电阻和第二单位电阻的电阻值的比的精度会变好。若第一单位电阻和第二单位电阻的电阻值的比的精度良好，则能够以第二单位电阻构成更大的电阻值的电阻。这意味着分压电路的尺寸缩小，还关系到制造成本的降低。

另外，为了增大电阻值，电阻的长度尺寸会大于宽度尺寸，因此长度的比的精度好于宽度的比的精度。因而，在第一单位电阻和第二单位电阻由各自的低电阻区域具有相同的片电阻的相同材料构成，第二单位电阻的宽度与第一单位电阻的宽度相同，且长度不同的情况下，第一单位电阻和第二单位电阻的电阻值的比的精度会进一步变好。

现有的电阻分压电路中，如图5所示在电阻器的两端具备低电阻区域。若在形成第二单位电阻的电阻器的两端以外的位置具备低电阻区域，则如图10所示能够减少分压电路的面积。

在图10的上侧，两个电阻器分别存在4个低电阻区域和3个第二单位电阻。在现有的电阻分压电路中，如图5所示，一个电阻器仅存在一个单位电阻。因而，依据本申请发明，能够比现有技术减少分压电路的面积。该例子中，一个电阻器存在3个第二电阻，但并不意味着3个。如果一个电阻器具备3处以上的低电阻区域，2个以上的第二单位电阻共有所述一个电阻器，就会比现有技术减小分压电路的面积。

图10中，当全部电阻器的尺寸相同时，电阻器的形状偏差会变小，因此比精度变好。由于电阻器的尺寸相同，所以第一单位电阻和第二单位电阻中，片电阻和宽度相同且长度不同。调整低电阻区域的位置，使第二单位电阻的电阻值成为第一单位电阻的电阻值的1/4。这样，AB间成为1/16R，BC间成为1/8R。

在现有技术中，如图5所示仅从电阻器的长边方向的2个边完成与短路控制元件的布线连接。如图10所示，如果从电阻器的短边方向也完成与短路控制元件的布线连接，则分压电路的面积会变小。

另外，为了提高分压电路的分压比的精度，在电阻区域之上配置有金属层的盖8。如图11那样，若低电阻区域4彼此连接，则在低电阻区域4之上不需要以金属层形成的布线，因此能够配置覆盖全部电阻区域的盖8。

另外，若在分压电路的两端的电阻的外侧配置电气上不起作用的伪电阻，则提高比精度。这是因为两端的电阻器的形状容易出现偏差。例如，如图11那样，GH间的10R的要求比精度严格，因此图中，最下方（分压电路的端部）配置伪电阻7时提高比精度。此外，相反侧的1/16R的要求比精度松，因此容许有偏差，不需要伪电阻。换言之，1/16R也作为伪电阻起作用。这样，面积会变小。

另外，若形状不同的电阻器相邻，则电阻器的形状容易出现偏差，因此在不同形状的电阻器之间，加入电气上不起作用的伪电阻时提高比精度。在图11中，上侧的2个电阻的形状不同，因此从上数第2个和第3个之间加入伪电阻时提高比精度。

在半导体晶圆工艺中，单位电阻的相对比在分压电路的中心附近良好，端部方面较差。因而，由电阻值高的单位电阻构成的电阻（要求比精度高的电阻）配置在分压电路的中央附近，由电阻值低的单位电阻构成的电阻（要求比精度低的电阻）配置在端部的分压比的精度更好。图8的例子中，要求比精度不严的1/8R、1/16R两个配置在分压电路的相同端，但是使1/16R移动到相反侧的端部，分压比的精度更好。

另外，电阻分压电路的电阻器中常用多结晶的多晶硅膜。第一单位电阻和第二单位电阻由相同的多结晶的多晶硅膜构成。第二单位电阻的多结晶的多晶硅膜中的杂质浓度多于第一单位电阻。多结晶的多晶硅膜的片电阻能够通过膜中的杂质浓度调整。相同多结晶的多晶硅膜中杂质浓度不同的两个电阻的片电阻的比的精度，好于由其他膜构成的两个电阻的片电阻的比的精度。若改变片电阻，则能够较大地改变第一单位电阻和第二单位电阻的电阻值的比。因而，能得到电阻值显著不同，且电阻值的精度较好的多个单位电阻。

标号说明

1 电阻；2 修整用熔丝；3 布线；4 低电阻区域；5 电阻区域；5A 电阻区域（第一单位电阻）；5B 电阻区域（第二单位电阻）；6 接触部；7 伪电阻；8 盖。

Claims

1. 一种分压电路，其特征在于，包括：串联连接的多个电阻；以及与所述多个电阻分别并联连接并且分别控制所述多个电阻的选择或者非选择的多个短路控制元件，其中，所述多个电阻分别包含串联连接具有第一电阻值的第一单位电阻而成的第1电阻和并联连接具有第二电阻值的第二单位电阻的第2电阻这两个或一个，所述第二电阻值小于所述第一电阻值。

2. 如权利要求1所述的分压电路，其特征在于，所述第一单位电阻和所述第二单位电阻，分别由配置在不同电阻器上的电阻区域及配置在所述电阻区域的两端的低电阻区域构成，所述电阻区域由具有相同的片电阻的相同材料构成。

3. 如权利要求2所述的分压电路，其特征在于，所述第二单位电阻的电阻器的宽度与所述第一单位电阻的电阻器的宽度相同，所述电阻区域的长度不同。

4. 如权利要求3所述的分压电路，其特征在于，所述第二单位电阻在所述电阻器的端部以外的位置具备低电阻区域。

5. 如权利要求2至4的任一项所述的分压电路，其特征在于，所述电阻器具备3处以上的所述低电阻区域，2个以上的所述第二单位电阻共有所述一个电阻器。

6. 如权利要求2至5的任一项所述的分压电路，其特征在于，所述第二单位电阻在电阻器的端部以外的位置具备第1低电阻区域，与邻接的第二单位电阻的第2低电阻区域电连接，从电阻器的短边方向也形成与所述短路控制元件的布线连接。

7. 如权利要求6所述的分压电路，其特征在于，所述第二单位电阻中，所述邻接的第二单位电阻的第2低电阻区域利用与所述第1低电阻区域相同的材料连接。

8. 如权利要求1至7的任一项所述的分压电路，其特征在于，所述第二单位电阻配置在所述多个电阻的端部，其一部分还作为伪电阻起作用。

9. 如权利要求1至7的任一项所述的分压电路，其特征在于，在构成所述第一单位电阻的电阻器与构成所述第二单位电阻的电阻器之间，配置伪电阻。

10. 如权利要求1至7的任一项所述的分压电路，其特征在于，所述第一单位电阻配置在所述多个电阻的中央附近，所述第二单位电阻配置在所述多个电阻的端部。

11. 如权利要求1至10的任一项所述的分压电路，其特征在于，所述第一单位电阻和所述第二单位电阻由相同的多结晶的多晶硅膜构成，所述第二单位电阻的多结晶的多晶硅膜中的杂质浓度多于所述第一单位电阻的多结晶的多晶硅膜中的杂质浓度。