JP6284295B2 - 分圧回路 - Google Patents

分圧回路 Download PDF

Info

Publication number
JP6284295B2
JP6284295B2 JP2012202982A JP2012202982A JP6284295B2 JP 6284295 B2 JP6284295 B2 JP 6284295B2 JP 2012202982 A JP2012202982 A JP 2012202982A JP 2012202982 A JP2012202982 A JP 2012202982A JP 6284295 B2 JP6284295 B2 JP 6284295B2
Authority
JP
Japan
Prior art keywords
resistor
resistance
resistors
unit
voltage dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012202982A
Other languages
English (en)
Other versions
JP2014059620A (ja
Inventor
津村 和宏
和宏 津村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012202982A priority Critical patent/JP6284295B2/ja
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to KR1020157006173A priority patent/KR102150242B1/ko
Priority to EP13837239.6A priority patent/EP2897290B1/en
Priority to PCT/JP2013/071885 priority patent/WO2014041950A1/ja
Priority to US14/426,209 priority patent/US9806605B2/en
Priority to CN201380047904.3A priority patent/CN104641554B/zh
Priority to TW102130022A priority patent/TWI588639B/zh
Publication of JP2014059620A publication Critical patent/JP2014059620A/ja
Application granted granted Critical
Publication of JP6284295B2 publication Critical patent/JP6284295B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C13/00Resistors not provided for elsewhere
    • H01C13/02Structural combinations of resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802Resistors only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24Frequency- independent attenuators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

本発明は、分圧回路に関する。
最初に分圧回路の応用例として、抵抗による分圧回路を用いた定電圧出力回路を半導体ウエハ上に製造する場合について、図1を用いて説明する。
定電圧出力回路は、図1のように、基準電圧生成回路、アンプ、分圧回路、及び、出力トランジスタより構成される。定電圧出力回路は、一定の出力電圧を供給する。ここで用いられる分圧回路の例を図2に示す。直列に接続した抵抗1に並列にトリミング用のヒューズ2を配置してある。ヒューズ2を切断すると、並列に配置された抵抗に電流が流れ、分圧回路の分圧比が変化する。このようにして所望の電圧となるように調整することが可能である。
定電圧出力回路は半導体ウエハプロセスで製造されるが、製造上のばらつきが生じるので、何もしなければ、低電圧出力の大きさを決めるための基準電圧がばらついてしまう。そこで、その基準電圧のばらつきに応じ、製造後に分圧回路の分圧比を的確に調整することにより、基準電圧を調整し、定電圧出力回路の出力電圧をほぼ一定に設定することができる。
特に、近年では要求される定電圧出力回路から供給される出力電圧の精度は、高くなっていて、±1%や±0.5%である。このため、特許文献1では図3に示すように、粗調整回路がトリミングされ、その後、出力電圧が測定され、その測定値に合わせて微調整回路がトリミングされることで、定電圧出力回路の出力電圧を高精度にしている。また、特許文献2では図4に示すように、基準の抵抗Rrefの周囲にトリミング用の抵抗1R、3R、4Rが順次配置されることで、製造ばらつきが小さくなるようにしている。
特許第4175862号公報 特許第3787591号公報
しかし、特許文献1の方法では、粗調整と微調整とのトリミング工程が2回存在するので、その分、製造するための時間が長くなり、製造コストを押し上げることになる。また、特許文献2の方法では、近年要求されるレベルにまで、精度の向上を図ることは難しいと考えられる。
ここで、分圧回路に要求される精度は2種類ある。
まず、第1の精度は、分圧回路の分圧比をどれだけ小さい刻みで制御できるかという点である。例えば、定電圧出力回路の出力電圧の誤差を±1%や±0.5%とする場合、分圧回路の分圧比がこれより小さい刻みで変化する必要がある。分圧回路の分圧比が1000Ω:1000Ωつまり1:1であり、分圧比を1%の誤差で調整する場合、直列接続された複数の10Ωの抵抗、及び、これらの抵抗に並列接続されたヒューズが必要になる。
次に、第2の精度は、ヒューズトリミングによって想定される分圧比と出来上りの分圧比との一致度である。今後、この一致度を分圧比の精度と呼ぶ。これは、半導体ウエハプロセスの製造ばらつきに依存する。この製造ばらつきの影響を抑制するために、分圧回路は、同じサイズの抵抗から構成される。この同じサイズの抵抗を単位抵抗と呼ぶ。例えば、分圧比1:2は、単位抵抗1本と、単位抵抗を2本直列接続したもので構成される。分圧回路の分圧比の精度は、それぞれの単位抵抗の抵抗値の相対比に依存する。
分圧回路を構成する抵抗には多結晶ポリシリコンがよく使われる。多結晶ポリシリコンには粒界があるので結晶性が局所的にばらつく。また、イオン注入による不純物の分布が、局所的にばらつく。そのため、抵抗の面積が小さいと、局所的なばらつきの影響が顕著になり、単位抵抗の抵抗値の相対比が悪くなる。反対に、抵抗の面積が大きくなると局所的なばらつきの影響が軽減されて単位抵抗の抵抗値の相対比が良くなる。ここで、相対比が悪いということは、単位抵抗1本同士の抵抗値の比が、理想値1:1からずれていることを意味する。こうした事情から、分圧回路の大きさを小さくしようとして、単位抵抗のサイズを小さくすると、分圧比の精度は一般に悪化する。
近年の半導体集積回路においては、価格競争のため、微細化が進んでいる。しかし、そのまま微細化すると、分圧回路の抵抗の面積が小さくなり、局所的なばらつきの影響が大きくなり、分圧比の精度は悪化する。この対策として、分圧回路の抵抗の面積を大きくすると、分圧比の精度はよくなるが、製造コストは高くなる。
本発明は、上記課題に鑑みてなされ、面積が小さくても分圧比の精度がよい分圧回路を提供する。
本発明は、上記課題を解決するため、複数の抵抗と、前記複数の抵抗にそれぞれ対応して設けられ、前記複数の抵抗の短絡をそれぞれ制御する、複数の短絡制御素子と、を備えた分圧回路において、前記複数の抵抗の中で、抵抗値の大きい抵抗は、第一抵抗値の第一単位抵抗の、直列接続または並列接続で構成され、抵抗値の小さい抵抗は、第二抵抗値の第二単位抵抗の、並列接続で構成され、前記第二抵抗値は前記第一抵抗値よりも小さいことを特徴とする分圧回路とする。
本発明によれば、面積が小さく精度のよい分圧回路が得られる。
定電圧出力回路を示す図である。 分圧回路を示す模式図である。 参考文献1の図である。 参考文献2の図である。 従来の分圧回路を示す図である。 図5に示す分圧回路の分圧比を表す表である。 図5に示す分圧回路を構成する各抵抗の要求比精度を表す表である。 分圧回路を示す図である。 抵抗の断面図である。 分圧回路を示す図である。 分圧回路を示す図である。
以下、本発明の実施形態について、図面を参照して説明する。
再び、図1を用いて、分圧回路を利用した定電圧出力回路の構成を示す。
アンプは、基準電圧生成回路及び分圧回路からの2つの入力電圧を受け、この2つの電圧が等しくなるよう動作する。例えば、基準電圧が1.0Vであり、分圧回路の分圧比が1:1であると、定電圧出力回路の出力電圧は2.0Vになる。要求される定電圧出力回路の出力電圧の精度が、±1%であるとすると、出力電圧は、±1%の範囲、具体的には1.98V〜2.02Vの範囲に入っている必要がある。ここで、製造ばらつきのために、基準電圧が±80mVつまり±8%ばらつくとする。この時には、分圧回路の分圧比を、1:1を中心に、1%未満の刻みで±8%以上の範囲で、調整する必要がある。
これを実現できる分圧回路の一例を図5に示す。
単位抵抗を1Rとして、1/16R、1/8R、1/4R、1/2R、1R、9R、10Rを直列接続している。ここで、1/16Rは、16個の1Rの並列接続で構成し、10Rは、10個の1Rの直列接続で構成している。他も同様である。
複数のヒューズが、1/16R、1/8R、1/4R、1/2R、1Rの各抵抗とそれぞれ並列接続される。つまり、複数のヒューズは、これら複数の抵抗にそれぞれ対応して設けられ、これら複数の抵抗の選択/非選択をヒューズの切断/短絡によりそれぞれ制御する。各抵抗間の端子を、順にA端子、B端子、・・・、G端子、H端子とする。A端子は定電圧出力回路の出力端子に接続され、G端子はアンプの入力端子に接続され、H端子が接地端子に接続される。
ヒューズの切断(トリミング)によって、図6に示すように、分圧回路の分圧比は、1:1を中心に、0.625%刻みで−9.4%〜+10%の範囲で、調整することができる。
1/16R、1/8R、1/4R、1/2R、1R、9R、10Rの抵抗値の比は理想的には、1/16:1/8:1/4:1/2:1:9:10である。しかし、実際の抵抗値の比は理想比からずれる。各抵抗の抵抗値の比の精度を比精度と呼ぶ。
図5は、0.625%刻みの分圧回路なので、分圧回路の精度±1%を実現するためには、分圧比の精度を0.375%以下にする必要がある。分圧比の精度とは、ヒューズトリミングによって想定される分圧比と出来上がりの分圧比との一致度のことである。少し余裕を持たせるために、分圧比の精度は±0.2%以下が望まれる。
各抵抗の抵抗値はRaであり、GH間の抵抗の抵抗値はRghであり、分圧比の精度は0.2%である場合、図7に示すように、各抵抗にそれぞれ要求される要求比精度Xは下記の式で算出される。
X(%)=0.2×Rgh/Ra
上記の式及び図7に示すように、各抵抗の要求比精度Xは異なる。小さい抵抗値を有する抵抗の要求比精度はかなり緩いものとなる。例えば、全てのヒューズが切れている図6の例1において、AG間の抵抗の抵抗値は10.9375Rであり、GH間の抵抗の抵抗値は10Rであり、分圧比は1.094である。最も小さい抵抗値の抵抗である1/16Rが32%ずれ、1/16Rの抵抗値が0.06250Rから0.08250Rにずれても、AG間の抵抗の抵抗値は10.9375Rから10.9575Rにずれるだけであり、分圧比は1.094から1.096にずれる、つまり0.2%ずれるだけである。つまり、大きい抵抗値を有する抵抗である10Rは、0.2%しかずれることができないが、小さい抵抗値の抵抗である1/16Rは、32%もずれても良い。
図5の分圧回路は、各抵抗が単位抵抗を直列接続または並列接続したものにより構成されているので、1/16Rは、10Rよりも、1.6倍の面積を有する。面積が大きいと局所的なばらつきの影響が軽減されるので比精度は良くなる。局所的なばらつきは正規分布を有し、その標準偏差σは面積のルートに反比例すると、一般的に言われている。標準偏差σとはばらつきの幅を意味する。よって、1.6倍の面積を持つ時、ばらつきの幅は1/√(1.6)=0.79倍に小さくなる。しかし、1/16Rに要求される比精度は、前述のように、32%である。これは10Rの0.2%の160倍に相当する。前記の計算から考えると、1/16Rは10Rの1/√(160)=1/12.6の面積で、要求比精度を満たせる。よって、1/16Rがこのように大きな面積を有することは、要求比精度の観点からは無駄である。
そこで、本発明は、図8に示すように、2つの単位抵抗から構成される。これら2つの単位抵抗を第一単位抵抗5A、第二単位抵抗5Bとする。この例では、第二単位抵抗の抵抗値は、第一単位抵抗の抵抗値の1/4である。抵抗値の低い1/8R及び1/16Rが第二単位抵抗5Bの並列接続により構成される。他の抵抗は第一単位抵抗5Aの並列接続、もしくは直列接続により構成される。
第一単位抵抗と第二単位抵抗の抵抗値の比は、製造ばらつきによりばらつくが、このばらつきが10%以下である第一単位抵抗と第二単位抵抗を設けることは可能である。ここで、第一単位抵抗5Aと第二単位抵抗5Bとの抵抗値の比が、想定比から仮に10%ずれるとする。前述のように、1/8R及び1/16Rは、10%より大きい(悪い)要求比精度になっている。よって、抵抗値の低い1/8R及び1/16Rを第二単位抵抗5Bの並列接続で構成し、他の抵抗を第一単位抵抗5Aで構成しても、分圧回路の分圧比の精度は、0.2%を満たすことができる。ここで、1/8R及び1/16Rが抵抗値の低い第二単位抵抗で構成されているので、1/8R及び1/16Rの面積は、小さくなる。
つまり、単位抵抗が複数種類あると、単位抵抗同士の比精度はずれる。しかし、このずれよりも各抵抗間の要求比精度が大きい(悪い)のであれば、これらの各抵抗を異なる単位抵抗で構成し、面積を小さくすることが可能である。また、このずれよりも各抵抗間の要求比精度が小さい(良い)のであれば、これらの各抵抗は従前どおり1つの単位抵抗で構成されることになる。
換言すると、分圧回路の複数の抵抗の中で、要求比精度の高い抵抗1/4R、1/2R、1R、9R、10Rは、第一抵抗値の第一単位抵抗5Aの直列接続または並列接続で構成し、要求比精度の低い抵抗1/8R、1/16Rは、第二抵抗値の第二単位抵抗5Bの直列接続または並列接続で構成することが可能な場合がある。ここで第二抵抗値は第一抵抗値よりも低くなっている。
なお、定電圧出力回路の出力電圧の要求精度が±1%である場合、最小の抵抗は1/16R(0.0625R)であるが、±0.5%である場合、1/32R(0.03125R)である。分圧回路が従来例のように1つの単位抵抗だけで構成されると、1/32Rの面積は非常に大きくなってしまうので、この場合に本発明が適用されると、本発明の効果がより大きくなる。
前述の例においては、第一単位抵抗5Aと第二単位抵抗5Bとの抵抗値の比が4:1であるが、本発明はこれに限定されない。
また、単位抵抗は2種類として説明したが、本発明はこれに限定されない。1/4Rの第二単位抵抗の他に、1/8Rの第三単位抵抗があっても良い。
また、複数種類の単位抵抗の抵抗値の比が、必ずしも1:2の倍数に限定されない。第二単位抵抗の抵抗値は、第一単位抵抗の抵抗値よりも小さくなっていれば、本発明の効果が得られる。
また、本発明は、分圧回路の分圧比の狙い値が1種類である場合に限定されない。複数の狙い値が存在する場合、狙い値に応じて抵抗が追加される。すると、例えば、市場から多様な定電圧出力回路の出力電圧が要求されても、その出力電圧がトリミングのみで実現されるので、製品のコストを低くすることが可能である。
分圧回路を構成する抵抗の断面図を図9に示す。抵抗体は抵抗領域5、及び低抵抗領域4から成る。低抵抗領域4と配線3とはコンタクト6で接続される。
図10では、第一単位抵抗と第二単位抵抗は、各々の抵抗領域は同一のシート抵抗を有する同一の材料から成る。抵抗値は、シート抵抗×長さ/幅、で表されるので、第一単位抵抗と第二単位抵抗とは、長さ、もしくは幅、もしくは長さと幅の両方が異なる。半導体製造プロセスにおいて、2種類のシート抵抗の材料を用いると、2種類のシート抵抗の抵抗値の比の精度は悪い(ばらつきが大きい)。しかし、長さや幅はフォトエッチングプロセスで決まるため、長さや幅の比の精度は、2種類のシート抵抗の抵抗値の比の精度よりも良い。よって、第一単位抵抗と第二単位抵抗が、各々の抵抗領域は同一のシート抵抗を有する同一の材料から成り、抵抗値の違いが長さもしくは幅の違いで得られる場合、第一単位抵抗と第二単位抵抗の抵抗値の比の精度は良くなる。第一単位抵抗と第二単位抵抗の抵抗値の比の精度がよいと、更に大きな抵抗値の抵抗を第二単位抵抗で構成することが可能になる。これは分圧回路のサイズ縮小を意味し、製造コストの低減にも繋がる。
また、抵抗値を大きくするために抵抗の長さの方が幅よりもサイズが大きいので、長さの比の精度は、幅の比の精度よりも良い。よって、第一単位抵抗と第二単位抵抗は、各々の抵抗領域は同一のシート抵抗を有する同一の材料から成り、第二単位抵抗の幅が第一単位抵抗の幅と同じで、長さが異なる場合、第一単位抵抗と第二単位抵抗の抵抗値の比の精度は一段と良くなる。
従来の抵抗分圧回路では、図5に示すように抵抗体の両端に低抵抗領域を備えている。第二単位抵抗を成す抵抗体の両端以外の位置に低抵抗領域を備えていると、図10に示すように分圧回路の面積を小さくすることが可能である。
図10の上側2つの抵抗体には、それぞれ4つの低抵抗領域と、3つの第二単位抵抗が存在する。従来の抵抗分圧回路では図5に示すように一つの抵抗体には一つの単位抵抗しか存在しない。よって、本願発明によれば従来技術よりも分圧回路の面積が小さくすることが可能である。この例では、一つの抵抗体に3つの第二抵抗が存在するが、3つに意味はない。一つの抵抗体が3箇所以上の低抵抗領域を備え、2つ以上の第二単位抵抗が前記一つの抵抗体を併有していれば、従来技術よりも分圧回路の面積が小さくなる。
図10で、全ての抵抗体のサイズを同じにすると、抵抗体の形状ばらつきが小さくなるので比精度が良くなる。抵抗体のサイズが同じなので、第一単位抵抗と第二単位抵抗は、シート抵抗と幅が同じで、長さが異なる。低抵抗領域の位置を調整して、第二単位抵抗の抵抗値を第一単位抵抗の抵抗値の1/4にする。すると、AB間は1/16R、BC間は1/8Rになる。
従来技術では図5に示すように抵抗体の長辺方向の2辺のみから、短絡制御素子との配線接続がなされていた。図10に示すように、抵抗体の短辺方向からも短絡制御素子との配線接続がなされると、分圧回路の面積が小さくなる。
また、分圧回路の分圧比の精度向上ため、抵抗領域の上にメタル層のカバー8が配置される。図11のように、低抵抗領域4同士が接続されると、低抵抗領域4の上にメタル層による配線が不要になるので、全ての抵抗領域を覆うカバー8を配置することができる。
また、分圧回路の両端の抵抗の外側に、電気的には機能しないダミー抵抗が配置されると比精度が向上する。これは両端の抵抗体の形状がずれ易いからである。例えば、図11のように、GH間の10Rの要求比精度は厳しいので、図中、一番下に(分圧回路の端に)ダミー抵抗7を配置すると比精度が向上する。なお、反対側の1/16Rの要求比精度は緩いので、ばらつきが許容され、ダミー抵抗は不要である。換言すると、1/16Rはダミー抵抗としても機能する。すると、面積が小さくなる。
また、形状の異なる抵抗体が隣にあると、抵抗体の形状がずれやすいので、異なる形状の抵抗体の間に、電気的には機能しないダミー抵抗を入れると比精度が向上する。図11では、上側の2本の抵抗の形状が異なるので、上から数えて2本目と3本目の間にダミー抵抗を入れると比精度が向上する。
半導体ウエハプロセスにおいて、単位抵抗の相対比は、分圧回路の中心付近で良く、端の方で悪い。よって、抵抗値の高い単位抵抗から成る抵抗(要求比精度の高い抵抗)が分圧回路の中央付近に配置され、抵抗値の低い単位抵体から成る抵抗(要求比精度の低い抵抗)が端に配置された方が分圧比の精度が良い。図8の例では、要求比精度の緩い1/8R、1/16Rの両方が、分圧回路の同じ端に配置されているが、1/16Rを反対側の端に移動させた方が、分圧比の精度が良い。
また、抵抗分圧回路の抵抗体には多結晶ポリシリコン膜がよく用いられる。第一単位抵抗と第二単位抵抗は、同一の多結晶ポリシリコン膜から構成される。第二単位抵抗の多結晶ポリシリコン膜の中の不純物濃度が、第一単位抵抗のよりも多い。多結晶ポリシリコン膜のシート抵抗は、膜中の不純物濃度で調整できる。同じ多結晶ポリシリコン膜で不純物濃度の異なる2つの抵抗のシート抵抗の比の精度は、別の膜から成る2つの抵抗のシート抵抗の比の精度よりも良い。シート抵抗を変えると、第一単位抵抗と第二単位抵抗の抵抗値の比を大きく変えることが出来る。よって、抵抗値が大きく異なり、比較的抵抗値の精度の良い複数の単位抵抗が得られる。
1 抵抗
2 トリミング用ヒューズ
3 配線
4 低抵抗領域
5 抵抗領域
5A 抵抗領域(第一単位抵抗)
5B 抵抗領域(第二単位抵抗)
6 コンタクト
7 ダミー抵抗
8 カバー

Claims (5)

  1. 直列に接続された複数の抵抗と、前記複数の抵抗の一部に並列に接続された短絡制御素子と、を備え、
    前記複数の抵抗の個々の抵抗は、第一抵抗値を有する第一単位抵抗を直列に複数個接続または並列に複数個接続された第一構成第二抵抗値を有する第二単位抵抗が直列に複数個接続または並列に複数個接続された第二構成のいずれかからなり
    前記複数の抵抗は、少なくとも前記第一構成と前記第二構成と、を有し、
    前記第二単位抵抗の抵抗値は前記第一単位抵抗の抵抗値よりも小さく、
    前記第一単位抵抗および前記第二単位抵抗は、抵抗領域及び前記抵抗領域の両端に配置された低抵抗領域をそれぞれ有し、
    前記第二単位抵抗の抵抗領域の長さは前記第一単位抵抗の抵抗領域の長さよりも短いことを特徴とする分圧回路。
  2. 前記第一単位抵抗と前記第二単位抵抗は、前記抵抗領域が同一のシート抵抗を有する同一の材料から成ることを特徴とする請求項1記載の分圧回路。
  3. 前記第二単位抵抗の抵抗領域の幅が前記第一単位抵抗の抵抗領域の幅と同じことを特徴とする請求項1または請求項2記載の分圧回路。
  4. 前記複数の抵抗の両端の外側に、電気的に機能しないダミー抵抗を配置することを特徴とする請求項1乃至3のいずれか1項記載の分圧回路。
  5. 前記第一単位抵抗の両端の外側に、前記第二単位抵抗を配置することを特徴とする請求項1乃至3のいずれか1項記載の分圧回路。
JP2012202982A 2012-09-14 2012-09-14 分圧回路 Expired - Fee Related JP6284295B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012202982A JP6284295B2 (ja) 2012-09-14 2012-09-14 分圧回路
EP13837239.6A EP2897290B1 (en) 2012-09-14 2013-08-13 Voltage divider circuit
PCT/JP2013/071885 WO2014041950A1 (ja) 2012-09-14 2013-08-13 分圧回路
US14/426,209 US9806605B2 (en) 2012-09-14 2013-08-13 Voltage divider circuit having at least two kinds of unit resistors
KR1020157006173A KR102150242B1 (ko) 2012-09-14 2013-08-13 분압 회로
CN201380047904.3A CN104641554B (zh) 2012-09-14 2013-08-13 分压电路
TW102130022A TWI588639B (zh) 2012-09-14 2013-08-22 分壓電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012202982A JP6284295B2 (ja) 2012-09-14 2012-09-14 分圧回路

Publications (2)

Publication Number Publication Date
JP2014059620A JP2014059620A (ja) 2014-04-03
JP6284295B2 true JP6284295B2 (ja) 2018-02-28

Family

ID=50278075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012202982A Expired - Fee Related JP6284295B2 (ja) 2012-09-14 2012-09-14 分圧回路

Country Status (7)

Country Link
US (1) US9806605B2 (ja)
EP (1) EP2897290B1 (ja)
JP (1) JP6284295B2 (ja)
KR (1) KR102150242B1 (ja)
CN (1) CN104641554B (ja)
TW (1) TWI588639B (ja)
WO (1) WO2014041950A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9413342B2 (en) * 2014-09-11 2016-08-09 Nxp B.V. Resistive divider circuit for a differential signal communications receiver
JP6504345B2 (ja) 2015-02-04 2019-04-24 セイコーエプソン株式会社 D/a変換回路、発振器、電子機器及び移動体
US10103139B2 (en) * 2015-07-07 2018-10-16 Xilinx, Inc. Method and design of low sheet resistance MEOL resistors
US20180269270A1 (en) * 2017-03-14 2018-09-20 Ablic Inc. Semiconductor device
JP2018170457A (ja) * 2017-03-30 2018-11-01 エイブリック株式会社 抵抗分圧回路を有する半導体装置
BR112019022351A2 (pt) * 2017-04-26 2020-05-19 Voltserver Inc método para assegurar a integridade de medições de tensão de linha de transmissão em um sistema de potência de eletricidade digital
WO2018196986A1 (en) * 2017-04-27 2018-11-01 Advantest Corporation Calibration arrangement and method for deriving a resistance of a resistor
CN111289927A (zh) * 2020-03-02 2020-06-16 大陆汽车电子(长春)有限公司 智能电池传感器的起动信号模拟装置、测试方法及系统
JP2022094379A (ja) 2020-12-15 2022-06-27 エイブリック株式会社 抵抗回路及び当該抵抗回路を備える電流検出回路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795590B2 (ja) * 1988-10-31 1995-10-11 日本電気株式会社 セミカスタム半導体集積回路の設計方法
US5157323A (en) * 1990-08-28 1992-10-20 Pacific Monolithics Switched low-loss attenuator
JPH06216353A (ja) * 1993-01-14 1994-08-05 Nippon Telegr & Teleph Corp <Ntt> Ecl回路の基本セルとその形成方法
KR960009209A (ko) * 1994-08-19 1996-03-22 이토 기요시 반도체 집적회로
JP3124473B2 (ja) * 1994-08-19 2001-01-15 セイコーインスツルメンツ株式会社 半導体装置とその製造方法
CN2235136Y (zh) * 1995-09-07 1996-09-11 舒靖文 全自动单相交流调压保护器
JP3678814B2 (ja) * 1995-09-29 2005-08-03 日本バーブラウン株式会社 集積回路抵抗体アレイ
US6060760A (en) * 1997-08-13 2000-05-09 Tritech Microelectronics, Ltd. Optimal resistor network layout
JP3558930B2 (ja) * 1999-09-20 2004-08-25 シャープ株式会社 安定化電源
JP3515025B2 (ja) * 1999-09-22 2004-04-05 株式会社東芝 半導体装置
IT1311441B1 (it) * 1999-11-16 2002-03-12 St Microelectronics Srl Generatore di tensione programmabile, in particolare per laprogrammazione di celle di memoria non volatili di tipo multilivello.
US7053751B2 (en) * 2001-05-14 2006-05-30 Ricoh Company, Ltd. Resistance hybrid, and voltage detection and constant voltage generating circuits incorporating such resistance hybrid
JP3787591B2 (ja) * 2002-02-14 2006-06-21 セイコーインスツル株式会社 抵抗回路
JP3887260B2 (ja) * 2002-04-09 2007-02-28 沖電気工業株式会社 分圧抵抗のレイアウト方法
CN100444285C (zh) * 2002-08-28 2008-12-17 旺宏电子股份有限公司 多重位闪存的参考电流产生电路
JP4175862B2 (ja) 2002-10-24 2008-11-05 株式会社リコー 電圧設定回路及びその設定方法、並びに電圧検出回路及び定電圧発生回路
JP2004296767A (ja) * 2003-03-27 2004-10-21 Citizen Watch Co Ltd 半導体装置
JP4448433B2 (ja) * 2004-12-03 2010-04-07 アルプス電気株式会社 サーマルヘッドの製造方法
JP4740771B2 (ja) * 2006-03-03 2011-08-03 株式会社リコー 分圧回路、その分圧回路を使用した定電圧回路及び電圧検出回路、分圧回路のトリミング方法
JP4818224B2 (ja) * 2007-08-09 2011-11-16 株式会社東芝 可変抵抗器及びこれを用いたフィルタ、可変利得増幅器及び集積回路
JP5433957B2 (ja) * 2008-02-26 2014-03-05 株式会社リコー 半導体装置
JP2011204925A (ja) * 2010-03-25 2011-10-13 Seiko Instruments Inc 半導体装置
KR101260801B1 (ko) * 2011-01-13 2013-05-06 에스케이하이닉스 주식회사 전압 레귤레이터 및 전압 레귤레이팅 방법

Also Published As

Publication number Publication date
KR20150054820A (ko) 2015-05-20
EP2897290B1 (en) 2018-09-19
JP2014059620A (ja) 2014-04-03
CN104641554B (zh) 2017-06-23
EP2897290A1 (en) 2015-07-22
TWI588639B (zh) 2017-06-21
US9806605B2 (en) 2017-10-31
TW201428445A (zh) 2014-07-16
CN104641554A (zh) 2015-05-20
EP2897290A4 (en) 2016-06-15
WO2014041950A1 (ja) 2014-03-20
KR102150242B1 (ko) 2020-09-01
US20150214836A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
JP6284295B2 (ja) 分圧回路
US8009011B2 (en) Electrically adjustable resistor
JP6432201B2 (ja) 半導体装置および半導体装置の製造方法
JPH0552043B2 (ja)
US6725436B2 (en) Resistor circuit
JP2010182954A (ja) 半導体装置
CN110837016B (zh) 精密匹配电阻阵列及其校准方法
US7205880B2 (en) Trimmer impedance component, semiconductor device and trimming method
JP2007227478A (ja) 半導体チップの製造方法
CN102683342B (zh) 半导体器件
CN107976143A (zh) 应变仪
US9418932B1 (en) Integrated circuit system with tunable resistor and method of manufacture thereof
KR20060069350A (ko) 칩 저항기와 그 제조방법
JP3449300B2 (ja) 基板上に形成された回路のトリミング方法
TW200847332A (en) Semiconductor device and trimming method therefor
TW201904019A (zh) 具有阻抗分壓電路的半導體裝置
US11545480B2 (en) Integrated circuit with single level routing
JP2022094379A (ja) 抵抗回路及び当該抵抗回路を備える電流検出回路
JPH10223836A (ja) 半導体集積回路のトリミングパターン
JP2024047597A (ja) 半導体装置
KR0148689B1 (ko) 전압 조절기
US9362419B2 (en) Variable resistance device having parallel structure
JPH0535349A (ja) 半導体装置
JPH08124707A (ja) 薄膜チップ抵抗器
JPS6248903B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150708

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180130

R150 Certificate of patent or registration of utility model

Ref document number: 6284295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees