JP2022094379A - 抵抗回路及び当該抵抗回路を備える電流検出回路 - Google Patents
抵抗回路及び当該抵抗回路を備える電流検出回路 Download PDFInfo
- Publication number
- JP2022094379A JP2022094379A JP2020207210A JP2020207210A JP2022094379A JP 2022094379 A JP2022094379 A JP 2022094379A JP 2020207210 A JP2020207210 A JP 2020207210A JP 2020207210 A JP2020207210 A JP 2020207210A JP 2022094379 A JP2022094379 A JP 2022094379A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- circuit
- parallel
- resistor
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 26
- 238000009966 trimming Methods 0.000 claims abstract description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000000052 comparative effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/23—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by opening or closing resistor geometric tracks of predetermined resistive values, e.g. snapistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C13/00—Resistors not provided for elsewhere
- H01C13/02—Structural combinations of resistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
- G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/16—Resistor networks not otherwise provided for
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
【課題】温度依存性が小さく、高い抵抗値から低い抵抗値まで広い範囲で抵抗値を調整可能で、面積が小さい抵抗回路及び当該抵抗回路を備える電流検出回路を提供する。【解決手段】抵抗回路100は、第一端子1と第二端子2との間に接続される、基準抵抗R0、直列可変抵抗群10及び並列可変抵抗群20を備え、直列可変抵抗群10は、互いに直列に接続されるN(Nは1以上の整数)個の並列可変抵抗ユニットRP(N)を有し、N個の並列可変抵抗ユニットは、それぞれ、抵抗と、この抵抗と並列に接続されるトリミング素子と、を有し、並列可変抵抗群20は、互いに並列に接続されるM(Mは1以上の整数)個の直列可変抵抗ユニットRS(M)を有し、M個の並列可変抵抗ユニットは、それぞれ、抵抗と、この抵抗と直列に接続されるトリミング素子と、を有する。【選択図】図1
Description
本発明は、抵抗回路及び当該抵抗回路を備える電流検出回路に関する。
半導体集積回路の抵抗回路について、シリコン基板上に絶縁層を設け、その絶縁層上に形成されるポリシリコン層を抵抗素子として用いる技術がある。抵抗素子として用いられるポリシリコンの抵抗値の温度依存性は、ポリシリコンへ不純物をイオン注入する際のドーズ量によって変化することが知られている(例えば、特許文献1参照)。
従って、温度依存性の小さいポリシリコンの抵抗素子を得るためには、ポリシリコン層へのドーズ量は一定の範囲内に制御されなければならない。一方、ポリシリコンのシート抵抗値(面積あたりの抵抗値)はドーズ量に依存する。そのため、温度依存性の小さいポリシリコン抵抗のシート抵抗値は一定の範囲に収まる。
また、定電圧出力回路を半導体集積回路で形成する場合、例えば、抵抗回路の抵抗値をトリミング素子によってトリミングすることで変更し、分圧回路の分圧比を所望の値に設定している。
具体的には、単位抵抗の抵抗値を1Rとした時、例えば1/16R,1/8R,1/4R,1/2R,1Rといった抵抗を直列に接続し、各抵抗と並列にそれぞれヒューズが設けられている。それらのヒューズを製造時のトリミング工程において任意に切断することで、抵抗回路全体の合成抵抗を所望の抵抗値に設定している。ヒューズを並列に接続する各抵抗の抵抗値を単位抵抗の2のn乗(nは連続する整数)とすることで、ほぼ連続的な抵抗値の範囲内において、所望の抵抗値を有する抵抗回路を得ることができる。
半導体集積回路で電流検出回路を実現する場合、主に数mA(ミリアンペア)~数100mAの範囲の電流を検出する方法として、電流検出用の抵抗回路に電流を流して発生する電圧を計測することで電流センシングが行われる。このような電流検出用の抵抗回路には、抵抗値の温度依存性が小さいことに加え、抵抗回路は、検出したい電流値に応じて、高い抵抗値から低い抵抗値に渡る広い範囲で精度良く抵抗値を調整可能であることが求められる。
しかしながら、抵抗値が変更可能な従前の抵抗回路の場合、抵抗値を精度よく調整するためには、ヒューズと並列に接続される抵抗の最小抵抗値を小さくする必要がある。ポリシリコンで形成される抵抗素子は、上述したように、温度依存性が小さい場合のシート抵抗値は一定であるため、単位抵抗の抵抗値を任意に小さくすることができない。
抵抗回路の最小抵抗値をより小さくする技術としては、例えば、並列に接続する抵抗の本数を増やす技術及び単位抵抗の長さLを短く単位抵抗の幅Wを広くする技術がある。
しかしながら、並列に接続する抵抗の本数を増やす技術を適用する場合、単位抵抗の抵抗値1Rに対してより小さいnの抵抗値、すなわち1/32R、1/64R、1/128Rといったより小さい抵抗値を実現するには、それぞれ32本、64本、128本といった抵抗素子を並列に接続する構成が必要となる。このような抵抗素子を並列に接続する構成では、非常に多くの抵抗素子を含むため、回路面積が大きくなり、ひいては半導体チップのコスト上昇を招いてしまう。
また、単位抵抗の長さLを短く、単位抵抗の幅Wを広くする技術を採用して単位抵抗の抵抗値を小さくする場合、抵抗回路全体の抵抗値をより高い抵抗値に調整するための直列抵抗の本数が増えてしまう。この場合も、回路面積が大きくなるため、半導体チップのコスト上昇を招いてしまう。
本発明は、上記課題に鑑みてなされたものであり、温度依存性が小さく、高い抵抗値から低い抵抗値まで広い範囲で抵抗値をほぼ連続的に調整可能で、回路面積が小さい抵抗回路及び当該抵抗回路を備える電流検出回路を提供することを目的とする。
本発明の実施形態に係る抵抗回路は、第一端子と第二端子との間に接続され、抵抗値が可変な抵抗回路であって、基準抵抗と、前記基準抵抗と直列に接続された直列可変抵抗群と、前記基準抵抗と並列に接続された並列可変抵抗群と、を備え、前記直列可変抵抗群は、互いに直列に接続されるN個の並列可変抵抗ユニットを有し、N個目の前記並列可変抵抗ユニットは、第N抵抗と、前記第N抵抗と並列に接続される第Nトリミング素子と、を有し、前記並列可変抵抗群は、互いに並列に接続されるM個の直列可変抵抗ユニットを有し、M個目の前記直列可変抵抗ユニットは、第M抵抗と、前記第M抵抗と直列に接続される第Mトリミング素子と、を有し、前記M及び前記Nは、何れも1以上の整数であることを特徴とする。
本発明によれば、温度依存性が小さく、高い抵抗値から低い抵抗値まで広い範囲で抵抗値をほぼ連続的に調整可能で面積が小さい抵抗回路及び当該抵抗回路を備える電流検出回路を提供することができる。
以下、本発明の実施形態に係る抵抗回路及び当該抵抗回路を備えた電流検出回路について、図面を参照して説明する。
図1は、本実施形態に係る抵抗回路の一例である抵抗回路100の一般化した構成(並列可変抵抗ユニットN個、直列可変抵抗ユニットM個、N及びMは共に1以上の整数)を示した回路図である。
抵抗回路100は、第一端子1と、第二端子2と、基準抵抗R0と、基準抵抗R0と直列に接続された直列可変抵抗群10と、基準抵抗R0と並列に接続された並列可変抵抗群20と、を備えている。
基準抵抗R0は、第一端R0aと第二端R0bとを両端とし、長さL及び幅Wのポリシリコン層を含む抵抗素子と、を有している。基準抵抗R0の抵抗素子は、単一の抵抗素子、又は直列若しくは並列に接続された複数の抵抗素子によって構成されている。
ここで、基準抵抗R0と同じポリシリコン層で形成され、基準抵抗R0と同じ長さ及び幅である長さL及び幅Wの抵抗素子を「単位抵抗」と呼称する。さらに、ポリシリコン層は、理想的な温度依存性がゼロになるように製造時のイオン注入のドーズ量が調整されているものとする。
直列可変抵抗群10は、第一端子1と接続される第一端10aと、N個の並列可変抵抗ユニットRP(1)~RP(N)と、基準抵抗R0の第一端R0aと接続される第二端10bと、を備えている。
N個の並列可変抵抗ユニットRP(1)~RP(N)は、第一端10aから第二端10bへ向かう順に、並列可変抵抗ユニットRP(1)、並列可変抵抗ユニットRP(2)、…(中略)…、並列可変抵抗ユニットRP(N-1)及び並列可変抵抗ユニットRP(N)が直列に接続されている。
並列可変抵抗群20は、基準抵抗R0の第一端R0aと接続される第一端20aと、M個の直列可変抵抗ユニットRS(1)~RS(M)と、基準抵抗R0の第二端R0bと接続される第二端20bと接続される第二端20bと、を備えている。
M個の直列可変抵抗ユニットRS(1)~RS(M)は、第一端20aと第二端20bとの間に、直列可変抵抗ユニットRS(1)、直列可変抵抗ユニットRS(2)、…(中略)…、直列可変抵抗ユニットRS(M-1)及び直列可変抵抗ユニットRS(M)が並列に接続されている。また、第一端20a及び第二端20bは、それぞれ、第一端R0a及び第二端R0bと接続されていることから、各直列可変抵抗ユニットRS(1)~RS(M)は、基準抵抗R0とも並列に接続されている。
第一端子1と第二端子2間の抵抗回路100全体の抵抗値は、基準抵抗R0と、直列可変抵抗群10と、並列可変抵抗群20と、からなる合成抵抗により定まる。並列可変抵抗ユニットRP(1)~RP(N)及び直列可変抵抗ユニットRS(1)~RS(M)は、それぞれ、後述するように、トリミング素子を有している。並列可変抵抗ユニットRP(1)~RP(N)及び直列可変抵抗ユニットRS(1)~RS(M)の各々は、トリミング素子を接続状態とするか非接続状態とするかによって、抵抗値を調整可能に構成されている。
図2は、並列可変抵抗ユニットRP(N)の構成例を示した回路図である。
N個の列可変抵抗ユニットRPは、それぞれ、抵抗R1と、抵抗R1と並列に接続されるトリミング素子T1[N]と、を有している。すなわち、第X個目の並列可変抵抗ユニットRP(X)は、それぞれ、抵抗としての抵抗R1[X]と、抵抗R1[X]と並列に接続されるトリミング素子としてのトリミング素子T1[X]と、を有している。ここで、Xは1≦X≦Nを満たす整数である。N個目の並列可変抵抗ユニットRP(N)は、第N抵抗としての抵抗R1[N]と、抵抗R1[N]と並列に接続される第Nトリミング素子としてのトリミング素子T1[N]と、を有している。
N個の列可変抵抗ユニットRPは、それぞれ、抵抗R1と、抵抗R1と並列に接続されるトリミング素子T1[N]と、を有している。すなわち、第X個目の並列可変抵抗ユニットRP(X)は、それぞれ、抵抗としての抵抗R1[X]と、抵抗R1[X]と並列に接続されるトリミング素子としてのトリミング素子T1[X]と、を有している。ここで、Xは1≦X≦Nを満たす整数である。N個目の並列可変抵抗ユニットRP(N)は、第N抵抗としての抵抗R1[N]と、抵抗R1[N]と並列に接続される第Nトリミング素子としてのトリミング素子T1[N]と、を有している。
並列可変抵抗ユニットRP(N)の一方の端子は、トリミング素子T1[N]の第一端と、抵抗R1[N]の第一端と、に接続される。並列可変抵抗ユニットRP(N)の他方の端子は、トリミング素子T1[N]の第二端と、抵抗R1[N]の第二端と、に接続される。
ここで、抵抗R1[N]は、一つの単位抵抗又は直列若しくは並列に接続された複数の単位抵抗によって構成される。トリミング素子T1[N]は、接続状態から非接続状態への切り替えが可能な素子であって、例えば、ヒューズである。ヒューズは、トリミング工程前の初期状態において、接続状態である。また、ヒューズの抵抗値は、抵抗R1[N]の抵抗値に対して十分に小さい。従って、接続状態にあるヒューズと抵抗R1[N]の合成抵抗は、ヒューズの抵抗値にほぼ一致する。
トリミング工程において、トリミング素子T1[N]が非接続状態、すなわちヒューズが切断されると、ヒューズは、抵抗R1[N]の抵抗値より遥かに高い抵抗値となる。従って、非接続状態にあるヒューズと抵抗R1[N]の合成抵抗は、抵抗R1[N]の抵抗値にほぼ一致する。このように、ヒューズの加工(切断)の有無、すなわちトリミング素子T1[N]の接続状態及び非接続状態によって、並列可変抵抗ユニットRP(N)の抵抗値は変更される。
図3は、直列可変抵抗ユニットRS(M)の構成例を示した回路図である。
M個の直列可変抵抗ユニットRSは、それぞれ、抵抗R2と、抵抗R2と直列に接続されるトリミング素子T2と、を有している。すなわち、第X個目の直列可変抵抗ユニットRS(X)は、それぞれ、抵抗としての抵抗R2[X]と、抵抗R2[X]と直列に接続されるトリミング素子としてのトリミング素子T2[X]と、を有している。ここで、Xは1≦X≦Mを満たす整数である。M個目の直列可変抵抗ユニットRS(M)は、第M抵抗である抵抗R2[M]と、抵抗R2[M]と直列に接続される第Mトリミング素子であるトリミング素子T2[M]と、を有している。
M個の直列可変抵抗ユニットRSは、それぞれ、抵抗R2と、抵抗R2と直列に接続されるトリミング素子T2と、を有している。すなわち、第X個目の直列可変抵抗ユニットRS(X)は、それぞれ、抵抗としての抵抗R2[X]と、抵抗R2[X]と直列に接続されるトリミング素子としてのトリミング素子T2[X]と、を有している。ここで、Xは1≦X≦Mを満たす整数である。M個目の直列可変抵抗ユニットRS(M)は、第M抵抗である抵抗R2[M]と、抵抗R2[M]と直列に接続される第Mトリミング素子であるトリミング素子T2[M]と、を有している。
直列可変抵抗ユニットRS(M)の一方の端子は、トリミング素子T2[M]の第一端に接続される。トリミング素子T2[M]の第二端は、抵抗R2[M]の第一端に接続される。抵抗R2[M]の第一端は、直列可変抵抗ユニットRS(M)の他方の端子に接続される。
ここで、抵抗R2[M]は、一つの単位抵抗又は直列若しくは並列に接続された複数の単位抵抗によって構成される。トリミング素子T2[M]は、接続状態から非接続状態への切り替えが可能な素子であって、例えば、ヒューズである。ヒューズの抵抗値は、抵抗R2[M]の抵抗値に対して十分に小さい。従って、トリミング素子T2[M]としてのヒューズと抵抗R2[M]の合成抵抗は、ヒューズと抵抗R1[N]の合成抵抗と同様に、ヒューズの抵抗値にほぼ一致する。
トリミング工程において、トリミング素子T2[M]が非接続状態、すなわちヒューズが切断されると、ヒューズは、抵抗R2[M]の抵抗値より遥かに高い抵抗値となる。従って、非接続状態にあるヒューズと抵抗R2[M]の合成抵抗は、抵抗R2[M]の抵抗値にほぼ一致する。このように、ヒューズの加工(切断)の有無、すなわちトリミング素子T2[M]の接続状態及び非接続状態によって、直列可変抵抗ユニットRS(M)の抵抗値は変更される。
抵抗回路100は、高い抵抗値から低い抵抗値まで広い範囲の全範囲に渡って精度良く抵抗値を調整可能に構成されることが好ましい。高い抵抗値から低い抵抗値まで広い範囲の全範囲に渡って精度良く抵抗値を調整可能にすることを考慮すれば、抵抗回路100は、下記式(1)を満たすように構成されるのが好ましい。下記式(1)において、R0は基準抵抗R0の抵抗値、Rparaは基準抵抗R0とトリミング前の並列可変抵抗群20の合成抵抗値、R1minは抵抗R1[N]の抵抗値R1Nのうち最も小さい抵抗値、R2maxは抵抗R2[M]の抵抗値R2Mのうち最も大きい抵抗値、である。
上記式(1)に従う抵抗回路100によれば、特定のトリミングをした後にとり得る抵抗値の領域で調整精度が悪化することがない。すなわち、広い範囲でほぼ連続的に精度よく抵抗値を調整することができる。
また、抵抗回路100の面積の増加を抑制する観点では、直列可変抵抗群10と並列可変抵抗群20による抵抗値の調整範囲の重複を小さくすることが有効である。抵抗回路100の回路面積を適正な範囲内に抑えることを考慮すれば、抵抗回路100は、下記式(2)を満たすように構成されることが好ましい。なお、下記式(2)におけるR0、Rpara及びR1minは、上記式(1)と同じである。
上記式(2)に従う抵抗回路100によれば、直列可変抵抗群10と並列可変抵抗群20による抵抗値の調整範囲の重複を小さくすることができ、ひいては回路面積の増加を抑制することができる。
上記式(1)及び上記式(2)を共に満たすように、抵抗回路100が構成されれば、上記式(1)又は上記式(2)を満たすように構成された抵抗回路100よりもさらに好ましい。上記式(1)及び上記式(2)を共に満たす抵抗回路100は、高い抵抗値から低い抵抗値まで広い範囲の全範囲に渡って精度良く抵抗値を調整でき、さらに回路面積の増加を抑制することができる。
抵抗回路100の抵抗値の調整範囲は、トリミング素子T1[1]~T1[N]及びトリミング素子T2[1]~T2[M]が全て接続状態から全て非接続(切断)状態の範囲となる。調整可能な最小の抵抗値をR100min、最大の抵抗値をR100maxとし、ヒューズの抵抗値を無視した場合、R100min及びR100maxは、それぞれ、下記式(3)及び下記式(4)となる。ここで、Xは1≦X≦Nを満たす整数である。
抵抗回路100は、その抵抗値を、R100minからR100maxの範囲内で調整可能である。抵抗回路100の抵抗値の調整可能な範囲は、並列可変抵抗ユニットRP(N)の個数を表すN又は直列可変抵抗ユニットRS(M)の個数を表すMの設計値、及び各抵抗の本数を変更することによって容易に変更できる。
また、抵抗回路100の合成抵抗は、抵抗値R2maxの抵抗を含む直列可変抵抗ユニットのトリミングによって、最も微小な抵抗値の調整が可能となるため、より抵抗値を微小な精度で調整したい場合、直列可変抵抗ユニットRS(M)内の抵抗R2[M]の抵抗値を高くすることで可能となる。
従前の抵抗回路では、ヒューズと並列に接続された抵抗の抵抗値を小さくすることで調整精度を高めていたが、ヒューズの抵抗値と抵抗の抵抗値が近い値になるため、トリミングによる抵抗値の変化に狙いからの誤差が生じる。また、ヒューズはポリシリコン抵抗と異なるドーズ量でイオン注入されたり、サリサイド化して形成されたりするため、抵抗値の温度依存性が異なる。そのため、抵抗回路の温度依存性も悪化している。
これに対して、上述した構成を有する抵抗回路100であれば、抵抗値の調整精度を高めるために、直列可変抵抗ユニットRS(M)内の抵抗の抵抗値を高めればよい。いくら抵抗値の調整精度を高めてもヒューズの抵抗値と抵抗の抵抗値が近付くことはないため、抵抗値の変化に大きな誤差は生じず、温度依存性の悪化も生じない。従って、抵抗回路100によれは、抵抗回路100の抵抗値の調整精度を任意に高めることができる。
図4は、抵抗回路100の具体的な一例である抵抗回路100aの構成例を示した回路図である。
抵抗回路100aは、上述した式(1)を満たすとともに、N=5、M=5として構成された抵抗回路100である。抵抗回路100aにおいて、基準抵抗R0は、抵抗R01と抵抗R02とを並列接続して構成されている。抵抗R01と抵抗R02とを並列接続された基準抵抗R0の抵抗値R0は、1/2Rと表現する。
直列可変抵抗群10内の各並列可変抵抗ユニットの抵抗の抵抗値は、それぞれ、RP(1)内は4R、RP(2)内は2R、RP(3)内は1R、RP(4)内は1/2R、RP(5)内は1/4R、である。
並列可変抵抗群20内の各直列可変抵抗ユニットの抵抗の抵抗値はそれぞれ、RS(1)内は1R、RS(2)内は2R、RS(3)内は4R、RS(4)内は8R、RS(5)内は16R、である。
上述した直列可変抵抗群10及び並列可変抵抗群20を備える抵抗回路100aでは、上述した式(1)の左辺を計算すると約0.011となり、上述した式(1)の不等式が成立する。また、上述した式(2)の左辺を計算すると約0.14となり、上述した式(2)の不等式も成立する。従って、抵抗回路100aは、高い抵抗値から低い抵抗値まで広い範囲の全範囲に渡って精度良く抵抗値を調整でき、さらに回路面積の増加を抑えて構成されている。
図5及び図6は、抵抗回路100及び比較例の抵抗回路における抵抗の本数を説明する表である。
ここで、比較例の抵抗回路(不図示)とは、抵抗回路100と同数である10個の可変抵抗ユニットを有し、抵抗回路100aと同等の最小調整精度をもつように構成された抵抗回路である。具体的に説明すれば、比較例の抵抗回路は、抵抗回路100aに対して、直列可変抵抗群10及び並列可変抵抗群20に代わりに、並列可変抵抗ユニットRP(1)~RP(10)に相当する可変抵抗ユニットRcP(1)~RcP(10)を備えて構成されている。また、比較例の抵抗回路は、抵抗回路100aに対して、基準抵抗R0の代わりに、基準抵抗R0と並列可変抵抗群20との合成抵抗の抵抗値にほぼ等しい抵抗値の基準抵抗Rc0を備えて構成されている。
抵抗回路100aでは、基準抵抗R0と、各並列可変抵抗ユニットRP(1)~RP(5)と、各直列可変抵抗ユニットRS(1)~RS(5)との抵抗の合計本数は、46本である(図5参照)。一方、比較例の抵抗回路は、基準抵抗Rc0と、可変抵抗ユニットRcP(1)~RcP(10)との抵抗の合計本数は、265本である(図6参照)。
抵抗回路100aと比較例の抵抗回路とを比べると、抵抗回路100aの抵抗の合計本数(46本)は、比較例の抵抗回路の抵抗の合計本数(265本)に対して、約17%と概ね6分の1に低減することができる。換言すれば、抵抗回路100aは、抵抗素子による回路面積を、比較例の抵抗回路の抵抗素子による回路面積に対して、概ね6分の1に抑えることができるため、半導体チップのコスト増加を抑えることができる。
また、抵抗回路100aは、最小の抵抗値が1/4Rである。これに対して、比較例の抵抗回路は、最小の抵抗値が1/128Rである。比較例の抵抗回路の最小の抵抗値(=1/128R)と抵抗回路100aの最小の抵抗値(=1/4R)とを比べると、比較例の抵抗回路の最小の抵抗値は、抵抗回路100aの最小の抵抗値に対して1/32倍と非常に小さいため、抵抗回路100aよりもヒューズの抵抗値の影響でトリミング後の抵抗回路の抵抗値に大きな誤差が発生しやすい。すなわち、抵抗回路100aは、比較例の抵抗回路に対して、トリミング後の抵抗回路100aの抵抗値の誤差を小さくすることができる。
次に、本実施形態の抵抗回路を備えた電流検出回路について説明する。
図7は、本実施形態の電流検出回路の一例である電流検出回路200の構成例を示した回路図である。
図7は、本実施形態の電流検出回路の一例である電流検出回路200の構成例を示した回路図である。
電流検出回路200は、電源端子3と、接地端子4と、センス出力端子5と、本実施形態の抵抗回路の一例である抵抗回路100と、負荷101と、センストランジスタ110と、出力トランジスタ111と、PMOSトランジスタ112と、ゲート駆動回路120と、電流センスアンプ121と、を備えている。また、電流検出回路200は、出力トランジスタ111に流れる出力電流Ioutを検出し、検出した出力電流Ioutに比例する電流が抵抗回路100に流れることによって変換される電圧をセンス出力端子5に供給するように構成されている。
続いて、電流検出回路200の接続について説明する。
センストランジスタ110は、ソースが電源端子3に、ゲートがゲート駆動回路120の出力端子と出力トランジスタ111のゲートに、ドレインがPMOSトランジスタ112のソースと電流センスアンプ121の反転入力端子(-)に接続されている。出力トランジスタ111は、ソースが電源端子3に、ドレインが負荷101の一方の端子と電流センスアンプ121の非反転入力端子(+)に接続されている。
センストランジスタ110は、ソースが電源端子3に、ゲートがゲート駆動回路120の出力端子と出力トランジスタ111のゲートに、ドレインがPMOSトランジスタ112のソースと電流センスアンプ121の反転入力端子(-)に接続されている。出力トランジスタ111は、ソースが電源端子3に、ドレインが負荷101の一方の端子と電流センスアンプ121の非反転入力端子(+)に接続されている。
負荷101の他方の端子は接地端子4に接続されている。電流センスアンプ121の出力端子はPMOSトランジスタ112のゲートに接続されている。PMOSトランジスタ112のドレインは、抵抗回路100の第一端子とセンス出力端子に接続されている。抵抗回路100の第二端子は、接地端子4に接続されている。
続いて、電流検出回路200の動作について説明する。
出力トランジスタ111のソース・ドレイン間には、負荷101に流れる出力電流Ioutが流れる。電流センスアンプ121は、反転入力端子の電圧と非反転入力端子の電圧とが一致するようにPMOSトランジスタ112のゲート電圧を制御する。
出力トランジスタ111のソース・ドレイン間には、負荷101に流れる出力電流Ioutが流れる。電流センスアンプ121は、反転入力端子の電圧と非反転入力端子の電圧とが一致するようにPMOSトランジスタ112のゲート電圧を制御する。
反転入力端子の電圧と非反転入力端子の電圧とが一致するようにPMOSトランジスタ112のゲート電圧が制御される結果、センストランジスタ110のドレイン電圧と、出力トランジスタ111のドレイン電圧とは一致する。センストランジスタ110と出力トランジスタ111とは、ソース、ゲート及びドレインの各電圧が一致するため、センストランジスタ110には出力トランジスタ111の出力電流に比例したセンス電流Isenseが流れる。
センス電流Isenseは、PMOSトランジスタ112を介して抵抗回路100に流れ、抵抗回路100の両端にセンス電圧Vsenseが発生して出力端子としてのセンス出力端子5に出力される。センス電圧Vsenseは、抵抗回路100の抵抗によってセンス電流Isenseが電流電圧変換された電圧である。従って、センス電圧Vsenseは、出力電流Ioutに比例しており、センス電圧Vsenseを外部から読み取ることで出力電流を検出することができる。
電流検出回路200における電流検出の精度は、製造ばらつきの影響を受ける。主な要素として、抵抗回路100の抵抗値のばらつきと、センストランジスタ110と出力トランジスタ111との特性の相対的なばらつきと、電流センスアンプの入力端子間のオフセット電圧とが、電流検出精度に影響する。電流検出回路200は、抵抗回路100を備えることによって、回路面積を抑えつつ電流検出範囲を広範化することができ、且つ、抵抗値のばらつきが補償されるので、精度が良好なセンス電圧Vsenseを生成することができる。
また、センストランジスタ110と出力トランジスタ111との特性の相対的なばらつきと、電流センスアンプの入力端子間のオフセット電圧の影響を相殺するように抵抗回路100のトリミングを行うことで、電流検出の精度を高めることができる。
なお、本発明は、上述した実施形態そのままに限定されるものではなく、実施段階では、上述した例以外にも様々な形態で実施することが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更をすることができる。
例えば、トリミング前やトリミング後の合成抵抗に影響しない範囲で、抵抗やトリミング素子の接続の順番を入れ替えてもよい。
例えば、第一端子1と第二端子2との間に、直列可変抵抗群10と基準抵抗R0に加えて、同じ単位抵抗で構成された抵抗値の異なる他の抵抗回路が、抵抗回路100と直列に接続されてもよい。
トリミング素子T1[1]~T1[N]及びトリミング素子T2[1]~T2[M]は、ヒューズに限定されるものではない。トリミング素子T1[1]~T1[N]及びトリミング素子T2[1]~T2[M]は、接続状態から非接続状態への切り替えが可能な素子であればよく、例えば、MOS(Metal Oxide Semiconductor)トランジスタでもよい。
トリミング素子T1[1]~T1[N]及びトリミング素子T2[1]~T2[M]としてのMOSトランジスタは、そのゲート電圧を制御することによって、接続状態であるオンと非接続状態であるオフとを切り替えることができる。なお、並列可変抵抗ユニットRP(N)の個数を表すNと、直列可変抵抗ユニットRS(M)の個数を表すMとは、必ずしも異なる数である必要はなく、1以上の整数であれば同じ数でもよい。
上述した実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 第一端子
2 第二端子
10 直列可変抵抗群
20 並列可変抵抗群
R0 基準抵抗
RP(N) 並列可変抵抗ユニット
RS(M) 直列可変抵抗ユニット
R1[N]、R2[M] 抵抗
T1[N]、T2[M] トリミング素子
100、100a 抵抗回路
200 電流検出回路
111 出力トランジスタ
5 センス出力端子(出力端子)
2 第二端子
10 直列可変抵抗群
20 並列可変抵抗群
R0 基準抵抗
RP(N) 並列可変抵抗ユニット
RS(M) 直列可変抵抗ユニット
R1[N]、R2[M] 抵抗
T1[N]、T2[M] トリミング素子
100、100a 抵抗回路
200 電流検出回路
111 出力トランジスタ
5 センス出力端子(出力端子)
Claims (5)
- 第一端子と第二端子との間に接続され、抵抗値が可変な抵抗回路であって、
基準抵抗と、前記基準抵抗と直列に接続された直列可変抵抗群と、前記基準抵抗と並列に接続された並列可変抵抗群と、を備え、
前記直列可変抵抗群は、互いに直列に接続されるN個の並列可変抵抗ユニットを有し、前記N個の並列可変抵抗ユニットは、それぞれ、抵抗と、この抵抗と並列に接続されるトリミング素子と、を有し、
前記並列可変抵抗群は、互いに並列に接続されるM個の直列可変抵抗ユニットを有し、前記M個の直列可変抵抗ユニットは、それぞれ、抵抗と、この抵抗と直列に接続されるトリミング素子と、を有し、
前記M及び前記Nは、何れも1以上の整数であることを特徴とする抵抗回路。 - 前記抵抗回路は、ポリシリコン層を含む半導体で形成され、
前記基準抵抗と、前記N個の並列可変抵抗ユニットが有する抵抗と、前記M個目の直列可変抵抗ユニットが有する抵抗とは、前記半導体に含まれる同じポリシリコン層で形成される、請求項1から3の何れか一項に記載の抵抗回路。 - 出力トランジスタに流れる電流を検出する電流検出回路であって、
請求項1から4の何れか一項に記載される抵抗回路と、
前記出力トランジスタと、を備え、
前記抵抗回路は、前記出力トランジスタに流れる電流に比例する電流が流れるように調整された抵抗値を有し、前記抵抗回路の両端に発生する電圧を出力端子へ供給することを特徴とする電流検出回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020207210A JP2022094379A (ja) | 2020-12-15 | 2020-12-15 | 抵抗回路及び当該抵抗回路を備える電流検出回路 |
US17/545,491 US11948708B2 (en) | 2020-12-15 | 2021-12-08 | Resistance device and current detection circuit including the resistance device |
CN202111516538.4A CN114636858A (zh) | 2020-12-15 | 2021-12-13 | 电阻电路以及具有该电阻电路的电流检测电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020207210A JP2022094379A (ja) | 2020-12-15 | 2020-12-15 | 抵抗回路及び当該抵抗回路を備える電流検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022094379A true JP2022094379A (ja) | 2022-06-27 |
JP2022094379A5 JP2022094379A5 (ja) | 2023-08-02 |
Family
ID=81941628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020207210A Pending JP2022094379A (ja) | 2020-12-15 | 2020-12-15 | 抵抗回路及び当該抵抗回路を備える電流検出回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11948708B2 (ja) |
JP (1) | JP2022094379A (ja) |
CN (1) | CN114636858A (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6331768B1 (en) * | 2000-06-13 | 2001-12-18 | Xicor, Inc. | High-resolution, high-precision solid-state potentiometer |
JP3787591B2 (ja) * | 2002-02-14 | 2006-06-21 | セイコーインスツル株式会社 | 抵抗回路 |
JP2006332175A (ja) * | 2005-05-24 | 2006-12-07 | Freescale Semiconductor Inc | トリミング回路及び電子回路 |
TWI328150B (en) * | 2007-03-06 | 2010-08-01 | Neotec Semiconductor Ltd | Binary bidirectional trimming circuit |
JP6284295B2 (ja) | 2012-09-14 | 2018-02-28 | エイブリック株式会社 | 分圧回路 |
EP3401932B1 (en) * | 2017-05-12 | 2023-01-25 | ams AG | An electric circuit for trimming a resistance of a resistor |
JP7127413B2 (ja) | 2018-08-03 | 2022-08-30 | 富士電機株式会社 | 抵抗素子及びその製造方法 |
-
2020
- 2020-12-15 JP JP2020207210A patent/JP2022094379A/ja active Pending
-
2021
- 2021-12-08 US US17/545,491 patent/US11948708B2/en active Active
- 2021-12-13 CN CN202111516538.4A patent/CN114636858A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220189668A1 (en) | 2022-06-16 |
CN114636858A (zh) | 2022-06-17 |
US11948708B2 (en) | 2024-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9886045B2 (en) | Voltage regulator equipped with an overcurrent protection circuit capable of adjusting a limited current and a short-circuited current | |
US7592855B2 (en) | Trimming circuit and semiconductor device | |
US8450986B2 (en) | Voltage regulator | |
US7737675B2 (en) | Reference current generator adjustable by a variable current source | |
KR102150242B1 (ko) | 분압 회로 | |
TWI601378B (zh) | 電阻校正電路與裝置 | |
US20120182065A1 (en) | Resistive divider circuit and voltage detection circuit | |
CN115061525B (zh) | 一种高精度电压校正电路 | |
US6747508B2 (en) | Resistance mirror circuit | |
US8970187B2 (en) | Voltage generator | |
JP2022094379A (ja) | 抵抗回路及び当該抵抗回路を備える電流検出回路 | |
JP4919642B2 (ja) | 半導体装置 | |
JP2022094379A5 (ja) | ||
US11669120B2 (en) | Current mirror circuit | |
US10249769B1 (en) | On-chip tuneable diffusion resistor | |
US11476018B2 (en) | On-chip resistor trimming to compensate for process variation | |
US10860046B2 (en) | Reference voltage generation device | |
EP3830870B1 (en) | Power transistor coupled to multiple sense transistors | |
CN101133374A (zh) | 直流电源装置 | |
JP2002278633A (ja) | 帰還回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230725 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240516 |