JP3787591B2 - 抵抗回路 - Google Patents

抵抗回路 Download PDF

Info

Publication number
JP3787591B2
JP3787591B2 JP2002036744A JP2002036744A JP3787591B2 JP 3787591 B2 JP3787591 B2 JP 3787591B2 JP 2002036744 A JP2002036744 A JP 2002036744A JP 2002036744 A JP2002036744 A JP 2002036744A JP 3787591 B2 JP3787591 B2 JP 3787591B2
Authority
JP
Japan
Prior art keywords
resistance
resistor
value
resistance value
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002036744A
Other languages
English (en)
Other versions
JP2003243513A (ja
Inventor
智幸 小池
圭秀 金久保
稔 有山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2002036744A priority Critical patent/JP3787591B2/ja
Priority to US10/267,364 priority patent/US6725436B2/en
Publication of JP2003243513A publication Critical patent/JP2003243513A/ja
Application granted granted Critical
Publication of JP3787591B2 publication Critical patent/JP3787591B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に用いる抵抗回路、特に分圧回路部作成のためのレイアウト配置に関するものである。
【０００２】
【従来の技術】
半導体集積回路に用いる図２のような端子Aと端子Cとの電圧を分割する分圧回路部分は、図２のように基準抵抗部分Ｒｒｅｆと所望の値を調整できる数個の要素からなる抵抗部、この所望の抵抗値を決定するために用いる抵抗部数個と同数のトリミングできるヒューズで構成されている。ここで、端子AC間の電圧をV、端子ＡＢ間の電圧をＶＡＢ、端子ＡＢ間にある基準抵抗部の抵抗をＲｒｅｆ、端子BC間の電圧をＶＢＣ、端子ＢＣ間の抵抗をRBCとすると、端子AC間を分圧した電圧ＶＡＢとＶＢＣはそれぞれ次式で表される。
【０００３】
ＶＡＢ＝Ｖ・Ｒｒｅｆ／（Ｒｒｅｆ＋ＲＢＣ）
ＶＢＣ＝Ｖ・ＲＢＣ／（Ｒｒｅｆ＋ＲＢＣ）
と表される。AC端子間電圧VはＶＡＢ対ＶＢＣと分圧されるので上式よりABとBC間の電圧は、抵抗比Ｒｒｅｆ対RBCで分圧することが可能である。所望の値を要求する端子BC間の抵抗値は以下のとおりである。一般に抵抗のトリミングでは、端子BC間の抵抗値をある所望の値に合わせ込む。ここでは、トリミング素子F1〜F4が直列に接続されており、各トリミング素子と並列に抵抗R1〜R4が接続されている。ここで、トリミング素子F1,F2,F3,F4の抵抗値をそれぞれRF1,RF2,RF3,RF4とする。トリミング素子F1と抵抗R1の並列抵抗値をRF1//R１とすれば、端子BC間の抵抗値は（RF1//R１）＋（RF2//R2）＋（RF3//R3）＋（RF4//R4）で与えられる。また一般的にトリミング素子F1〜F4の抵抗値RF1〜RF4は、抵抗R1〜R4の抵抗値に比べて無視できるほど小さい。従ってトリミング素子をカットしない状態では端子BC間の抵抗値は、RF1＋RF2＋RF3＋RF4となる。ここで、トリミング素子F1をカットすると端子BC間の抵抗はR1＋RF2＋RF3+RF4となるが、R1に比較してRF2,RF3,RF4は無視できるほど小さいので端子BC間の抵抗値は、ほぼR1となる。
【０００４】
また、トリミング素子のF1とF2をカットすれば端子BC間の抵抗値はR1+R2+RF3+RF4となるが、R1＋R2に比較してRF3＋RF4は無視できるほど小さいので端子BC間の抵抗値はR1＋R2となる。従って、トリミング素子F1〜F4を任意にカットすることで端子BC間の抵抗値を所望の値に調節することが可能である。以上述べた分圧回路の作成過程におけるレイアウトパターン配置は考慮されていない。
【０００５】
【発明が解決しようとする課題】
半導体集積回路の抵抗部分は、トランジスタ、高抵抗ポリシリコン、拡散などで作られている。ここでは一例として高抵抗ポリシリコンで示す。高抵抗ポリシリコンはイオン注入によって作製し、抵抗値は抵抗素子の面積で設定することができるが、イオン注入には不均一性があり、この不均一性がチップの面内バラツキとして現れるので、面内全体に高精度で均一な抵抗値を実現することは困難である。
【０００６】
分圧回路は基準抵抗部と所望の値の抵抗部との抵抗比で決定されるが、従来のようにレイアウト配置を考慮しないで基準抵抗部と所望の値の抵抗部分がチップ内で離れて配置された場合、大きな抵抗値誤差を生む要因であった。このイオン注入の不均一性による抵抗値の面内バラツキの影響が抵抗比誤差として現れてくるので、高精度な分圧回路の実現が困難である。
【０００７】
【課題を解決するための手段】
上記の課題を解決するために、本発明は半導体集積回路に用いる分圧回路のレイアウトパターン配置において、基準抵抗部分の周囲に抵抗値の一番大きい要素から順番に並べて配置することを特徴とするものである。
【０００８】
即ち、抵抗回路は、基準抵抗部分と、抵抗素子と前記抵抗素子と並列に接続された前記抵抗素子をトリミングする為のヒューズとからなる抵抗部と、を有し、前記基準抵抗部分の周囲に、前記抵抗素子が前記基準抵抗部分に隣接するように抵抗値の大きい前記抵抗素子から順番に並べて配置されている。
【０００９】
【発明の実施の形態】
本発明の分圧回路に用いる抵抗素子のレイアウトパターン配置は、基準抵抗の周囲に抵抗値の大きい要素から並べて配置したものである。
【００１０】
【実施例】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１(a)は本発明第１の実施例の抵抗素子のレイアウトパターン配置である。基準抵抗の左右に、所望の値を調整できる数個の要素から成る抵抗部分のうち値の一番大きい要素から順番で並べて配置する。図１(a)〜(f)においてＲｒｅｆは基準抵抗部、R1、R2、R3、R4は図２における回路図の端子BC間の抵抗要素である。端子BC間の抵抗要素の大小関係はR1≦R2≦R3≦R4である。
【００１１】
図２の回路図に対応した抵抗素子の実際のレイアウトパターンを図３に示す。ここでは一例として高抵抗ポリシリコンで示している。図３において高抵抗ポリシリコン１は金属配線２で配線しており、コンタクト３で高抵抗ポリシリコンと金属配線を接続している。
【００１２】
高抵抗ポリシリコンの長さＬ及び高抵抗ポリシリコンの幅Ｗで決められる面積によって抵抗素子の抵抗値は設定される。設定された任意の抵抗値Rを持った図３（ａ）のような１本の高抵抗ポリシリコン抵抗素子を、例えば、金属配線で任意の本数を直列または並列に接続して所望の抵抗値を作ることができる。例えば、図３（ｂ）は任意の抵抗Rを直列に２本つないでおり抵抗値R2となる。図３（ｃ）は直列に４本つないでおり抵抗値R4となる。また、図３（ｄ）は任意の抵抗Rを並列につないでおり抵抗値R/２となる。図３（ｄ）は並列に４本つないでおり抵抗値はR/４となる。ここで、金属配線の抵抗値は高抵抗ポリシリコンの抵抗値に比べて無視できるほど小さい。
【００１３】
このように作られた各抵抗要素に並列にトリミング素子が金属配線で接続されており、分圧回路が図２の回路図ように構成されている。
図１（ｂ）、（ｃ）は、本発明第２の実施例で、抵抗素子のレイアウトパターン配置である。
基準抵抗部分の周囲に抵抗値の一番大きい要素から上下左右及び左右上下順番に並べて配置することを特徴とする。
【００１４】
図１（d）は本発明第３の実施例で、抵抗素子のレイアウトパターン配置である。基準抵抗部分の周囲に所望の値を調整できる数個の異なる値を持つ要素からなる抵抗部を均等に分割したものを抵抗値の一番大きい要素から上下左右順番に並べて配置することを特徴とする。
【００１５】
例えば、各抵抗値を４・Ｒｒｅｆ＝４・Ｒ１＝２・Ｒ２＝４／３・Ｒ３＝Ｒ４とする。さらにレイアウトパターン配置においてＲｒｅｆとR1を図３（ａ）、又は図３（ｄ）を２つ直列に接続したものと考えると、Ｒ２は図３（ｂ）、R3は図３(a)と図３(b)の直列接続、R4は図３(c)にそれぞれ対応している。また、図３(a)のような基準としてある高抵抗ポリシリコン１本を金属配線で接続し図３(b)〜(e)のように希望の抵抗を作っているので、図３（ｂ）〜（ｅ）は高抵抗ポリシリコンが離れたところに分割配置されていても金属配線で接続することで希望の抵抗を作ることが可能である。
【００１６】
図１（ｅ），（ｆ）は本発明第４の実施例で、抵抗素子のレイアウトパターン配置である。基準抵抗部分の周囲に所望の値を調整できる数個の異なる値を持つ要素からなる抵抗部を均等に分割したものを抵抗値の一番大きい要素から上下左右及び左右上下順番に並べて配置することを特徴とする。
【００１７】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に記載されるような効果がある。基準抵抗と基準抵抗からの比で決定される所望の抵抗値との比が精度良く作ることができる。これにより、不良発生率が減少されコスト削減につながる。
【図面の簡単な説明】
【図１】本発明の分圧回路における抵抗部全体のレイアウトパターン配置図である。
【図２】図１に示したレイアウトパターン配置に対する分圧回路全体の回路図である。
【図３】図１に示した抵抗部分の実際のレイアウトパターン図の例である。
【符号の説明】
１ 高抵抗ポリシリコン
２ 金属配線
３ コンタクト
L 高抵抗ポリシリコンの長さ
Ｗ 高抵抗ポリシリコンの幅

Claims (4)

  1. 基準抵抗部分と、抵抗素子と前記抵抗素子と並列に接続された前記抵抗素子をトリミングする為のヒューズとからなる抵抗部と、を有し、前記基準抵抗部分の周囲に、前記抵抗素子が前記基準抵抗部分に隣接するように抵抗値の大きい前記抵抗素子から順番に、上下左右あるいは左右上下に並べて配置されていることを特徴とする抵抗回路。
  2. 基準抵抗部分と、定まった抵抗値を有する抵抗を組み合わせた抵抗素子と前記抵抗素子と並列に接続された前記抵抗素子をトリミングする為のヒューズとからなる抵抗部と、を有し、前記基準抵抗部分の周囲に、前記抵抗素子が前記基準抵抗部分に隣接するように抵抗値の大きい前記抵抗素子から順番に、上下左右あるいは左右上下に並べて配置されていることを特徴とする抵抗回路。
  3. 基準抵抗部分と、定まった抵抗値を有する抵抗を組み合わせた抵抗素子と前記抵抗素子と並列に接続された前記抵抗素子をトリミングする為のヒューズとからなる抵抗部と、を有し、前記基準抵抗部分の周囲に、均等に分割された前記抵抗素子が前記基準抵抗部分に隣接するように抵抗値の大きい前記抵抗素子から順番に、上下左右あるいは左右上下に並べて配置されていることを特徴とする抵抗回路。
  4. 前記抵抗体はポリシリコンより形成されていることを特徴とする請求項１乃至３のいずれか 1 項に記載の半導体装置。
JP2002036744A 2002-02-14 2002-02-14 抵抗回路 Expired - Lifetime JP3787591B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002036744A JP3787591B2 (ja) 2002-02-14 2002-02-14 抵抗回路
US10/267,364 US6725436B2 (en) 2002-02-14 2002-10-09 Resistor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002036744A JP3787591B2 (ja) 2002-02-14 2002-02-14 抵抗回路

Publications (2)

Publication Number Publication Date
JP2003243513A JP2003243513A (ja) 2003-08-29
JP3787591B2 true JP3787591B2 (ja) 2006-06-21

Family

ID=27655054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002036744A Expired - Lifetime JP3787591B2 (ja) 2002-02-14 2002-02-14 抵抗回路

Country Status (2)

Country Link
US (1) US6725436B2 (ja)
JP (1) JP3787591B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014041950A1 (ja) 2012-09-14 2014-03-20 セイコーインスツル株式会社 分圧回路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3887260B2 (ja) * 2002-04-09 2007-02-28 沖電気工業株式会社 分圧抵抗のレイアウト方法
JP2005093579A (ja) * 2003-09-16 2005-04-07 Toshiba Corp 半導体装置
JP4841220B2 (ja) 2005-10-14 2011-12-21 株式会社リコー 半導体装置
US7721119B2 (en) * 2006-08-24 2010-05-18 International Business Machines Corporation System and method to optimize multi-core microprocessor performance using voltage offsets
US20090027822A1 (en) * 2007-07-26 2009-01-29 Darwish Mohamed N Transient blocking unit having a fab-adjustable threshold current
JP5433957B2 (ja) * 2008-02-26 2014-03-05 株式会社リコー 半導体装置
JP2010093637A (ja) * 2008-10-09 2010-04-22 Nec Electronics Corp 遅延回路
US8143993B2 (en) * 2009-07-29 2012-03-27 Fairchild Semiconductor Corporation Method and circuit for recycling trimmed devices
CN105185781B (zh) 2010-11-29 2018-06-22 瑞萨电子株式会社 半导体器件
GB201207490D0 (en) * 2012-04-30 2012-06-13 Emblation Ltd Apparatus and method for determining a status of a medical device component
JP6073705B2 (ja) * 2013-02-26 2017-02-01 エスアイアイ・セミコンダクタ株式会社 ヒューズ回路及び半導体集積回路装置
WO2019132879A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Compensation of resistance in thin film resistor
JP2022094379A (ja) * 2020-12-15 2022-06-27 エイブリック株式会社 抵抗回路及び当該抵抗回路を備える電流検出回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5239162A (en) * 1975-09-23 1977-03-26 Jiyuichirou Ozawa Fuse resistor
JPS5831426A (ja) * 1981-08-19 1983-02-24 Matsushita Electric Ind Co Ltd 電源装置
US4401963A (en) * 1981-12-14 1983-08-30 Warco, Inc. Resistor insertion fuse
US6532568B1 (en) * 2000-10-30 2003-03-11 Delphi Technologies, Inc. Apparatus and method for conditioning polysilicon circuit elements

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014041950A1 (ja) 2012-09-14 2014-03-20 セイコーインスツル株式会社 分圧回路
KR20150054820A (ko) 2012-09-14 2015-05-20 세이코 인스트루 가부시키가이샤 분압 회로
US9806605B2 (en) 2012-09-14 2017-10-31 STI Semiconductor Corporation Voltage divider circuit having at least two kinds of unit resistors

Also Published As

Publication number Publication date
JP2003243513A (ja) 2003-08-29
US6725436B2 (en) 2004-04-20
US20030154456A1 (en) 2003-08-14

Similar Documents

Publication Publication Date Title
JP3787591B2 (ja) 抵抗回路
JP6284295B2 (ja) 分圧回路
US7205880B2 (en) Trimmer impedance component, semiconductor device and trimming method
US7911032B2 (en) Method for generating a signal representative of the current delivered to a load by a power device and relative power device
KR910020880A (ko) 반도체 집적 회로 장치 및 그 제조 방법
JPH05235279A (ja) 半導体集積回路装置
JPS595657A (ja) マスタ−スライス方式の半導体集積回路
JPH0795590B2 (ja) セミカスタム半導体集積回路の設計方法
JPH036858A (ja) マスタスライス方式半導体集積回路装置
JPS63310160A (ja) レ−ザ−トリミング方法
JPS6245703B2 (ja)
JPH02148801A (ja) 膜状抵抗体及びそのトリミング方法
JPH09199565A (ja) プロセス監視回路
JP2639599B2 (ja) 半導体集積回路装置
JPS60244058A (ja) 半導体集積回路装置
JPH02177549A (ja) マスタスライス方式の半導体集積回路装置
JP2003209175A (ja) ヒューズ素子およびトリミング回路
JPH1187627A (ja) 半導体装置及びファンクショントリミング方法
JPH05160347A (ja) アナログアレイ方式集積回路装置
JPH04316344A (ja) コンタクト抵抗測定素子
JPH04318965A (ja) 半導体集積回路装置
JPH06204372A (ja) 電力用トランジスタ
JPH10223836A (ja) 半導体集積回路のトリミングパターン
JPH11186272A (ja) 半導体集積回路レイアウトパターン
JPH08148676A (ja) 入力保護回路及びその形成方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040304

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060215

R150 Certificate of patent or registration of utility model

Ref document number: 3787591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140407

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term