JPS63310160A - レ−ザ−トリミング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置等におけるレーザートリミングによ
る抵抗容量等の形成技術に関する。

〔従来技術〕

半導体装置における誘電体上の抵抗レーザートリミング
技術については工業調査会１９８５年５月電子材料ｐ１
１８−にハイブリッド基板における抵抗トリミング方法
が記載されている。この場合、基体はセラミックやガラ
スであり、抵抗材料は高誘電率のＡｇ−Ｐｄ合金等が主
成分であって、レーザートリミング技術によってより高
密度な回路を実現するものである。

°モノリシック半導体装置においては、たとえばハーフ
ラワン社で実施しているレーザーによル抵抗トリミング
法がある。これは第９図に示すようにＳｉ０、等の下地
絶縁膜９上にＮｉ−Ｃｒ−３ｉ。

Ｃｒ−８ｉ等の金属蒸着膜の抵抗パターン１ｏを形成し
、レーザートリミングによってその一部に「切りこみ」
１１をつ（ることで、抵抗体の実質の幅（Ｌ／Ｗ）を変
えて抵抗値の調整を行っていた。

〔発明が解決しようとする問題点〕 しかし、上記した従来のトリミング方法によれば、（１
）レーザースポット位置（Ｌ、Ｗ）を基糸位置０−０′
に合わせるための精度を十分にとる必要がある、（２）
所望とする抵抗値を５るまでレーザーカットをつづける
ためトリミング作業に時間がかかりコスト高になる、（
３）従来の方法では拡散抵抗には適用されず、蒸着抵抗
のみであるから工程が多（コストアップになる、（４ル
−ザーで大きい距離（Ｌ）を溶断させるためには連続長
時間出力可能な高出力レーザー装置が必要となる等の問
題点があった。

本発明は上記した従来技術の問題点を克服するためにな
されたものである。

本発明の一つの目的は拡散抵抗や容量のレーザートリミ
ングにより可能としコストダウンを図ることにある。

本発明の他の一つの目的は単発のレーザー装置で抵抗や
容量の調整を可能とするトリミング方法を提供すること
にある。

本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述と添付図面からあきらかになろう。

〔問題点を解決するための手段〕

本願において開示される発明の５ち代表的なものの概要
を簡単に説明すれば下記のとおりである。

すなわち、半導体基体の一主表面上に形成した抵抗の抵
抗値を調整するためのレーザートリミング方法であって
、上記抵抗を基準抵抗Ｒｅ　と、この基準抵抗Ｒ，に直
列に接続されたトリミング抵抗群△Ｒ１△Ｒ２・・・・
・・及び、各トリミング抵抗をそれぞれ短絡するように
設けた並列配線とにより構成し、上記並列配線の一部を
トリミングすること罠よりその部分に対応するトリミン
グ抵抗の抵抗値を基準抵抗の抵抗値に加えた抵抗値を得
るものである。

〔作　用〕

上記した手段によれば、抵抗を基準抵抗とトリミング抵
抗とで形成し、トリミング抵抗の抵抗値を基準抵抗の抵
抗値より小さくすることにより、高精度で所望の抵抗値
を簡単なトリミング加工で得ることができ、配線のみを
トリミングすればよいから拡散抵抗のトリミングも可能
となる。

〔実施例１〕 第１図乃至第４図は本発明の一実施例を示すものであっ
て、第１図は半導体基板表面の一つの島領域に形成され
た拡散抵抗パターンの平面図である。

同図におい【、１点鎖線の枠で取り囲んだ領域は基準と
なる抵抗Ｒ０である。鎖線の枠で囲まれない領域にはト
リミング用抵抗群△Ｒ８，△Ｒ８゜△Ｒ５・・・・・・
が形成される。

これら基準抵抗Ｒ０とトリミング抵抗△Ｒ１゜△Ｒ１，
△Ｒ３・・・・・・は第３図に示すように配線を介して
直列に接続されるとともに、各トリミング配ＲＲＩ、Ｒ
ｔをそれぞれ短絡するように並列配線Ａ、Ｂ・・・・・
・が設げである。

第２図は第１図における基準抵抗Ｒ０の一部とトリミン
グ抵抗の一部Ｒ１とをＡ−Ａ面で切断した断面図である
。

１はＳｉ基体におけるエピタキシャルｎ型Ｓｉ層である
。２は拡散抵抗でたとえばベース拡散（ＢＲ）によるｐ
型拡散層である。３は表面Ｓｉｎ。

膜である。４は抵抗の端部に低抵抗接触し、抵抗間を接
続するＡ１蒸着膜からなる人！配線である。

次に上記構造の抵抗を使用してレーザートリミングを行
う場合について述べる。

１１）　　第３図を参照し、ａ−ｂ間の抵抗を実際に測
定して測定値Ｒｍが所望とする抵抗値Ｒとの差によって
配線の切断測定（Ａ、Ｂ、Ｃ・・・・・・）を決定する
Ｏ Ｒ−Ｒｍ　＃　０の場合は切断しない。

Ｒ−Ｒｍ！；△Ｒ１のときＡ部の配線をレーザーカット
する。

Ｒ−Ｒｍ−△Ｒ３のときＢ部の配線をレーザーカットす
る。

以上のような手段で配線の１個所をレーザートリミング
することにより、所望とする抵抗値が得られる。このレ
ーザー切断にあたっては配線が完全に切断されればよい
のであって、切断個所の位置合せ精度を問題にしな（【
よい。

なお、Ｒｏ、△Ｒ（△Ｒ８，△Ｒ２・・・・・・）は以
下のように設定する必要がある。Ｒニドリミングの所望
の値、αニドリミングの精度（％）、β：半導体上に形
成する抵抗の絶対値精度（％）、ｒ：△Ｒ１，△Ｒ２・
・・の接続数とす−ると、Ｒ，≦Ｒ・（１−−Ｌ） △Ｒ６ＲＸ　ｔ　ｏ　。

ｎ≧β／α の条件を満足すれば本発明において有効なトリミング手
段として使用できる。

上記実施例によれば、短時間でトリミングができ、スル
ープット向上により原価を大幅に低減できる効果がある
。

（２）　　上記（１）の方法において、ｎが１．ト常に
大きい場合は、チップ面積が太き（なり実用的ではない
。

そのような場合は以下のようにする。

第４図に示すように、△Ｒ１，△Ｒ２・・・をΔＲ２２
△Ｒ，４△Ｒ，８△Ｒというように△Ｒの係数を２　”
　（ｎ＝＝０，１，２・・・）に設定する。この場合の
配線Ａ、Ｂ・・・・・・のトリミング個所は次のように
なる。

Ｒ−Ｒｍ？Ｑ　　　　切断しない Ｒ−Ｒｍ−△ＲＡ部を切断 Ｒ−Ｒｍ？２ΔＲＢ部を切断 Ｒ−Ｒｍ？３△ＲＡとＢを切断 とすることにより最小のトリミング用抵抗の面積で高精
度のトリミングが可能となり、チップ面積を縮小し得る
。

上記実施例によればチップサイズを小さくできることに
よる原価低減が（１）の場合と併せて可能となる。

又、抵抗値の高精度化ができる。

〔実施例２〕 第５図乃至第７図は本発明を静電容量、たとえばＭＯ８
容量装置のトリミングに応用した他の実施例を示すもの
であって、第５図は容量の一部断面図、第６図は容量の
回路図である。第５図において、１はＳｉ基板、２は一
方の電極となるｐ＋型型数散層５は誘電体膜、６は他方
の電極となる人！膜である。

この実施例は半導体基体の一主表面にＭＯ８容量を形成
し、その容量値Ｃを調整するためのレーザートリミング
技術であって、上記容量は第６図に示すように基準とな
る容量Ｃ０と、Ｃ０と配線を介して並列に接続された複
数のトリミング容量△Ｃ１，△Ｃ３・・・・・・により
構成し、上記トリミング容量△Ｃ１ｓΔＣ１・・・・・
・に接続する配置ｉ　（Ａ　）Ｂ、Ｃ・・・・・・）の
一部を選択的にトリミングすることにより、所要とする
容量値の静電容量が得られる。

この場合、トリミング容量△Ｃ１ｙ△Ｃ１・・・・・・
の値は基準容量Ｃ０の容量値よりも小さくする必要があ
る。

第６図においてトリミング容量△Ｃ１＋△Ｃ□・・・・
・・において、△Ｃ１＝△Ｃ９△Ｃ１＝２△Ｃ２△Ｃ３
＝３△Ｃ２△Ｃ４＝４△Ｃとし、Ａ１配線Ａ、Ｂ、Ｃ，
Ｄのうちいずれか、たとえば△Ｃ１を残して他をトリミ
ングすることにより調整された容量はＣｏ＋ΔＣ１であ
られされる。

第７図は△Ｃ１，△Ｃ１，△Ｃ８・・・・・・の容量値
を△Ｃ，２△Ｃ，４△Ｃというように２”（ｎ＝０．１
，２・・・・・・）を係数とすることにより、チップ面
積を節減できる。

実施例（１１ｆ２＋により、Ｃ，Ｒを高精度化できるた
めフィルター等のＩＣ内蔵化が可能となり、ＬＳＩの多
能化が実現できる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で下記のよう
に種々変更可能である。

（１）拡散抵抗はペースｐ拡散抵抗（ＢＲ）以外にエミ
ッタｎ＋拡散、ピンチ抵抗等にも適用し、同様の効果が
得られる。

（２）抵抗は拡散抵抗以外に蒸着抵抗、たとえばポリＳ
ｉ膜からなる抵抗を用いる。第８図は第１図の拡散抵抗
２をポリＳｉ抵抗７におきかえた場合の例を示す断面図
である。８は絶縁用ＳｉＯ，＠である０ （３）　　容量はＭＯ８容量以外に半導体ｐｎ接合を利
用した接合容量を使用することができる。

本発明はトリミングによってパターン調整のできるＩＣ
，ＬＳＩ一般に応用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
【得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、抵抗、容量の高精度化、チップサイズの縮小
化、Ｃ，Ｈの内蔵化が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す拡散抵抗の平面図であ
る。 第２図は第１図におけるＡ−Ａ視断面因である。 第３図及び第４図は第１図の抵抗の等価回路図である。 第５図は本発明の他の一実施例を示すＭＯ８容量の断面
図である。 第６図および第７図は容量の等価回路図である。 第８図は本発明の他の実施例を示すポＩＪ　Ｓ　ｉ抵抗
の断面図である。 第９図は従来の抵抗トリミングの形態を示す平面図であ
る。 １・・・基板、２・・・拡散抵抗、３・・・ＳｔＯ，膜
、４・・・人！配線、５・・・誘電膜、６・・・電極、
７・・・ボりＳｉ。 １１・・・切り込み（トリミング部分）。 代理人　弁理士　　小　川　勝　男″７−ノ゛ 第　　３　　図 ｆ？ｏ　　ａｉ？ｔ　ａ／？２６ｆｙ　、ｚ４トリミ〉
り゛ 第　　４　　図 トリミ〕り゛ 第　　５　　図 第　　６ｖＡ 第　　７　　図 第　　８　　図 第　　９　　図 （を芝床）

Claims (1)

1. 【特許請求の範囲】 １、半導体基体の一主表面又は表面上に形成した抵抗の
   抵抗値を調整するためのレーザートリミング方法であつ
   て、上記抵抗を基準抵抗Ｒ＿０と、Ｒ＿０と直列に接続
   した複数のトリミング抵抗Ｒ＿１、Ｒ＿２・・・・・・
   Ｒｎ及び各トリミング抵抗をそれぞれ短絡するように設
   けた並列配線とにより構成し、上記並列配線の一部をト
   リミングすることにより所要とする抵抗値の抵抗を得る
   ことを特徴とするレーザートリミング方法。 ２、特許請求の範囲第１項に記載のレーザートリミング
   方法において、トリミング抵抗Ｒ＿１、Ｒ＿２・・・・
   ・・Ｒｎを抵抗値２＾ｍ（ｍ＝０、１、２、３、４・・
   ・・・・）の配列とする。 ３、特許請求の範囲第１項に記載のレーザートリミング
   方法において、トリミング抵抗Ｒ＿１、Ｒ＿２・・・・
   ・・の抵抗値は基準抵抗Ｒ＿０のそれよりも小さくする
   。 ４、半導体基体の一主表面に形成した静電容量値を調整
   するためのレーザートリミング方法であつて上記容量は
   基準となる容量Ｃ＿０と、Ｃ＿０と配線を介して並列に
   接続された複数のトリミング容量Ｃ＿１、Ｃ＿２・・・
   ・・・とにより構成し、上記トリミング容量Ｃ＿１、Ｃ
   ＿２・・・・・・に接続する配線の一部をトリミングす
   ることにより所要とする容量値の静電容量を得ることを
   特徴とするレーザートリミング方法。 ５、特許請求の範囲第４項に記載のレーザートリング方
   法において、トリミング容量Ｃ＿１、Ｃ＿２、Ｃ＿３・
   ・・・・・を容量値２＾ｍ（ｍ＝０、１、２、３・・・
   ）の配列とする。