JPH07211867A - 抵抗素子 - Google Patents
抵抗素子Info
- Publication number
- JPH07211867A JPH07211867A JP6005500A JP550094A JPH07211867A JP H07211867 A JPH07211867 A JP H07211867A JP 6005500 A JP6005500 A JP 6005500A JP 550094 A JP550094 A JP 550094A JP H07211867 A JPH07211867 A JP H07211867A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistor
- resistance value
- film
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】所期の抵抗値を有する抵抗素子をできるだけ小
さい面積で形成する。 【構成】半導体基板表面上の多結晶シリコン層あるいは
表面層の拡散層からなる抵抗領域を、１、２、４・・２
n-1 （ｎは個数）の系列で形成し、その中から選択して
直列接続すれば、最小抵抗値の整数倍の抵抗値が容易に
得られる。
さい面積で形成する。 【構成】半導体基板表面上の多結晶シリコン層あるいは
表面層の拡散層からなる抵抗領域を、１、２、４・・２
n-1 （ｎは個数）の系列で形成し、その中から選択して
直列接続すれば、最小抵抗値の整数倍の抵抗値が容易に
得られる。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣなどの半導体装置
の半導体基板表面上あるいは表面層に形成される抵抗素
子に関する。
の半導体基板表面上あるいは表面層に形成される抵抗素
子に関する。
【０００２】
【従来の技術】ＩＣなどの半導体装置に作り込まれる抵
抗素子としては、基板表面層に形成した異なる導電形の
領域、あるいは基板上に絶縁膜を介して形成した多結晶
シリコン層などの高シート抵抗層が用いられる。図２
(a) 、(b) は多結晶Ｓｉを利用した抵抗素子を示し、シ
リコン基板上に形成された複数の多結晶Ｓｉ抵抗膜３の
うち、必要なもののみが露出していてＡｌ配線６により
接続され、他はＡｌ配線６の被覆により短絡されてい
る。
抗素子としては、基板表面層に形成した異なる導電形の
領域、あるいは基板上に絶縁膜を介して形成した多結晶
シリコン層などの高シート抵抗層が用いられる。図２
(a) 、(b) は多結晶Ｓｉを利用した抵抗素子を示し、シ
リコン基板上に形成された複数の多結晶Ｓｉ抵抗膜３の
うち、必要なもののみが露出していてＡｌ配線６により
接続され、他はＡｌ配線６の被覆により短絡されてい
る。
【０００３】この抵抗素子の作製は次のようにして行わ
れる。すなわち、シリコン基板１表面一面に被着した酸
化膜２の上に多結晶Ｓｉを堆積し、不純物のイオン注入
などによりドープして均一なシート抵抗を持たせたの
ち、所定の抵抗値のための、例えば４０μｍ×４０μｍ
の長さＬと幅Ｗを有する抵抗膜３に分割する。その上を
層間絶縁膜４で被覆したのち、各抵抗膜３の端部近くに
端子部となる接触孔５を明ける。さらにその上にＡｌ配
線膜６を形成し、所期の抵抗値を得るのに必要な直列数
だけ抵抗膜３の上のＡｌ膜６を除去し、不要の抵抗膜の
上はＡｌ膜６で短絡する。
れる。すなわち、シリコン基板１表面一面に被着した酸
化膜２の上に多結晶Ｓｉを堆積し、不純物のイオン注入
などによりドープして均一なシート抵抗を持たせたの
ち、所定の抵抗値のための、例えば４０μｍ×４０μｍ
の長さＬと幅Ｗを有する抵抗膜３に分割する。その上を
層間絶縁膜４で被覆したのち、各抵抗膜３の端部近くに
端子部となる接触孔５を明ける。さらにその上にＡｌ配
線膜６を形成し、所期の抵抗値を得るのに必要な直列数
だけ抵抗膜３の上のＡｌ膜６を除去し、不要の抵抗膜の
上はＡｌ膜６で短絡する。
【０００４】
【発明が解決しようとする課題】上記の抵抗素子では、
１個の抵抗膜の抵抗値は、素子の抵抗値の最小調整幅の
値にされる。最小調整幅が小さく、素子の抵抗値が大き
い場合には、多結晶Ｓｉ膜を多数の領域に分割しなけれ
ばならず、各抵抗膜３の接触孔５の内側の部分だけが抵
抗に用いられ、それ以外の部分は無駄な領域となって徒
らに基板上の占有面積を大きくするだけである。別の方
法として、抵抗素子としての所期の抵抗値を有する抵抗
膜を形成すれば、接触孔は２個だけですみ、無駄な面積
は不要となるが、抵抗素子の抵抗値を複数の値のなかか
ら選択して使用する場合には、全く使われない多数の抵
抗膜領域が生ずる。
１個の抵抗膜の抵抗値は、素子の抵抗値の最小調整幅の
値にされる。最小調整幅が小さく、素子の抵抗値が大き
い場合には、多結晶Ｓｉ膜を多数の領域に分割しなけれ
ばならず、各抵抗膜３の接触孔５の内側の部分だけが抵
抗に用いられ、それ以外の部分は無駄な領域となって徒
らに基板上の占有面積を大きくするだけである。別の方
法として、抵抗素子としての所期の抵抗値を有する抵抗
膜を形成すれば、接触孔は２個だけですみ、無駄な面積
は不要となるが、抵抗素子の抵抗値を複数の値のなかか
ら選択して使用する場合には、全く使われない多数の抵
抗膜領域が生ずる。
【０００５】本発明の目的は、抵抗値を任意に選択で
き、しかもできるだけ小さい面積に形成できる抵抗素子
を提供することにある。
き、しかもできるだけ小さい面積に形成できる抵抗素子
を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、複数のそれぞれ両端に端子を有する抵
抗領域を備え、所期の抵抗値を得るためにそれらの抵抗
領域のうちの選択された領域の端子相互間が導体により
直列接続される抵抗素子において、抵抗領域の抵抗値が
１、２、４・・２n-1 （ｎは個数）の比を有するものと
する。抵抗領域が半導体基板上に絶縁層を介して形成さ
れた抵抗層であること、その抵抗層が多結晶シリコン層
であることが良い。あるいは、抵抗領域が第一導電形の
半導体基板の表面層に形成された第二導電形の拡散層で
あることも良い。
めに、本発明は、複数のそれぞれ両端に端子を有する抵
抗領域を備え、所期の抵抗値を得るためにそれらの抵抗
領域のうちの選択された領域の端子相互間が導体により
直列接続される抵抗素子において、抵抗領域の抵抗値が
１、２、４・・２n-1 （ｎは個数）の比を有するものと
する。抵抗領域が半導体基板上に絶縁層を介して形成さ
れた抵抗層であること、その抵抗層が多結晶シリコン層
であることが良い。あるいは、抵抗領域が第一導電形の
半導体基板の表面層に形成された第二導電形の拡散層で
あることも良い。
【０００７】
【作用】１、２、４・・２n-1 （ｎは個数）比の抵抗値
をもつ抵抗領域の最小抵抗値、すなわち１の抵抗値を最
小調整幅とすれば、それらの抵抗領域を選択的に直列接
続することにより、最小調整幅の抵抗値の整数倍のすべ
ての抵抗値をもつ抵抗素子を得ることができる。そし
て、抵抗領域が半導体基板上の抵抗層あるいは半導体基
板表面層の拡散層のいずれの場合にも適用できる。
をもつ抵抗領域の最小抵抗値、すなわち１の抵抗値を最
小調整幅とすれば、それらの抵抗領域を選択的に直列接
続することにより、最小調整幅の抵抗値の整数倍のすべ
ての抵抗値をもつ抵抗素子を得ることができる。そし
て、抵抗領域が半導体基板上の抵抗層あるいは半導体基
板表面層の拡散層のいずれの場合にも適用できる。
【０００８】
【実施例】図１ (ａ) 、 (ｂ) は本発明の一実施例の抵
抗素子の平面図および断面図で、図２と共通の部分には
同一の符号が付されている。この抵抗素子では、従来技
術と同様の幅４０μｍのドーピングした多結晶シリコン
層からなり、１０Ω／□のシート抵抗を有する抵抗膜３
は、最小抵抗値１０Ωを生じさせる有効長さ４０μｍ
(Ｌ) を有する３１、２Ｌの有効長さを有する３２、４
Ｌの有効長さを有する３３に分割されている。図におい
ては抵抗膜３２の両端の接触孔５の間を短絡し、抵抗膜
３１、３３の一端の接触孔５に達するＡｌ配線膜６が形
成されており、これにより、抵抗膜３１、３３の他端の
接触孔５の間に５Ｌ分の抵抗膜３の抵抗、すなわち５０
Ωの抵抗値をもつ抵抗素子が得られた。
抗素子の平面図および断面図で、図２と共通の部分には
同一の符号が付されている。この抵抗素子では、従来技
術と同様の幅４０μｍのドーピングした多結晶シリコン
層からなり、１０Ω／□のシート抵抗を有する抵抗膜３
は、最小抵抗値１０Ωを生じさせる有効長さ４０μｍ
(Ｌ) を有する３１、２Ｌの有効長さを有する３２、４
Ｌの有効長さを有する３３に分割されている。図におい
ては抵抗膜３２の両端の接触孔５の間を短絡し、抵抗膜
３１、３３の一端の接触孔５に達するＡｌ配線膜６が形
成されており、これにより、抵抗膜３１、３３の他端の
接触孔５の間に５Ｌ分の抵抗膜３の抵抗、すなわち５０
Ωの抵抗値をもつ抵抗素子が得られた。
【０００９】図３は本発明の別の実施例の抵抗素子を示
す断面図で、この場合抵抗は、ｐ形基板１の表面に形成
されたｎ形拡散層７によって得られる。拡散層７の有効
長さはＬ、２Ｌ、４Ｌとされており、５Ｌの長さの拡散
層の抵抗値をもつ抵抗素子は、２Ｌの長さの拡散層の両
端接触孔５間を短絡するＡｌ配線膜６を形成することに
よって容易に得られた。なお、図１、図３のように抵抗
領域が３個のときには最大抵抗は最小抵抗の７倍まで
で、最小抵抗１０Ωのときは７０Ωまでであるが、８個
の寸法を変えた抵抗領域を設けることにより２５５０Ω
の最大抵抗を得ることができる。
す断面図で、この場合抵抗は、ｐ形基板１の表面に形成
されたｎ形拡散層７によって得られる。拡散層７の有効
長さはＬ、２Ｌ、４Ｌとされており、５Ｌの長さの拡散
層の抵抗値をもつ抵抗素子は、２Ｌの長さの拡散層の両
端接触孔５間を短絡するＡｌ配線膜６を形成することに
よって容易に得られた。なお、図１、図３のように抵抗
領域が３個のときには最大抵抗は最小抵抗の７倍まで
で、最小抵抗１０Ωのときは７０Ωまでであるが、８個
の寸法を変えた抵抗領域を設けることにより２５５０Ω
の最大抵抗を得ることができる。
【００１０】
【発明の効果】本発明によれば、抵抗値の比が２n とな
る抵抗領域を形成し、その中から選択して接続すること
により、最小の面積で所期の抵抗値をもつ抵抗素子を得
ることができた。
る抵抗領域を形成し、その中から選択して接続すること
により、最小の面積で所期の抵抗値をもつ抵抗素子を得
ることができた。
【図１】本発明の一実施例の抵抗素子を示し、 (ａ) が
平面図、 (ｂ) が断面図
平面図、 (ｂ) が断面図
【図２】従来の抵抗素子を示し、 (ａ) が平面図、
(ｂ) が断面図
(ｂ) が断面図
【図３】本発明の別の実施例の抵抗素子を示す断面図図
１ シリコン基板 ２ 酸化膜 ３ 抵抗膜 ４ 層間絶縁膜 ５ 接触孔 ６ Ａｌ配線膜 ７ 拡散層
Claims (4)
- 【請求項１】複数のそれぞれ両端に端子を有する抵抗領
域を備え、所期の抵抗値を得るために、それらの抵抗領
域のうちの選択された領域の端子相互間が導体により直
列接続されるものにおいて、抵抗領域の抵抗値が１、
２、４・・２n- 1 （ｎは個数）の比を有することを特徴
とする抵抗素子。 - 【請求項２】抵抗領域が半導体基板上に絶縁層を介して
形成された抵抗層からなる請求項１記載の抵抗素子。 - 【請求項３】抵抗層が多結晶シリコン層である請求項２
記載の抵抗素子。 - 【請求項４】抵抗領域が第一導電形の半導体基板の表面
層に形成された第二導電形の拡散層である請求項１記載
の抵抗素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6005500A JPH07211867A (ja) | 1994-01-24 | 1994-01-24 | 抵抗素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6005500A JPH07211867A (ja) | 1994-01-24 | 1994-01-24 | 抵抗素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211867A true JPH07211867A (ja) | 1995-08-11 |
Family
ID=11612947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6005500A Pending JPH07211867A (ja) | 1994-01-24 | 1994-01-24 | 抵抗素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211867A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203209A (ja) * | 2005-01-22 | 2006-08-03 | Samsung Electronics Co Ltd | 均一な抵抗値を有する抵抗素子及びそれを用いた半導体素子 |
-
1994
- 1994-01-24 JP JP6005500A patent/JPH07211867A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203209A (ja) * | 2005-01-22 | 2006-08-03 | Samsung Electronics Co Ltd | 均一な抵抗値を有する抵抗素子及びそれを用いた半導体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003467B1 (ko) | 트리밍소자와 그 전기단락방법 | |
| EP0016577A1 (en) | Semiconductor integrated circuit device with a double interconnection layer | |
| US5567977A (en) | Precision integrated resistor | |
| US3964092A (en) | Semiconductor devices with conductive layer structure | |
| JPS62237754A (ja) | 半導体集積回路装置及びその製造方法 | |
| US4890191A (en) | Integrated circuits | |
| US4835588A (en) | Transistor | |
| US3612964A (en) | Mis-type variable capacitance semiconductor device | |
| JPH07211867A (ja) | 抵抗素子 | |
| JP2801801B2 (ja) | Ｐｉｎダイオード | |
| JP3113202B2 (ja) | 半導体装置 | |
| US6211031B1 (en) | Method to produce dual polysilicon resistance in an integrated circuit | |
| JPH08195479A (ja) | 半導体装置及びその製造方法 | |
| CA1212781A (en) | Semiconductor power component and method of manufacturing | |
| JPS62234363A (ja) | 半導体集積回路 | |
| JP2527044B2 (ja) | 集積回路装置用組込抵抗の製造方法 | |
| US6403438B1 (en) | Process for manufacturing a resistive structure used in semiconductor integrated circuits | |
| JPH0290668A (ja) | 半導体装置 | |
| JPH05235275A (ja) | 集積回路装置 | |
| JPS59143358A (ja) | 半導体薄膜抵抗素子 | |
| US4712126A (en) | Low resistance tunnel | |
| JP2687469B2 (ja) | 半導体装置 | |
| JP3934752B2 (ja) | 半導体装置 | |
| JPS59208750A (ja) | 半導体装置の配線構造 | |
| JP3312040B2 (ja) | 半導体装置の製法 |