JP2017130695A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017130695A JP2017130695A JP2017082890A JP2017082890A JP2017130695A JP 2017130695 A JP2017130695 A JP 2017130695A JP 2017082890 A JP2017082890 A JP 2017082890A JP 2017082890 A JP2017082890 A JP 2017082890A JP 2017130695 A JP2017130695 A JP 2017130695A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- layer
- resistance value
- conductive layer
- resistivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/16—Resistor networks not otherwise provided for
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C13/00—Resistors not provided for elsewhere
- H01C13/02—Structural combinations of resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】基板上方に半導体層を形成し、半導体層上方に絶縁膜を形成し、絶縁膜に第
1の開口部及び第2の開口部を形成し、絶縁膜上方に導電膜を形成し、導電膜をエッチン
グすることにより、第1の開口部を介して半導体層と接する配線を形成し、第2の開口部
において露出された半導体層の一部に、水素または希ガスを添加する。または、第2の開
口部において露出された半導体層の一部に、プラズマ処理を行う。
【選択図】図7
Description
体等から構成される。
導体集積回路形成後に変更することができない。
予備の素子群を用いて特性を修正する技術が開示されている。(特許文献1)
するためのコンタクトホール用のマスク及び配線用のマスクを設計しており、回路が完成
した後に再度のフォトリソグラフィ工程を必要としてしまうため煩雑である。
更することが可能な抵抗体を提供することを目的とする。
ら構成されたユニット(例えば、複数の抵抗体が並列接続された構成)でもどちらでも良
い。
2の抵抗体ユニットを設ける。
も低い。
切断すれば良い。
そして、第1の抵抗体ユニットを構成する配線または抵抗体の一部を電気的に切断しても
良い。
1の抵抗体ユニットのうちの一部と並列接続される第2の抵抗体ユニットと、を有し、前
記第2の抵抗体ユニットの抵抗値は、前記第1の抵抗体ユニットの抵抗値よりも低い半導
体装置である。
と、前記複数の第1の抵抗体ユニットのうちの一部と並列接続され、前記第1の抵抗体ユ
ニットの抵抗値よりも抵抗値が低い第2の抵抗体ユニットと、を形成した後、前記第2の
抵抗体ユニットを電気的に切断する半導体装置の作製方法である。
層とすると好ましい。
ニットを、複数直列接続した構造を形成し、前記抵抗体又は前記配線の一部を電気的に切
断する半導体装置の作製方法である。
せずに特性値を変更することが可能である。
の封止後であっても特性の変更が可能となるので好ましい。
びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者で
あれば容易に理解される。
はない。
符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
本実施の形態においては、抵抗体の構成について説明する。
モルファスシリコンからなるシリコン層102(第1の導電層)、金属層101とシリコ
ン層102を接続する導電物103からなる。
金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛
、鉄等を用いることができる。
宜設定する事により抵抗体を所望の値に設定することができる。
純物を用いることができ、シリコンにP型の導電性を付与する場合はボロン等を含む不純
物を用いることができる。
物103を同一膜から形成しても良い。
が、第1の導電層の抵抗値(又は抵抗率)よりも第2の導電層の抵抗値(又は抵抗率)が
低ければどのような材料を用いても良い。(特に、半導体はシリコン以外でも良く、シリ
コンゲルマニウム、ゲルマニウム等も当然用いることができる。)
性を、第2の導電層の結晶性よりも低くすることにより抵抗値(又は抵抗率)に差をつけ
てもよい。
抵抗値(又は抵抗率)が高くなる。
る不純物の濃度を、第2の導電層に添加する不純物の濃度よりも低くすることにより抵抗
値(又は抵抗率)に差をつけてもよい。この場合においても、第1の導電層の結晶性を、
第2の導電層の結晶性よりも低くしても良い。
化することにより抵抗値(又は抵抗率)に差を付けても良い。
ているとき、第2の導電層からなる抵抗体の抵抗が無視できるくらい抵抗値(又は抵抗率
)に差があると好ましい。
視できる。第1の導電層の抵抗率が第2の導電層の抵抗率の100倍以上あれば抵抗値が
無視できるといって良い。例えば、ドープしたシリコンの抵抗率は(ドープした不純物量
に左右されるが)101Ωm〜103Ωm程度であり、金属の抵抗率は10−8Ωm〜1
0−7Ωm程度であることを考慮すると、ドープしたシリコンと金属との組み合わせであ
れば充分すぎるほど抵抗値を無視できるといえる。なお、多くの物質の抵抗率は公知であ
るので、当業者は適宜最適な組み合わせを選択できる。
抗値が低い状態とすればどのような形態でも適用可能である。(なぜなら、第2の導電層
の抵抗値を無視できなくとも、第1の導電層の抵抗値と第2の導電層の抵抗値とに差があ
れば、切断による抵抗値の事後調整が可能だからである。)
3を第2の抵抗体ユニット108で接続し、抵抗体111から終点105を接続し所望の
値にした抵抗体群となっている。なお、抵抗体109〜113は第1の抵抗体ユニット1
07と、金属層と第1の抵抗体ユニット107とを電気的に接続する導電物106とを有
している。
により、図2(A)の抵抗体群は始点104から終点105までは抵抗体109の抵抗値
(又は抵抗率)と抵抗体110の抵抗値(又は抵抗率)を足した抵抗値(又は抵抗率)と
なっている。
体112、抵抗体113)を有する。
ユニット108を少なくとも1つ有する。なお、本実施の形態では第1及び第2の抵抗体
ユニットを単体の抵抗体からなるものとしたが、第1及び第2の抵抗体ユニットを並列接
続された抵抗体からなるものとしても良い。
114をマスクレイアウト時に確保しておかなければならない。
りも抵抗値(又は抵抗率)が非常に低く抵抗としてみなしていない。
抵抗値(又は抵抗率)が半導体装置製造工程時の特性ばらつきにより、意図した値ではな
いことがある。
ザービームにより分断する事により、抵抗体群が図3(A)となり抵抗値(又は抵抗率)
を抵抗体109、抵抗体110、抵抗体111、抵抗体112、抵抗体113の抵抗値(
又は抵抗率)を足した値を、始点104から終点105までの抵抗値(又は抵抗率)とす
ることが半導体装置製造工程終了後において可能である。
(実施の形態2)
ニット117、並列抵抗体ユニット118とし、各並列抵抗体ユニットを配線で接続し、
所望の値にした抵抗体素子となっている。
してみなしていない。
抵抗値(又は抵抗率)では半導体装置製造工程時の特性ばらつきにより、意図した値では
ないことがある。
断する事により、抵抗体群が図5(A)となり、始点120から終点121までの抵抗値
(又は抵抗率)を並列抵抗体ユニット116抵抗値(又は抵抗率)と並列抵抗体ユニット
117の抵抗値(又は抵抗率)と並列抵抗体ユニット118の倍の抵抗値(又は抵抗率)
を足した抵抗値(又は抵抗率)にすることが半導体装置製造工程終了後において可能であ
る。
は任意であり、必要とする値になるよう配線にレーザー照射を行えばよい。
ター、針等による切断等を用いても良い。
された回路まで破壊されてしまうおそれがある。
まうので封止の意味がなくなってしまう。
となく切断を行えるので好ましい。
本実施形態では実施の形態1又は実施の形態2の抵抗体を用いた半導体装置の一例につ
いて説明する。
抗体のうちの1つと、を示す図である。
ゲート絶縁膜302bとゲート電極302cとが順次積層された薄膜トランジスタ302
、抵抗体を含む層303、層間絶縁膜304、配線305a〜305dを有する。
膜トランジスタ302及び抵抗体を含む層303が設けられており、薄膜トランジスタ3
02上及び抵抗体を含む層303上に層間絶縁膜304が設けられており、層間絶縁膜3
04上に配線305a〜305dが設けられている。
きる。
光性を有する基板を用いると基板側からレーザービームを照射して切断することができる
ので好ましい。
含む窒化珪素膜、酸化アルミニウム、窒化アルミニウム等を適用することができる。
例えば、ペンタセン等)等を用いることができる。
素を含む窒化珪素膜、酸化アルミニウム、酸化イットリウム、酸化ハフニウム等を用いる
ことができる。
、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム
、亜鉛、鉄、シリコン等を用いることができる。
ート型としても良い。また、必要に応じて半導体層302aにLDD領域を設けても良い
。
、抵抗体を含む層303を半導体層302aと同一工程で作製すると工程数を減らすこと
ができ好ましい。
む層303をゲート電極と同一工程で形成し、その後抵抗体を含む層303だけを窒化又
は酸化しても良い。この場合、抵抗体を含む層303はゲート絶縁膜302b上に形成さ
れることになる。
化珪素膜、樹脂膜等を用いることができる。
銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、
亜鉛、鉄、シリコン等を用いることができる。
2c、抵抗体を含む層303、層間絶縁膜304、又は配線305a〜305dは、単層
構造でも積層構造でもどちらでも良い。
対応し、配線305c及び配線305dが第2の導電層に対応する構成とする。
03の抵抗値(又は抵抗率)よりも低い。
脂、プリプレグ等の絶縁体で半導体集積回路を封止することにより半導体集積回路を保護
することができる。
基板及びシール材を用いて封止を行う。
実施の形態3の変形例として、抵抗体を含む層303内に、抵抗値(又は抵抗率)が高
い複数の第1の領域と、抵抗値(又は抵抗率)が低い複数の第2の領域とを形成する構成
としても良い。
と、複数の第2の領域のうちの一部とを並列接続する構成とすれば良い。
配線)に対応した構成となる。
体を含む層303に達するコンタクトホールと、抵抗体を含む層303に達する開口部を
形成する。(図7(B))
する開口部と、を薄膜トランジスタに達するコンタクトホールの形成工程と同時に形成す
ると工程数が削減できるので好ましい。
て抵抗体を含む層303に電気的に接続される配線305c及び305dを形成する。
を形成し、前記マスクを用いて前記導電膜をエッチングすることにより形成する。
窒化珪素膜、金属膜等の無機膜マスクを用いても良い。
加することによって、結晶性半導体を破壊して非結晶性半導体領域303aを形成する。
(図7(C))
適用できる。
の領域12、第3の領域13とを作り分けることができる。なお、導電性を付与しない不
純物を添加することに替えて、酸素プラズマ処理又は窒素プラズマ処理を適用して、半導
体層の表面のみを酸化又は窒化させても良い。半導体層の表面のみを酸化又は窒化させる
と、半導体層の厚さが薄くなるので抵抗値が上昇することになる。なお、プラズマ処理に
替えて酸素雰囲気又は窒素雰囲気内で加熱を行っても良い。
)としても良い。
化又は窒化させると良い。プラズマ処理に替えて酸素雰囲気又は窒素雰囲気内で加熱を行
っても良い。なお、窒化金属又は酸化金属は導電性を示すので、金属層全てを窒化又は酸
化させても良い。
に層間絶縁膜を形成し、前記層間絶縁膜に抵抗体を含む層に達するコンタクトホール及び
抵抗体を含む層に達する開口部を形成し、前記層間絶縁膜上に導電膜を形成し、前記導電
膜上にマスクを形成し、マスクが残存した状態において前記開口部において露出した前記
抵抗体を含む層を酸化又は窒化させる構成とすると、配線がマスクで保護されるので好ま
しい。
トレジストを除去すると同時に抵抗体を含む層を酸化することができるので好ましい。
半導体集積回路に抵抗を設ける理由は回路に所望の動作をさせるためである。
フォトレジスト露光時の寸法ズレ等)により素子特性(特に薄膜トランジスタの特性)が
ばらつく場合がある。
体集積回路が所望の動作をしなくなるおそれがある。
って、事後的に抵抗値を調整できるようになる。
実施の形態1乃至5では直列接続された複数の抵抗体ユニットのうち一部の抵抗体ユニ
ットに並列接続される配線を物理的に切断する方法を用いた。
線の間にヒューズ素子又はスイッチング素子(トランジスタ等)等を挟んでも良い。
ば良い。ヒューズ素子としては抵抗率の低い配線等を用いることができる。配線としては
半導体、金属等を用いることができる。少ない発熱で溶断が可能になるように配線幅はで
きるだけ細い方がよく、1μm以下であることが望ましい。
に電流が流れなくなる。
イッチング素子を用いると抵抗の変更を何度もできる点で優れている。
線を切断する構成の方が優れる。
構成等が優れている。
12 第2の領域
13 第3の領域
101 金属層
102 シリコン層
103 導電物
104 始点
105 終点
106 導電物
107 第1の抵抗体ユニット
108 第2の抵抗体ユニット
109 抵抗体
110 抵抗体
111 抵抗体
112 抵抗体
113 抵抗体
114 レーザービーム照射予定位置
116 並列抵抗体ユニット
117 並列抵抗体ユニット
118 並列抵抗体ユニット
119 レーザービーム照射予定位置
120 始点
121 終点
300 基板
301 下地絶縁膜
302 薄膜トランジスタ
303 抵抗体を含む層
304 層間絶縁膜
302a 半導体層
302b ゲート絶縁膜
302c ゲート電極
305a 配線
305b 配線
305c 配線
305d 配線
Claims (1)
- 第1の抵抗体ユニットと、
前記複数の第1の抵抗体ユニットと直列接続される第2の抵抗体ユニットと、を有し、
前記第2の抵抗体ユニットは、第1の導電層と、第2の導電層が並列に接続され、
前記第1の導電層の抵抗値は、前記第2の導電層の抵抗値より100倍以上高く、
前記第2の導電層には、レーザービームにより切断可能な領域が設けられていることを特徴とする半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008245124 | 2008-09-25 | ||
JP2008245124 | 2008-09-25 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015175548A Division JP2016015512A (ja) | 2008-09-25 | 2015-09-07 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017130695A true JP2017130695A (ja) | 2017-07-27 |
JP6483182B2 JP6483182B2 (ja) | 2019-03-13 |
Family
ID=42036771
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009218255A Withdrawn JP2010103508A (ja) | 2008-09-25 | 2009-09-22 | 半導体装置及びその作製方法 |
JP2014124866A Withdrawn JP2014197701A (ja) | 2008-09-25 | 2014-06-18 | 半導体装置の作製方法 |
JP2015175548A Withdrawn JP2016015512A (ja) | 2008-09-25 | 2015-09-07 | 半導体装置の作製方法 |
JP2017082890A Expired - Fee Related JP6483182B2 (ja) | 2008-09-25 | 2017-04-19 | 半導体装置 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009218255A Withdrawn JP2010103508A (ja) | 2008-09-25 | 2009-09-22 | 半導体装置及びその作製方法 |
JP2014124866A Withdrawn JP2014197701A (ja) | 2008-09-25 | 2014-06-18 | 半導体装置の作製方法 |
JP2015175548A Withdrawn JP2016015512A (ja) | 2008-09-25 | 2015-09-07 | 半導体装置の作製方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9960116B2 (ja) |
JP (4) | JP2010103508A (ja) |
TW (1) | TWI501353B (ja) |
WO (1) | WO2010035608A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010044341A1 (en) * | 2008-10-16 | 2010-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP5104923B2 (ja) * | 2010-08-05 | 2012-12-19 | 株式会社デンソー | 電子装置 |
US9030237B2 (en) | 2010-09-02 | 2015-05-12 | Sharp Kabushiki Kaisha | Transistor circuit, flip-flop, signal processing circuit, driver circuit, and display device |
US20120313692A1 (en) * | 2011-06-08 | 2012-12-13 | Sehat Sutardja | Super-high-voltage resistor on silicon |
KR101896412B1 (ko) * | 2011-08-01 | 2018-09-07 | 페어차일드코리아반도체 주식회사 | 폴리 실리콘 저항, 이를 포함하는 기준 전압 회로, 및 폴리 실리콘 저항 제조 방법 |
JP6626135B2 (ja) * | 2012-01-27 | 2019-12-25 | ローム株式会社 | チップ部品 |
JP6259184B2 (ja) | 2012-02-03 | 2018-01-10 | ローム株式会社 | チップ部品およびその製造方法 |
JP2013201336A (ja) * | 2012-03-26 | 2013-10-03 | Citizen Holdings Co Ltd | 半導体不揮発性記憶装置 |
JP2017146134A (ja) * | 2016-02-16 | 2017-08-24 | アルプス電気株式会社 | 抵抗値調整回路および荷重検出装置ならびに抵抗値調整方法 |
US10573711B2 (en) * | 2017-07-13 | 2020-02-25 | Semiconductor Components Industries, Llc | Semiconductor device resistor including vias and multiple metal layers |
US11056253B2 (en) | 2019-03-18 | 2021-07-06 | Qualcomm Incorporated | Thin-film resistors with flexible terminal placement for area saving |
US11514300B2 (en) * | 2019-06-14 | 2022-11-29 | Macronix International Co., Ltd. | Resistor circuit, artificial intelligence chip and method for manufacturing the same |
KR20220075630A (ko) * | 2020-11-30 | 2022-06-08 | 삼성전기주식회사 | 칩 저항기 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51151572U (ja) * | 1975-05-27 | 1976-12-03 | ||
JPS63310160A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Ltd | レ−ザ−トリミング方法 |
JPH02117168A (ja) * | 1988-10-26 | 1990-05-01 | Mitsubishi Electric Corp | モノリシックicのトリミング方法 |
JPH11345940A (ja) * | 1998-04-01 | 1999-12-14 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP2005101227A (ja) * | 2003-09-24 | 2005-04-14 | Mitsumi Electric Co Ltd | 半導体装置及びその装置におけるトリミング方法 |
JP2005158936A (ja) * | 2003-11-25 | 2005-06-16 | Sharp Corp | 調整インピーダンス素子、半導体装置及びトリミング方法 |
Family Cites Families (88)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3592708A (en) * | 1968-07-26 | 1971-07-13 | Us Navy | Method of making raster pattern magnetoresistors |
JPS5428831B2 (ja) * | 1973-05-18 | 1979-09-19 | ||
US4042479A (en) * | 1973-12-27 | 1977-08-16 | Fujitsu Ltd. | Thin film resistor and a method of producing the same |
JPS51151572A (en) | 1975-06-21 | 1976-12-27 | Toyo Nainenki Kogyosha:Kk | Equipment to measure a central point of a road surface |
US4189739A (en) * | 1978-03-08 | 1980-02-19 | Bell Telephone Laboratories, Incorporated | Semiconductor overload protection structure |
US4301439A (en) * | 1978-12-26 | 1981-11-17 | Electro Materials Corp. Of America | Film type resistor and method of producing same |
US4228418A (en) * | 1979-03-28 | 1980-10-14 | The United States Of America As Represented By The Secretary Of The Army | Modular trim resistive network |
DE2916390C2 (de) | 1979-04-23 | 1982-05-27 | Siemens AG, 1000 Berlin und 8000 München | Brückenschaltung zur Messung mechanischer Spannungen einer Dehnungsmeßfeder |
US4283774A (en) * | 1979-06-13 | 1981-08-11 | Burroughs Corporation | On-chip method of balancing memory detectors and balanced detectors formed thereby |
US4334198A (en) | 1980-04-24 | 1982-06-08 | Rca Corporation | Biasing of transistor amplifier cascades |
JPS5732663A (en) | 1980-08-04 | 1982-02-22 | Mitsubishi Electric Corp | Resistance element and its manufacture |
US4386460A (en) * | 1981-05-14 | 1983-06-07 | Bell Telephone Laboratories, Incorporated | Method of making multi-megohm thin film resistors |
DE3273527D1 (en) * | 1981-05-27 | 1986-11-06 | Nec Corp | Semiconductor device having two resistors |
US4620212A (en) | 1982-05-28 | 1986-10-28 | Nec Corporation | Semiconductor device with a resistor of polycrystalline silicon |
JPS6060752A (ja) | 1983-09-14 | 1985-04-08 | Oki Electric Ind Co Ltd | 高抵抗ポリシリコンの製造方法 |
NL8400789A (nl) * | 1984-03-13 | 1985-10-01 | Philips Nv | Werkwijze omvattende het gelijktijdig vervaardigen van halfgeleidergebieden met verschillende dotering. |
JPS60219703A (ja) | 1984-04-16 | 1985-11-02 | 日本電気株式会社 | 梯子形抵抗体パタ−ン |
US4791379A (en) | 1985-02-13 | 1988-12-13 | U.S. Philips Corporation | Electrical filter with adjustable RC product |
JPS62219653A (ja) | 1986-03-20 | 1987-09-26 | Hitachi Ltd | 半導体装置の製造方法 |
US4686487A (en) | 1986-07-28 | 1987-08-11 | Commodore Business Machines, Inc. | Current mirror amplifier |
JPH0682787B2 (ja) | 1986-09-19 | 1994-10-19 | 富士通株式会社 | 半導体装置の製造方法 |
JPS63143857A (ja) | 1986-12-08 | 1988-06-16 | Sony Corp | 半導体装置の製造方法 |
JPH01199404A (ja) * | 1988-02-04 | 1989-08-10 | Toshiba Corp | トリミング抵抗回路網 |
JPH0294555A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Corp | トリミング抵抗体 |
US5138425A (en) | 1989-05-23 | 1992-08-11 | Seiko Epson Corp. | Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements |
JPH02307260A (ja) | 1989-05-23 | 1990-12-20 | Seiko Epson Corp | 半導体集積回路装置 |
JP2658570B2 (ja) * | 1990-02-28 | 1997-09-30 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP2664793B2 (ja) * | 1990-04-06 | 1997-10-22 | 株式会社東芝 | 半導体装置の製造方法 |
JP2675713B2 (ja) | 1991-05-10 | 1997-11-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH0555470A (ja) | 1991-08-26 | 1993-03-05 | Ricoh Co Ltd | 集積回路の製造方法 |
US5416438A (en) | 1992-03-18 | 1995-05-16 | Nec Corporation | Active filter circuit suited to integration on IC chip |
JPH0719473A (ja) * | 1993-02-05 | 1995-01-20 | Akira Takeuchi | 電池ライター |
TW278219B (ja) | 1993-03-12 | 1996-06-11 | Handotai Energy Kenkyusho Kk | |
US5316978A (en) * | 1993-03-25 | 1994-05-31 | Northern Telecom Limited | Forming resistors for intergrated circuits |
JP3300534B2 (ja) | 1993-09-13 | 2002-07-08 | 株式会社東芝 | 電子回路 |
JP3124473B2 (ja) * | 1994-08-19 | 2001-01-15 | セイコーインスツルメンツ株式会社 | 半導体装置とその製造方法 |
JPH09232118A (ja) | 1996-02-28 | 1997-09-05 | Matsushita Electric Works Ltd | 半導体装置 |
TW340944B (en) * | 1996-03-11 | 1998-09-21 | Matsushita Electric Ind Co Ltd | Resistor and method of making the same |
JPH09289323A (ja) | 1996-04-23 | 1997-11-04 | Matsushita Electric Works Ltd | 半導体装置の製造方法 |
JP3444093B2 (ja) | 1996-06-10 | 2003-09-08 | 株式会社デンソー | 光センサ回路 |
US6287888B1 (en) | 1997-12-26 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and process for producing photoelectric conversion device |
JPH11251529A (ja) | 1998-03-03 | 1999-09-17 | Toshiba Corp | 半導体集積回路装置 |
JP3844613B2 (ja) | 1998-04-28 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ回路およびそれを用いた表示装置 |
JP3319406B2 (ja) | 1998-09-18 | 2002-09-03 | 日本電気株式会社 | 比較増幅検出回路 |
US6255897B1 (en) | 1998-09-28 | 2001-07-03 | Ericsson Inc. | Current biasing circuit |
US5977759A (en) | 1999-02-25 | 1999-11-02 | Nortel Networks Corporation | Current mirror circuits for variable supply voltages |
MY122279A (en) * | 1999-03-03 | 2006-04-29 | Sony Corp | Nonvolatile memory and nonvolatile memory reproducing apparatus |
JP4286977B2 (ja) | 1999-07-02 | 2009-07-01 | 大日本印刷株式会社 | 非接触型icカードとそのアンテナ特性調整方法 |
JP4325072B2 (ja) | 2000-04-12 | 2009-09-02 | 株式会社デンソー | ゲイン可変増幅回路 |
US6229428B1 (en) * | 2000-05-30 | 2001-05-08 | The United States Of America As Represented By The Secretary Of The Navy | Microcircuit resistor stack |
US6358767B2 (en) * | 2000-06-08 | 2002-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
US7030551B2 (en) | 2000-08-10 | 2006-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Area sensor and display apparatus provided with an area sensor |
TW463393B (en) * | 2000-08-25 | 2001-11-11 | Ind Tech Res Inst | Structure of organic light emitting diode display |
US6664500B2 (en) * | 2000-12-16 | 2003-12-16 | Anadigics, Inc. | Laser-trimmable digital resistor |
US6566904B2 (en) | 2001-05-07 | 2003-05-20 | Cicada Semiconductor, Inc. | Pad calibration circuit with on-chip resistor |
US7068552B2 (en) | 2001-06-21 | 2006-06-27 | Kabushiki Kaisha Toshiba | Sense amplifier |
US7193619B2 (en) | 2001-10-31 | 2007-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit and light emitting device |
JP3788928B2 (ja) | 2001-11-01 | 2006-06-21 | 株式会社ルネサステクノロジ | 抵抗可変器 |
JP2003204067A (ja) | 2001-12-28 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを用いた電子機器 |
JP4030758B2 (ja) | 2001-12-28 | 2008-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2003273233A (ja) * | 2002-01-10 | 2003-09-26 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
US6930326B2 (en) | 2002-03-26 | 2005-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit and method of fabricating the same |
JP4373063B2 (ja) | 2002-09-02 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 電子回路装置 |
KR100502666B1 (ko) | 2002-09-02 | 2005-07-22 | 주식회사 하이닉스반도체 | 저항 보정 회로 |
US6876233B1 (en) | 2003-02-15 | 2005-04-05 | Medtronics, Inc. | DC cancellation apparatus and method |
JP4152797B2 (ja) * | 2003-04-14 | 2008-09-17 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
US7253391B2 (en) | 2003-09-19 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor device and electronic apparatus |
CN100477240C (zh) | 2003-10-06 | 2009-04-08 | 株式会社半导体能源研究所 | 半导体器件以及制造该器件的方法 |
US20050116301A1 (en) * | 2003-12-01 | 2005-06-02 | Shaw Jonathan A. | High performance voltage controlled poly resistor for mixed signal and RF applications |
US7034653B2 (en) * | 2004-01-30 | 2006-04-25 | Agere Systems Inc. | Semiconductor resistor |
JP4446771B2 (ja) * | 2004-03-23 | 2010-04-07 | 株式会社リコー | 半導体装置 |
JP4907063B2 (ja) | 2004-05-25 | 2012-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2006040917A (ja) | 2004-07-22 | 2006-02-09 | Seiko Epson Corp | 半導体装置の製造方法 |
JP4817636B2 (ja) | 2004-10-04 | 2011-11-16 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
KR100697278B1 (ko) * | 2005-01-27 | 2007-03-20 | 삼성전자주식회사 | 저항소자를 가지는 반도체 집적회로 |
US7492028B2 (en) | 2005-02-18 | 2009-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and manufacturing method of the same, and a semiconductor device |
JP4811988B2 (ja) * | 2005-03-23 | 2011-11-09 | セイコーインスツル株式会社 | 半導体装置 |
JP2006324402A (ja) | 2005-05-18 | 2006-11-30 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
US8153511B2 (en) * | 2005-05-30 | 2012-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP4880939B2 (ja) * | 2005-07-29 | 2012-02-22 | セイコーインスツル株式会社 | 半導体装置 |
JP2007048183A (ja) | 2005-08-12 | 2007-02-22 | Dainippon Printing Co Ltd | 非接触icタグラベル |
US7741687B2 (en) | 2006-03-10 | 2010-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Microstructure, semiconductor device, and manufacturing method of the microstructure |
DE602007002105D1 (de) | 2006-04-28 | 2009-10-08 | Semiconductor Energy Lab | Halbleiterbauelement |
WO2008029544A1 (en) * | 2006-09-08 | 2008-03-13 | Sharp Kabushiki Kaisha | Semiconductor device, method for fabricating the same and electronic device |
JP5133574B2 (ja) | 2007-02-13 | 2013-01-30 | セイコーインスツル株式会社 | 半導体装置のヒューズトリミング方法 |
JP5433957B2 (ja) | 2008-02-26 | 2014-03-05 | 株式会社リコー | 半導体装置 |
WO2010044341A1 (en) * | 2008-10-16 | 2010-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2010182954A (ja) * | 2009-02-06 | 2010-08-19 | Seiko Instruments Inc | 半導体装置 |
-
2009
- 2009-08-24 WO PCT/JP2009/065128 patent/WO2010035608A1/en active Application Filing
- 2009-09-21 US US12/563,608 patent/US9960116B2/en not_active Expired - Fee Related
- 2009-09-21 TW TW098131760A patent/TWI501353B/zh not_active IP Right Cessation
- 2009-09-22 JP JP2009218255A patent/JP2010103508A/ja not_active Withdrawn
-
2014
- 2014-06-18 JP JP2014124866A patent/JP2014197701A/ja not_active Withdrawn
-
2015
- 2015-09-07 JP JP2015175548A patent/JP2016015512A/ja not_active Withdrawn
-
2017
- 2017-04-19 JP JP2017082890A patent/JP6483182B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51151572U (ja) * | 1975-05-27 | 1976-12-03 | ||
JPS63310160A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Ltd | レ−ザ−トリミング方法 |
JPH02117168A (ja) * | 1988-10-26 | 1990-05-01 | Mitsubishi Electric Corp | モノリシックicのトリミング方法 |
JPH11345940A (ja) * | 1998-04-01 | 1999-12-14 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP2005101227A (ja) * | 2003-09-24 | 2005-04-14 | Mitsumi Electric Co Ltd | 半導体装置及びその装置におけるトリミング方法 |
JP2005158936A (ja) * | 2003-11-25 | 2005-06-16 | Sharp Corp | 調整インピーダンス素子、半導体装置及びトリミング方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2014197701A (ja) | 2014-10-16 |
US9960116B2 (en) | 2018-05-01 |
WO2010035608A1 (en) | 2010-04-01 |
TW201027669A (en) | 2010-07-16 |
US20100072574A1 (en) | 2010-03-25 |
JP2016015512A (ja) | 2016-01-28 |
JP2010103508A (ja) | 2010-05-06 |
JP6483182B2 (ja) | 2019-03-13 |
TWI501353B (zh) | 2015-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6483182B2 (ja) | 半導体装置 | |
US8373237B2 (en) | Transistor and method of manufacturing the same | |
US6790749B2 (en) | Method of manufacturing a semiconductor device | |
JP3844566B2 (ja) | 半導体装置の作製方法 | |
US7387920B2 (en) | Method of manufacturing thin film transistor array panel | |
JP6503459B2 (ja) | 半導体装置及びその製造方法 | |
JP2006080494A5 (ja) | ||
US8501621B2 (en) | Method of fabrication of the memristive device | |
KR102169014B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
JP5243414B2 (ja) | 半導体装置及びその製造方法 | |
JP2008147516A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH06124962A (ja) | 薄膜状半導体装置およびその作製方法 | |
KR940008564B1 (ko) | 반도체 소자 및 그 제조방법 | |
JP2005108930A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
JP2005123360A (ja) | 半導体装置及びその作製方法 | |
JP4872196B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
JP2005302999A (ja) | 半導体集積回路 | |
KR950001758B1 (ko) | 반도체 장치 | |
JPH07106582A (ja) | 薄膜トランジスタの製造方法 | |
KR102527227B1 (ko) | 박막트랜지스터 기판 및 그의 제조 방법 | |
TWI248683B (en) | Manufacturing method for thin film transistor, and the thin film transistor | |
WO2021079131A1 (en) | Electronic circuits and their methods of manufacture | |
JPH02162732A (ja) | 半導体装置及び製造方法 | |
KR20090067543A (ko) | 금속 게이트 전극 및 전기 퓨즈를 포함하는 반도체 소자 및그 제조방법 | |
KR20110031840A (ko) | 박막트랜지스터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6483182 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |