JP2658570B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2658570B2 JP2658570B2 JP2328213A JP32821390A JP2658570B2 JP 2658570 B2 JP2658570 B2 JP 2658570B2 JP 2328213 A JP2328213 A JP 2328213A JP 32821390 A JP32821390 A JP 32821390A JP 2658570 B2 JP2658570 B2 JP 2658570B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- impurity
- temperature characteristic
- concentration
- silicon resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims description 84
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 79
- 229910052785 arsenic Inorganic materials 0.000 claims description 27
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 27
- 238000009792 diffusion process Methods 0.000 claims description 22
- 229920006395 saturated elastomer Polymers 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 35
- 229910052698 phosphorus Inorganic materials 0.000 description 35
- 239000011574 phosphorus Substances 0.000 description 35
- 238000005204 segregation Methods 0.000 description 11
- 238000009966 trimming Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に係り、詳しくはトリミング
可能な多結晶シリコン抵抗体に関するものである。
可能な多結晶シリコン抵抗体に関するものである。
電子通信学会技術研究会報告,SSD79−16に示されてい
るように、不純物を高濃度に含む多結晶シリコン抵抗体
に閾値以上の電流密度で通電することによりその抵抗値
を調整することが知られている。この際に、多結晶シリ
コン抵抗体の不純物濃度として、1020cm-3以上が必要と
されている。
るように、不純物を高濃度に含む多結晶シリコン抵抗体
に閾値以上の電流密度で通電することによりその抵抗値
を調整することが知られている。この際に、多結晶シリ
コン抵抗体の不純物濃度として、1020cm-3以上が必要と
されている。
しかしながら、高精度ICに使用される多結晶シリコン
抵抗体は高精度基準抵抗としても用いられるため、抵抗
温度特性（TCR）が「０」であることが要求される。し
かし、トリミングが可能な不純物濃度の領域では、TCR
を「０」にすることができなかった。このように、高精
度ICのトリミング用多結晶シリコン抵抗体としては、TC
Rが「０」であることと、トリミング特性（抵抗変化
率）が大きいことが要求されているが、現状ではそれが
満足されていない。
抵抗体は高精度基準抵抗としても用いられるため、抵抗
温度特性（TCR）が「０」であることが要求される。し
かし、トリミングが可能な不純物濃度の領域では、TCR
を「０」にすることができなかった。このように、高精
度ICのトリミング用多結晶シリコン抵抗体としては、TC
Rが「０」であることと、トリミング特性（抵抗変化
率）が大きいことが要求されているが、現状ではそれが
満足されていない。
この発明の目的は、トリミング特性（抵抗変化率）が
大きな領域において抵抗温度特性（TCR）を「０」に近
づけることができる半導体装置を提供することにある。
大きな領域において抵抗温度特性（TCR）を「０」に近
づけることができる半導体装置を提供することにある。
第１の発明は、不純物を高濃度に含む多結晶シリコン
抵抗体に閾値以上の電流密度で通電することによりその
抵抗値を調整した半導体装置において、 前記多結晶シリコン抵抗体の不純物の高濃度領域にお
いて抵抗温度特性が負のＮ型不純物と、多結晶シリコン
抵抗体の不純物の高濃度領域において抵抗温度特性が正
のＮ型不純物とを有する多結晶シリコン抵抗体を備えた
半導体装置をその要旨としている。
抵抗体に閾値以上の電流密度で通電することによりその
抵抗値を調整した半導体装置において、 前記多結晶シリコン抵抗体の不純物の高濃度領域にお
いて抵抗温度特性が負のＮ型不純物と、多結晶シリコン
抵抗体の不純物の高濃度領域において抵抗温度特性が正
のＮ型不純物とを有する多結晶シリコン抵抗体を備えた
半導体装置をその要旨としている。
第２の発明は、第１の発明における他結晶シリコン抵
抗体の不純物の高濃度領域において抵抗温度特性が負の
Ｎ型不純物は、抵抗温度特性が不純物の高濃度領域内で
飽和濃度となっているものである半導体装置をその要旨
とする。
抗体の不純物の高濃度領域において抵抗温度特性が負の
Ｎ型不純物は、抵抗温度特性が不純物の高濃度領域内で
飽和濃度となっているものである半導体装置をその要旨
とする。
第３の発明は、不純物の高濃度領域内での飽和濃度
は、抵抗温度特性が負のＮ型不純物としてのヒ素におけ
る2.7×1020cm-3以上であり、この飽和濃度のヒ素に対
する抵抗温度特性が正のＮ型不純物としてのリンの濃度
は2.3×1019〜4.5×1019cm-3である請求項２に記載の半
導体装置をその要旨としている。
は、抵抗温度特性が負のＮ型不純物としてのヒ素におけ
る2.7×1020cm-3以上であり、この飽和濃度のヒ素に対
する抵抗温度特性が正のＮ型不純物としてのリンの濃度
は2.3×1019〜4.5×1019cm-3である請求項２に記載の半
導体装置をその要旨としている。
第４の発明は、多結晶シリコン抵抗体の不純物の高濃
度領域において抵抗温度特性が負の不純物と、多結晶シ
リコン抵抗体の不純物の高濃度領域において抵抗温度特
性が正の不純物とを有する多結晶シリコン抵抗体を形成
する第１工程と、前記多結晶シリコン抵抗体に閾値以上
の電流密度で通電することによりその抵抗値を調整する
第２工程と、を備えたことを特徴とする半導体装置の製
造方法をその要旨としている。
度領域において抵抗温度特性が負の不純物と、多結晶シ
リコン抵抗体の不純物の高濃度領域において抵抗温度特
性が正の不純物とを有する多結晶シリコン抵抗体を形成
する第１工程と、前記多結晶シリコン抵抗体に閾値以上
の電流密度で通電することによりその抵抗値を調整する
第２工程と、を備えたことを特徴とする半導体装置の製
造方法をその要旨としている。
第５の発明は、第４の発明における多結晶シリコン抵
抗体の不純物の高濃度領域において抵抗温度特性が負の
不純物は、抵抗温度特性が不純物の高濃度領域内で飽和
濃度となっているものである半導体装置の製造方法をそ
の要旨としている。
抗体の不純物の高濃度領域において抵抗温度特性が負の
不純物は、抵抗温度特性が不純物の高濃度領域内で飽和
濃度となっているものである半導体装置の製造方法をそ
の要旨としている。
第６の発明は、堕４の発明における第１工程での抵抗
温度特性が正の不純物は熱拡散法を用いて添加するもの
である半導体装置の製造方法をその要旨としている。
温度特性が正の不純物は熱拡散法を用いて添加するもの
である半導体装置の製造方法をその要旨としている。
第１の発明は、抵抗温度特性（TCR）が負のＮ型の不
純物（例えば、第４図に示すヒ素）と抵抗温度特性が正
のＮ型の不純物（例えば、第５図に示すリン）とを有す
る多結晶シリコン抵抗体を形成したので、抵抗温度特性
を「０」に近似できる。換言すると、多結晶シリコン抵
抗体の結晶粒よりも多結晶シリコン抵抗体の粒界に偏析
しやすいＮ型の不純物を添加する。つまり、例えば、第
４図に実線で示すように、ヒ素が注入された多結晶シリ
コン抵抗体では粒界へのヒ素の偏析が少ないため正のTC
Rをもつ結晶粒の抵抗値よりも負のTCRをもつ粒界の抵抗
値の影響が大きくなり、多結晶シリコン全体として負の
TCRをもつこととなるが、第５図に示すように、ヒ素が
注入された多結晶シリコン抵抗体に対しTCRが正のリン
を添加することによりTCRを「０」に近似できる。つま
り、第４図に一点鎖線で示すようにTCRを「０」に近似
できる。
純物（例えば、第４図に示すヒ素）と抵抗温度特性が正
のＮ型の不純物（例えば、第５図に示すリン）とを有す
る多結晶シリコン抵抗体を形成したので、抵抗温度特性
を「０」に近似できる。換言すると、多結晶シリコン抵
抗体の結晶粒よりも多結晶シリコン抵抗体の粒界に偏析
しやすいＮ型の不純物を添加する。つまり、例えば、第
４図に実線で示すように、ヒ素が注入された多結晶シリ
コン抵抗体では粒界へのヒ素の偏析が少ないため正のTC
Rをもつ結晶粒の抵抗値よりも負のTCRをもつ粒界の抵抗
値の影響が大きくなり、多結晶シリコン全体として負の
TCRをもつこととなるが、第５図に示すように、ヒ素が
注入された多結晶シリコン抵抗体に対しTCRが正のリン
を添加することによりTCRを「０」に近似できる。つま
り、第４図に一点鎖線で示すようにTCRを「０」に近似
できる。
第２の発明は、第４図中、所定のヒ素濃度以上（Ａの
領域）においては抵抗温度特性が飽和するので、この飽
和する領域でもって抵抗温度特性を「０」にすることに
より、多少の不純物濃度の変動に影響されることなく、
安定した抵抗温度特性が得られる。
領域）においては抵抗温度特性が飽和するので、この飽
和する領域でもって抵抗温度特性を「０」にすることに
より、多少の不純物濃度の変動に影響されることなく、
安定した抵抗温度特性が得られる。
第３の発明は、第４図に示すように抵抗温度特性が負
のＮ型の不純物としてのヒ素における2.7×1020cm-3以
上が高濃度領域内での飽和濃度となり、又、第８図に示
すように、この飽和濃度のヒ素に対する抵抗温度特性が
正の不純物としてのリンの濃度を2.3×1019〜4.5×1019
cm-3とすることにより、TCRを±100ppm/℃の範囲内とす
ることができる。
のＮ型の不純物としてのヒ素における2.7×1020cm-3以
上が高濃度領域内での飽和濃度となり、又、第８図に示
すように、この飽和濃度のヒ素に対する抵抗温度特性が
正の不純物としてのリンの濃度を2.3×1019〜4.5×1019
cm-3とすることにより、TCRを±100ppm/℃の範囲内とす
ることができる。
第４の発明は、第１工程により多結晶シリコン抵抗体
の不純物の高濃度領域において抵抗温度特性が負の不純
物と、多結晶シリコン抵抗体の不純物の高濃度領域にお
いて抵抗温度特性が正の不純物とを有する多結晶シリコ
ン抵抗体が形成され、第２工程により多結晶シリコン抵
抗体に閾値以上の電流密度で通電することによりその抵
抗値が調整される。その結果、第１の発明の半導体装置
が製造される。
の不純物の高濃度領域において抵抗温度特性が負の不純
物と、多結晶シリコン抵抗体の不純物の高濃度領域にお
いて抵抗温度特性が正の不純物とを有する多結晶シリコ
ン抵抗体が形成され、第２工程により多結晶シリコン抵
抗体に閾値以上の電流密度で通電することによりその抵
抗値が調整される。その結果、第１の発明の半導体装置
が製造される。
第５の発明は、第４図中のヒ素濃度の飽和領域Ａを使
用することにより第２の発明の半導体装置が製造され
る。
用することにより第２の発明の半導体装置が製造され
る。
第６の発明は、熱拡散法を用いることにより多結晶シ
リコン抵抗体の粒界に不純物を容易に添加することがで
き抵抗温度特性を正にできる。
リコン抵抗体の粒界に不純物を容易に添加することがで
き抵抗温度特性を正にできる。
以下、この発明を具体化した一実施例を図面に従って
説明する。
説明する。
第１図に示すように、Ｐ型の単結晶シリコン基板１に
通常のCMOS製造工程を用いゲート酸化膜２、フィールド
酸化膜３を形成する。その後、ゲート酸化膜２及びフィ
ールド酸化膜３の上の全面に化学気相成長法を用いて厚
さが0.37μｍの多結晶シリコン４を堆積する。そして、
多結晶シリコン４に不純物としてのヒ素をイオン打ち込
みにより注入する。このイオン注入の条件は、100keV,
1.5×1016cm-2としている。
通常のCMOS製造工程を用いゲート酸化膜２、フィールド
酸化膜３を形成する。その後、ゲート酸化膜２及びフィ
ールド酸化膜３の上の全面に化学気相成長法を用いて厚
さが0.37μｍの多結晶シリコン４を堆積する。そして、
多結晶シリコン４に不純物としてのヒ素をイオン打ち込
みにより注入する。このイオン注入の条件は、100keV,
1.5×1016cm-2としている。
このヒ素の添加濃度は、第４図でのトリミング可能な
ヒ素濃度（1020cm-3以上）における飽和領域Ａ内であ
る。より具体的には、2.7×1020cm-3以上がヒ素の飽和
領域Ａとなる。
ヒ素濃度（1020cm-3以上）における飽和領域Ａ内であ
る。より具体的には、2.7×1020cm-3以上がヒ素の飽和
領域Ａとなる。
さらに、多結晶シリコン４にヒ素と同じＮ型の不純物
であるリンを熱拡散させる。この熱拡散は980℃で、10
分間行う。
であるリンを熱拡散させる。この熱拡散は980℃で、10
分間行う。
このリンの拡散は、ヒ素に比べて多結晶シリコン４の
粒界に偏析しやすいリンを選択的に添加するためであ
る。この粒界への偏析しやすさは、ボロン（偏析係数;
0.9）、リン（偏析係数;0.35）、ヒ素（偏析係数;0.3
0）、アンチモン（偏析係数;0.04）、インジウム（偏析
係数;5×10-4）の順となっている。
粒界に偏析しやすいリンを選択的に添加するためであ
る。この粒界への偏析しやすさは、ボロン（偏析係数;
0.9）、リン（偏析係数;0.35）、ヒ素（偏析係数;0.3
0）、アンチモン（偏析係数;0.04）、インジウム（偏析
係数;5×10-4）の順となっている。
次に、第２図に示すように、多結晶シリコン４をホト
リソグラフィー，エッチングによりパターン化する。つ
まり、多結晶シリコン４のうちのフィールド酸化膜３上
の抵抗形成領域の多結晶シリコン抵抗体５とMOSトラン
ジスタのゲート電極形成領域のポリシリコンゲート６と
を残し他を除去する。
リソグラフィー，エッチングによりパターン化する。つ
まり、多結晶シリコン４のうちのフィールド酸化膜３上
の抵抗形成領域の多結晶シリコン抵抗体５とMOSトラン
ジスタのゲート電極形成領域のポリシリコンゲート６と
を残し他を除去する。
そして、多結晶シリコン抵抗体５とポリシリコンゲー
ト６の酸化及びアニールを行い不純物を活性化させる。
この酸化・アニールの条件は、1000℃、O2;20分、N2;50
分としている。引き続き、シリコン基板１にヒ素を注入
してＮ型のソース・ドレイン領域７を形成する。
ト６の酸化及びアニールを行い不純物を活性化させる。
この酸化・アニールの条件は、1000℃、O2;20分、N2;50
分としている。引き続き、シリコン基板１にヒ素を注入
してＮ型のソース・ドレイン領域７を形成する。
次に、第３図に示すように、シリコン基板１上に層間
絶縁膜８を化学気相成長法を用いて堆積する。さらに、
コンタクトホールを通常のホトリソグラフィー，エッチ
ングにより形成した後、配線金属９をスパッタ法で堆積
し、通常のホトリソグラフィー，エッチングにより配線
金属９をパターン化する。
絶縁膜８を化学気相成長法を用いて堆積する。さらに、
コンタクトホールを通常のホトリソグラフィー，エッチ
ングにより形成した後、配線金属９をスパッタ法で堆積
し、通常のホトリソグラフィー，エッチングにより配線
金属９をパターン化する。
その結果、MOSトランジスタ10と多結晶シリコン抵抗
体５とが直列に接続された構造となる。
体５とが直列に接続された構造となる。
その後、MOSトランジスタ10のポリシリコンゲート６
に電圧を印加してMOSトランジスタ10をオン動作させ
る。このトランジスタのオン動作に伴い多結晶シリコン
抵抗体５に閾値以上の電流密度で通電させ、その抵抗値
を調整する。即ち、多結晶シリコン抵抗体５に閾値以上
の電流密度で通電することにより、粒界が局部的に融解
し、さらに、通電停止により融解領域が固化するときに
不純物が偏析して不純物濃度の集中部が形成される。こ
の不純物集中により全体として抵抗値が低下する。ここ
で、閾値以上の電流密度とは、約１×106A/cm2である。
に電圧を印加してMOSトランジスタ10をオン動作させ
る。このトランジスタのオン動作に伴い多結晶シリコン
抵抗体５に閾値以上の電流密度で通電させ、その抵抗値
を調整する。即ち、多結晶シリコン抵抗体５に閾値以上
の電流密度で通電することにより、粒界が局部的に融解
し、さらに、通電停止により融解領域が固化するときに
不純物が偏析して不純物濃度の集中部が形成される。こ
の不純物集中により全体として抵抗値が低下する。ここ
で、閾値以上の電流密度とは、約１×106A/cm2である。
第６図には多結晶シリコン抵抗体５へのリンの熱拡散
時間と多結晶シリコン抵抗体５の抵抗温度特性（TCR）
との関係を示す。つまり、10分間、リンの熱拡散を行わ
せることによりTCRを「０」にできた。これは、多結晶
シリコン抵抗体５の結晶粒界に選択的にリンを拡散させ
たことによるものである。
時間と多結晶シリコン抵抗体５の抵抗温度特性（TCR）
との関係を示す。つまり、10分間、リンの熱拡散を行わ
せることによりTCRを「０」にできた。これは、多結晶
シリコン抵抗体５の結晶粒界に選択的にリンを拡散させ
たことによるものである。
又、第７図には多結晶シリコン抵抗体５へのリンの熱
拡散時間とトリミングによる抵抗値変化率との関係を示
す。本実施例では10分間、熱拡散を行わせているので、
トリミングを行うことにより60％抵抗値を低減できた。
これは、多結晶シリコン抵抗体５へのリンの熱拡散を行
わない場合には抵抗値変化率は53％であったが、それよ
りも変化率が大きい。
拡散時間とトリミングによる抵抗値変化率との関係を示
す。本実施例では10分間、熱拡散を行わせているので、
トリミングを行うことにより60％抵抗値を低減できた。
これは、多結晶シリコン抵抗体５へのリンの熱拡散を行
わない場合には抵抗値変化率は53％であったが、それよ
りも変化率が大きい。
このようにして、抵抗温度特性とトリミング特性を両
立することができる。
立することができる。
これは、多結晶シリコン抵抗体５は、結晶粒と結晶粒
界から成立しており、注入される不純物の種類により偏
析係数が異なるため同一不純物注入量でも粒内と粒界で
不純物濃度が異なる。よって、ヒ素のみが注入された多
結晶シリコン抵抗体５では粒界へのヒ素の偏析が少ない
ため、正のTCRをもつ結晶粒の抵抗値よりも負のTCRをも
つ粒界の抵抗値の影響が大きくなり、第４図に実線で示
すように、多結晶シリコン全体として負のTCRをもつこ
ととなる。そして、ヒ素に比べて粒界への偏析が多いリ
ンを不純物として用いて注入を行うことにより粒界へリ
ンを選択的に添加することができ、TCRを正の方向へ変
化させることができる。つまり、ヒ素が注入された多結
晶シリコン抵抗体に第５図に示すようにTCRが正のリン
を粒界に注入して選択的に粒界の抵抗値の影響を小さく
することにより、第４図に一点鎖線で示すように、TCR
を「０」に近づけることができる。
界から成立しており、注入される不純物の種類により偏
析係数が異なるため同一不純物注入量でも粒内と粒界で
不純物濃度が異なる。よって、ヒ素のみが注入された多
結晶シリコン抵抗体５では粒界へのヒ素の偏析が少ない
ため、正のTCRをもつ結晶粒の抵抗値よりも負のTCRをも
つ粒界の抵抗値の影響が大きくなり、第４図に実線で示
すように、多結晶シリコン全体として負のTCRをもつこ
ととなる。そして、ヒ素に比べて粒界への偏析が多いリ
ンを不純物として用いて注入を行うことにより粒界へリ
ンを選択的に添加することができ、TCRを正の方向へ変
化させることができる。つまり、ヒ素が注入された多結
晶シリコン抵抗体に第５図に示すようにTCRが正のリン
を粒界に注入して選択的に粒界の抵抗値の影響を小さく
することにより、第４図に一点鎖線で示すように、TCR
を「０」に近づけることができる。
又、本実施例では、多結晶シリコン抵抗体５のTCRを
「０」に近似でき、かつ、トリミング可能な多結晶シリ
コン抵抗体５の結晶粒中のヒ素濃度は0.1〜1at％で、粒
界のリン濃度は0.4〜4at％となっている。
「０」に近似でき、かつ、トリミング可能な多結晶シリ
コン抵抗体５の結晶粒中のヒ素濃度は0.1〜1at％で、粒
界のリン濃度は0.4〜4at％となっている。
このように本実施例では、多結晶シリコン抵抗体５の
不純物の濃度がトリミング可能な範囲である高濃度領域
において抵抗温度特性が負の不純物（ヒ素）をイオン注
入法により多結晶シリコンに添加するとともに、多結晶
シリコン抵抗体５の不純物の濃度がトリミング可能な範
囲である高濃度領域において抵抗温度特性が正の不純物
（リン）を熱拡散法を用いて多結晶シリコンに添加し
（第１工程）、多結晶シリコン抵抗体５に閾値以上の電
流密度で通電することによりその抵抗値を調整した（第
２工程）。
不純物の濃度がトリミング可能な範囲である高濃度領域
において抵抗温度特性が負の不純物（ヒ素）をイオン注
入法により多結晶シリコンに添加するとともに、多結晶
シリコン抵抗体５の不純物の濃度がトリミング可能な範
囲である高濃度領域において抵抗温度特性が正の不純物
（リン）を熱拡散法を用いて多結晶シリコンに添加し
（第１工程）、多結晶シリコン抵抗体５に閾値以上の電
流密度で通電することによりその抵抗値を調整した（第
２工程）。
その結果、不純物濃度の総和が約1020cm-3以上の不純
物を有するトリミング用多結晶シリコン抵抗体を備えた
高精度ICが製造される。つまり、多結晶シリコン抵抗体
の不純物の高濃度領域において抵抗温度特性が負のヒ素
と、多結晶シリコン抵抗体の不純物の高濃度領域におい
て抵抗温度特性が正のリンとを有する多結晶シリコン抵
抗体を備えた高精度ICが製造される。この多結晶シリコ
ン抵抗体においては、抵抗温度特性を「０」に近似でき
る。
物を有するトリミング用多結晶シリコン抵抗体を備えた
高精度ICが製造される。つまり、多結晶シリコン抵抗体
の不純物の高濃度領域において抵抗温度特性が負のヒ素
と、多結晶シリコン抵抗体の不純物の高濃度領域におい
て抵抗温度特性が正のリンとを有する多結晶シリコン抵
抗体を備えた高精度ICが製造される。この多結晶シリコ
ン抵抗体においては、抵抗温度特性を「０」に近似でき
る。
尚、一般に、多結晶シリコン抵抗体に不純物を導入す
る場合には、不純物としてヒ素を導入した第４図に示さ
れるように、所定の濃度以上になると抵抗温度特性が飽
和する傾向にある（第４図中、Ａの領域）。従って、飽
和領域Ａでのヒ素と、リンとを多結晶シリコン抵抗体に
添加することにより、その飽和領域Ａで抵抗温度特性を
「０」にすることができ、多少の不純物濃度の変動に影
響されることなく、安定した抵抗温度特性を得ることが
できる。
る場合には、不純物としてヒ素を導入した第４図に示さ
れるように、所定の濃度以上になると抵抗温度特性が飽
和する傾向にある（第４図中、Ａの領域）。従って、飽
和領域Ａでのヒ素と、リンとを多結晶シリコン抵抗体に
添加することにより、その飽和領域Ａで抵抗温度特性を
「０」にすることができ、多少の不純物濃度の変動に影
響されることなく、安定した抵抗温度特性を得ることが
できる。
又、リンの添加を熱拡散法により行ったので、多結晶
シリコンの粒界に容易に入り込ませることができる。つ
まり、多結晶シリコンの粒界にはシリコンの未結合手が
多く存在しており、表面エネルギーが非常に高く、この
ため、熱拡散で不純物を多結晶シリコン表面から添加す
ると粒界にそって不純物が拡散する。イオン注入では粒
界も結晶粒も物理的に同じ量だけ添加されるため、熱拡
散の方が容易に粒界に不純物を入り込ませることができ
る。
シリコンの粒界に容易に入り込ませることができる。つ
まり、多結晶シリコンの粒界にはシリコンの未結合手が
多く存在しており、表面エネルギーが非常に高く、この
ため、熱拡散で不純物を多結晶シリコン表面から添加す
ると粒界にそって不純物が拡散する。イオン注入では粒
界も結晶粒も物理的に同じ量だけ添加されるため、熱拡
散の方が容易に粒界に不純物を入り込ませることができ
る。
尚、この発明は上記実施例に限定されるものではな
く、例えば、上記実施例では熱拡散でリンを添加した
が、より不純物量の制御性の優れたイオン注入で不純物
を添加してもよい。
く、例えば、上記実施例では熱拡散でリンを添加した
が、より不純物量の制御性の優れたイオン注入で不純物
を添加してもよい。
第８図には、ヒ素の濃度が飽和領域である2.7×1020c
m-3となっている状態からリンを添加した場合におけ
る、リン濃度と抵抗温度特性（TCR）との関係を示す。
この図から分かるように、TCRが正の不純物としてのリ
ン濃度を、2.3×1019〜4.5×1019cm-3とすることによ
り、TCRを±100ppm/℃の範囲内とすることができる。こ
の±100ppm/℃は、自動車用コントローラに用いられるI
Cの仕様を満足するものである。即ち、常温25℃に対す
る−25℃〜＋125℃の範囲において、±10000ppmを満足
する。
m-3となっている状態からリンを添加した場合におけ
る、リン濃度と抵抗温度特性（TCR）との関係を示す。
この図から分かるように、TCRが正の不純物としてのリ
ン濃度を、2.3×1019〜4.5×1019cm-3とすることによ
り、TCRを±100ppm/℃の範囲内とすることができる。こ
の±100ppm/℃は、自動車用コントローラに用いられるI
Cの仕様を満足するものである。即ち、常温25℃に対す
る−25℃〜＋125℃の範囲において、±10000ppmを満足
する。
第９図には、ヒ素の濃度が飽和領域である2.7×1020c
m-3となっている状態からリンを添加した場合におけ
る、リン濃度と抵抗値変化率との関係を示す。この図か
ら分かるように、リン濃度を2.3×1019〜4.5×1019cm-3
とすることにより、抵抗値をほぼ50％低減できることを
確認した。
m-3となっている状態からリンを添加した場合におけ
る、リン濃度と抵抗値変化率との関係を示す。この図か
ら分かるように、リン濃度を2.3×1019〜4.5×1019cm-3
とすることにより、抵抗値をほぼ50％低減できることを
確認した。
又、他の態様としては、Ｐ型不純物で粒界への偏析の
少ないインジウムと偏析の多いボロンを用いてもよい。
この場合、インジウムを0.1〜1at％注入した多結晶シリ
コンに、さらに、ボロンを粒界での濃度が0.4〜4at％に
なるように添加すればよい。このとき、不純物の注入方
法はボロンとインジウムの偏析係数が大きく異なるた
め、熱拡散でもイオン注入のいずれの方法を用いてもよ
いが、不純物の制御性はイオン注入が熱拡散よりも優れ
ているためイオン注入の方が好ましい。
少ないインジウムと偏析の多いボロンを用いてもよい。
この場合、インジウムを0.1〜1at％注入した多結晶シリ
コンに、さらに、ボロンを粒界での濃度が0.4〜4at％に
なるように添加すればよい。このとき、不純物の注入方
法はボロンとインジウムの偏析係数が大きく異なるた
め、熱拡散でもイオン注入のいずれの方法を用いてもよ
いが、不純物の制御性はイオン注入が熱拡散よりも優れ
ているためイオン注入の方が好ましい。
さらに、多結晶シリコンに添加する不純物は、３種類
以上でもよい。
以上でもよい。
さらには、多結晶シリコンにイオン注入又は熱拡散に
よりTCRが正と負の不純物を添加した後において、低温
でアニールすることにより多結晶シリコンの粒界へ不純
物をさらに偏析させるようにしてもよい。
よりTCRが正と負の不純物を添加した後において、低温
でアニールすることにより多結晶シリコンの粒界へ不純
物をさらに偏析させるようにしてもよい。
又、多結晶シリコンにTCRが正と負の不純物を添加す
るのではなく、アモルファスシリコンに不純物を添加し
た後にアモルファスシリコンを多結晶化してもよい。即
ち、第１図に示すように、単結晶シリコン基板１にゲー
ト酸化膜２、フィールド酸化膜３を形成した後に、ゲー
ト酸化膜２及びフィールド酸化膜３の上に500℃以下の
低温でアモルファスシリコンを堆積する。そして、この
アモルファスシリコンに不純物を注入し、その後、高温
（1000℃）でアニールしてアモルファスシリコンを多結
晶シリコンにしてもよい。尚、この際、アモルファスシ
リコンに不純物を熱拡散にて添加する場合には熱拡散時
にアモルファスシリコンが多結晶化される。
るのではなく、アモルファスシリコンに不純物を添加し
た後にアモルファスシリコンを多結晶化してもよい。即
ち、第１図に示すように、単結晶シリコン基板１にゲー
ト酸化膜２、フィールド酸化膜３を形成した後に、ゲー
ト酸化膜２及びフィールド酸化膜３の上に500℃以下の
低温でアモルファスシリコンを堆積する。そして、この
アモルファスシリコンに不純物を注入し、その後、高温
（1000℃）でアニールしてアモルファスシリコンを多結
晶シリコンにしてもよい。尚、この際、アモルファスシ
リコンに不純物を熱拡散にて添加する場合には熱拡散時
にアモルファスシリコンが多結晶化される。
さらに、多結晶シリコン抵抗体に添加する不純物はそ
の濃度の総和が約1020cm-3以上であればよく、例えば、
上記実施例ではヒ素とリンとの総和が約1020cm-3以上と
なる濃度であればよい。
の濃度の総和が約1020cm-3以上であればよく、例えば、
上記実施例ではヒ素とリンとの総和が約1020cm-3以上と
なる濃度であればよい。
以上詳述したようにこの発明によれば、トリミング特
性（抵抗変化率）が大きな領域において、抵抗温度特性
（TCR）を「０」に近づけることができる優れた効果を
発揮する。
性（抵抗変化率）が大きな領域において、抵抗温度特性
（TCR）を「０」に近づけることができる優れた効果を
発揮する。
又、例えば、MOSトランジスタのゲートに使用した場
合、ともにＮ型の不純物が多結晶シリコンの抵抗値を低
くしたまま抵抗温度特性を「０」にすることができ、ま
た、ゲートの閾値電圧を容易に制御することができる優
れた効果を奏する。
合、ともにＮ型の不純物が多結晶シリコンの抵抗値を低
くしたまま抵抗温度特性を「０」にすることができ、ま
た、ゲートの閾値電圧を容易に制御することができる優
れた効果を奏する。
第１図及び第２図は実施例の半導体装置の製造工程を示
す図、第３図は実施例の半導体装置の断面図、第４図は
ヒ素濃度と抵抗温度特性との関係を示す図で、第５図は
リン濃度と抵抗温度特性との関係を示す図、第６図はリ
ン拡散時間と抵抗温度特性との関係を示す図、第７図は
リン拡散時間と抵抗値変化率との関係を示す図、第８図
はリン濃度と抵抗温度特性の関係を示す図、第９図はリ
ン濃度と抵抗値変化率との関係を示す図である。 ５は多結晶シリコン抵抗体。
す図、第３図は実施例の半導体装置の断面図、第４図は
ヒ素濃度と抵抗温度特性との関係を示す図で、第５図は
リン濃度と抵抗温度特性との関係を示す図、第６図はリ
ン拡散時間と抵抗温度特性との関係を示す図、第７図は
リン拡散時間と抵抗値変化率との関係を示す図、第８図
はリン濃度と抵抗温度特性の関係を示す図、第９図はリ
ン濃度と抵抗値変化率との関係を示す図である。 ５は多結晶シリコン抵抗体。
Claims (6)
- 【請求項１】不純物を高濃度に含む多結晶シリコン抵抗
体に閾値以上の電流密度で通電することによりその抵抗
値を調整した半導体装置において、 前記多結晶シリコン抵抗体の不純物の高濃度領域におい
て抵抗温度特性が負のＮ型不純物と、多結晶シリコン抵
抗体の不純物の高濃度領域において抵抗温度特性が正の
Ｎ型不純物とを有する多結晶シリコン抵抗体を備えたこ
とを特徴とする半導体装置。 - 【請求項２】多結晶シリコン抵抗体の不純物の高濃度領
域において抵抗温度特性が負のＮ型不純物は、抵抗温度
特性が不純物の高濃度領域内で飽和濃度となっているも
のである請求項１に記載の半導体装置。 - 【請求項３】不純物の高濃度領域内での飽和濃度は、抵
抗温度特性が負のＮ型不純物としてのヒ素における2.7
×1020cm-3以上であり、この飽和濃度のヒ素に対する抵
抗温度特性が正のＮ型不純物としてのリンの濃度は2.3
×1019〜4.5×1019cm-3である請求項２に記載の半導体
装置。 - 【請求項４】多結晶シリコン抵抗体の不純物の高濃度領
域において抵抗温度特性が負の不純物と、多結晶シリコ
ン抵抗体の不純物の高濃度領域において抵抗温度特性が
正の不純物とを有する多結晶シリコン抵抗体を形成する
第１工程と、 前記多結晶シリコン抵抗体に閾値以上の電流密度で通電
することによりその抵抗値を調整する第２工程と を備えたことを特徴とする半導体装置の製造方法。 - 【請求項５】多結晶シリコン抵抗体の不純物の高濃度領
域において抵抗温度特性が負の不純物は、抵抗温度特性
が不純物の高濃度領域内で飽和濃度となっているもので
ある請求項４に記載の半導体装置の製造方法。 - 【請求項６】前記第１工程での抵抗温度特性が正の不純
物は熱拡散法を用いて添加するものである請求項４に記
載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2328213A JP2658570B2 (ja) | 1990-02-28 | 1990-11-27 | 半導体装置及びその製造方法 |
| US07/661,240 US5187559A (en) | 1990-02-28 | 1991-02-27 | Semiconductor device and process for producing same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-50008 | 1990-02-28 | ||
| JP5000890 | 1990-02-28 | ||
| JP2328213A JP2658570B2 (ja) | 1990-02-28 | 1990-11-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03263367A JPH03263367A (ja) | 1991-11-22 |
| JP2658570B2 true JP2658570B2 (ja) | 1997-09-30 |
Family
ID=26390442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2328213A Expired - Lifetime JP2658570B2 (ja) | 1990-02-28 | 1990-11-27 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5187559A (ja) |
| JP (1) | JP2658570B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653417A (ja) * | 1992-05-19 | 1994-02-25 | Texas Instr Inc <Ti> | 抵抗器回路およびそれを形成する方法 |
| US5489547A (en) * | 1994-05-23 | 1996-02-06 | Texas Instruments Incorporated | Method of fabricating semiconductor device having polysilicon resistor with low temperature coefficient |
| JP3348997B2 (ja) * | 1994-11-17 | 2002-11-20 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2576433B2 (ja) * | 1994-12-14 | 1997-01-29 | 日本電気株式会社 | 半導体装置用保護回路 |
| US5959343A (en) * | 1997-04-21 | 1999-09-28 | Seiko Instruments R&D Center Inc. | Semiconductor device |
| US6238993B1 (en) * | 1999-04-27 | 2001-05-29 | Taiwan Semiconductor Manufacturing Company | Polysilicon load for 4T SRAM operation at cold temperatures |
| US6306718B1 (en) | 2000-04-26 | 2001-10-23 | Dallas Semiconductor Corporation | Method of making polysilicon resistor having adjustable temperature coefficients |
| US6368970B1 (en) * | 2000-08-24 | 2002-04-09 | Infineon Technologies Ag | Semiconductor configuration and corresponding production process |
| WO2003069656A1 (fr) | 2002-02-11 | 2003-08-21 | Stmicroelectronics S.A. | Diminution irreversible de la valeur d'une resistance en silicium polycristallin |
| KR100456700B1 (ko) * | 2002-10-09 | 2004-11-10 | 삼성전자주식회사 | 저항 패턴을 가지는 반도체 장치 및 그 제조방법 |
| FR2846462A1 (fr) * | 2002-10-28 | 2004-04-30 | St Microelectronics Sa | Compteur monotone croissant en circuit integre |
| FR2846463A1 (fr) * | 2002-10-28 | 2004-04-30 | St Microelectronics Sa | Compteur monotone a base de cellules memoire |
| FR2846791A1 (fr) * | 2002-10-31 | 2004-05-07 | St Microelectronics Sa | Element resistif en silicium polycristallin commandable en diminution irreversible de sa valeur |
| EP1416497A3 (fr) * | 2002-10-31 | 2004-07-21 | STMicroelectronics S.A. | Cellules mémoire multi-niveaux à programmation unique |
| KR100509948B1 (ko) * | 2003-04-01 | 2005-08-24 | 한국전자통신연구원 | 초미세 채널을 가지는 ｍｏｓｆｅｔ 소자 및 그 제조 방법 |
| US20050118802A1 (en) * | 2003-12-02 | 2005-06-02 | Chang-Sheng Tsao | Method for implementing poly pre-doping in deep sub-micron process |
| US7060612B2 (en) * | 2004-08-26 | 2006-06-13 | International Business Machines Corporation | Method of adjusting resistors post silicide process |
| US7714694B2 (en) | 2004-09-21 | 2010-05-11 | Microbridge Technologies Canada, Inc. | Compensating for linear and non-linear trimming-induced shift of temperature coefficient of resistance |
| KR100699833B1 (ko) * | 2005-01-22 | 2007-03-27 | 삼성전자주식회사 | 균일한 저항값을 가진 저항소자 및 이를 이용한 반도체 소자 |
| US20070096260A1 (en) * | 2005-10-28 | 2007-05-03 | International Business Machines Corporation | Reduced parasitic and high value resistor and method of manufacture |
| WO2009111890A1 (en) * | 2008-03-14 | 2009-09-17 | Microbridge Technologies Inc. | A method of stabilizing thermal resistors |
| WO2010035608A1 (en) * | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53136980A (en) * | 1977-05-04 | 1978-11-29 | Nippon Telegr & Teleph Corp <Ntt> | Resistance value correction method for poly crystal silicon resistor |
| JPS63310157A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Ltd | 半導体集積回路装置 |
| JP2677833B2 (ja) * | 1988-08-03 | 1997-11-17 | 株式会社デンソー | 半導体不揮発性メモリ |
-
1990
- 1990-11-27 JP JP2328213A patent/JP2658570B2/ja not_active Expired - Lifetime
-
1991
- 1991-02-27 US US07/661,240 patent/US5187559A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03263367A (ja) | 1991-11-22 |
| US5187559A (en) | 1993-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2658570B2 (ja) | 半導体装置及びその製造方法 | |
| US4505759A (en) | Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals | |
| KR910000019B1 (ko) | 다결정 실리콘 저항기 제조방법 | |
| JPH0523055B2 (ja) | ||
| JPH11502675A (ja) | 絶縁体上の半導体からなる複合基板の製造方法 | |
| JPH07105454B2 (ja) | ショットキーバイポーラトランジスタを有するｃｍｏｓ構造を製造する方法 | |
| TW495921B (en) | Improved BiCMOS process with low temperature coefficient resistor (TCRL) | |
| EP0622832B1 (en) | Method of connecting a wiring with a semiconductor region and semiconductor device obtained by this method | |
| JPS6381984A (ja) | 多結晶半導体ダイオ−ド | |
| JPH0558672B2 (ja) | ||
| JPS63122177A (ja) | 半導体装置とその製造方法 | |
| JPS5856467A (ja) | 半導体装置の製造方法 | |
| JPH033365A (ja) | Ｍｏｓトランジスタ | |
| JP3589136B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0547987B2 (ja) | ||
| JPS59138363A (ja) | 半導体装置及びその製造方法 | |
| JPS5999757A (ja) | 半導体集積回路装置の抵抗値調整方法 | |
| JPS60213019A (ja) | 半導体装置の製造方法 | |
| JP2006080249A (ja) | 半導体素子、及び半導体素子の製造方法 | |
| JPH09283706A (ja) | 半導体装置及びその製造方法 | |
| JPH06112477A (ja) | 半導体装置およびその製造方法 | |
| JPS61206219A (ja) | 半導体装置の製造方法 | |
| JPH04137619A (ja) | 半導体装置の製造方法 | |
| JPS5965462A (ja) | 半導体装置 | |
| JPH03204968A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 14 |