JPH0558672B2 - - Google Patents
Info
- Publication number
- JPH0558672B2 JPH0558672B2 JP61315904A JP31590486A JPH0558672B2 JP H0558672 B2 JPH0558672 B2 JP H0558672B2 JP 61315904 A JP61315904 A JP 61315904A JP 31590486 A JP31590486 A JP 31590486A JP H0558672 B2 JPH0558672 B2 JP H0558672B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- ions
- resistance value
- doping
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 150000002500 ions Chemical class 0.000 claims description 95
- 239000000463 material Substances 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 48
- 239000004065 semiconductor Substances 0.000 claims description 39
- 238000009792 diffusion process Methods 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 22
- 238000000137 annealing Methods 0.000 claims description 21
- 239000013078 crystal Substances 0.000 claims description 17
- 238000002513 implantation Methods 0.000 claims description 9
- 230000037074 physically active Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 22
- 239000007789 gas Substances 0.000 description 14
- 239000004020 conductor Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 8
- 239000007943 implant Substances 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- 229910052756 noble gas Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- -1 gold ions Chemical class 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66166—Resistors with PN junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、半導体材料へのドーピングによる電
気抵抗形成方法に関する。本発明は、また、集積
回路の基板を構成する単結晶材料及び集積回路の
構成素子の相互接続網に一般に含まれる多結晶半
導体材料に関する。
気抵抗形成方法に関する。本発明は、また、集積
回路の基板を構成する単結晶材料及び集積回路の
構成素子の相互接続網に一般に含まれる多結晶半
導体材料に関する。
単結晶半導体材料（通常はシリコン）の所定の
領域へのドーピングによる電気抵抗の形成法は、
単結晶半導体材料に予め不純物がドープされてい
るかドープされていないかによつて相違する。
領域へのドーピングによる電気抵抗の形成法は、
単結晶半導体材料に予め不純物がドープされてい
るかドープされていないかによつて相違する。
ドープされていない単結晶材料は、基板を構成
し、それを用いて集積回路が形成される。基板の
所定の領域に抵抗を形成するには、電気的に活性
なイオンのドーピングを行う。これらの活性イオ
ンは、基板がＮ形の導体となるかもしくはＰ形の
導体となるかを決定する。シリコンに対して活性
イオンであるのは、例えば、ヒ素、燐もしくは硼
素である。抵抗値は、活性イオンがドープされた
抵抗領域の活性イオンの濃度（密度）によつて変
化する。しかし、活性イオン濃度と抵抗値の間の
関係は複雑な曲線で表わされるので、そのことだ
けでも抵抗値を望ましい値に調節することが困難
である。
し、それを用いて集積回路が形成される。基板の
所定の領域に抵抗を形成するには、電気的に活性
なイオンのドーピングを行う。これらの活性イオ
ンは、基板がＮ形の導体となるかもしくはＰ形の
導体となるかを決定する。シリコンに対して活性
イオンであるのは、例えば、ヒ素、燐もしくは硼
素である。抵抗値は、活性イオンがドープされた
抵抗領域の活性イオンの濃度（密度）によつて変
化する。しかし、活性イオン濃度と抵抗値の間の
関係は複雑な曲線で表わされるので、そのことだ
けでも抵抗値を望ましい値に調節することが困難
である。
また、基板は、常に抵抗の形成の後に少なくと
も一回はアニールされる。アニールによつて活性
イオンは抵抗領域から異方的にその領域の周辺部
へと拡散することが実験によつて分かつている。
イオンの密度、従つて抵抗値は、変化を受ける。
その変化の幅は、特にアニールの温度、イオンの
最初の密度及び抵抗領域の周辺部のイオン密度勾
配によつて決まる。抵抗領域の周辺部分はドープ
されていないので、勾配は常に大きい。さらに、
想定される多数のパラメータ、極めて変化に富む
各パラメータ自身の効果及び複雑なパラメータ相
互の影響を考慮すると、抵抗値は意味のある誤差
範囲で望ましい値に調節することができない。そ
の上、拡散は最初にドープされた領域の表面積を
著しく大きくし、従つて基板の構成素子の高集積
化を妨げる。その結果、実際にこの抵抗形成方法
を用いても抵抗値を制御することができない。従
つて、抵抗の最大値或は最小値のみが決められて
いる場合にしかこの方法は実施できない。
も一回はアニールされる。アニールによつて活性
イオンは抵抗領域から異方的にその領域の周辺部
へと拡散することが実験によつて分かつている。
イオンの密度、従つて抵抗値は、変化を受ける。
その変化の幅は、特にアニールの温度、イオンの
最初の密度及び抵抗領域の周辺部のイオン密度勾
配によつて決まる。抵抗領域の周辺部分はドープ
されていないので、勾配は常に大きい。さらに、
想定される多数のパラメータ、極めて変化に富む
各パラメータ自身の効果及び複雑なパラメータ相
互の影響を考慮すると、抵抗値は意味のある誤差
範囲で望ましい値に調節することができない。そ
の上、拡散は最初にドープされた領域の表面積を
著しく大きくし、従つて基板の構成素子の高集積
化を妨げる。その結果、実際にこの抵抗形成方法
を用いても抵抗値を制御することができない。従
つて、抵抗の最大値或は最小値のみが決められて
いる場合にしかこの方法は実施できない。
集積回路用の単結晶基板の抵抗は、通常、既に
ドープされた区域に形成された抵抗領域である。
最初にドープされた区域の抵抗率が比較的小さい
ことを考えると、この区域での抵抗領域の形成に
は、形成後の抵抗値がドープされた区域の抵抗値
より小さいか大きいかに応じて相違する方法を採
用する。
ドープされた区域に形成された抵抗領域である。
最初にドープされた区域の抵抗率が比較的小さい
ことを考えると、この区域での抵抗領域の形成に
は、形成後の抵抗値がドープされた区域の抵抗値
より小さいか大きいかに応じて相違する方法を採
用する。
より小さい抵抗値を得るためには、抵抗領域を
強くドープする。しかしながら、このような抵抗
は電気回路に挿入するためには２つの接点の間に
広がつていなければならない。この場合、初期ド
ープ区域の抵抗は抵抗領域に固有な抵抗に平行に
置かれる。従つて、抵抗領域の実際の抵抗は、こ
の抵抗領域の固有抵抗と基板内の隣接する区域の
抵抗との関係に応じて、この抵抗領域の固有抵抗
とは異なる。基板の抵抗の影響を減少させるに
は、抵抗領域に基板の抵抗よりも小さな抵抗を取
り付ける。しかしながら、このような抵抗領域で
はドーパントが高濃度である必要があるため、こ
の抵抗領域の周辺部の密度勾配が大きいことと相
まつて、最初にドープされた領域の周辺の区域へ
のイオン拡散が促進される。この拡散があること
で、この方法をどうしても制御することができな
いが、低い抵抗値を正確に調節するためにはこの
制御が必要である。この問題のみの解決策は、抵
抗領域と初期ドープ区域のイオンの伝導性の型を
変えて、Ｐ−Ｎ接合によつてイオンを孤立させる
ことである。しかしながら、Ｐ−Ｎ接合を設ける
と相互の間に電圧値を印加する必要があるうえ、
イオンの伝導性を変えてもその拡散を防ぐことは
できない。
強くドープする。しかしながら、このような抵抗
は電気回路に挿入するためには２つの接点の間に
広がつていなければならない。この場合、初期ド
ープ区域の抵抗は抵抗領域に固有な抵抗に平行に
置かれる。従つて、抵抗領域の実際の抵抗は、こ
の抵抗領域の固有抵抗と基板内の隣接する区域の
抵抗との関係に応じて、この抵抗領域の固有抵抗
とは異なる。基板の抵抗の影響を減少させるに
は、抵抗領域に基板の抵抗よりも小さな抵抗を取
り付ける。しかしながら、このような抵抗領域で
はドーパントが高濃度である必要があるため、こ
の抵抗領域の周辺部の密度勾配が大きいことと相
まつて、最初にドープされた領域の周辺の区域へ
のイオン拡散が促進される。この拡散があること
で、この方法をどうしても制御することができな
いが、低い抵抗値を正確に調節するためにはこの
制御が必要である。この問題のみの解決策は、抵
抗領域と初期ドープ区域のイオンの伝導性の型を
変えて、Ｐ−Ｎ接合によつてイオンを孤立させる
ことである。しかしながら、Ｐ−Ｎ接合を設ける
と相互の間に電圧値を印加する必要があるうえ、
イオンの伝導性を変えてもその拡散を防ぐことは
できない。
最初にドープされた区域でのより高い抵抗領域
の形成法は、アメリカ合衆国特許第4132008号に
記載されている。抵抗領域は初期ドープ区域の表
面に設けられ、集積回路の相互接続網を形成する
導体と直接接触する。この方法では、抵抗領域
は、導体及び導体区域と直列に配置される。従つ
て、この方法では、単結晶中に強くドープされた
領域が必要である。例えば、記載された実施例で
は電界効果トランジスタのドレイン領域等であ
る。しかし、この方法の利点は、導体との接点を
１つしか有さず、従つてこの接点のまわりの抵抗
領域の表面積を小さくできることである。
の形成法は、アメリカ合衆国特許第4132008号に
記載されている。抵抗領域は初期ドープ区域の表
面に設けられ、集積回路の相互接続網を形成する
導体と直接接触する。この方法では、抵抗領域
は、導体及び導体区域と直列に配置される。従つ
て、この方法では、単結晶中に強くドープされた
領域が必要である。例えば、記載された実施例で
は電界効果トランジスタのドレイン領域等であ
る。しかし、この方法の利点は、導体との接点を
１つしか有さず、従つてこの接点のまわりの抵抗
領域の表面積を小さくできることである。
トランジスタのドレイン領域内の抵抗領域の抵
抗を増大させるには、この抵抗領域に不活性なド
ーパントを注入することが好ましい。例えば、シ
リコンの場合、金、銀、亜鉛及び銅である。しか
しながら、実際にはこれらの不活性イオンは、ア
ニールの際活性イオンと同様に拡散する。また、
初期ドープ区域の抵抗よりも抵抗領域の抵抗を著
しく大きくするには、抵抗領域に多量の不活性イ
オンを注入する必要がある。従つて、抵抗領域の
周辺の密度勾配がもつとも大きくなる。１例とし
て、拡散係数Ｄが10-10cm2／秒の金イオンでシリ
コン領域をドープし、約1000℃で30分間通常のア
ニールを行う。この実験によると、金イオンは平
均距離4μｍに亘つて拡散することがわかる。従
つて、ここでもドープされていない基板での抵抗
領域の形成法について前述した欠点と同様の欠点
がある。１つに、このような拡散があると、抵抗
領域の抵抗を有効且つ信頼できるように調節でき
ない。また、拡散によつて最初の抵抗領域の寸法
がかなり増大し、従つて基板の構成素子の高集積
化が妨げられる。さらに抵抗領域から出て隣接す
る層に拡散した不活性イオンは、基板の機能的に
活性な部分を汚染する恐れがある。活性部分と
は、例えば前述のアメリカ合衆国特許に記載の場
合のようにドレインに抵抗領域を含む電界効果ト
ランジスタのゲート酸化膜の下に配置された部分
等である。この場合、汚染はトランジスタの特性
に大変有害であると考えられている。
抗を増大させるには、この抵抗領域に不活性なド
ーパントを注入することが好ましい。例えば、シ
リコンの場合、金、銀、亜鉛及び銅である。しか
しながら、実際にはこれらの不活性イオンは、ア
ニールの際活性イオンと同様に拡散する。また、
初期ドープ区域の抵抗よりも抵抗領域の抵抗を著
しく大きくするには、抵抗領域に多量の不活性イ
オンを注入する必要がある。従つて、抵抗領域の
周辺の密度勾配がもつとも大きくなる。１例とし
て、拡散係数Ｄが10-10cm2／秒の金イオンでシリ
コン領域をドープし、約1000℃で30分間通常のア
ニールを行う。この実験によると、金イオンは平
均距離4μｍに亘つて拡散することがわかる。従
つて、ここでもドープされていない基板での抵抗
領域の形成法について前述した欠点と同様の欠点
がある。１つに、このような拡散があると、抵抗
領域の抵抗を有効且つ信頼できるように調節でき
ない。また、拡散によつて最初の抵抗領域の寸法
がかなり増大し、従つて基板の構成素子の高集積
化が妨げられる。さらに抵抗領域から出て隣接す
る層に拡散した不活性イオンは、基板の機能的に
活性な部分を汚染する恐れがある。活性部分と
は、例えば前述のアメリカ合衆国特許に記載の場
合のようにドレインに抵抗領域を含む電界効果ト
ランジスタのゲート酸化膜の下に配置された部分
等である。この場合、汚染はトランジスタの特性
に大変有害であると考えられている。
恐らく前述の不活性イオン打込みによる抵抗形
成の際の問題点を考慮した結果であろうが、先の
アメリカ合衆国特許は抵抗領域に結晶格子の欠陥
を形成して抵抗を増大させることを提案してい
る。残念ながら、実験によると最初にあつた欠陥
の極めて僅かな部分しかアニール後に残らないこ
とがわかつている。また、この特許は記載の方法
によつて生じる抵抗値を例として示していないこ
とを注意しておく。
成の際の問題点を考慮した結果であろうが、先の
アメリカ合衆国特許は抵抗領域に結晶格子の欠陥
を形成して抵抗を増大させることを提案してい
る。残念ながら、実験によると最初にあつた欠陥
の極めて僅かな部分しかアニール後に残らないこ
とがわかつている。また、この特許は記載の方法
によつて生じる抵抗値を例として示していないこ
とを注意しておく。
集積回路用の単結晶基板に抵抗領域を形成する
際にあらゆる問題点にぶつかるため、集積回路が
多結晶半導体材料（通常はシリコン）で形成され
た導体層を含むとき抵抗領域は通常集積回路の構
成素子の相互接続用多層配線網に組み込まれる。
例えば、ゲートが多結晶半導体材料で形成されて
いるMOS電界効果トランジスタを含む集積回路
に通常そのような配線網が備えられている。集積
回路の構成素子の第１層目の内部接続網を形成す
るためにこのゲートの製造段階を利用する。この
第１層目の内部接続網の形成操作は、多結晶半導
体材料を均一な厚さの層に堆積させ、この層をエ
ツチングして相互接続される素子を形成し、多量
の活性イオン打込みを行い相互接続される素子を
導体にすることからなる。
際にあらゆる問題点にぶつかるため、集積回路が
多結晶半導体材料（通常はシリコン）で形成され
た導体層を含むとき抵抗領域は通常集積回路の構
成素子の相互接続用多層配線網に組み込まれる。
例えば、ゲートが多結晶半導体材料で形成されて
いるMOS電界効果トランジスタを含む集積回路
に通常そのような配線網が備えられている。集積
回路の構成素子の第１層目の内部接続網を形成す
るためにこのゲートの製造段階を利用する。この
第１層目の内部接続網の形成操作は、多結晶半導
体材料を均一な厚さの層に堆積させ、この層をエ
ツチングして相互接続される素子を形成し、多量
の活性イオン打込みを行い相互接続される素子を
導体にすることからなる。
相互接続される多結晶素子における抵抗領域の
形成は、通常、例えば雑誌「日本IECE会報
（The Transaction of the IECE of Japan）、
E63巻４号（1980年４月）、267−274頁、」に発表
されたオーゾネ（Ohzone）達の論文に記載の従
来の方法によつて行われる。この従来の方法によ
ると、活性イオンの最初の打込みは微量で、ドー
プされていない多結晶半導体材料全体に行われ
る。ドーズ量は、このドープされていない半導体
材料の抵抗率が該半導体材料内に抵抗を形成する
のに好ましい値になるまで減少するよう計算して
おく。次に、この抵抗は、最初にドープされた半
導体材料をマスクすることによつて複数の領域に
画成される。次に、第２回目のイオン打込みを多
量に実施し、この半導体材料のマスクされていな
い部分の電気抵抗をかなり減少させる。この部分
が導体部分を構成する。イオンの打込みによつて
半導体材料の構造が変化したので、この半導体材
料をアニールされて、最初の構造に戻す。
形成は、通常、例えば雑誌「日本IECE会報
（The Transaction of the IECE of Japan）、
E63巻４号（1980年４月）、267−274頁、」に発表
されたオーゾネ（Ohzone）達の論文に記載の従
来の方法によつて行われる。この従来の方法によ
ると、活性イオンの最初の打込みは微量で、ドー
プされていない多結晶半導体材料全体に行われ
る。ドーズ量は、このドープされていない半導体
材料の抵抗率が該半導体材料内に抵抗を形成する
のに好ましい値になるまで減少するよう計算して
おく。次に、この抵抗は、最初にドープされた半
導体材料をマスクすることによつて複数の領域に
画成される。次に、第２回目のイオン打込みを多
量に実施し、この半導体材料のマスクされていな
い部分の電気抵抗をかなり減少させる。この部分
が導体部分を構成する。イオンの打込みによつて
半導体材料の構造が変化したので、この半導体材
料をアニールされて、最初の構造に戻す。
しかし、アニールによつて多結晶材料中では単
結晶材料中のドーパントの拡散と類似したドーパ
ントの異方性の拡散も起こる。換言すれば、拡散
は、ドーパントの密度勾配、ドーパントの性質、
アニールの温度等の半導体材料の場合と同様のパ
ラメータによる。拡散は、また、多結晶材料の粒
度にもよる。粒度によつて、拡散は促進され、単
結晶材料中での拡散よりも大きな拡散となる。従
つて、抵抗領域には、隣接した導体部分に多量に
存在するイオンが侵入する結果、面積の小さな領
域は導体となり、その抵抗としての役割をなくす
とともに、面積の大きな領域の場合はその中央部
分にしか望ましい抵抗を有さないことになる。こ
のように、拡散は、多結晶材料中の抵抗の高密度
集積化を妨げる。現在の所、望ましい抵抗領域
は、一辺が約2μｍの正方形であるが、従来の技
術では得ることができない。また、拡散に関する
多数のパラメータ、それぞれのパラメータの複雑
な機能に応じた固有の効果、及び複雑なパラメー
タ相互の影響を考慮すると、この方法を制御し
て、抵抗領域の抵抗値を意味のある許容誤差範囲
で望ましい値に調節することができない。例え
ば、実験によると、イオンのドーズ量が単に10倍
で変化するだけで多結晶シリコンの抵抗は104乃
至106倍変化することが分かつている。
結晶材料中のドーパントの拡散と類似したドーパ
ントの異方性の拡散も起こる。換言すれば、拡散
は、ドーパントの密度勾配、ドーパントの性質、
アニールの温度等の半導体材料の場合と同様のパ
ラメータによる。拡散は、また、多結晶材料の粒
度にもよる。粒度によつて、拡散は促進され、単
結晶材料中での拡散よりも大きな拡散となる。従
つて、抵抗領域には、隣接した導体部分に多量に
存在するイオンが侵入する結果、面積の小さな領
域は導体となり、その抵抗としての役割をなくす
とともに、面積の大きな領域の場合はその中央部
分にしか望ましい抵抗を有さないことになる。こ
のように、拡散は、多結晶材料中の抵抗の高密度
集積化を妨げる。現在の所、望ましい抵抗領域
は、一辺が約2μｍの正方形であるが、従来の技
術では得ることができない。また、拡散に関する
多数のパラメータ、それぞれのパラメータの複雑
な機能に応じた固有の効果、及び複雑なパラメー
タ相互の影響を考慮すると、この方法を制御し
て、抵抗領域の抵抗値を意味のある許容誤差範囲
で望ましい値に調節することができない。例え
ば、実験によると、イオンのドーズ量が単に10倍
で変化するだけで多結晶シリコンの抵抗は104乃
至106倍変化することが分かつている。
この方法によつて得られた抵抗値は大きくばら
ついているため、現在のところこの方法は約10ギ
ガオーム（109）もしくはそれ以上の値を持つ抵
抗の形成にしか適用できない。この抵抗値の範囲
では、約10メガオーム（106）程度の変化はほと
んど問題とならない。また、このような数値は、
ドープするイオンの量の関数である抵抗率曲線の
緩やかな勾配の１部分に対応する。この従来の方
法にり抵抗形成される集積回路は、特にMOS型
スタテイツクRAMである。
ついているため、現在のところこの方法は約10ギ
ガオーム（109）もしくはそれ以上の値を持つ抵
抗の形成にしか適用できない。この抵抗値の範囲
では、約10メガオーム（106）程度の変化はほと
んど問題とならない。また、このような数値は、
ドープするイオンの量の関数である抵抗率曲線の
緩やかな勾配の１部分に対応する。この従来の方
法にり抵抗形成される集積回路は、特にMOS型
スタテイツクRAMである。
前述のアメリカ合衆国特許第4432008号は、多
結晶材料の所定の領域における抵抗形成法につい
て記載している。この方法は、多結晶材料を活性
イオンで均一にドープして、単結晶基板の場合に
説明したのと同一の不活性イオンを上記領域に打
込むことからなる。しかしながら、前述と同様の
理由で、提案されたドーパントは多結晶材料にお
いてはその粒構造のせいで単結晶材料の場合より
もさらによく拡散することが実現によつて分かつ
ている。従つて、これらのドーパントを十分に制
御して、抵抗領域を望ましい抵抗値に有効に調節
することはできない。また、多結晶材料内の欠陥
形成と不活性イオン打ち込みを組合わせることが
提案されているが、この組合せは大した効果がな
いことが実験によつてわかつている。なぜなら、
多結晶材料はアニールによつて再びほぼ最初と同
じ粒径に戻るからである。従つて、抵抗領域の抵
抗率の数値は、多結晶材料の抵抗率に極めて近
い。
結晶材料の所定の領域における抵抗形成法につい
て記載している。この方法は、多結晶材料を活性
イオンで均一にドープして、単結晶基板の場合に
説明したのと同一の不活性イオンを上記領域に打
込むことからなる。しかしながら、前述と同様の
理由で、提案されたドーパントは多結晶材料にお
いてはその粒構造のせいで単結晶材料の場合より
もさらによく拡散することが実現によつて分かつ
ている。従つて、これらのドーパントを十分に制
御して、抵抗領域を望ましい抵抗値に有効に調節
することはできない。また、多結晶材料内の欠陥
形成と不活性イオン打ち込みを組合わせることが
提案されているが、この組合せは大した効果がな
いことが実験によつてわかつている。なぜなら、
多結晶材料はアニールによつて再びほぼ最初と同
じ粒径に戻るからである。従つて、抵抗領域の抵
抗率の数値は、多結晶材料の抵抗率に極めて近
い。
有効な解決法が、本特許出願人によるヨーロツ
パ特許出願第107556号に示されている。要約する
と、多量の活性イオンをドーピングし、多量の希
ガスイオンを十分なエネルギーで注入して望まし
い抵抗値を持つ抵抗を多結晶材料の所定の領域に
形成するというものである。この方法によつて、
信頼度が高く且つ正確に約250オーム乃至25キロ
オームの範囲の抵抗値であり極めて小さな面積の
抵抗を得ることが可能である。
パ特許出願第107556号に示されている。要約する
と、多量の活性イオンをドーピングし、多量の希
ガスイオンを十分なエネルギーで注入して望まし
い抵抗値を持つ抵抗を多結晶材料の所定の領域に
形成するというものである。この方法によつて、
信頼度が高く且つ正確に約250オーム乃至25キロ
オームの範囲の抵抗値であり極めて小さな面積の
抵抗を得ることが可能である。
この発明は、また、抵抗領域と隣接する導体部
分の間に存在した電気的に活性なイオンの密度勾
配を解消するためになされた。このイオン密度勾
配を解消するには、多結晶材料全体に多量の活性
イオンを均一にドーピングする。この方法では、
抵抗領域における希ガスの作用が前記のアメリカ
合衆国特許に記載された不活性イオンの作用と同
様であり、希ガス以外の不活性イオンよりも効果
が大きいのはイオン密度勾配を解消するために抵
抗領域に多量に導入された活性イオンとの優れた
相乗作用によるものと考えられた。このイオン密
度勾配解消においては多量の活性イオンをドープ
するため、この抵抗形成方法は小さな抵抗値を形
成する場合にしか使えない。例えば、上記ヨーロ
ツパ特許出願に記載の条件でアルゴンを使用して
行つた実験によると、この方法は約250オーム乃
至25キロオームの範囲で正確な値の抵抗を形成す
る場合しか使えない。換言すれば、従来の方法は
極めて大きな抵抗値の抵抗の形成にしか適用でき
ないのに対して、改良されたこの方法は極めて小
さな抵抗値の抵抗形成にしか適用されず、中間の
抵抗値の範囲をカバーすることができない。しか
しながら、小さな面積で正確に中間の抵抗値を有
する抵抗を形成することが可能ならば、ユーザー
の要望に答える新しい型の集積回路が実現でき
る。
分の間に存在した電気的に活性なイオンの密度勾
配を解消するためになされた。このイオン密度勾
配を解消するには、多結晶材料全体に多量の活性
イオンを均一にドーピングする。この方法では、
抵抗領域における希ガスの作用が前記のアメリカ
合衆国特許に記載された不活性イオンの作用と同
様であり、希ガス以外の不活性イオンよりも効果
が大きいのはイオン密度勾配を解消するために抵
抗領域に多量に導入された活性イオンとの優れた
相乗作用によるものと考えられた。このイオン密
度勾配解消においては多量の活性イオンをドープ
するため、この抵抗形成方法は小さな抵抗値を形
成する場合にしか使えない。例えば、上記ヨーロ
ツパ特許出願に記載の条件でアルゴンを使用して
行つた実験によると、この方法は約250オーム乃
至25キロオームの範囲で正確な値の抵抗を形成す
る場合しか使えない。換言すれば、従来の方法は
極めて大きな抵抗値の抵抗の形成にしか適用でき
ないのに対して、改良されたこの方法は極めて小
さな抵抗値の抵抗形成にしか適用されず、中間の
抵抗値の範囲をカバーすることができない。しか
しながら、小さな面積で正確に中間の抵抗値を有
する抵抗を形成することが可能ならば、ユーザー
の要望に答える新しい型の集積回路が実現でき
る。
結局、ドープの有無にかかわらず単結晶もしく
は多結晶半導体材料の所定の領域に従来技術で抵
抗形成するには上記の一般的な問題がある。高濃
度にドープされた多結晶半導体材料に小さい抵抗
値の抵抗を形成する場合だけが制御可能であつ
た。この問題の原因は、主としてアニールの際
の、抵抗となるべきドーピングイオンの拡散であ
る。拡散による不都合な点は、主に、抵抗形成方
法を制御して抵抗を小さな許容誤差範囲で望まし
い数値に調整することができないことと、大きな
寸法の抵抗を用いざるを得ないため望ましい高集
積化とは両立しないことである。場合によつて
は、基板の機能的に重要な部分の抵抗用ドーピン
グイオンによる汚染と汚染された構成素子の特性
の変化が欠点として加わる。
は多結晶半導体材料の所定の領域に従来技術で抵
抗形成するには上記の一般的な問題がある。高濃
度にドープされた多結晶半導体材料に小さい抵抗
値の抵抗を形成する場合だけが制御可能であつ
た。この問題の原因は、主としてアニールの際
の、抵抗となるべきドーピングイオンの拡散であ
る。拡散による不都合な点は、主に、抵抗形成方
法を制御して抵抗を小さな許容誤差範囲で望まし
い数値に調整することができないことと、大きな
寸法の抵抗を用いざるを得ないため望ましい高集
積化とは両立しないことである。場合によつて
は、基板の機能的に重要な部分の抵抗用ドーピン
グイオンによる汚染と汚染された構成素子の特性
の変化が欠点として加わる。
本発明は、アニールの際の抵抗用ドーピングイ
オンの拡散をかなり少なくさせるか排除すること
によつてこの一般的な問題を解決するものであ
る。その結果、本発明は、従来の方法の不都合な
点をすべて回避できる。
オンの拡散をかなり少なくさせるか排除すること
によつてこの一般的な問題を解決するものであ
る。その結果、本発明は、従来の方法の不都合な
点をすべて回避できる。
電気的に不活性なイオンの打込みによつて半導
体材料中の所定の領域に抵抗を形成する本発明の
方法は、その領域の周辺部が電気的に活性なイオ
ンの密度の勾配の中心であり、不活性イオンは希
ガスイオンであることを特徴とする。
体材料中の所定の領域に抵抗を形成する本発明の
方法は、その領域の周辺部が電気的に活性なイオ
ンの密度の勾配の中心であり、不活性イオンは希
ガスイオンであることを特徴とする。
その結果、電気的に不活性なイオンを含有する
抵抗領域を有する半導体材料を備える本発明の集
積回路は、その抵抗領域の周辺部が電気的に活性
なイオンの密度勾配の中心であり、電気的に不活
性なイオンは希ガスイオンであることを特徴とす
る。
抵抗領域を有する半導体材料を備える本発明の集
積回路は、その抵抗領域の周辺部が電気的に活性
なイオンの密度勾配の中心であり、電気的に不活
性なイオンは希ガスイオンであることを特徴とす
る。
本発明は、添付図面を参照して行われる以下の
実施例の説明によつてより明らかとなろう。
実施例の説明によつてより明らかとなろう。
第１図に部分的に示した集積回路１０では、単
結晶半導体材料からなる基板１１は、ドープされ
ていない区域１２の表面に本発明に適した抵抗を
構成する領域１３を有する。抵抗領域１３は、丸
印で示す例えばヒ素等の活性イオン、及び×印で
示す不活性イオンを含有する。従つて、抵抗領域
１３の周辺部は、活性イオンの密度勾配の中心で
ある。本発明によると、不活性イオンは、希ガス
イオンである。アルゴンは、その性質と低価格で
ある点から好ましい。活性イオンの存在によつて
半導体材料の抵抗が減少し、不活性イオンの存在
によつて半導体材料の抵抗が増大にすることがわ
かつているので、活性イオンを必要量より多い量
ドープしてその活性イオン自体に望ましい抵抗値
を与える。抵抗値は、希ガスイオン打ち込みによ
つて調節するが、特にこれらの希ガスイオンの密
度と打込みエネルギーに応じて変化する。一般的
には、希ガスの打込みの時期は活性イオンの打込
みの時期と無関係である。換言すれば、希ガスの
打込みは、活性イオンのドーピングの前でも同時
でも後でも、アニールをその両打ち込み操作の後
に行うのであればかまわない。また、活性イオン
のドーピングは、拡散もしくはイオン打込みによ
つて行うことができる。
結晶半導体材料からなる基板１１は、ドープされ
ていない区域１２の表面に本発明に適した抵抗を
構成する領域１３を有する。抵抗領域１３は、丸
印で示す例えばヒ素等の活性イオン、及び×印で
示す不活性イオンを含有する。従つて、抵抗領域
１３の周辺部は、活性イオンの密度勾配の中心で
ある。本発明によると、不活性イオンは、希ガス
イオンである。アルゴンは、その性質と低価格で
ある点から好ましい。活性イオンの存在によつて
半導体材料の抵抗が減少し、不活性イオンの存在
によつて半導体材料の抵抗が増大にすることがわ
かつているので、活性イオンを必要量より多い量
ドープしてその活性イオン自体に望ましい抵抗値
を与える。抵抗値は、希ガスイオン打ち込みによ
つて調節するが、特にこれらの希ガスイオンの密
度と打込みエネルギーに応じて変化する。一般的
には、希ガスの打込みの時期は活性イオンの打込
みの時期と無関係である。換言すれば、希ガスの
打込みは、活性イオンのドーピングの前でも同時
でも後でも、アニールをその両打ち込み操作の後
に行うのであればかまわない。また、活性イオン
のドーピングは、拡散もしくはイオン打込みによ
つて行うことができる。
実験によつて、希ガスが前述のアメリカ合衆国
特許で提案されたもの等他の不活性イオンと比べ
て固有な特性を持つことが実際に明らかになつ
た。要するに、打込まれた希ガスイオンは、高い
アニール温度では、半導体材料の構造の復元及び
希ガスのイオンだけでなく活性イオンの拡散を妨
げるという特徴を持つことがわかつた。活性イオ
ン及び希ガスイオンが拡散しないということに
は、抵抗領域の周辺部のイオン密度勾配に無関係
に抵抗値を調節することができるという利点があ
る。また、拡散がないということには抵抗領域を
最初の大きさに維持できるという利点がある。こ
の大きさは、極めて小さいもので（例えば、一辺
は2μｍ）、従つて、極めて高密度の集積化に適用
することができる。さらに、拡散がないため抵抗
領域から出るイオンによる周辺部分の汚染がな
い。また、希ガスイオンはイオン注入によつて破
壊された半導体材料の構造の復元を妨げるので、
半導体材料の抵抗値を制御しながら大きく変える
ことができるという利点がある。この実験から分
かつた事実により、前記のヨーロツパ特許出願に
記載された利点が説明できる。
特許で提案されたもの等他の不活性イオンと比べ
て固有な特性を持つことが実際に明らかになつ
た。要するに、打込まれた希ガスイオンは、高い
アニール温度では、半導体材料の構造の復元及び
希ガスのイオンだけでなく活性イオンの拡散を妨
げるという特徴を持つことがわかつた。活性イオ
ン及び希ガスイオンが拡散しないということに
は、抵抗領域の周辺部のイオン密度勾配に無関係
に抵抗値を調節することができるという利点があ
る。また、拡散がないということには抵抗領域を
最初の大きさに維持できるという利点がある。こ
の大きさは、極めて小さいもので（例えば、一辺
は2μｍ）、従つて、極めて高密度の集積化に適用
することができる。さらに、拡散がないため抵抗
領域から出るイオンによる周辺部分の汚染がな
い。また、希ガスイオンはイオン注入によつて破
壊された半導体材料の構造の復元を妨げるので、
半導体材料の抵抗値を制御しながら大きく変える
ことができるという利点がある。この実験から分
かつた事実により、前記のヨーロツパ特許出願に
記載された利点が説明できる。
第２図に部分的に示す集積回路１０では、単結
晶基板１１の区域１２と抵抗領域１３は、最初に
活性イオンで均一にドープされる。本発明による
と、抵抗領域１３は余分な活性イオン及びアルゴ
ン等希ガスからなる不活性イオンを含む。抵抗領
域内の活性イオンは、その領域の周辺部が活性イ
オン及びアルゴン等希ガスの不活性イオンの密度
勾配の中心となるようにする。抵抗領域１３内の
イオンによつてその領域の抵抗が決まる。そのイ
オン密度と注入エネルギーを変えることにより、
抵抗値の調節を行うことができる。また、希ガス
イオン打込みの時期は、活性イオン打込みの時期
とは無関係である。但し、アニールは、それらの
打込み後に行われる必要がある。
晶基板１１の区域１２と抵抗領域１３は、最初に
活性イオンで均一にドープされる。本発明による
と、抵抗領域１３は余分な活性イオン及びアルゴ
ン等希ガスからなる不活性イオンを含む。抵抗領
域内の活性イオンは、その領域の周辺部が活性イ
オン及びアルゴン等希ガスの不活性イオンの密度
勾配の中心となるようにする。抵抗領域１３内の
イオンによつてその領域の抵抗が決まる。そのイ
オン密度と注入エネルギーを変えることにより、
抵抗値の調節を行うことができる。また、希ガス
イオン打込みの時期は、活性イオン打込みの時期
とは無関係である。但し、アニールは、それらの
打込み後に行われる必要がある。
第３図及び第４図では、集積回路１０用の単結
晶基板１１上には、絶縁層１５を介して多結晶半
導体材料層１４が堆積されている。多結晶半導体
材料層１４は、本発明による抵抗を構成する領域
１６及びそれ以外の残りの導体部分１７を備え
る。領域１６に抵抗を形成する本発明の方法によ
つて、領域１６の周辺部に活性イオンの大きな密
度勾配が存在するにもかかわらず多結晶材料の抵
抗形成に従来の方法を適用することができる。ま
だドープされていない多結晶半導体材料層１４
に、第３図に示すように微量の活性イオンを均等
に打込む。次に領域１６をマスクした後、第４図
に示すように多結晶半導体材料層の残りの部分１
７に多量の活性イオンを打込み、導体にする。ま
た、本発明によると、アルゴン等の基ガスイオン
を領域１６に打込む。従つて、特に希ガスイオン
の密度及び打込みエネルギーを考慮して、最初の
微量の活性イオンの打込みを行い、望ましい抵抗
値に調節する。希ガスイオン打込みの時期は、最
初に行う活性イオンの均一なドーピングの時期と
無関係であり、残りの部分１７の多量ドーピング
後でもよい。但し、アニールはそれらのドーピン
グの後でなけれならない。多結晶半導体材料は、
シリコンかもしくはケイ化タングステン（WSi2）
等の耐熱性材料と半導体材料の化合物である。
晶基板１１上には、絶縁層１５を介して多結晶半
導体材料層１４が堆積されている。多結晶半導体
材料層１４は、本発明による抵抗を構成する領域
１６及びそれ以外の残りの導体部分１７を備え
る。領域１６に抵抗を形成する本発明の方法によ
つて、領域１６の周辺部に活性イオンの大きな密
度勾配が存在するにもかかわらず多結晶材料の抵
抗形成に従来の方法を適用することができる。ま
だドープされていない多結晶半導体材料層１４
に、第３図に示すように微量の活性イオンを均等
に打込む。次に領域１６をマスクした後、第４図
に示すように多結晶半導体材料層の残りの部分１
７に多量の活性イオンを打込み、導体にする。ま
た、本発明によると、アルゴン等の基ガスイオン
を領域１６に打込む。従つて、特に希ガスイオン
の密度及び打込みエネルギーを考慮して、最初の
微量の活性イオンの打込みを行い、望ましい抵抗
値に調節する。希ガスイオン打込みの時期は、最
初に行う活性イオンの均一なドーピングの時期と
無関係であり、残りの部分１７の多量ドーピング
後でもよい。但し、アニールはそれらのドーピン
グの後でなけれならない。多結晶半導体材料は、
シリコンかもしくはケイ化タングステン（WSi2）
等の耐熱性材料と半導体材料の化合物である。
第１図は、本発明による抵抗を含む、集積回路
用の単結晶半導体基板の部分断面図である。第２
図は、集積回路用の単結晶半導体基板に本発明に
よる抵抗を形成した１実施例を示す第１図に類似
の部分断面図である。第３図及び第４図は、多結
晶半導体材料に抵抗を形成する本発明の方法を示
す図である。 （主な参照番号）、１０……集積回路、１１…
…単結晶基板、１３……抵抗領域、１４……多結
晶半導体材料層、１５……絶縁層、１６……領
域。
用の単結晶半導体基板の部分断面図である。第２
図は、集積回路用の単結晶半導体基板に本発明に
よる抵抗を形成した１実施例を示す第１図に類似
の部分断面図である。第３図及び第４図は、多結
晶半導体材料に抵抗を形成する本発明の方法を示
す図である。 （主な参照番号）、１０……集積回路、１１…
…単結晶基板、１３……抵抗領域、１４……多結
晶半導体材料層、１５……絶縁層、１６……領
域。
Claims (1)
- 【特許請求の範囲】 １ アンドープ単結晶半導体材料の部分内の領域
に所定の抵抗値を有する抵抗を形成する方法であ
つて、所定の導電型の電気的に活性なイオンを上
記部分にドープして、制御した抵抗値のずれだけ
上記所定の抵抗値より低い抵抗値を有する上記領
域を上記部分内に形成するドープ工程と、上記抵
抗値のずれを補償する制御した量の希ガスの電気
的に不活性なイオンを上記領域に打込むイオン打
込み工程と、上記領域の抵抗を上記所定の抵抗値
とするように上記部分をアニールするアニール工
程とを具備することを特徴とする方法。 ２ 上記イオン打込み工程は、電気的に不活性な
イオンの打込みの密度及びエネルギーを制御し
て、上記抵抗値のずれを補償する制御した量を実
現することを特徴とする特許請求の範囲第１項に
記載の方法。 ３ 上記ドープ工程及び上記イオン打込み工程
を、上記アニール工程の前に、互いに独立して実
施することを特徴とする特許請求の範囲第１項に
記載の方法。 ４ 上記ドープ工程は拡散工程からなることを特
徴とする特許請求の範囲第３項に記載の方法。 ５ 上記ドープ工程はイオン打込み工程からなる
ことを特徴とする特許請求の範囲第３項に記載の
方法。 ６ 所定の導電型の電気的に活性なイオンで均一
にドープされた単結晶半導体材料の部分内の領域
に所定の抵抗値を有する抵抗を形成する方法であ
つて、上記所定の導電型の電気的に活性なイオン
を上記部分にドープして、制御した抵抗値のずれ
だけ上記所定の抵抗値より低い抵抗値を有する上
記領域を該部分内に形成するドープ工程と、上記
抵抗値のずれを補償する制御した量の希ガスの電
気的に不活性なイオンを上記領域に打込むイオン
打込み工程と、上記領域の抵抗を上記所定の抵抗
値とするように上記部分をアニールするアニール
工程とを具備することを特徴とする方法。 ７ 上記イオン打込み工程は、電気的に不活性な
イオンの打込みの密度及びエネルギーを制御し
て、上記抵抗値のずれを補償する制御した量を実
現することを特徴とする特許請求の範囲第６項に
記載の方法。 ８ 上記ドープ工程及び上記イオン打込み工程
を、上記アニール工程の前に、互いに独立して実
施することを特徴とする特許請求の範囲第６項に
記載の方法。 ９ 上記ドープ工程は拡散工程からなることを特
徴とする特許請求の範囲第８項に記載の方法。 １０ 上記ドープ工程はイオン打込み工程からな
ることを特徴とする特許請求の範囲第８項に記載
の方法。 １１ 半導体材料の部分内の領域に所定の抵抗値
を有する抵抗を形成する方法であつて、制御した
抵抗値のずれだけ上記所定の抵抗値より低い抵抗
値を有するように、所定の導電型の電気的に活性
なイオンを上記部分に均一にドープするドープ工
程と、上記抵抗値のずれを補償する制御した量の
希ガスの電気的に不活性なイオンを上記部分に打
込んで上記部分内に上記領域を形成するイオン打
込み工程と、上記領域をマスクするマスク工程
と、上記所定の導電型の電気的に活性なイオンを
上記部分に更にドープする追加ドープ工程と、上
記領域の抵抗を上記所定の抵抗値とするように上
記部分をアニールするアニール工程とを具備する
ことを特徴とする方法。 １２ 上記イオン打込み工程は、電気的に不活性
なイオンの打込みの密度及びエネルギーを制御し
て、上記抵抗値のずれを補償する制御した量を実
現することを特徴とする特許請求の範囲第１１項
に記載の方法。 １３ 上記半導体材料は、単結晶材料であること
を特徴とする特許請求の範囲第１１項に記載の方
法。 １４ 上記半導体材料は、多結晶材料であること
を特徴とする特許請求の範囲第１１項に記載の方
法。 １５ 上記ドープ工程及び上記イオン打込み工程
を、上記アニール工程の前に、互いに独立して実
施することを特徴とする特許請求の範囲第１１項
に記載の方法。 １６ 上記ドープ工程は拡散工程からなることを
特徴とする特許請求の範囲第１５項に記載の方
法。 １７ 上記ドープ工程はイオン打込み工程からな
ることを特徴とする特許請求の範囲第１５項に記
載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8519344A FR2602093B1 (fr) | 1985-12-27 | 1985-12-27 | Procede de fabrication d'une resistance electrique par dopage d'un materiau semiconducteur et circuit integre en resultant |
| FR8519344 | 1985-12-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63169057A JPS63169057A (ja) | 1988-07-13 |
| JPH0558672B2 true JPH0558672B2 (ja) | 1993-08-27 |
Family
ID=9326263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61315904A Granted JPS63169057A (ja) | 1985-12-27 | 1986-12-27 | 半導体材料へのドーピングによる電気抵抗の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4851359A (ja) |
| EP (1) | EP0231703B1 (ja) |
| JP (1) | JPS63169057A (ja) |
| DE (1) | DE3688934T2 (ja) |
| FR (1) | FR2602093B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5240511A (en) * | 1987-02-20 | 1993-08-31 | National Semiconductor Corporation | Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient |
| KR900005038B1 (ko) * | 1987-07-31 | 1990-07-18 | 삼성전자 주식회사 | 고저항 다결정 실리콘의 제조방법 |
| JPH01308063A (ja) * | 1988-06-07 | 1989-12-12 | Oki Electric Ind Co Ltd | 半導体抵抗素子及びその形成方法 |
| US5037766A (en) * | 1988-12-06 | 1991-08-06 | Industrial Technology Research Institute | Method of fabricating a thin film polysilicon thin film transistor or resistor |
| US5236856A (en) * | 1991-08-30 | 1993-08-17 | Micron Technology, Inc. | Method for minimizing diffusion of conductivity enhancing impurities from one region of polysilicon layer to another region and a semiconductor device produced according to the method |
| US5273924A (en) * | 1991-08-30 | 1993-12-28 | Micron Technology, Inc. | Method for forming an SRAM by minimizing diffusion of conductivity enhancing impurities from one region of a polysilicon layer to another region |
| US5393676A (en) * | 1993-09-22 | 1995-02-28 | Advanced Micro Devices, Inc. | Method of fabricating semiconductor gate electrode with fluorine migration barrier |
| JP2012182488A (ja) * | 2012-05-25 | 2012-09-20 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240986A (en) * | 1975-09-27 | 1977-03-30 | Toshiba Corp | Process for production of semiconductor element |
| JPS5856417A (ja) * | 1981-09-30 | 1983-04-04 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU464038B2 (en) * | 1970-12-09 | 1975-08-14 | Philips Nv | Improvements in and relating to semiconductor devices |
| US4035925A (en) * | 1972-11-08 | 1977-07-19 | The United States Of America As Represented By The Secretary Of Agriculture | System for treating particulate material with gaseous media |
| US3925106A (en) * | 1973-12-26 | 1975-12-09 | Ibm | Ion bombardment method of producing integrated semiconductor circuit resistors of low temperature coefficient of resistance |
| JPS587065B2 (ja) * | 1976-08-26 | 1983-02-08 | 日本電信電話株式会社 | 高抵抗層を有する半導体装置及びその製造方法 |
| US4110776A (en) * | 1976-09-27 | 1978-08-29 | Texas Instruments Incorporated | Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer |
| JPS54122973A (en) * | 1978-03-16 | 1979-09-22 | Fujitsu Ltd | Manufacture for semiconductor device |
| US4432008A (en) * | 1980-07-21 | 1984-02-14 | The Board Of Trustees Of The Leland Stanford Junior University | Gold-doped IC resistor region |
| US4446476A (en) * | 1981-06-30 | 1984-05-01 | International Business Machines Corporation | Integrated circuit having a sublayer electrical contact and fabrication thereof |
| FR2534415A1 (fr) * | 1982-10-07 | 1984-04-13 | Cii Honeywell Bull | Procede de fabrication de resistances electriques dans un materiau semi-conducteur polycristallin et dispositif a circuits integres resultant |
| JPS60130844A (ja) * | 1983-12-20 | 1985-07-12 | Toshiba Corp | 半導体装置の製造方法 |
-
1985
- 1985-12-27 FR FR8519344A patent/FR2602093B1/fr not_active Expired
-
1986
- 1986-12-22 EP EP86402894A patent/EP0231703B1/fr not_active Expired - Lifetime
- 1986-12-22 DE DE86402894T patent/DE3688934T2/de not_active Expired - Fee Related
- 1986-12-27 JP JP61315904A patent/JPS63169057A/ja active Granted
- 1986-12-29 US US06/947,266 patent/US4851359A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240986A (en) * | 1975-09-27 | 1977-03-30 | Toshiba Corp | Process for production of semiconductor element |
| JPS5856417A (ja) * | 1981-09-30 | 1983-04-04 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3688934T2 (de) | 1993-12-23 |
| FR2602093A1 (fr) | 1988-01-29 |
| US4851359A (en) | 1989-07-25 |
| JPS63169057A (ja) | 1988-07-13 |
| EP0231703A1 (fr) | 1987-08-12 |
| EP0231703B1 (fr) | 1993-08-25 |
| DE3688934D1 (de) | 1993-09-30 |
| FR2602093B1 (fr) | 1988-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5352923A (en) | Trench resistors for integrated circuits | |
| US6524924B1 (en) | Semiconductor device and process of producing the same | |
| US5275872A (en) | Polycrystalline silicon thin film transistor | |
| US5256894A (en) | Semiconductor device having variable impurity concentration polysilicon layer | |
| US4643777A (en) | Method of manufacturing a semiconductor device comprising resistors of high and low resistances | |
| US5780330A (en) | Selective diffusion process for forming both n-type and p-type gates with a single masking step | |
| JPH0624226B2 (ja) | スタック形ｃｍｏｓ装置の製造方法 | |
| JP2658570B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08222624A (ja) | ゲート接地活性トランジスタによる分離 | |
| JPH0614532B2 (ja) | 多結晶半導体材料中に抵抗体を形成する方法 | |
| EP0193331B1 (en) | Process for forming a doped polysilicon pattern | |
| EP0145926B1 (en) | Polysilicon resistors compensated with double ion-implantation | |
| JPH0558672B2 (ja) | ||
| JPS61180482A (ja) | バイポーラトランジスタを製造する方法 | |
| JP2799304B2 (ja) | 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法 | |
| EP0077737A2 (en) | Low capacitance field effect transistor | |
| US4432008A (en) | Gold-doped IC resistor region | |
| US6403472B1 (en) | Method of forming resistive contacts on intergrated circuits with mobility spoiling ions including high resistive contacts and low resistivity silicide contacts | |
| CA2092370C (en) | Forming resistors for integrated circuits | |
| US5834368A (en) | Integrated circuit with a metal silicide film uniformly formed | |
| TW495921B (en) | Improved BiCMOS process with low temperature coefficient resistor (TCRL) | |
| US6306763B1 (en) | Enhanced salicidation technique | |
| JPH0547987B2 (ja) | ||
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPH0341762A (ja) | 半導体装置 |