JPS5999757A - 半導体集積回路装置の抵抗値調整方法 - Google Patents
半導体集積回路装置の抵抗値調整方法Info
- Publication number
- JPS5999757A JPS5999757A JP20955382A JP20955382A JPS5999757A JP S5999757 A JPS5999757 A JP S5999757A JP 20955382 A JP20955382 A JP 20955382A JP 20955382 A JP20955382 A JP 20955382A JP S5999757 A JPS5999757 A JP S5999757A
- Authority
- JP
- Japan
- Prior art keywords
- resistance value
- annealing
- temperature
- polycrystalline silicon
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 238000000137 annealing Methods 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000007772 electrode material Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 claims 1
- 230000004913 activation Effects 0.000 abstract description 10
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体集積回路装置の抵抗値、調整方法に係り
、特に複合素子り路に有する干イリシイク半導体装置に
使用する抵抗体の抵抗値調整に関する。
、特に複合素子り路に有する干イリシイク半導体装置に
使用する抵抗体の抵抗値調整に関する。
半導体集積回路装置内には独立の抵抗値を有する抵抗が
設けられる他１．トランジスタ、ダイオード等の抵抗を
有、する部品が設けられる。これらの回路要素はそれぞ
れ特性のばらつきを有しているため、最終的な出力を一
定にするには抵抗値の調整が必要である。このような抵
抗値調整は外付の可変抵抗によ、るか、半導体集積回路
装置内における抵抗値調整によるのが通常である。
設けられる他１．トランジスタ、ダイオード等の抵抗を
有、する部品が設けられる。これらの回路要素はそれぞ
れ特性のばらつきを有しているため、最終的な出力を一
定にするには抵抗値の調整が必要である。このような抵
抗値調整は外付の可変抵抗によ、るか、半導体集積回路
装置内における抵抗値調整によるのが通常である。
第１図ないし第３図は半導体集積回路装置内に形成され
る抵抗の種類を示す断面図であって第１図はｎ型シリコ
ン基板１の表面にｐ型領域２を形成し、これにより形成
されるｐ０接合において生ずる抵抗をアルミニウム電極
４によって取り出すものを示す。第２図の抵抗は、ｎ型
シリコン基板１の上に絶縁、（牌３を介して多結晶ンリ
コン層５を形成し、この多結晶シリコンに不純物イオン
を打込んで活性化したものをアルミニウム電極４によっ
て取出す形式のものであり、第３図の抵抗は第２図にお
ける多結晶シリコン層の代りに金属抵抗体な被着形成し
た形式のものである。
る抵抗の種類を示す断面図であって第１図はｎ型シリコ
ン基板１の表面にｐ型領域２を形成し、これにより形成
されるｐ０接合において生ずる抵抗をアルミニウム電極
４によって取り出すものを示す。第２図の抵抗は、ｎ型
シリコン基板１の上に絶縁、（牌３を介して多結晶ンリ
コン層５を形成し、この多結晶シリコンに不純物イオン
を打込んで活性化したものをアルミニウム電極４によっ
て取出す形式のものであり、第３図の抵抗は第２図にお
ける多結晶シリコン層の代りに金属抵抗体な被着形成し
た形式のものである。
これらの抵抗の値を調整するには、トリミングと称され
る方法を用いる。これは、第４図に示すように上記の抵
抗体例えば多結晶シリコン層５を複数個集積回路チップ
上に並列に配置してアルミニウム配線４によりそれぞれ
の抵抗体を共通配線とするはしご形回路を形成し、必要
に応じてアルミニウム配線４の一部を切断することによ
り電流の流れる経路を変えて所要の抵抗値を得る方法で
あって、例えば次のように行われる。
る方法を用いる。これは、第４図に示すように上記の抵
抗体例えば多結晶シリコン層５を複数個集積回路チップ
上に並列に配置してアルミニウム配線４によりそれぞれ
の抵抗体を共通配線とするはしご形回路を形成し、必要
に応じてアルミニウム配線４の一部を切断することによ
り電流の流れる経路を変えて所要の抵抗値を得る方法で
あって、例えば次のように行われる。
すなわち、基板１の上に絶縁層３を形成し、その上にイ
オンドーピングされていない多結晶シリコン層を約４０
０ＯＡの厚さに被着させる。この多結晶シリコン層に不
純物として例えば第１１１族のホウ素を所定ａ度に達す
るまで打込み、次に、８００ないし１２００℃の加熱処
理を行ってホウ素原子を十分に活性化し、多結晶シリコ
ン層を抵抗体とする。
オンドーピングされていない多結晶シリコン層を約４０
０ＯＡの厚さに被着させる。この多結晶シリコン層に不
純物として例えば第１１１族のホウ素を所定ａ度に達す
るまで打込み、次に、８００ないし１２００℃の加熱処
理を行ってホウ素原子を十分に活性化し、多結晶シリコ
ン層を抵抗体とする。
その後、多結晶シリコン層をバターニングおよびプラズ
マエツチングなどで所定個数の抵抗体とし、さらにアル
ミニウムを蒸着等によってアルミニウムを付着させた後
、これをバターニングおよびエツチングによって各抵抗
体の一方側を共通配線するはしご形回路を形成する。こ
のときの断面状態は第４図のようになっている。そのの
ち、アルミニウム配線４の一部にバターニングとエツチ
ングを行うことによりアルミニウム配線の一部を第５図
および第６図の６ａないし６ｈ箇所で切断し、電流の流
れる経路を矢印のように変更することにより所定の特性
を得るものである。
マエツチングなどで所定個数の抵抗体とし、さらにアル
ミニウムを蒸着等によってアルミニウムを付着させた後
、これをバターニングおよびエツチングによって各抵抗
体の一方側を共通配線するはしご形回路を形成する。こ
のときの断面状態は第４図のようになっている。そのの
ち、アルミニウム配線４の一部にバターニングとエツチ
ングを行うことによりアルミニウム配線の一部を第５図
および第６図の６ａないし６ｈ箇所で切断し、電流の流
れる経路を矢印のように変更することにより所定の特性
を得るものである。
ところか、このような抵抗値調整法においては調整すべ
き抵抗体を複数有しているため、この抵抗体の占める面
積が必要であり、面積効率の悪化、コストアップの原因
となっている。
き抵抗体を複数有しているため、この抵抗体の占める面
積が必要であり、面積効率の悪化、コストアップの原因
となっている。
また、抵抗値調整の際、基板ごとに出力電圧を読み取り
、最適な電極バターニングマスクを選択してバターニン
グおよびエツチングを行うという煩雑な作業が必要であ
り、これに伴ないプロセスの管理、多数のフォトマスク
の管埋などカー心安である。さらに、この方法では選択
できる抵抗値はバターニングによって組合せることので
きる抵抗値に限られ、すべての抵抗値を連続的に選択で
きるわけではないから微妙な調整は困難であり、特性の
ばらつきが大きく、高い歩留りも望めないという問題点
がある。
、最適な電極バターニングマスクを選択してバターニン
グおよびエツチングを行うという煩雑な作業が必要であ
り、これに伴ないプロセスの管理、多数のフォトマスク
の管埋などカー心安である。さらに、この方法では選択
できる抵抗値はバターニングによって組合せることので
きる抵抗値に限られ、すべての抵抗値を連続的に選択で
きるわけではないから微妙な調整は困難であり、特性の
ばらつきが大きく、高い歩留りも望めないという問題点
がある。
そこで、本発明は、大きなチップ面績を８我とせず、工
程や部品の管理が簡単でかつ連続的な抵抗値調整が可能
な抵抗値Ａ整方法を提供することを目的とする。
程や部品の管理が簡単でかつ連続的な抵抗値調整が可能
な抵抗値Ａ整方法を提供することを目的とする。
上記目的を達成するため、本発明においては多結晶シリ
コンに注入された高濃度不純物イオンの活性化率がアニ
ール温度に依存することを利用しており、基板上に形成
された多結晶シリコン層に打込まれた不純物イオンが適
当な活性化を生じこの多結晶シリコン層が所定の抵抗値
となるような温度における加熱処理によるアニールを行
うことを特徴としている。
コンに注入された高濃度不純物イオンの活性化率がアニ
ール温度に依存することを利用しており、基板上に形成
された多結晶シリコン層に打込まれた不純物イオンが適
当な活性化を生じこの多結晶シリコン層が所定の抵抗値
となるような温度における加熱処理によるアニールを行
うことを特徴としている。
まず最初に本発明の基礎となっている多結晶シリコン層
に注入された高濃度不純物イオンの等時アニール特性に
ついて説明する。等時アニール特性とは、アニール温度
を変化させて一定時間アニールに行ったときの活性化率
の変化をいう。第７図は第＋ｎ族のヒ素イオンをエネル
ギー１００ ｋｅＶで１×ＸＯ個／ｃｔｉの濃度になる
ように打込み、窒素雰囲気中で１０分間のアニールをア
ニール温度を変化させて行った場合のキャリア活性化率
の変化を示シ、６００℃以下のアニール温度ではキャリ
ア活性化率が直縁的に低下している。第８図は第Ｖ族の
ホウ素イオンをエイ・ルギー６０ｋｅＶで５×１０個／
ｃｎｉの濃１政になるように打込み、窒素雰囲気中で
１３０分間のアニールを行ったときの表面比抵抗ρ５（
Ω／口）の変化を示しており、６００℃以下では変化が
急叡である。
に注入された高濃度不純物イオンの等時アニール特性に
ついて説明する。等時アニール特性とは、アニール温度
を変化させて一定時間アニールに行ったときの活性化率
の変化をいう。第７図は第＋ｎ族のヒ素イオンをエネル
ギー１００ ｋｅＶで１×ＸＯ個／ｃｔｉの濃度になる
ように打込み、窒素雰囲気中で１０分間のアニールをア
ニール温度を変化させて行った場合のキャリア活性化率
の変化を示シ、６００℃以下のアニール温度ではキャリ
ア活性化率が直縁的に低下している。第８図は第Ｖ族の
ホウ素イオンをエイ・ルギー６０ｋｅＶで５×１０個／
ｃｎｉの濃１政になるように打込み、窒素雰囲気中で
１３０分間のアニールを行ったときの表面比抵抗ρ５（
Ω／口）の変化を示しており、６００℃以下では変化が
急叡である。
以上のような等時アニール特性は再現性が高いので、温
度を厳密に制御することにより、所定の活性化率を得る
ことができる。したがって、多結晶シリコンに所定数の
不純物を注入したものが有する抵抗値はアニール温度の
制御により自由に変化させることができろ。
度を厳密に制御することにより、所定の活性化率を得る
ことができる。したがって、多結晶シリコンに所定数の
不純物を注入したものが有する抵抗値はアニール温度の
制御により自由に変化させることができろ。
以下、第９図ないし第１４図を参照しながら本発明の実
施例のいくつかを説明する。
施例のいくつかを説明する。
第９図は本発明にかかる抵抗値調整法の第１の実施例を
示す平面図であって、第１０図はそのＸＸ’断面図であ
る。これによればＩ］型シリコン基板１１０表面の一部
にはｐ型拡散層１２が形成されていて固定抵抗Ｒ１を構
成している。またこの半導体基板の表面には電気絶縁層
１３が形成されており、その上に固定抵抗となるｐｍ拡
散１會１２に隣り合って多結晶シリコンＪΔ】５が形成
されており、多結晶シリコン層１５の一端、多結晶シリ
コン層１．Ｅｌとｐ八１月広散層１２の接続部、ｐ型拡
散層の一端には？、！’、 ＨＩ ｊＭ元素であるアル
ミニウム電極１４が形成されている。
示す平面図であって、第１０図はそのＸＸ’断面図であ
る。これによればＩ］型シリコン基板１１０表面の一部
にはｐ型拡散層１２が形成されていて固定抵抗Ｒ１を構
成している。またこの半導体基板の表面には電気絶縁層
１３が形成されており、その上に固定抵抗となるｐｍ拡
散１會１２に隣り合って多結晶シリコンＪΔ】５が形成
されており、多結晶シリコン層１５の一端、多結晶シリ
コン層１．Ｅｌとｐ八１月広散層１２の接続部、ｐ型拡
散層の一端には？、！’、 ＨＩ ｊＭ元素であるアル
ミニウム電極１４が形成されている。
この状態で第ＩＩＩ族のホウ素原子を１０１４個／ｄの
濃度で全面に打込むと多結晶シリコン層１５にはイオン
注入が行われるかｐ型拡散層１２には絶縁層１３の存在
のためにイオンは注入されない。イオン注入が終了した
多結晶シリコン、層１５はこのままでは絶縁体であるが
、窒素雰囲気中でこの集積回路全体を加熱１〜でアニー
ルを行えば、アルミニウムＫＮ直下の部分ではｐ型合金
層１６の導電体が生じ、それ以外の部分ではホウ素原子
の活性化によってｐ型心成体に変化するからこのポリシ
リコン層は抵抗体Ｒ２となる。前述したように不純物原
子の活性化の程度はアニール温度によって制御できるか
ら、半導体集積回路チップの出力電圧をあらかじめ測定
しておき、固定抵抗Ｒ１と抵抗Ｒ２の合計抵抗値が所定
の値になるようにアニール温度を決定すればよい。
濃度で全面に打込むと多結晶シリコン層１５にはイオン
注入が行われるかｐ型拡散層１２には絶縁層１３の存在
のためにイオンは注入されない。イオン注入が終了した
多結晶シリコン、層１５はこのままでは絶縁体であるが
、窒素雰囲気中でこの集積回路全体を加熱１〜でアニー
ルを行えば、アルミニウムＫＮ直下の部分ではｐ型合金
層１６の導電体が生じ、それ以外の部分ではホウ素原子
の活性化によってｐ型心成体に変化するからこのポリシ
リコン層は抵抗体Ｒ２となる。前述したように不純物原
子の活性化の程度はアニール温度によって制御できるか
ら、半導体集積回路チップの出力電圧をあらかじめ測定
しておき、固定抵抗Ｒ１と抵抗Ｒ２の合計抵抗値が所定
の値になるようにアニール温度を決定すればよい。
なお、このアニール温度は集績回路上の各素子の特性を
悪化させるものであってはならず、また電極材料の融点
より低く、電極材料の多結晶ン１ノコンとの合金化温度
範囲であり、しかも不純物イオンの活性化率の変化が大
きい領域の温度でなければならない。
悪化させるものであってはならず、また電極材料の融点
より低く、電極材料の多結晶ン１ノコンとの合金化温度
範囲であり、しかも不純物イオンの活性化率の変化が大
きい領域の温度でなければならない。
第１１図および第１２図は第２の実施例を説明する平面
図および断面図であって、多結晶シリコン層１５′への
不純物イオン打込みがアルミニウム電極１４の形成前に
行われている点を除けば構成は第１の実施例と同様であ
る。この実施例では多結晶シリコン層全体が抵抗体とな
り電極との合金層を生じないため、電極材料はアルミニ
ウム等の第１ＪＩ族元素に限定されない。
図および断面図であって、多結晶シリコン層１５′への
不純物イオン打込みがアルミニウム電極１４の形成前に
行われている点を除けば構成は第１の実施例と同様であ
る。この実施例では多結晶シリコン層全体が抵抗体とな
り電極との合金層を生じないため、電極材料はアルミニ
ウム等の第１ＪＩ族元素に限定されない。
第１３図および第１４図は第３の実施例を示す平面図お
よび１折面図であって、ｐ型拡散層１２と多結晶シリコ
ン層１５／／は電極を介すことなしに直接接触している
。この実施例においても電極１４の材料は制限されない
。
よび１折面図であって、ｐ型拡散層１２と多結晶シリコ
ン層１５／／は電極を介すことなしに直接接触している
。この実施例においても電極１４の材料は制限されない
。
以上の実施例においてはｎ型基板を用い、多結晶シリコ
ン層に打込むイオンは第■［族のものであったが、ｐパ
リ、の基板を用い、第Ｖ族のリンやヒ素などの原子を用
いることが可能である。
ン層に打込むイオンは第■［族のものであったが、ｐパ
リ、の基板を用い、第Ｖ族のリンやヒ素などの原子を用
いることが可能である。
また、実施例においては多結晶シリコンを用いた調整用
抵抗体とｐｎ接合による固定抵抗体を直列接続していた
が、これに限られるものでなく、固定抵抗体を有さない
場合等にも本発明は適用されろものである。
抵抗体とｐｎ接合による固定抵抗体を直列接続していた
が、これに限られるものでなく、固定抵抗体を有さない
場合等にも本発明は適用されろものである。
以上のような本発明にかかる半尊体集積回路上の抵抗値
調整方法によれば、多結晶シリコン層に注入された不純
物イオンを適当な加熱によるアニール処理により活性化
しこの多結晶シリコン層を適当な抵抗値とすることがで
きるため、複数の調整用抵抗体を有する必要がないこと
から集積回路の太ぎさを減少することができ、また抵抗
値調整の際にフォトマスクを使用したパターニングおよ
びエツチングが必要ないことがら煩雑な作業が不要と１
エリプロセスやフォトマスクなどの管理も不鷺となりコ
ストダウンを図ることができる。さらに、本発明にかか
る抵抗値調整法では従来のような不連続な値のみでなく
連続的ないかなる値をもとることができるため厳しい規
格に対応する微妙な調整が可能であり、特性の一様化、
歩留りの向上を図ることができる。
調整方法によれば、多結晶シリコン層に注入された不純
物イオンを適当な加熱によるアニール処理により活性化
しこの多結晶シリコン層を適当な抵抗値とすることがで
きるため、複数の調整用抵抗体を有する必要がないこと
から集積回路の太ぎさを減少することができ、また抵抗
値調整の際にフォトマスクを使用したパターニングおよ
びエツチングが必要ないことがら煩雑な作業が不要と１
エリプロセスやフォトマスクなどの管理も不鷺となりコ
ストダウンを図ることができる。さらに、本発明にかか
る抵抗値調整法では従来のような不連続な値のみでなく
連続的ないかなる値をもとることができるため厳しい規
格に対応する微妙な調整が可能であり、特性の一様化、
歩留りの向上を図ることができる。
第１図ないし第３図は半導体果績回路上の抵抗体の例を
示す断面図であって、第１図はｐｎ接合を用いたもの、
第２図は打込んだ不純物を活性化した多結晶シリコン層
を用いたもの、第３図は金属抵抗体を用いたものを示し
、第４図は従来の抵抗値調整法を示す断面図、第５図お
よび第６図はその平面図、第７図はヒ素の等時アニール
特性を示すグラフ、第８図はホウ素の等時アニール％性
を示すグラフ、第９図ないし第１４図は本発明にかかる
抵抗値調整法の実施例を示す平面図および断面図である
。 １．１１・・・基根、２，１２・・・ｐ型拡散層、３，
１３・・・絶縁層、４，１４・・・雇極、５ 、１．５
、１５’ 、 １５ ”・・・多結晶シリコン層、１
６・・・合金化層。 出願人代理人 猪 股 清ｂ ｌ 図 ｂ２ 閉 妬 ３ 冒 ｈ ４ 口 馬５ 〆 も ６ 団 ５７ 図 ５８ 図 も ９ 図 １４ 氾１１ 図 ４
示す断面図であって、第１図はｐｎ接合を用いたもの、
第２図は打込んだ不純物を活性化した多結晶シリコン層
を用いたもの、第３図は金属抵抗体を用いたものを示し
、第４図は従来の抵抗値調整法を示す断面図、第５図お
よび第６図はその平面図、第７図はヒ素の等時アニール
特性を示すグラフ、第８図はホウ素の等時アニール％性
を示すグラフ、第９図ないし第１４図は本発明にかかる
抵抗値調整法の実施例を示す平面図および断面図である
。 １．１１・・・基根、２，１２・・・ｐ型拡散層、３，
１３・・・絶縁層、４，１４・・・雇極、５ 、１．５
、１５’ 、 １５ ”・・・多結晶シリコン層、１
６・・・合金化層。 出願人代理人 猪 股 清ｂ ｌ 図 ｂ２ 閉 妬 ３ 冒 ｈ ４ 口 馬５ 〆 も ６ 団 ５７ 図 ５８ 図 も ９ 図 １４ 氾１１ 図 ４
Claims (1)
- 半導体基板上に形成された絶縁層の上（所定Ωパターン
で形感された多結晶シリコン層に不純物を所定濃度で注
入した後、集積、回路μ子に悪影響を及しチさすかつ電
極材料の融点、、以下の温度範囲において、前記不靜物
イオンが適当な活性化を生り前記亭結昂シ１７コン層が
所期や抵抗１直を有するような温度で加熱するアニール
を行うことを特甲とする半導体集積回路装置の抵抗値調
整方法。 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20955382A JPS5999757A (ja) | 1982-11-30 | 1982-11-30 | 半導体集積回路装置の抵抗値調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20955382A JPS5999757A (ja) | 1982-11-30 | 1982-11-30 | 半導体集積回路装置の抵抗値調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5999757A true JPS5999757A (ja) | 1984-06-08 |
Family
ID=16574719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20955382A Pending JPS5999757A (ja) | 1982-11-30 | 1982-11-30 | 半導体集積回路装置の抵抗値調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999757A (ja) |
-
1982
- 1982-11-30 JP JP20955382A patent/JPS5999757A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319021B1 (ko) | 반도체장치및그제조방법 | |
| EP0365932B1 (en) | Semiconductor device | |
| JP2658570B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61500753A (ja) | 導電性シリコンサブストレ−トを製造する方法 | |
| JPS59920A (ja) | 半導体装置の製造方法 | |
| JPS61180482A (ja) | バイポーラトランジスタを製造する方法 | |
| US7038297B2 (en) | Semiconductor diffused resistors with optimized temperature dependence | |
| TW495921B (en) | Improved BiCMOS process with low temperature coefficient resistor (TCRL) | |
| JPS63169057A (ja) | 半導体材料へのドーピングによる電気抵抗の形成方法 | |
| JPS5999757A (ja) | 半導体集積回路装置の抵抗値調整方法 | |
| JPS59207652A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3539887B2 (ja) | 半導体装置及びその製造方法 | |
| JP2798043B2 (ja) | 半導体装置の製造方法 | |
| US6645803B1 (en) | Method for modifying the doping level of a silicon layer | |
| JPS5856467A (ja) | 半導体装置の製造方法 | |
| JP3113202B2 (ja) | 半導体装置 | |
| JPH0387061A (ja) | 半導体装置 | |
| JP4732727B2 (ja) | 半導体素子、及び半導体素子の製造方法 | |
| JPS6195565A (ja) | エミツタ直列抵抗を有するバイポーラトランジスタの製造方法 | |
| JPH0547987B2 (ja) | ||
| JP2527044B2 (ja) | 集積回路装置用組込抵抗の製造方法 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPH09500760A (ja) | ヒ素注入エミッタを有する半導体デバイスの製造プロセス | |
| JPH09283706A (ja) | 半導体装置及びその製造方法 | |
| JPS63133563A (ja) | 半導体装置 |