JPS59920A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59920A JPS59920A JP57108003A JP10800382A JPS59920A JP S59920 A JPS59920 A JP S59920A JP 57108003 A JP57108003 A JP 57108003A JP 10800382 A JP10800382 A JP 10800382A JP S59920 A JPS59920 A JP S59920A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity
- implanted
- impurities
- exceed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000007787 solid Substances 0.000 claims abstract description 15
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 238000002513 implantation Methods 0.000 claims abstract description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 11
- 229910052785 arsenic Inorganic materials 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 1
- 102220217298 rs1060503025 Human genes 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 238000005259 measurement Methods 0.000 abstract 1
- 238000002347 injection Methods 0.000 description 16
- 239000007924 injection Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 239000006185 dispersion Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- -1 Arsenic ions Chemical class 0.000 description 1
- 108091006146 Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
- H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は半導体装置の製造方法に係り・特にイオン注入
法を用いて不純物拡散領域を形成する方法に関する・ （ｂ） 技術の背景 半導体装置が高密度高集積化され素子が微細化されるに
伴って、均一なａ［１ｇファイルを持りた不純物拡散領
域を精度良く形成する手段としてイオン注入法が多く用
いられるようになつてきた０イオン注入法は、注入層の
シート抵抗のばらつきを小さくできる。不純物純１１１
１高めることができる。比較的低混成るいは短時間でプ
ロセスを行うことができる、接合深さの制（ｄｌｎＪｔ
が良く且つ複雑な不純物グＩ２７１イルな比較的容易に
作り得る、パターン精度が同上できる１等熱拡散法に比
ベニ種々の利点を持りている〇 （Ｃ） 従来技術と問題点 半導体基体内に不純物を尋人する際、この不純−が熱平
衡状！！１に於て半導体基体中に固浴し得る臨界固浴曳
より低い点に、その不純物が半導体基体内に於て電気的
に活性になり得る限界の固ＭＲがあることが判りて米て
ｈる・この固溶度を亀気活性固溶度と称し、例えばシリ
コン（８１）基体中にひ素（Ａ８）を不純物として導入
する際には２〜６Ｘ１０”（ａｔｍ／ｅｍ’ ）程度テ
あル。ソシテ不純物導入領域内に上記電気的活性固溶（
を越えて導入不純物が存在する場合には、この過剰不純
物がキャリアのトラップになったり、キャリアのモビリ
ティを低下せしめて不純物導入領域のシート抵抗を高め
、半導体素子の性能を低下せしめる。
法を用いて不純物拡散領域を形成する方法に関する・ （ｂ） 技術の背景 半導体装置が高密度高集積化され素子が微細化されるに
伴って、均一なａ［１ｇファイルを持りた不純物拡散領
域を精度良く形成する手段としてイオン注入法が多く用
いられるようになつてきた０イオン注入法は、注入層の
シート抵抗のばらつきを小さくできる。不純物純１１１
１高めることができる。比較的低混成るいは短時間でプ
ロセスを行うことができる、接合深さの制（ｄｌｎＪｔ
が良く且つ複雑な不純物グＩ２７１イルな比較的容易に
作り得る、パターン精度が同上できる１等熱拡散法に比
ベニ種々の利点を持りている〇 （Ｃ） 従来技術と問題点 半導体基体内に不純物を尋人する際、この不純−が熱平
衡状！！１に於て半導体基体中に固浴し得る臨界固浴曳
より低い点に、その不純物が半導体基体内に於て電気的
に活性になり得る限界の固ＭＲがあることが判りて米て
ｈる・この固溶度を亀気活性固溶度と称し、例えばシリ
コン（８１）基体中にひ素（Ａ８）を不純物として導入
する際には２〜６Ｘ１０”（ａｔｍ／ｅｍ’ ）程度テ
あル。ソシテ不純物導入領域内に上記電気的活性固溶（
を越えて導入不純物が存在する場合には、この過剰不純
物がキャリアのトラップになったり、キャリアのモビリ
ティを低下せしめて不純物導入領域のシート抵抗を高め
、半導体素子の性能を低下せしめる。
従来Ａｓを不純物としイオン注入法を用いてｎチャネル
ＭＯ８ＩＣ等を形成するに際しては、通常第１図（イ）
に示すように、素子間分離酸化膜１−及＋ びｐ 型チャネルカット領域２によって分離表出された
１ ０ ” （ａｔｍ／Ｃｍ’ ） 程ｉｏ不純物ａｒ
ｔヲ有するｐ型Ｓｉ基板３面に、厚さ５００ω程度のゲ
ート酸化膜４を形成し、該ゲート酸化膜４上に３０００
〜４ｏｏｏＱ程度の厚さの多結晶Ｓｔゲ＝ト電極５を形
成した後、該ゲート電極５をマスクにし前記ゲート酸化
膜４を通してｐ型３ｉ基板３面に、１００〜１５０（Ｋ
ｅｙ）の範囲例えば１２０（Ｋｅｖ〕で４ Ｘ Ｉ Ｑ
’ ” （ａ ｔｒｎ／ ｃｍ” ）程１ｔｃ）ひ素
イオン（Ａｓ ）を注入する（６′はＡ８ 注入領域
）。
ＭＯ８ＩＣ等を形成するに際しては、通常第１図（イ）
に示すように、素子間分離酸化膜１−及＋ びｐ 型チャネルカット領域２によって分離表出された
１ ０ ” （ａｔｍ／Ｃｍ’ ） 程ｉｏ不純物ａｒ
ｔヲ有するｐ型Ｓｉ基板３面に、厚さ５００ω程度のゲ
ート酸化膜４を形成し、該ゲート酸化膜４上に３０００
〜４ｏｏｏＱ程度の厚さの多結晶Ｓｔゲ＝ト電極５を形
成した後、該ゲート電極５をマスクにし前記ゲート酸化
膜４を通してｐ型３ｉ基板３面に、１００〜１５０（Ｋ
ｅｙ）の範囲例えば１２０（Ｋｅｖ〕で４ Ｘ Ｉ Ｑ
’ ” （ａ ｔｒｎ／ ｃｍ” ）程１ｔｃ）ひ素
イオン（Ａｓ ）を注入する（６′はＡ８ 注入領域
）。
このようにして形成したＡ’Ｓ注入領域のＡｓ ＄度グ
ロファイルを示したのが第２図である。図に於て、Ｃは
Ａ８Ｉ！ｋＪｔ、ｄは深さ、Ｓは１１００ｃＣ）に於け
る臨界固ｉ＠Ｉｔ、ＥＡＳは電気活性固溶度、Ｓｌｏｗ
はゲート酸化膜領域、Ｓｉはｐ型Ｓｉ基板領域を示して
いる。
ロファイルを示したのが第２図である。図に於て、Ｃは
Ａ８Ｉ！ｋＪｔ、ｄは深さ、Ｓは１１００ｃＣ）に於け
る臨界固ｉ＠Ｉｔ、ＥＡＳは電気活性固溶度、Ｓｌｏｗ
はゲート酸化膜領域、Ｓｉはｐ型Ｓｉ基板領域を示して
いる。
ｎ米方法に於ては、所要のシート抵抗を得るのに必要な
量のＡ８が注入され、特に電気的活性固溶度を考慮した
注入はされない。従りて第２図に示すようにピークに於
けるＡｓの固溶度は電気活性固溶度を上廻っている０し
かし従来方法に於ては、後工程の熱処理によりＡＳが再
分布し）でピーク部のＡＪｌｌｆｆｌ、は必然的に低下
するので問題にならない。
量のＡ８が注入され、特に電気的活性固溶度を考慮した
注入はされない。従りて第２図に示すようにピークに於
けるＡｓの固溶度は電気活性固溶度を上廻っている０し
かし従来方法に於ては、後工程の熱処理によりＡＳが再
分布し）でピーク部のＡＪｌｌｆｆｌ、は必然的に低下
するので問題にならない。
次いで該基板を窒素〔Ｎｔ〕雰囲気中に於て１ｏ ｏ
ｏ （ｅ）程度の高温で３０（６）程度電気炉加熱し。
ｏ （ｅ）程度の高温で３０（６）程度電気炉加熱し。
前記Ａ吉注入領域５の活性化アニールを行う。前記のよ
うにこの工程でＡ８の再分布が行われる。
うにこの工程でＡ８の再分布が行われる。
このアニール後の状態を示したのが第１図（ロ）で図に
於て６は前記Ａ４注入領域をアニールして形成したＡｓ
拡散領域（ｎ 型ソース・ドレイン領域）である０゛ 図に示すように、上記アニール処理によって注入Ａｓは
拡散され深さくｄ）が４ｏｏｏＱ程度のＡＩ拡散預域（
ソース・ドレイン領域）６が形成される。
於て６は前記Ａ４注入領域をアニールして形成したＡｓ
拡散領域（ｎ 型ソース・ドレイン領域）である０゛ 図に示すように、上記アニール処理によって注入Ａｓは
拡散され深さくｄ）が４ｏｏｏＱ程度のＡＩ拡散預域（
ソース・ドレイン領域）６が形成される。
そして該Ａｓ拡散領域は下方とほぼ同様な寸法（１）だ
けマスク端７から横方向に拡がる（ １＝３０００の程
度）。
けマスク端７から横方向に拡がる（ １＝３０００の程
度）。
そのため従来方法には、該横方向の拡がりが素子の高密
度高集積化を阻害するという間融がある〇゛又更上記高
温度加熱アニール法に於ては、拡散領域のＡｓ ｌｌ［
：プロファイルを厳密に制御することができないので横
方向の拡がり寸法が変動し。
度高集積化を阻害するという間融がある〇゛又更上記高
温度加熱アニール法に於ては、拡散領域のＡｓ ｌｌ［
：プロファイルを厳密に制御することができないので横
方向の拡がり寸法が変動し。
該ＭＯｇ ＩＣのチャネル長が変わるので、素子特性が
ばらつくという問題がありた０ そこで上記問題を軽減するために、拡散領域を浅く形成
することも試みられたが、この場合拡散領域内のＡｌｌ
ｌｌ総革足し所望の低いシート抵抗値が得られない。
ばらつくという問題がありた０ そこで上記問題を軽減するために、拡散領域を浅く形成
することも試みられたが、この場合拡散領域内のＡｌｌ
ｌｌ総革足し所望の低いシート抵抗値が得られない。
（ｄ） 発明の目的
１
本発明／／所要のシート抵抗を得るのに必要な不鈍物濃
度プロファイルをイオン注入法によ）形成し、このｍ度
グロファイルを維持したままイオン注入領域を活性化し
て不純物拡散領域を形成する方法を提供し、上記問題点
を除去することを目的とする・ （６１発明の構成 即ち本発明は半導体装置の製造方法に於て、イオン注入
法を用いて半導体基体に不純物領域を形成するに際して
、不純物をその電気活性固溶度を越えない濃度に、注入
エネルギーを変えて分散注入し、次いでエネルギビーム
照射アニールによって実質的に不純物を再分布させずに
前記不純物注入領域を活性化する工程を有することを特
徴とする特にイオン注入法を用いてシリコン基体にひ素
含有領域を形成するに際しては、ひ累を６Ｘ１０”（に
よって実質的にひ素を再分布させずに前記ひ素注入領域
を活性化する工程を有することを特徴とする。
度プロファイルをイオン注入法によ）形成し、このｍ度
グロファイルを維持したままイオン注入領域を活性化し
て不純物拡散領域を形成する方法を提供し、上記問題点
を除去することを目的とする・ （６１発明の構成 即ち本発明は半導体装置の製造方法に於て、イオン注入
法を用いて半導体基体に不純物領域を形成するに際して
、不純物をその電気活性固溶度を越えない濃度に、注入
エネルギーを変えて分散注入し、次いでエネルギビーム
照射アニールによって実質的に不純物を再分布させずに
前記不純物注入領域を活性化する工程を有することを特
徴とする特にイオン注入法を用いてシリコン基体にひ素
含有領域を形成するに際しては、ひ累を６Ｘ１０”（に
よって実質的にひ素を再分布させずに前記ひ素注入領域
を活性化する工程を有することを特徴とする。
げ）発明の実施例
以下本発明を一実施例について、第３図（イ）乃至に）
Ｋ示す工程断面図、及び第４図に示す同実施例に於ける
ひ素（Ａｓ）注入領域のＡｓ＠Ｉｔプロファイル図を用
いて詳細に説明する＠ 本発明の方法により例えばｎチャネルＭＯ３ＩＩ程度の
ｐ型シリコン（Ｓｉ）基板１１面が素子分離酸化膜１２
及びｐ型チャネル・カット領域１３に。
Ｋ示す工程断面図、及び第４図に示す同実施例に於ける
ひ素（Ａｓ）注入領域のＡｓ＠Ｉｔプロファイル図を用
いて詳細に説明する＠ 本発明の方法により例えばｎチャネルＭＯ３ＩＩ程度の
ｐ型シリコン（Ｓｉ）基板１１面が素子分離酸化膜１２
及びｐ型チャネル・カット領域１３に。
よりて分離表出されてなる被処理基板を用いる。
そして第３図（ロ）に示すように１通常の熱酸化法によ
りｐ型Ｓｊ 基板１１の表出面上に厚さ例えば５０
ｏｃＬ程度のゲート酸化膜１４を形成し１次いで通常の
化学気相成長、パターニング工程を経て前記ゲート酸化
膜１４上に多結晶Ｓｉゲート電極１５を形成する。
りｐ型Ｓｊ 基板１１の表出面上に厚さ例えば５０
ｏｃＬ程度のゲート酸化膜１４を形成し１次いで通常の
化学気相成長、パターニング工程を経て前記ゲート酸化
膜１４上に多結晶Ｓｉゲート電極１５を形成する。
次いで本発明の方法に於ては、従来電気炉加熱アニール
方法で形成した場合と同様２０〜３０〔Ωロ〕−程度の
シート抵抗を有するへ８拡散領域を形成するために１例
えば注入エネルギー１１０（ＫｅＶ）、注入量６Ｘ１０
” （ａｔｍ／ｃｍ’ ）。
方法で形成した場合と同様２０〜３０〔Ωロ〕−程度の
シート抵抗を有するへ８拡散領域を形成するために１例
えば注入エネルギー１１０（ＫｅＶ）、注入量６Ｘ１０
” （ａｔｍ／ｃｍ’ ）。
注入エネルギー１６０ （ＫｅＶ）、注入線７Ｘ１０”
（ａｔｍ／ｃｍ”’）１１注入エネルギー２４０ （Ｋ
ｅｙ）注入量９，５ＸＩＱ”（ａｔｎｌ／Ｃ１ｎ” ）
、注入ｚネルギ−３２０（Ｋｅｙ）、注入ｊｉ２．２Ｘ
１０”（ａｔｌｎ／Ｃｍ” ）の、全注入量が電気活性
固溶度６ ｘ’ｌ Ｏ” （ａｔｌｌＶｃｍ’）を越え
てなることのない四注入条件に分け、前記素子分離酸化
膜１２及び多結晶Ｓｉゲート電極１５をマスクにし、前
記ゲート酸化膜１４を通してｐ型Ｓｉ基板１１面ＫＡ８
を分散注入する（１６′はＡＳ 注入領域）。
へ第４図に示した実線のカーブは、上記条件
で分散注入を行９たＰ型Ｓｉ基板に於けるＡ８＃Ｒのプ
ロファイルである。
（ａｔｍ／ｃｍ”’）１１注入エネルギー２４０ （Ｋ
ｅｙ）注入量９，５ＸＩＱ”（ａｔｎｌ／Ｃ１ｎ” ）
、注入ｚネルギ−３２０（Ｋｅｙ）、注入ｊｉ２．２Ｘ
１０”（ａｔｌｎ／Ｃｍ” ）の、全注入量が電気活性
固溶度６ ｘ’ｌ Ｏ” （ａｔｌｌＶｃｍ’）を越え
てなることのない四注入条件に分け、前記素子分離酸化
膜１２及び多結晶Ｓｉゲート電極１５をマスクにし、前
記ゲート酸化膜１４を通してｐ型Ｓｉ基板１１面ＫＡ８
を分散注入する（１６′はＡＳ 注入領域）。
へ第４図に示した実線のカーブは、上記条件
で分散注入を行９たＰ型Ｓｉ基板に於けるＡ８＃Ｒのプ
ロファイルである。
線図に於てＣはＡｓ濃Ｈ，ｄは深さを表わしている。な
お線図に於ける点線のカーブは、それぞれの条件で単独
注入を行った際のＡ８−Ｆｔグロファイルで参考のため
に示しである。
お線図に於ける点線のカーブは、それぞれの条件で単独
注入を行った際のＡ８−Ｆｔグロファイルで参考のため
に示しである。
線図かられかるように前記分散注入の条件はＡｓの電気
活性固溶１’１ＥＡｓを２．５ ｘ １０ ” （ａ
１ｍ／ｃｍ”付近と想定し、分散注入後のＡａ＃［’プ
ロファイルがピーク部に於て前記ＥＡＳを越えないよう
に設定される。そして更にピーク部に近いＡＳ！ｔｕｔ
の領域Ｃｈが出来るだけ深い領域まで保たれるように注
入条件を設定することが望ましい。又前述したよう’Ｉ
Ｃ１０’ ” （ａ ｔｒｒ７ｃｍ’ ）程度の不純物
濃度を有するｐ型Ｓｉ基板を用いているので、ジャンク
シ百ン深さはほぼ４ｏｏｏ（４程同となる。
活性固溶１’１ＥＡｓを２．５ ｘ １０ ” （ａ
１ｍ／ｃｍ”付近と想定し、分散注入後のＡａ＃［’プ
ロファイルがピーク部に於て前記ＥＡＳを越えないよう
に設定される。そして更にピーク部に近いＡＳ！ｔｕｔ
の領域Ｃｈが出来るだけ深い領域まで保たれるように注
入条件を設定することが望ましい。又前述したよう’Ｉ
Ｃ１０’ ” （ａ ｔｒｒ７ｃｍ’ ）程度の不純物
濃度を有するｐ型Ｓｉ基板を用いているので、ジャンク
シ百ン深さはほぼ４ｏｏｏ（４程同となる。
なお本実施例に於ては上記のよう九四条件に分けてＡｓ
中の分散注入を行りたが、注入装置が得られるならば、
連続的に注入条件を変えて分散注入Ｊることがより望ま
しい。
中の分散注入を行りたが、注入装置が得られるならば、
連続的に注入条件を変えて分散注入Ｊることがより望ま
しい。
次いで、該基板を例えば基板温度を４５０〜５５０（°
ｃｌに上昇゛せしめた状態で、Ａｓ 注入領域面に２６
（Ｊ／Ｃｍ’）程度の強さの光を４００〔μＳ〕程度の
短時間照射し、注入１８を再分布させずに活性化する。
ｃｌに上昇゛せしめた状態で、Ａｓ 注入領域面に２６
（Ｊ／Ｃｍ’）程度の強さの光を４００〔μＳ〕程度の
短時間照射し、注入１８を再分布させずに活性化する。
なお光瀝にはキセノン・ランプ等を用いる。該活性化処
理により８３図（）Ｊに示すよう尤深さ４０００（ｉ程
度のＡｓ拡散領域即ちＮ＋型ソース・ドレイン領域１６
ａ及び１６ｂが形成される〇なお上記光照射アニールに
よりて形成されたＡｓ拡散領域１６Ｂ、１６ｂのシート
抵抗は、従来高温度加熱アニールで形成した場合と同様
に２０〜３０〔功程度の低い値が得られる◎しがも該光
熱アニールに於ては、Ａ８の再分布が行わねないので拡
散領域がマスク１１ａ１７から横方向に始んど拡がるこ
とはない０従９て本発明の方法に於けるＡｓわ、る０ 以後通常の方法に従って第３図に）に示すよう圧線基板
上への絶縁膜１８の形成、該絶縁膜への電極窓の形成ン
ース・ドレイン配線１９ａ、１９ａの形成等がなされて
、ｎチャネルＭＯ３ＩＣが提供される。
理により８３図（）Ｊに示すよう尤深さ４０００（ｉ程
度のＡｓ拡散領域即ちＮ＋型ソース・ドレイン領域１６
ａ及び１６ｂが形成される〇なお上記光照射アニールに
よりて形成されたＡｓ拡散領域１６Ｂ、１６ｂのシート
抵抗は、従来高温度加熱アニールで形成した場合と同様
に２０〜３０〔功程度の低い値が得られる◎しがも該光
熱アニールに於ては、Ａ８の再分布が行わねないので拡
散領域がマスク１１ａ１７から横方向に始んど拡がるこ
とはない０従９て本発明の方法に於けるＡｓわ、る０ 以後通常の方法に従って第３図に）に示すよう圧線基板
上への絶縁膜１８の形成、該絶縁膜への電極窓の形成ン
ース・ドレイン配線１９ａ、１９ａの形成等がなされて
、ｎチャネルＭＯ３ＩＣが提供される。
上巳実施例に於ては、シート抵抗をできるだけ低くする
ためにＡｓ の注入量を、その笥１気活性同溶度に近
い値になるように調節したが、シート抵抗が更に高い値
で良い場合注入総量は当然実施例の値より低く選ばれる
。
ためにＡｓ の注入量を、その笥１気活性同溶度に近
い値になるように調節したが、シート抵抗が更に高い値
で良い場合注入総量は当然実施例の値より低く選ばれる
。
父上記実施例に於ては１本発明をソース・ドレイン領域
について説明したが、不発明の方法はｐ型Ｓｌ基板面Ｋ
Ａ８拡散領域からなるビット配線等を形成する際にも適
用される０ 更に又本発明はＭＯＳ型に限らずバイポーラ型応半導体
装置にも適用され、注入不純物としてはりん（日、はう
素（Ｂ）等Ａｓ以外の不純物も適用できる。また活性化
アニールのためのエネルギビームとしてはレーザビー′
ムや電子ビーム等、照射により瞬時加熱可能なものであ
れば適用可能である。
について説明したが、不発明の方法はｐ型Ｓｌ基板面Ｋ
Ａ８拡散領域からなるビット配線等を形成する際にも適
用される０ 更に又本発明はＭＯＳ型に限らずバイポーラ型応半導体
装置にも適用され、注入不純物としてはりん（日、はう
素（Ｂ）等Ａｓ以外の不純物も適用できる。また活性化
アニールのためのエネルギビームとしてはレーザビー′
ムや電子ビーム等、照射により瞬時加熱可能なものであ
れば適用可能である。
（ｇ）発明の詳細
な説明したように本発明によれば、イオン注入法を用い
て低−シート抵抗を有する不純物拡散頭載を形成する際
、該不純物拡散領域の横方向への拡がり及び領域寸法の
ばらつきを極めて小さく抑えることができる０ 従って本発明は半導体装置の高密度高集積化及び特性の
均一化に対して有効である０
て低−シート抵抗を有する不純物拡散頭載を形成する際
、該不純物拡散領域の横方向への拡がり及び領域寸法の
ばらつきを極めて小さく抑えることができる０ 従って本発明は半導体装置の高密度高集積化及び特性の
均一化に対して有効である０
第１図（イ）及び（ロ）は従来方法の工程断面し、第２
図は従来方法に於けるひ素礒邸プロファイル図。 第３図（イ）乃至に）は本発明の方法における一実施例
の工程断面図、第４図は同実施例にす・・けるひ素濃度
プロファイル図である〇 図に於て、１１はｐ型シリコン基板、１２は素＋ 予分離酸化膜、１３はｐ 型チャネルｅカット領域、１
４はゲート酸化膜、１５は多結晶シリコンゲート電極、
１６′はひ素注入領域、１６ａ、１６ｂはひ素拡散領域
（ｎ 型ンースードレイン領域）。 １７はリスク端、Ｃはひ素濃ｒ［、ｄは深さ、ＥＡＳは
電気活性固溶度を示す。 晃１ 図 第 ２ 図 笥３ 図 都 ４［！１
図は従来方法に於けるひ素礒邸プロファイル図。 第３図（イ）乃至に）は本発明の方法における一実施例
の工程断面図、第４図は同実施例にす・・けるひ素濃度
プロファイル図である〇 図に於て、１１はｐ型シリコン基板、１２は素＋ 予分離酸化膜、１３はｐ 型チャネルｅカット領域、１
４はゲート酸化膜、１５は多結晶シリコンゲート電極、
１６′はひ素注入領域、１６ａ、１６ｂはひ素拡散領域
（ｎ 型ンースードレイン領域）。 １７はリスク端、Ｃはひ素濃ｒ［、ｄは深さ、ＥＡＳは
電気活性固溶度を示す。 晃１ 図 第 ２ 図 笥３ 図 都 ４［！１
Claims (1)
- 【特許請求の範囲】 １、イオン注入法を用いて、半導体基体に不純物領域を
形成するに際し℃、不純物をその電気活性固溶度を越え
ない製置に、注入エネルギーを変えて分散注入し１次い
でエネルギービーム照射アニールにより実質的に不純物
を再分布させずＫＩ１１ｉＩ記不純物注入領域を活性化
する工程を有することを特徴とする牛導体Ｗ装置の製造
方法◎ ２、ひ素を６８ ｌ Ｏ” （ａｔｍ／ｃｍ” ）を越
えなｈＩｌｌｌ＃ｔに注入エネルギーを変え″Ｃ分散注
入し１次いでエネルギビーム照射アニールにより実質的
にひ累を再分布させずＫ１１Ｉ記ひ素注入領域を活性化
する工程を有することを特徴とする特許請求の範囲＃！
１撫記載の半導体装置の製造方法◎
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57108003A JPS59920A (ja) | 1982-06-23 | 1982-06-23 | 半導体装置の製造方法 |
| US06/505,976 US4502205A (en) | 1982-06-23 | 1983-06-20 | Method of manufacturing an MIS type semiconductor device |
| DE8383303587T DE3369426D1 (en) | 1982-06-23 | 1983-06-22 | A method of manufacturing a mis type semiconductor device |
| EP83303587A EP0097533B1 (en) | 1982-06-23 | 1983-06-22 | A method of manufacturing a mis type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57108003A JPS59920A (ja) | 1982-06-23 | 1982-06-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59920A true JPS59920A (ja) | 1984-01-06 |
Family
ID=14473515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57108003A Pending JPS59920A (ja) | 1982-06-23 | 1982-06-23 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4502205A (ja) |
| EP (1) | EP0097533B1 (ja) |
| JP (1) | JPS59920A (ja) |
| DE (1) | DE3369426D1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3342773A1 (de) * | 1983-11-25 | 1985-06-05 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von spannungsfesten mos-feldeffekttransistoren mit weichen konzentrationsprofilen am drain-uebergang |
| US4584763A (en) * | 1983-12-15 | 1986-04-29 | International Business Machines Corporation | One mask technique for substrate contacting in integrated circuits involving deep dielectric isolation |
| US5610089A (en) * | 1983-12-26 | 1997-03-11 | Hitachi, Ltd. | Method of fabrication of semiconductor integrated circuit device |
| US5276346A (en) * | 1983-12-26 | 1994-01-04 | Hitachi, Ltd. | Semiconductor integrated circuit device having protective/output elements and internal circuits |
| JPH0695563B2 (ja) * | 1985-02-01 | 1994-11-24 | 株式会社日立製作所 | 半導体装置 |
| DE3576245D1 (de) * | 1984-05-17 | 1990-04-05 | Toshiba Kawasaki Kk | Verfahren zur herstellung eines nichtfluechtigen halbleiter-eeprom-elementes. |
| FR2566583B1 (fr) * | 1984-06-22 | 1986-09-19 | Thomson Csf | Procede de fabrication d'au moins un transistor a effet de champ en couche mince, et transistor obtenu par ce procede |
| US4697198A (en) * | 1984-08-22 | 1987-09-29 | Hitachi, Ltd. | MOSFET which reduces the short-channel effect |
| US4621411A (en) * | 1984-09-28 | 1986-11-11 | Texas Instruments Incorporated | Laser-enhanced drive in of source and drain diffusions |
| US4617066A (en) * | 1984-11-26 | 1986-10-14 | Hughes Aircraft Company | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing |
| JPS61191070A (ja) * | 1985-02-20 | 1986-08-25 | Toshiba Corp | 半導体装置の製造方法 |
| US4692992A (en) * | 1986-06-25 | 1987-09-15 | Rca Corporation | Method of forming isolation regions in a semiconductor device |
| US4732868A (en) * | 1987-03-30 | 1988-03-22 | Eastman Kodak Company | Method of manufacture of a uniphase CCD |
| EP0689239B1 (en) * | 1994-06-23 | 2007-03-07 | STMicroelectronics S.r.l. | Manufacturing process for MOS-technology power devices |
| US6790714B2 (en) | 1995-07-03 | 2004-09-14 | Sanyo Electric Co., Ltd. | Semiconductor device, display device and method of fabricating the same |
| US5771110A (en) * | 1995-07-03 | 1998-06-23 | Sanyo Electric Co., Ltd. | Thin film transistor device, display device and method of fabricating the same |
| US5789802A (en) * | 1996-06-21 | 1998-08-04 | Advanced Micro Devices, Inc. | Dopant profile spreading for arsenic source/drain |
| US5966605A (en) * | 1997-11-07 | 1999-10-12 | Advanced Micro Devices, Inc. | Reduction of poly depletion in semiconductor integrated circuits |
| KR100273291B1 (ko) * | 1998-04-20 | 2001-01-15 | 김영환 | 모스 전계 효과 트랜지스터의 제조 방법 |
| JP4365568B2 (ja) * | 2002-09-06 | 2009-11-18 | 独立行政法人産業技術総合研究所 | ドーピング方法およびそれを用いた半導体素子 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128823A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor device and manufacture thereof |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2236271A1 (en) * | 1973-06-19 | 1975-01-31 | Anvar | Method of semiconductor junction fabrication - uses localised laser irradiation followed by reheating |
| US4116717A (en) * | 1976-12-08 | 1978-09-26 | The United States Of America As Represented By The Secretary Of The Air Force | Ion implanted eutectic gallium arsenide solar cell |
| JPS54106180A (en) * | 1978-02-08 | 1979-08-20 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of semiconductor integrated circuit |
| JPS5839376B2 (ja) * | 1978-10-30 | 1983-08-30 | 富士通株式会社 | イオン注入法 |
| JPS55107229A (en) * | 1979-02-08 | 1980-08-16 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method of manufacturing semiconductor device |
| US4331485A (en) * | 1980-03-03 | 1982-05-25 | Arnon Gat | Method for heat treating semiconductor material using high intensity CW lamps |
-
1982
- 1982-06-23 JP JP57108003A patent/JPS59920A/ja active Pending
-
1983
- 1983-06-20 US US06/505,976 patent/US4502205A/en not_active Expired - Lifetime
- 1983-06-22 EP EP83303587A patent/EP0097533B1/en not_active Expired
- 1983-06-22 DE DE8383303587T patent/DE3369426D1/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128823A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor device and manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US4502205A (en) | 1985-03-05 |
| DE3369426D1 (en) | 1987-02-26 |
| EP0097533A2 (en) | 1984-01-04 |
| EP0097533A3 (en) | 1985-05-29 |
| EP0097533B1 (en) | 1987-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59920A (ja) | 半導体装置の製造方法 | |
| US5256894A (en) | Semiconductor device having variable impurity concentration polysilicon layer | |
| JPS6246989B2 (ja) | ||
| JPH0727965B2 (ja) | 埋込みＳｉＯ▲下２▼層を含む装置の製造方法 | |
| JPS58148445A (ja) | 相補形電界効果型トランジスタの製造方法 | |
| JPH07101677B2 (ja) | 半導体装置の製造方法 | |
| US4502894A (en) | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion | |
| JPS63305546A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63278265A (ja) | 半導体ＢｉＣＭＯＳ装置の製造方法 | |
| JPS6360549B2 (ja) | ||
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| US20010018258A1 (en) | Method for fabricating semiconductor device | |
| JPH0719759B2 (ja) | 半導体装置の製造方法 | |
| JPS6038864B2 (ja) | 半導体装置 | |
| JPS60198814A (ja) | 半導体装置の製造方法 | |
| JP2781989B2 (ja) | 半導体装置の製造方法 | |
| JP2569809B2 (ja) | 半導体装置の製造方法 | |
| JPH0227769A (ja) | 半導体装置 | |
| JPH0391245A (ja) | 薄膜半導体装置とその製造方法 | |
| JP2695131B2 (ja) | 半導体装置の製造方法 | |
| KR840002281B1 (ko) | 다결정 실리콘막의 제조 방법 | |
| JPH042163A (ja) | マスクｒｏｍの製造方法 | |
| JPS61292318A (ja) | 半導体装置の製造方法 | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JPS6190431A (ja) | 半導体装置の製法 |