KR910000019B1 - 다결정 실리콘 저항기 제조방법 - Google Patents

다결정 실리콘 저항기 제조방법 Download PDF

Info

Publication number
KR910000019B1
KR910000019B1 KR1019880001536A KR880001536A KR910000019B1 KR 910000019 B1 KR910000019 B1 KR 910000019B1 KR 1019880001536 A KR1019880001536 A KR 1019880001536A KR 880001536 A KR880001536 A KR 880001536A KR 910000019 B1 KR910000019 B1 KR 910000019B1
Authority
KR
South Korea
Prior art keywords
annealing
polycrystalline silicon
silicon
layer
kev
Prior art date
Application number
KR1019880001536A
Other languages
English (en)
Other versions
KR880010441A (ko
Inventor
케이.카푸어 애쉬옥
Original Assignee
페어차일드 세미콘덕터 코퍼레이션
존 웹
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미콘덕터 코퍼레이션, 존 웹 filed Critical 페어차일드 세미콘덕터 코퍼레이션
Publication of KR880010441A publication Critical patent/KR880010441A/ko
Application granted granted Critical
Publication of KR910000019B1 publication Critical patent/KR910000019B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/136—Resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/934—Sheet resistance, i.e. dopant parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

다결정 실리콘 저항기 제조방법
제1도는 다결정 실리콘층 속으로 주입되는 실리콘의 층 손상분량을 예시하는 그래프.
제2도는 다결정 실리콘층 내에서 깊이의 함수로서 주입된 실리콘 원자들의 수를 나타내는 그래프.
제3도는 상이한 어닐링 공정후 온도의 함수로서 면적 저항을 나타내는 그래프.
[발명의 배경]
[발명의 분야]
본 발명은 일반적으로 반도체 제조 공정과 다결정 실리콘 저항기들을 제조하는 공정에 관한 것이다. 특히, 본 발명은 영에 가깝거나 또는 심지어 정(正)의 온도계수를 갖는 다결정 실리콘 저항기들을 제조하는 방법에 관한 것이다.
[선행기술의 설명]
반도체 구조물과 집적회로들은 공지된 기술을 광범위하게 변화하여 제조된다. 반도체 소자들과 집적회로들에 있어서, 능동소자와 수동소자가 실리콘 기판상에 전형적으로 형성되어서 이후로 원하는 방식으로 상호 연결된다.
이러한 구조물에서 저항기들은 두가지 기술중 하나를 사용하여 전형적으로 형성된다. 첫번째 기술에 따르면, 반도체 실리콘 기판자체의 영역은 붕소, 인 또는 비소와 같은 불순물로서 도우핑되어, 이러한 불순물이 도우핑된 영역을 원하는 저항을 가지면서 도전성이 되게 한다. 이러한 영역내의 한쌍의 이격된 위치에 오믹 접속을 형성함으로써, "확산" 저항기가 제공된다.
반도체 구조물에 저항기를 제조하는 두번째 기술은 기판위에 절연층에 의해 분리된 한층의 다결정 실리콘을 부착하여, 이후로 다결정 실리콘이 원하는 범위까지 도전성이 되도록 하기 위하여 원하는 불순물로서 다결정 실리콘을 가볍게 도우핑하는 것이다. 저항기를 완성하기 위하여, 오믹 접속이 다결정 실리콘상에서 한쌍의 이격된 영역들로 형성된다. 확산 저항기들과 비교하여, 폴리실리콘 저항기들은 중요한 장점을 제공하는데 그 이유는 다결정층은 실리콘 또는 다른 반도체 기판에서 어떠한 면적도 소오시키지 않는다. 따라서, 실리콘은 능동소자의 제조에 이용가능하며 반면에 저항기 상호연결 소자가 그 소자 비로위에 형성될 수 있다. 부가적으로, 저항기들을 기판으로부터 분리시키는 절연층때문에, 다결정 실리콘 저항기들은 확산 저항기들보다 그 기판으로서 더 낮은 용량을 갖는다.
유감스럽게도, 이러한 다결정 실리콘 저항기들의 장점은 이러한 저항기들의 바람직스럽지 못한 부온도계수에 의해 종종 상쇄된다. 부온도계수는 온도가 상승함에 따라서, 이러한 저항기들의 저항이 감소하는 것을 의미한다. 부온도계수는 열적으로 불안정한 회로를 초래할 수 있기 때문에 바람직스럽지 못하다. 즉, 회로의 저항기들이 더 많은 전력을 소비한다. 증가된 전력소비가 온도를 더욱 상승시켜 저항을 더욱 떨어뜨려서, 차례로 부가전류, 더 높은 전력 및 여전히 더 높은 온도를 초래한다. 이러한 바람직스럽지 못한 열특성 때문에, 다결정 실리콘 저항기들은 여러 회로에 사용되지 못하였다. 그렇지 않았으면 이들의 응용은 이상적 일 수 있다.
정온도계수를 갖는 다결정 실리콘 저항기들은 대량의 불순물분량을 사용하여 제조될 수 있다는 것이 주지 되었다.
그러나, 이러한 대량의 불순물 분량은 단위면적당 저항을 크게 떨어뜨린다. 그 결과로서, 고 저항을 얻기 위하여, 커다란 저항기들이 요구되었다. 특히 반도체 제조기술이 계속 진전됨에 따라 이러한 대 저항기들은 바람직스럽지 못한데 그 까닭은 회로의 나머지 부분이 점점 작아지기 때문이다.
[발명의 개요]
본 발명은 많은 분량의 불순물을 필요로 하지 않으며, 대략 영 또는 약간의 정온도계수를 갖는 다결정 실리콘 저항기들을 제조하는 기술을 개발한 것이다. 특히나, 이러한 저항기들은 열적으로 중간이어서, 선행기술의 저항기들보다 광범위한 직접회로의 변형예 사용될 수 있다.
바람직한 실시예에서, 본 발명에 따른 다결정 실리콘 저항기 제조방법은 한층의 다결정 실리콘을 반도체 구조물위에 부착하는 단계, 다결정 실리콘을 실질적으로 비정질로 하기 위해서, 바람직하게 실리콘과 함께 다결정 실리콘을 주입하는 단계, 및 원하는 불순물을 비정질 실리콘으로 도입하는 단계를 포함한다. 일단 실리콘이 도우핑되면, 실리콘 내에서 입자 구조물을 회복하기 위하여 어닐링(annealing)된다. 주입, 불순물 도우핑, 및 어닐링 공정을 제어함으로써, 이 결과의 저항기들은 거의 영 또는 심지어 정의 온도계수를 갖는다.
[바람직한 실시예의 상세한 설명]
종래의 다결정 실리콘 저항기들의 제조에 있어서는, 다결정 실리콘 필름이 실리콘 이산화물 절연층을 가로질러 부착되어서 이 필름에 원하는 저항을 제공하기 위하여 불순물과 함께 도우핑된다. 부착되는 공정, 전형적으로 화학적 증착의 결과로서, 다결정 실리콘 필름은 일반적으로 동일한 크기의 입자들을 갖는다. 현재 이해되듯이, 이러한 필름들의 부온도계수는 필름에서 입자들의 경계를 가로지르는 캐리어 운반이 열적으로 활성화된 공정이라는 사실로부터 초래된다. 이 공정은 온도가 증가함으로써 더욱 효율적이 된다. 적당한 크기의 입자들을 갖는 다결정 실리콘 필름을 제조함으로써, 온도계수는 약간의 부의 값으로부터 거의 영, 및 심지어 정의 값으로 변화될 수 있다. 이러한 저항기들을 제조하기 위하여 이러한 공정을 본원에서 개발하였다.
본원의 공정의 바람직한 실시예에서, 약 3500Å 두께의 다결정 실리콘 필름이 화학적 증착을 사용하여 반도체 구조물상의 실리콘 이산화물 층위로 부착된다. 다음에, 종래의 포토리도그래픽 기술을 사용하여, 한층의 포토레지스트가 필름을 가로질러 부착되고 마스크 속으로 정해져 이 마스크가 저항기들을 원하지 않는 면적에서 다른 공정으로부터 필름을 보호한다. 이후로 이 필름을 비정질로 하기 위하여 노광된 다결정 실리콘이 실리콘 원자들로서 주입된다. 비록 비정질 필름이 일반적으로 원래의 반도체 소자의 제조로 부착되었지만, 원래의 부착된 다결정 실리콘 필름의 성질은 다이상의 많은 영역에서 요구되며, 따라서 다결정 필름이 부착되어 저항기들이 필요한 부분들에만 실리콘으로서 주입되어 비정질이 된다.
본원의 공정에서, 실리콘 원자들의 주입물 분량과 에너지는 전체 필름 두께를 실질적으로 비정질 실리콘으로 전환시키기 위해 선택된다. 그렇게 하기 위하여, 단위 깊이당 주입 에너지와 주입 밀도의 곱인 손상밀도(damage density)는 다결정 필름의 깊이를 통하여 입장 센티미터당 1×1021KeV의 역치 값보다 크게 만들어진다. 더 큰 손상 밀도가 사용될 수 있다. 그러나, 이 단계의 필수적인 면은 필름의 전두께를 통하여 필름이 실질적으로 비정질이 되기 위해서 입자 경계들이 파괴되어야 한다는 것이다. 바람직한 실시예에서, 세개의 별개의 주입 단계들이 사용되는데, 각각은 제곱 센티미터당 1×1015실리콘 원자의 분량을 지닌다. 세단계에 관한 주입 에너지는 40KeV, 90KeV 및 최종적으로 120KeV이다. 바람직한 실시예에서, 이러한 공정은 다결정 필름의 깊이를 통하여 입방센티미터당 거의 1×1022KeV의 역치 손상밀도를 달성한다. 깊이의 함수로서의 손상밀도가 제1도에 그래프로서 도시되어 있다. 제2도는 다결정 층에서 깊이의 함수로서의 주입된 실리콘 원자농도를 도시하는 그래프이다. 실리콘을 지닌 다결정 실리콘의 주입 및 역치 손상밀도의 개념에 관한 또다른 정보는 에스.프루신등에 의한 J.Appl,Phys.(1985.1.15) 57(2), 180-185에 기술된 "이온 주입에 의한 비정질 층의 형성"에서 알 수 있다.
일단 다결정 필름이 비정질로 되면, 이 필름은 적절한 도우판트로서 주입된다. 원하는 도우판트는 성장을 지체시키는 것에 반대하여, 입자 구조의 성장을 향상시키는 도우판트이다. 비소, 인, 및 붕소가 세개의 적당한 도우판트이며, 반면에 산소는 다결정 필름에서 입자경계의 성장을 지연시키는 것으로 알려졌으며, 일반적으로 적당하지가 않다. 본원의 바람직한 실시예에서 붕소 또는 인은 80KeV의 에너지와 제곱 센티미터당 1×1015이온분량으로 주입된다. 불순물 도우핑의 변수들은 본원의 공정에서는 결정적인 것이 아니다. 1×1014원자와 5×1015원자 사이의 불순물 분량과 함께, 40-200KeV 범위의 에너지가 사용될 수 있다. 다른 적당한 불순물은 비소를 포함한다. 본 발명의 연구에서, 가장 유망한 결과는 붕소로서 이루어졌다. 붕소의 사용은 면적 저항과 최종적인 온도계수를 더욱 양호하게 조절하도록 한다. 또한 붕소는 다른 불순물보다도 더 높은 면적 저항에서 영의 온도계수를 제공한다.
일단 이 필름이 적당한 도우판트들로서 주입되면, 일련의 어닐링공정이 바람직한 실시예에서 세공정으로서 수행된다. 제일먼저, 이 필름이 불활성 분위기에서 비교적 긴 기간인 수시간 동안 500℃와 650℃ 사이에서 어닐링된다. 바람직한 실시예에서, 비정질 필름의 실리콘은 질소 분위기에서 600℃로 8시간동안 어닐링된다. 장시간의 어닐링중, 입자 구조가 비정질 실리콘내에서 점차적으로 재형성 되어서 이 필름이 다결정 구조로 돌아온다. 입자구조의 성장은 700℃ 이하의 비교적 낮은 온도에서 최적으로 수행되는데, 그 이유는 이 공정이 입자의 신속한 형성에 기인하여 상승된 온도에서 조절하기가 어렵기 때문이다.
제1어닐링공정의 완료후에, 도우판트들을 완전하게 활성화시키기 위하여 이 필름은 비교적 짧은 기간인 30분 동안 950℃의 고온에서 더욱 어닐링된다. 이러한 어닐링중, 도우판트들은 전기적으로 활성화되지만, 입자 크기에서의 변화는 거의 일어나지 않는다. 10-60분의 기간 동안 850℃로부터 1000℃까지의 온도가 만족스럽다.
마지막으로, 이 필름이 450℃의 낮은 온도에서 30분동안 수소 분위기에서 어닐링된다. 수소 분위기에서의 어닐링이 입자경계들에서 계면상태를 어닐링하여 온도계수를 더욱 개선시킨다. 수소 어닐링은 인 또는 비소로 도우핑된 필름보다는 붕소로 도우핑된 필름에 더욱 효과적이다. 수소 분위기에서의 어닐링전에 실리콘 결정구조는 입자 경계에서 분쇄되어, 실리콘 원자들 사이에 있는 그 결과의 부서진 결합이 전하를 포획하여 이것이 입자경계에서 전위장벽을 일으킨다. 실리콘 이온들이 수소 이온들을 포획하여 입자경계에서 이 전하를 중화시키기 때문에 수소 분위기에서의 어닐링이 장벽 높이를 낮추는 것을 도와서, 이것에 의해 장벽 높이를 낮춘다. 어닐링은 300℃-450℃ 정도의 온도에서 수행되어야만 한다. 450℃ 이상에서는, 수소가 탈출하여 실리콘 이온들과 연결되지 않는다. 15-300분의 시간이 충분하다. 저온도 어닐링 단계와 수소 어닐링 단계의 시간은 원하는 온도계수를 얻기 위하여 서로에 관하여 변화될 수 있는데, 그 까닭은 두 단계가 온도 계수를 더욱 정으로 만들기 때문이다.
제3도는 실리콘 및 붕소로 주입된 다결정 실리콘 층에 관하여 온도의 함수로서 면적 저항의 관계를 예시하는 그래프이다. 이 관계는 어닐링 공정의 세개의 상이한 국면의 각각에 관하여 도시되어 있다. 제3도에 도시된 국선에 관하여, 기울기는 온도계수를 나타내는 것이다. 예를 들어, 상부곡선에 관해서는, 면적저항이 온도가 증가함에 따라서 감소하므로서 온도계수가 부가된다. 그러나 하부곡선에의해 나타나듯이, 이 공정의 완료에 의해서 온도계수가 영 또는 약간의 정이 된다.
[실시예]
한 실시예에서 3500Å의 다결정 실리콘이 화학적 증착을 사용하여 실리콘 웨이퍼상의 실리콘 이산화물 층위로 부착된다. 제1실시예에서, 인이 80KeV의 에너지에서 제곱 센티미터당 1×1015원자 분량으로 주입된다. 이 구조물이 질소 분위기에서 8시간 동안 600℃로 어닐링되며, 면적 저항의 측정을 가능케하기 위하여 질소 분위기에서 15분 동안 950℃로 어닐링되어 이후로 질소 분위기에서 30분 동안 950℃로 어닐링되고, 마지막으로 수소 분위기에서 30분 동안 450℃로 어닐링된다. 최종적인 세개의 어닐링 단계의 각 단계후에, 면적 저항이 대략 20℃로부터 170℃까지의 범위의 다양한 온도에서 제곱당 오옴(Ω/sq.)으로 측정되었다. 온도계수가 이후로 계산되며, 그 결과의 데이타가 아래표에 나와 있다.
제2실험에서는 붕소가 인대신에 사용되어, 동일한 어닐링 단계들이 수행된다. 그 결과의 데이타가 아래표에 나와 있다.
제3실험에서는 불순물을 도입하기 전에 40KeV, 90KeV 및 120KeV에서 제곱센티미터당 1×1015실리콘 원자들을 주입함으로써 다결정 실리콘 필름을 비정질로 만든다. 면적 저항과 온도계수가 최종적인 세개의 어닐링 단계의 각 단계 다음에 결정된다. 그 결과가 아래표에 나타나 있다. 마지막으로, 제4실험에서는, 붕소가 인대신에 사용되었으며, 그 결과 아래표에 나타나 있다. 표에 나타난 것처럼, 제4실험에서 세개의 어닐링 단계 다음에 그 결과의 필름이 정온도계수를 갖는다.
[표 1]
Figure kpo00001
전기한 설명은 특정한 시간, 온도, 분량, 및 불순물들을 나타낸 본 발명의 공정에 관한 설명으로서, 이러한 세부적인 사항들은 본 발명을 제한하는 것으로서 간주되기 보다는 본 발명을 설명하는 것으로서 이해된다. 예를 들어, 이 분야에 숙련된 사람들은 다결정 필름이 이미 제안된 원하는 불순물과 함께 부착될 수 있다는 것을 알 것이다. 본 발명의 범위는 첨부된 특허청구의 범위로부터 확실해 진다.

Claims (17)

  1. 다결정 실리콘을 반도체 구조물 상에 부착시키는 단계, 다결정 실리콘을 비정질 실리콘으로 만들기 위하여 다결정 실리콘을 주입시키는 단계, 최소한 하나의 불순물을 비정질 실리콘속으로 도입시키는 단계, 및 비정질 실리콘을 어닐링(annealing)시키는 단계를 포함하는, 반도체 구조물상에 다결정 실리콘 저항기들을 제조하는 방법.
  2. 제1항에 있어서, 주입단계가 실리콘과 함께 주입되는 것을 포함하는 방법.
  3. 제2항에 있어서, 주입단계가 다결정 실리콘을 통하여 입방센티미터당 1×1021KeV 이상의 손상밀도를 갖는 주입물과 함께 주입되는 것을 포함하는 방법.
  4. 제3항에 있어서 주입단계가 제곱센티미터당 1×1015실리콘 원자의 분량과 40KeV의 에너지 그 다음에 90KeV의 에너지 그리고 마지막으로 120KeV의 에너지로서 주입되는 것을 포함하는 방법.
  5. 제1항에 있어서, 도입단계가 제곱센티미터당 약 1×1015이온들을 도입시키는 것을 포함하는 방법.
  6. 제5항에 있어서, 이온들이 약 80KeV의 에너지로서 도입되는 방법.
  7. 제1항에 있어서, 도입단계가 비정질 실리콘을 붕소로서 도우핑하는 것을 포함하는 방법.
  8. 제1항에 있어서, 도입단계가 비정질 실리콘을 인으로서 도우핑하는 것을 포함하는 방법.
  9. 제1항에 있어서, 어닐링 단계가 500℃와 650℃ 사이에서 어닐링하는 것을 포함하는 방법.
  10. 제9항에 있어서, 어닐링 단계가 850℃와 1000℃ 사이에서 어닐링하는 것을 더욱 포함하는 방법.
  11. 제10항에 있어서, 어닐링 단계가 300℃와 약 450℃ 사이에서 어닐링하는 것을 더욱 포함하는 방법.
  12. 제1항에 있어서, 어닐링 단계가 질소로 약 600℃에서 어닐링되며, 그 다음에 질소로 약 950℃에서 어닐링되고 마지막으로 수소로 약 45℃로 어닐링되는 것을 포함하는 방법.
  13. 제12항에 있어서, 약 600℃, 약 950℃ 및 약 450℃에서의 어닐링이 각각 약 8시간, 약 30분 및 약 30분 동안 수행되는 방법.
  14. 제1항에 있어서, 부착단계 다음에 수행되는 단계가 다결정 실리콘 영역들이 요구되는 곳에 개구부들을 포함하는 마스크를 다결정 실리콘 위에서 정하는 것을 포함하는 방법.
  15. 제1항의 방법에 따라 제조되는 다결정 실리콘 저항기.
  16. 다결정 실리콘 층을 절연기판상에 부착시키는 단계, 다결정 실리콘 층을 비정질로 만들기 위하여 상기층을 실리콘과 함께 주입시키는 단계, 상기 층을 붕소로서 도우핑시키는 단계, 상기 층을 불활성 분위기에서 제1온도로 어닐링시키는 단계, 상기 층을 불활성 분위기에서 제1온도 보다 높은 제2온도로 더욱 어닐링시키는 단계, 및 상기 층을 수소 분위기로 다시 어닐링시키는 단계를 포함하는 다결정 실리콘 저항기 제조방법.
  17. 다결정 실리콘이 음이 아닌 온도계수를 갖도록 불순물 농노와 입자 크기를 갖는 다결정 실리콘 영역을 포함하는 반도체 구조물.
KR1019880001536A 1987-02-20 1988-02-15 다결정 실리콘 저항기 제조방법 KR910000019B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US017,388 1987-02-20
US017388 1987-02-20
US07/017,388 US4762801A (en) 1987-02-20 1987-02-20 Method of fabricating polycrystalline silicon resistors having desired temperature coefficients

Publications (2)

Publication Number Publication Date
KR880010441A KR880010441A (ko) 1988-10-08
KR910000019B1 true KR910000019B1 (ko) 1991-01-19

Family

ID=21782317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880001536A KR910000019B1 (ko) 1987-02-20 1988-02-15 다결정 실리콘 저항기 제조방법

Country Status (5)

Country Link
US (1) US4762801A (ko)
EP (1) EP0281276B1 (ko)
JP (1) JPH0777259B2 (ko)
KR (1) KR910000019B1 (ko)
DE (1) DE3885121T2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240511A (en) * 1987-02-20 1993-08-31 National Semiconductor Corporation Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient
KR900005038B1 (ko) * 1987-07-31 1990-07-18 삼성전자 주식회사 고저항 다결정 실리콘의 제조방법
US4818711A (en) * 1987-08-28 1989-04-04 Intel Corporation High quality oxide on an ion implanted polysilicon surface
US5214497A (en) * 1988-05-25 1993-05-25 Hitachi, Ltd. Polycrystalline silicon resistor for use in a semiconductor integrated circuit having a memory device
US5037766A (en) * 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor
US5126279A (en) * 1988-12-19 1992-06-30 Micron Technology, Inc. Single polysilicon cross-coupled resistor, six-transistor SRAM cell design technique
US5242507A (en) * 1989-04-05 1993-09-07 Boston University Impurity-induced seeding of polycrystalline semiconductors
KR910007657B1 (ko) * 1989-05-23 1991-09-30 삼성전자 주식회사 반도체 온도검출회로
US5047826A (en) * 1989-06-30 1991-09-10 Texas Instruments Incorporated Gigaohm load resistor for BICMOS process
US5457062A (en) * 1989-06-30 1995-10-10 Texas Instruments Incorporated Method for forming gigaohm load for BiCMOS process
JP3082923B2 (ja) * 1989-12-26 2000-09-04 ソニー株式会社 半導体装置の製法
JP2890601B2 (ja) * 1990-02-08 1999-05-17 株式会社デンソー 半導体センサ
US5538915A (en) * 1992-06-05 1996-07-23 The Regents Of The University Of California Process for forming synapses in neural networks and resistor therefor
JP2601136B2 (ja) * 1993-05-07 1997-04-16 日本電気株式会社 半導体装置の製造方法
JP3254072B2 (ja) * 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JP3254885B2 (ja) * 1994-03-22 2002-02-12 双葉電子工業株式会社 抵抗体の製造方法
US5872381A (en) * 1996-05-23 1999-02-16 Sony Corporation Semiconductor device and its manufacturing method
JPH10303372A (ja) * 1997-01-31 1998-11-13 Sanyo Electric Co Ltd 半導体集積回路およびその製造方法
US6114744A (en) * 1997-03-14 2000-09-05 Sanyo Electric Company Semiconductor integration device and fabrication method of the same
US6242314B1 (en) 1998-09-28 2001-06-05 Taiwan Semiconductor Manufacturing Company Method for fabricating a on-chip temperature controller by co-implant polysilicon resistor
US6255185B1 (en) 1999-05-19 2001-07-03 International Business Machines Corporation Two step anneal for controlling resistor tolerance
US6472232B1 (en) 2000-02-22 2002-10-29 International Business Machines Corporation Semiconductor temperature monitor
JP4222841B2 (ja) * 2003-01-15 2009-02-12 三洋電機株式会社 半導体装置の製造方法
DE10322588B4 (de) * 2003-05-20 2006-10-05 Infineon Technologies Ag Verfahren zum Herstellen einer Widerstandsschicht
CN100389489C (zh) * 2003-12-30 2008-05-21 中芯国际集成电路制造(上海)有限公司 利用注入晶片的注入机的低能量剂量监测
US8957511B2 (en) 2005-08-22 2015-02-17 Madhukar B. Vora Apparatus and methods for high-density chip connectivity
US7745301B2 (en) 2005-08-22 2010-06-29 Terapede, Llc Methods and apparatus for high-density chip connectivity

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4411708A (en) * 1980-08-25 1983-10-25 Trw Inc. Method of making precision doped polysilicon vertical ballast resistors by multiple implantations
JPS57201061A (en) * 1981-06-05 1982-12-09 Toshiba Corp Manufacture of thin semiconductor film resistor
US4467519A (en) * 1982-04-01 1984-08-28 International Business Machines Corporation Process for fabricating polycrystalline silicon film resistors
JPS59155121A (ja) * 1983-02-24 1984-09-04 Toshiba Corp 半導体薄膜の製造方法
US4579600A (en) * 1983-06-17 1986-04-01 Texas Instruments Incorporated Method of making zero temperature coefficient of resistance resistors
JPS60127755A (ja) * 1983-12-15 1985-07-08 Sony Corp 半導体装置の製法
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0281276B1 (en) 1993-10-27
JPH0777259B2 (ja) 1995-08-16
KR880010441A (ko) 1988-10-08
JPS6446966A (en) 1989-02-21
DE3885121T2 (de) 1994-05-26
DE3885121D1 (de) 1993-12-02
US4762801A (en) 1988-08-09
EP0281276A1 (en) 1988-09-07

Similar Documents

Publication Publication Date Title
KR910000019B1 (ko) 다결정 실리콘 저항기 제조방법
US5275872A (en) Polycrystalline silicon thin film transistor
EP0090963B1 (en) Method for making polycrystalline silicon film resistors
US5187559A (en) Semiconductor device and process for producing same
US4391651A (en) Method of forming a hyperabrupt interface in a GaAs substrate
US4394191A (en) Stacked polycrystalline silicon film of high and low conductivity layers
US6313728B1 (en) Stabilized polysilicon resistor and a method of manufacturing it
EP0145926B1 (en) Polysilicon resistors compensated with double ion-implantation
EP0073075B1 (en) Semiconductor device comprising polycrystalline silicon and method of producing the same
US5240511A (en) Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient
EP0443297B1 (en) Metal-semiconductor ohmic contact forming process
JPH1070249A (ja) キャパシタの製造方法及び半導体装置
EP0417737B1 (en) Method of manufacturing a semiconductor device using ion implantation
JPH0614549B2 (ja) 薄膜トランジスタ
US4673531A (en) Polycrystalline silicon resistor having limited lateral diffusion
EP0116702A2 (en) Method for forming polycrystalline silicon resistors having reproducible and controllable resistivities
US6297120B1 (en) Method of manufacturing a semiconductor device
JPH0547987B2 (ko)
JP2669611B2 (ja) 半導体装置の製造方法
JP2870823B2 (ja) 半導体装置の製造方法
JPH05299348A (ja) 多結晶シリコン薄膜の形成方法
JPH04137619A (ja) 半導体装置の製造方法
JPH0377658B2 (ko)
JPH08250661A (ja) 多結晶シリコン薄膜のアモルファス化方法及びこのアモルファス化方法を用いた多結晶シリコン薄膜抵抗の製造方法
JPH05109986A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050117

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee