JPH05109986A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05109986A JPH05109986A JP27114591A JP27114591A JPH05109986A JP H05109986 A JPH05109986 A JP H05109986A JP 27114591 A JP27114591 A JP 27114591A JP 27114591 A JP27114591 A JP 27114591A JP H05109986 A JPH05109986 A JP H05109986A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- resistance element
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 多結晶シリコン層からなる抵抗素子を具備す
る半導体装置の製造方法において、熱処理を行わない
で、多結晶シリコン層からなる抵抗素子以外の半導体素
子の特性に悪影響を与えずに、多結晶シリコン中の結晶
粒のサイズを大きくすることにより、熱処理による抵抗
値が低下が抑えられ、しかも、抵抗値の温度依存性の小
さい多結晶シリコン層からなる抵抗素子を具備する半導
体装置の製造方法を提供するところにある。 【構成】 半導体基板１上に多結晶シリコン層３を形成
する工程と、該多結晶シリコン層３の表面から一定量の
多結晶シリコンを除去する工程を具備することを特徴と
する半導体装置の製造方法。
る半導体装置の製造方法において、熱処理を行わない
で、多結晶シリコン層からなる抵抗素子以外の半導体素
子の特性に悪影響を与えずに、多結晶シリコン中の結晶
粒のサイズを大きくすることにより、熱処理による抵抗
値が低下が抑えられ、しかも、抵抗値の温度依存性の小
さい多結晶シリコン層からなる抵抗素子を具備する半導
体装置の製造方法を提供するところにある。 【構成】 半導体基板１上に多結晶シリコン層３を形成
する工程と、該多結晶シリコン層３の表面から一定量の
多結晶シリコンを除去する工程を具備することを特徴と
する半導体装置の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に多結晶シリコン層からなる抵抗素子の製造方法
に関する。
法、特に多結晶シリコン層からなる抵抗素子の製造方法
に関する。
【０００２】
【従来の技術】多結晶シリコン層からなる抵抗素子を具
備する半導体装置の従来の製造方法は次の通りである。
図３（ａ）のように、シリコン酸化膜などの絶縁膜２が
形成された半導体基板１上に抵抗素子として必要とする
膜厚だけ多結晶シリコン層３を形成する。次に、図３
（ｂ）のように、多結晶シリコン層３の全面にイオン打
ち込みを行い、低不純物濃度の多結晶シリコン層４を形
成する。そして、図３（ｃ）のように、レジスト膜５で
パターニングを行い、電極引出し領域として使用する多
結晶シリコンの領域にイオン打ち込みし、高不純物濃度
の多結晶シリコン層６を形成する。最後に、図３（ｄ）
のように、抵抗素子として使用しない領域の多結晶シリ
コン層を除去することにより、多結晶シリコン層からな
る抵抗素子を製造していた。
備する半導体装置の従来の製造方法は次の通りである。
図３（ａ）のように、シリコン酸化膜などの絶縁膜２が
形成された半導体基板１上に抵抗素子として必要とする
膜厚だけ多結晶シリコン層３を形成する。次に、図３
（ｂ）のように、多結晶シリコン層３の全面にイオン打
ち込みを行い、低不純物濃度の多結晶シリコン層４を形
成する。そして、図３（ｃ）のように、レジスト膜５で
パターニングを行い、電極引出し領域として使用する多
結晶シリコンの領域にイオン打ち込みし、高不純物濃度
の多結晶シリコン層６を形成する。最後に、図３（ｄ）
のように、抵抗素子として使用しない領域の多結晶シリ
コン層を除去することにより、多結晶シリコン層からな
る抵抗素子を製造していた。
【０００３】
【発明が解決しようとする課題】多結晶シリコン層から
なる抵抗素子には次のような問題がある。
なる抵抗素子には次のような問題がある。
【０００４】多結晶シリコン層は結晶粒が寄り集まって
形成されているため、多数の結晶粒界が多結晶シリコン
層内に存在している。その結晶粒界においては、シリコ
ン結晶の連続性が切れるため、多数のダングリングボン
ドが存在している。この多結晶シリコンに不純物を注入
することにより抵抗素子を形成した場合、結晶粒界に存
在するダングリングボンドにその不純物が一部捕獲さ
れ、つまり、ダングリングボンドがトラップとして働
き、注入された不純物の全てが、シリコン結晶粒中のキ
ャリアとはなり得ないという特異な現象が現われてい
る。
形成されているため、多数の結晶粒界が多結晶シリコン
層内に存在している。その結晶粒界においては、シリコ
ン結晶の連続性が切れるため、多数のダングリングボン
ドが存在している。この多結晶シリコンに不純物を注入
することにより抵抗素子を形成した場合、結晶粒界に存
在するダングリングボンドにその不純物が一部捕獲さ
れ、つまり、ダングリングボンドがトラップとして働
き、注入された不純物の全てが、シリコン結晶粒中のキ
ャリアとはなり得ないという特異な現象が現われてい
る。
【０００５】また、熱処理することにより、多結晶シリ
コン層からなる抵抗素子の抵抗値が低下するという問題
がある。この原因は、熱処理によりプラズマシリコン窒
化膜等の絶縁膜中の水素が多結晶シリコン層からなる抵
抗素子中に拡散し、ダングリングボンドに捕獲された不
純物と置換され、その結果、結晶粒中の不純物が増加す
ることによるものである。
コン層からなる抵抗素子の抵抗値が低下するという問題
がある。この原因は、熱処理によりプラズマシリコン窒
化膜等の絶縁膜中の水素が多結晶シリコン層からなる抵
抗素子中に拡散し、ダングリングボンドに捕獲された不
純物と置換され、その結果、結晶粒中の不純物が増加す
ることによるものである。
【０００６】さらには、多結晶シリコン層からなる抵抗
素子は、抵抗値が温度依存性を持ち抵抗素子の温度を上
昇させることにより抵抗値が大幅に低下するという特性
を有している。これは、抵抗値の活性化エネルギーによ
り定まるものであるが、つまるところ、この活性化エネ
ルギーはトラップ数に比例して決まっている定数なので
ある。
素子は、抵抗値が温度依存性を持ち抵抗素子の温度を上
昇させることにより抵抗値が大幅に低下するという特性
を有している。これは、抵抗値の活性化エネルギーによ
り定まるものであるが、つまるところ、この活性化エネ
ルギーはトラップ数に比例して決まっている定数なので
ある。
【０００７】このように、多結晶シリコン層からなる抵
抗素子は、熱処理により抵抗値が低下する、また、大き
な温度依存性をもつなどの問題点を持っているが、これ
は全てが、多結晶シリコンの結晶粒界中のトラップに起
因したものである。
抗素子は、熱処理により抵抗値が低下する、また、大き
な温度依存性をもつなどの問題点を持っているが、これ
は全てが、多結晶シリコンの結晶粒界中のトラップに起
因したものである。
【０００８】しかるに、多結晶シリコンの結晶粒界中の
トラップを減少させれば、つまり、結晶粒のサイズを大
きくすれば、これらの問題は改善される所である。結晶
粒を大きくする方法としては、文献；「大粒径多結晶Ｓ
ｉに作成したＭＯＳＦＥＴ」１９８６年秋期応用物理学
会予稿集、Ｐ５５３に開示されているように、非晶質シ
リコンを形成し、約６００℃で１５時間あまりにもおよ
ぶ熱処理により再結晶化を行なうという方法がある。し
かし、この方法では、熱処理に時間がかかる上に、熱処
理による温度により、多結晶シリコン層からなる抵抗素
子の以外の半導体素子に悪影響を与える。
トラップを減少させれば、つまり、結晶粒のサイズを大
きくすれば、これらの問題は改善される所である。結晶
粒を大きくする方法としては、文献；「大粒径多結晶Ｓ
ｉに作成したＭＯＳＦＥＴ」１９８６年秋期応用物理学
会予稿集、Ｐ５５３に開示されているように、非晶質シ
リコンを形成し、約６００℃で１５時間あまりにもおよ
ぶ熱処理により再結晶化を行なうという方法がある。し
かし、この方法では、熱処理に時間がかかる上に、熱処
理による温度により、多結晶シリコン層からなる抵抗素
子の以外の半導体素子に悪影響を与える。
【０００９】そこで、本発明はこれらの課題を解決しよ
うとするものであり、その目的とするところは、多結晶
シリコン層からなる抵抗素子を具備する半導体装置の製
造方法において、熱処理を行わないで、多結晶シリコン
層からなる抵抗素子以外の半導体素子の特性に悪影響を
与えずに、多結晶シリコン中の結晶粒のサイズを大きく
することにより、熱処理による抵抗値が低下が抑えら
れ、しかも、抵抗値の温度依存性の小さい多結晶シリコ
ン層からなる抵抗素子を具備する半導体装置の製造方法
を提供するところにある。
うとするものであり、その目的とするところは、多結晶
シリコン層からなる抵抗素子を具備する半導体装置の製
造方法において、熱処理を行わないで、多結晶シリコン
層からなる抵抗素子以外の半導体素子の特性に悪影響を
与えずに、多結晶シリコン中の結晶粒のサイズを大きく
することにより、熱処理による抵抗値が低下が抑えら
れ、しかも、抵抗値の温度依存性の小さい多結晶シリコ
ン層からなる抵抗素子を具備する半導体装置の製造方法
を提供するところにある。
【００１０】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、多結晶シリコン層からなる抵抗素子を具
備する半導体装置の製造方法において、半導体基板上表
面に多結晶シリコン層を形成する工程と、該多結晶シリ
コン層の表面から一定量の多結晶シリコンを除去する工
程を具備することを特徴とする。
の製造方法は、多結晶シリコン層からなる抵抗素子を具
備する半導体装置の製造方法において、半導体基板上表
面に多結晶シリコン層を形成する工程と、該多結晶シリ
コン層の表面から一定量の多結晶シリコンを除去する工
程を具備することを特徴とする。
【００１１】
【実施例】本発明の半導体装置の製造方法の実施例を、
ＳＲＡＭの高抵抗素子を用いて、図１（ａ）〜図１
（ｅ）に基づき説明する。
ＳＲＡＭの高抵抗素子を用いて、図１（ａ）〜図１
（ｅ）に基づき説明する。
【００１２】まず、図１（ａ）のように、シリコン酸化
膜などの絶縁膜２が形成された半導体基板１上に約４０
００Åの多結晶シリコン膜３を、ＳｉＨ4を６００℃〜
７００℃の温度で熱分解を行い成長させる減圧化学的気
相成長法により形成する。
膜などの絶縁膜２が形成された半導体基板１上に約４０
００Åの多結晶シリコン膜３を、ＳｉＨ4を６００℃〜
７００℃の温度で熱分解を行い成長させる減圧化学的気
相成長法により形成する。
【００１３】次に、図１（ｂ）のように、前記の半導体
基板上の約４０００Åの多結晶シリコン層の表面から、
約３０００Åの多結晶シリコンを、ドライエッチングに
より除去する。
基板上の約４０００Åの多結晶シリコン層の表面から、
約３０００Åの多結晶シリコンを、ドライエッチングに
より除去する。
【００１４】図１（ｃ）のように、前記の多結晶シリコ
ン層３の全面に１×１０13〜１×１０14／ｃｍ2のＰ、
あるいは、Ａｓをイオン打ち込みし、低不純物濃度の多
結晶シリコン層４を形成する。すなわち、多結晶シリコ
ン層の抵抗率を抵抗素子として使用するのに適切な値に
するということである。。
ン層３の全面に１×１０13〜１×１０14／ｃｍ2のＰ、
あるいは、Ａｓをイオン打ち込みし、低不純物濃度の多
結晶シリコン層４を形成する。すなわち、多結晶シリコ
ン層の抵抗率を抵抗素子として使用するのに適切な値に
するということである。。
【００１５】そして、図１（ｄ）のように、フォトリソ
グラフィーによりレジスト膜５のパターニングを行い、
電極引出し部として使用する領域の多結晶シリコンに１
×１０15〜１×１０16／ｃｍ2のＰ、あるいは、Ａｓを
イオン打ち込みし、高不純物濃度の多結晶シリコン層６
を形成する。
グラフィーによりレジスト膜５のパターニングを行い、
電極引出し部として使用する領域の多結晶シリコンに１
×１０15〜１×１０16／ｃｍ2のＰ、あるいは、Ａｓを
イオン打ち込みし、高不純物濃度の多結晶シリコン層６
を形成する。
【００１６】最後に、図１（ｅ）のように、フォトリソ
グラフィーによりパターニングを行い、抵抗素子として
使用しない領域の多結晶シリコンをドライエッチングに
より除去する。
グラフィーによりパターニングを行い、抵抗素子として
使用しない領域の多結晶シリコンをドライエッチングに
より除去する。
【００１７】以上の製造方法を経て形成された多結晶シ
リコンの結晶粒と従来の製造方法を経て形成された多結
晶シリコンの結晶粒のサイズの違いを図２（ａ）〜図２
（ｃ）を用いて説明する。
リコンの結晶粒と従来の製造方法を経て形成された多結
晶シリコンの結晶粒のサイズの違いを図２（ａ）〜図２
（ｃ）を用いて説明する。
【００１８】従来の製造方法により約１０００Åの多結
晶シリコン層を形成した場合、図２（ａ）のように結晶
粒７のサイズは直径５００〜１０００Åである。
晶シリコン層を形成した場合、図２（ａ）のように結晶
粒７のサイズは直径５００〜１０００Åである。
【００１９】本発明による製造方法により約１０００Å
の多結晶シリコン層を形成した場合の結晶粒のサイズは
以下のようになる。
の多結晶シリコン層を形成した場合の結晶粒のサイズは
以下のようになる。
【００２０】まず、図２（ｂ）のように、約４０００Å
の多結晶シリコン層を形成するのだが、この時の結晶粒
７のサイズは直径約６０００Åとなる。
の多結晶シリコン層を形成するのだが、この時の結晶粒
７のサイズは直径約６０００Åとなる。
【００２１】次に、図２（ｃ）のように、前記の多結晶
シリコン層の表面から約３０００Åの多結晶シリコンを
除去し、約１０００Åの多結晶シリコンを残す。この時
の結晶粒７のサイズは図２（ｂ）の時と変わらないた
め、約６０００Åとなる。
シリコン層の表面から約３０００Åの多結晶シリコンを
除去し、約１０００Åの多結晶シリコンを残す。この時
の結晶粒７のサイズは図２（ｂ）の時と変わらないた
め、約６０００Åとなる。
【００２２】以上のように、本発明による製造方法によ
り多結晶シリコンの結晶粒のサイズは、従来の製造方法
の多結晶シリコンの結晶粒と比較して、およそ１０倍程
度も大きくなっている。これは、多結晶シリコン層の結
晶粒のサイズは多結晶シリコン層を厚くつけた方が大き
くなるという性質を利用したものである。
り多結晶シリコンの結晶粒のサイズは、従来の製造方法
の多結晶シリコンの結晶粒と比較して、およそ１０倍程
度も大きくなっている。これは、多結晶シリコン層の結
晶粒のサイズは多結晶シリコン層を厚くつけた方が大き
くなるという性質を利用したものである。
【００２３】本発明による製造方法により作成した多結
晶シリコン層からなる抵抗素子は、従来の製造方法によ
り作成した抵抗素子に比べて、熱処理による抵抗値の低
下量が４０％減少し、抵抗値の温度特性の指標である活
性化エネルギーが０．１ｅＶ減少した。
晶シリコン層からなる抵抗素子は、従来の製造方法によ
り作成した抵抗素子に比べて、熱処理による抵抗値の低
下量が４０％減少し、抵抗値の温度特性の指標である活
性化エネルギーが０．１ｅＶ減少した。
【００２４】なお、実施例については、ＳＲＡＭに使用
するイオン打ち込みされた低不純物濃度の多結晶シリコ
ン層からなる高抵抗素子についてのみ記述したが、本発
明による製造方法は、イオン打ち込みされていない多結
晶シリコン層からなる高抵抗素子、および、高不純物濃
度の多結晶シリコン層からなる抵抗素子にも有効であ
る。
するイオン打ち込みされた低不純物濃度の多結晶シリコ
ン層からなる高抵抗素子についてのみ記述したが、本発
明による製造方法は、イオン打ち込みされていない多結
晶シリコン層からなる高抵抗素子、および、高不純物濃
度の多結晶シリコン層からなる抵抗素子にも有効であ
る。
【００２５】
【発明の効果】以上に述べたように本発明によれば、多
結晶シリコン層からなる抵抗素子を具備する半導体装置
の製造方法において、熱処理による抵抗値が抑えられ、
さらには、抵抗値の温度依存性の小さい多結晶シリコン
層からなる抵抗素子を具備する半導体装置を、熱処理を
行わないで、多結晶シリコン層からなる抵抗素子以外の
半導体素子の特性に悪影響を与えずに、多結晶シリコン
中の結晶粒のサイズを大きくすることにより、製造する
ことができる。
結晶シリコン層からなる抵抗素子を具備する半導体装置
の製造方法において、熱処理による抵抗値が抑えられ、
さらには、抵抗値の温度依存性の小さい多結晶シリコン
層からなる抵抗素子を具備する半導体装置を、熱処理を
行わないで、多結晶シリコン層からなる抵抗素子以外の
半導体素子の特性に悪影響を与えずに、多結晶シリコン
中の結晶粒のサイズを大きくすることにより、製造する
ことができる。
【図１】本発明の半導体装置の製造方法の一実施例を示
す図。
す図。
【図２】多結晶シリコンの結晶粒の状態を示す図。
【図３】従来の半導体装置の製造方法を示す図。
１ 半導体基板 ２ 絶縁膜 ３ 多結晶シリコン層 ４ 低不純物濃度の多結晶シリコン層 ５ レジスト膜 ６ 高不純物濃度の多結晶シリコン層 ７ 多結晶シリコン層中の結晶粒
Claims (1)
- 【請求項１】 多結晶シリコン層からなる抵抗素子を
具備する半導体装置の製造方法において、 半導体基板上表面に多結晶シリコン層を形成する工程
と、 該多結晶シリコン層の表面から一定量の多結晶シリコン
層を除去する工程を具備することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27114591A JPH05109986A (ja) | 1991-10-18 | 1991-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27114591A JPH05109986A (ja) | 1991-10-18 | 1991-10-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109986A true JPH05109986A (ja) | 1993-04-30 |
Family
ID=17495953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27114591A Pending JPH05109986A (ja) | 1991-10-18 | 1991-10-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109986A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712181A (en) * | 1993-07-20 | 1998-01-27 | Lg Semicon Co., Ltd. | Method for the formation of polycide gate in semiconductor device |
-
1991
- 1991-10-18 JP JP27114591A patent/JPH05109986A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712181A (en) * | 1993-07-20 | 1998-01-27 | Lg Semicon Co., Ltd. | Method for the formation of polycide gate in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910000019B1 (ko) | 다결정 실리콘 저항기 제조방법 | |
| JPH0550144B2 (ja) | ||
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| JP2826982B2 (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| JPH10335607A (ja) | 半導体装置の製造方法 | |
| JPH05109986A (ja) | 半導体装置の製造方法 | |
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS5856467A (ja) | 半導体装置の製造方法 | |
| JPH11238872A (ja) | 半導体装置 | |
| JP2635086B2 (ja) | 半導体装置の製造方法 | |
| JP3054614B2 (ja) | 半導体装置 | |
| JPH0590490A (ja) | 半導体素子の製造方法 | |
| JPS60127755A (ja) | 半導体装置の製法 | |
| JP2501451B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3078109B2 (ja) | 半導体装置の製造方法 | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JPH0810765B2 (ja) | 半導体装置の製造方法 | |
| JP3157194B2 (ja) | 半導体装置の製造方法 | |
| JPS63313847A (ja) | 半導体装置 | |
| JP2570760B2 (ja) | 配線形成方法 | |
| JP2699625B2 (ja) | 半導体装置の製造方法 | |
| JPH05102145A (ja) | ポリシリコン配線の形成方法 | |
| JPH1079393A (ja) | エピタキシャル成長層を持つシリコンウエハ及びその製造方法ならびにそのウエハを用いた半導体装置 | |
| JPH06112477A (ja) | 半導体装置およびその製造方法 |