DE3885121T2 - Herstellung von Widerständen aus polykristallinem Silizium. - Google Patents

Herstellung von Widerständen aus polykristallinem Silizium.

Info

Publication number
DE3885121T2
DE3885121T2 DE3885121T DE3885121T DE3885121T2 DE 3885121 T2 DE3885121 T2 DE 3885121T2 DE 3885121 T DE3885121 T DE 3885121T DE 3885121 T DE3885121 T DE 3885121T DE 3885121 T2 DE3885121 T2 DE 3885121T2
Authority
DE
Germany
Prior art keywords
heat treatment
polycrystalline silicon
silicon
step comprises
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3885121T
Other languages
English (en)
Other versions
DE3885121D1 (de
Inventor
Ashok K Kapoor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE3885121D1 publication Critical patent/DE3885121D1/de
Application granted granted Critical
Publication of DE3885121T2 publication Critical patent/DE3885121T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/136—Resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/934—Sheet resistance, i.e. dopant parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen von Widerständen aus polykristallinem Silizium. Widerstände aus polykristallinem Silizium, die nach Maßgabe der Erfindung hergestellt sind, können Temperaturkoeffizienten haben, die nahezu gleich Null oder sogar positiv sind.
  • Halbleiteranordnungen und integrierte Schaltungen werden unter Verwendung einer breiten Vielzahl bekannter technischer Verfahren hergestellt. Bei der Herstellung von Halbleiterbauelementen oder integrierten Schaltungen werden aktive und passive Komponenten im typischen Fall auf einem Siliziumsubstrat gebildet und dann in der gewünschten Weise miteinander verbunden.
  • Widerstände in derartigen Anordnungen werden im typischen Fall unter Verwendung von einem von zwei technischen Verfahren gebildet. Bei einem ersten technischen Verfahren werden Bereiche des Halbleitersiliziumsubstrates selbst mit einem Störstoff, wie beispielsweise Bor, Phosphor oder Arsen dotiert, welcher Störstoff die dotierten Bereiche allerdings mit einem gewünschten spezifischen Widerstand leitend macht. Durch die Bildung von ohmschen Verbindungen zu einem Paar von beabstandeten Stellen in solchen Bereichen wird ein "diffundierter" Widerstand vorgesehen.
  • Ein zweites technisches Verfahren zum Herstellen von Widerständen in Halbleiteranordnungen besteht darin, ein Schicht aus polykristallinem Silizium über dem Substrat, jedoch davon durch eine Isolierschicht getrennt, aufzubringen und dann das polykristalline Silizium leicht mit einem gewünschten Störstoff zu dotieren, um es im gewünschten Maß leitend zu machen. Um den Widerstand fertigzustellen, werden ohmsche Verbindungen zu einem Paar von beabstandeten Bereichen auf dem polykristallinen Silizium gebildet. Verglichen mit den diffundierten Widerständen bieten die Polysiliziumwiderstände einen bezeichnenden Vorteil, da die polykristalline Schicht keinen Bereich im Silizium oder einem anderen Halbleitersubstrat verbraucht. Das Silizium bleibt daher für die Bildung der aktiven Komponenten verfügbar, während die die Widerstände verbindenden Komponenten direkt über den Komponenten selbst ausgebildet werden können. Aufgrund der Isolierschicht, die die Widerstände von dem Substrat trennt, haben darüber hinaus Widerstände aus polykristallinem Silizium eine erheblich niedrigere Kapazität mit dem Substrat als es bei diffundierten Widerständen der Fall ist.
  • Leider werden diese Vorteile von Widerständen aus polykristallinem Silizium oft durch den unerwünschten negativen Temperaturkoeffizienten derartige Widerstände aufgewogen. Ein negativer Temperaturkoeffizient bedeutet, daß mit zunehmender Temperatur der Widerstandswert derartige Widerstände abnimmt. Der negative Temperaturkoeffizient ist unerwünscht, da er zu Schaltungen führen kann, die thermisch instabil sind. D.h., daß aufgrund der Tatsache, daß die Widerstände in der Schaltung bei höherer Temperaturen mehr Strom leiten, auch mehr Strom durch die Schaltung fließt und die Schaltung mehr Energie verbraucht. Der zunehmende Energieverbrauch führt zu einem weiteren Anstieg in der Temperatur, einer weiteren Abnahme des Widerstandswertes, was wiederum einen zusätzlichen Strom, höhere Energie und noch höhere Temperatur zur Folge hat. Wegen dieser unerwünschten thermischen Charakteristik wurde Widerstände aus polykristallinem Silizium in vielen Schaltungen nicht verwandt, bei denen ihre Anwendung ansonsten ideal wäre.
  • Es ist bekannt, daß Widerstände aus polykristallinem Silizium mit einem positiven Temperaturkoeffizienten unter Verwendung massiver Dosen eines Störstoffes hergestellt werden können. Derartige massive Dosen setzen leider den Widerstand pro Flächenbereich stark herab. Um hohe Widerstandswerte zu erzielen, sind daher sehr große Widerstände erforderlich. Derartig große Widerstände sind unerwünscht, da insbesondere der sich fortsetzende Fortschritt in der Halbleiterherstellungstechnik dazu geführt hat, daß der Rest der Schaltung kleiner und kleiner geworden ist.
  • In Patent Abstracts of Japan, Band 8, Nr. 139 (E253) (1576), 28. Juni 1984 ist die Herstellung eines Widerstandes beschrieben, bei der polykristallines Silizium auf eine dünne thermische Oxidschicht aufgebracht wird, Phosphorionen implantiert werden und das polykristalline Silizium durch Implantieren von Siliziumionen amorph gemacht wird, um die Steuerung des Widerstandswertes des Widerstandes zu erleichtern.
  • Die US-A-4 579 600 (Shah et al) beschreibt ein Verfahren zum Herstellen eines Widerstandes aus Polysilizium, bei dem eine dotierte Polysiliziumschicht auf einem Substrat mit verschiedenen beschriebenen technischen Verfahren wärmebehandelt wird. Um einen Temperaturkoeffizienten des Widerstandes gleich Null zu erzielen, kann der Widerstand mit der sich daraus ergebenden Amorphisation implantiert werden.
  • Die Erfindung liefert jedoch ein Verfahren zum Herstellen eines Widerstandes aus polykristallinem Silizium auf einem Halbleiteraufbau, welches die Schritte umfaßt:
  • Aufbringen von polykristallinem Silizium auf den Halbleiteraufbau,
  • Implantieren des polykristallinen Siliziums, damit dieses zu im wesentlichen amorphem Silizium wird,
  • Einführen von wenigstens einem Störstoff in das amorphe Silizium und
  • Wärmebehandeln des amorphen Siliziums, dadurch gekennzeichnet, daß
  • der Implantierungsschritt das Implantieren mit einem Implantat umfaßt, das eine Defektdichte von mehr als 1 · 10²¹ keV/cm³ überall im polykristallinen Silizium hat,
  • der im Einführungsschritt eingeführte Störstoff das Wachstum der Kornstruktur nicht hemmt und
  • der Wärmebehandlungsschritt die Rückführung des amorphen Siliziums in ein polykristallines Gefüge während einer ersten Wärmebehandlungsstufe, die Aktivierung des Störstoffes während einer zweiten Wärmebehandlungsstufe und die Wärmebehandlung der Grenzflächenzustände an den Korngrenzen während einer dritten Wärmebehandlungsstufe in einer Wasserstoffumgebung umfaßt.
  • Die Erfindung liefert gleichfalls ein Verfahren zum Herstellen eines Widerstandes aus polykristallinem Silizium, welches die Schritte umfaßt:
  • Aufbringen einer Schicht aus polykristallinem Silizium auf einem isolierenden Substrat,
  • Implantieren der Schicht mit Silizium, um die Schicht im wesentlichen amorph zu machen,
  • Dotieren der Schicht mit Bor und
  • Wärmebehandeln der Schicht, dadurch gekennzeichnet, daß der Implantierungsschritt das Implantieren mit einem Implantat umfaßt, dessen Defektdichte größer als 1 · 10²¹ keV/cm³ in der gesamten Schicht ist, und
  • der Wärmebehandlungsschritt das Rückführen des amorphen Siliziums in ein polykristallines Gefüge während einer ersten Wärmebehandlungsstufe unter etwa 700ºC, das Aktivieren des Störstoffes während einer zweiten Wärmebehandlungsstufe und das Wärmebehandeln der Grenzflächenzustände an den Korngrenzen während einer dritten Wärmebehandlungsstufe in einer Wasserstoffumgebung umfaßt.
  • Die Erfindung liefert weiterhin eine Halbleiteranordnung auf einem Halbleitersubstrat mit einem polykristallinen Siliziumbereich, der Wasserstoff an den Korngrenzen und eine Störstellenkonzentration und Korngröße hat, derart, daß das polykristalline Silizium einen Temperaturkoeffizienten des Widerstandes hat, der nicht negativ ist, wobei dem polykristallinen Siliziumbereich Sauerstoff und andere Stoffe, die das Wachstum der Korngrenzen in dünnen polykristallinen Siliziumschichten hemmen können, im wesentlichen fehlen.
  • Die Erfindung liefert somit ein technisches Verfahren zum Herstellen von Widerständen aus polykristallinem Silizium, die Temperaturkoeffizienten annähernd gleich Null oder leicht positive Temperaturkoeffizienten haben und dennoch keine großen Störstoffdosen benötigen. Derartige Widerstände bieten erhebliche Vorteile gegenüber den bekannten Widerständen aus polykristallinem Silizium. Derartige Widerstände sind insbesondere thermisch neutral und können daher in einem breiteren Bereich verschiedener integrierter Schaltungen als bekannte Widerstände verwandt werden.
  • Die Erfindung wird weiterhin im folgenden anhand eines Beispiels unter Bezug auf die zugehörige Zeichnung beschrieben, in der
  • Fig. 1 in einer graphischen Darstellung die Gesamtdefektdosis eines Siliziumimplantates in eine polykristalline Siliziumschicht zeigt,
  • Fig. 2 eine graphische Darstellung zeigt, die die Anzahl der Siliziumatome darstellt, die als Funktion der Tiefe in der Schicht implantiert werden,
  • Fig. 3 in einer graphischen Darstellung den Flächenwiderstand als Funktion der Temperatur nach verschiedenen Wärmebehandlungsprozessen zeigt.
  • Bei der Herstellung von herkömmlichen Widerständen aus polykristallinem Silizium wird eine dünne polykristalline Siliziumschicht über einer Isolierschicht aus Siliziumdioxid aufgebracht und dann mit einem Störstoff dotiert, um der Schicht den gewünschten spezifischen Widerstand zu geben. Als Folge des Prozesses, mit dem die dünne polykristalline siliziumschicht aufgebracht wird, der im typischen Fall aus einem chemischen Aufdampfen besteht, wird die dünne polykristalline Siliziumschicht Körner mit im wesentlichen der gleichen Größe haben. Es wird gegenwärtig davon ausgegangen, daß der negative Temperaturkoeffizient derartiger dünner Schichten eine Folge der Tatsache ist, daß der Ladungsträgertransport über die Korngrenzen in der dünnen Schicht ein thermisch aktivierter Prozeß ist. Dieser Prozeß wird mit steigender Temperatur wirksamer. Indem eine dünne polykristalline Siliziumschicht mit Körnern passender Größe gebildet wird, kann der Temperaturkoeffizient so geändert werden, daß er von einem leichten negativen Wert auf nahezu Null geht und sogar einen positiven Wert annimmt. Ich habe ein derartiges Verfahren zum Herstellen derartiger Widerstände entwickelt.
  • Bei einem bevorzugten Ausführungsbeispiel meines Verfahrens wird eine dünne polykristalline Siliziumschicht mit einer Stärke von etwa 350 nm (3.500 Angström) durch chemisches Aufdampfen auf einer Siliziumdioxidschicht auf einem Halbleiteraufbau aufgebracht. Unter Verwendung herkömmlicher fotolithographischer Verfahren wird danach eine Schicht eines Fotolacks über die dünne Schicht aufgebracht und in eine Maske umdefiniert, die die dünne Schicht gegenüber einer weiteren Behandlung in den Bereichen schützt, in denen Widerstände nicht erwünscht sind. Das freiliegende polykristalline Silizium wird dann mit Siliziumatomen implantiert, um die dünne Schicht amorph zu machen. Obwohl eine amorphe Schicht auch ursprünglich hätte aufgebracht werden können und zwar im allgemeinen bei der Herstellung der Halbleiterbauteile sind die Eigenschaften der ursprünglich aufgebrachten dünnen polykristallinen Siliziumschicht in vielen Bereichen auf den Halbleiterplättchen erwünscht, so daß folglich eine dünne polykristalline Schicht aufgebracht wird und nur diejenigen Teile der Schicht mit Silizium implantiert werden, so daß sie amorph werden, an denen Widerstände erwünscht sind.
  • Bei meinem Verfahren werden die Implantierungsdosis und die Energie der Siliziumatome so gewählt, daß die dünne Schicht über ihre gesamte Stärke in im wesentlichen amorphes Silizium umgewandelt wird. Dazu ist die Defektdichte, d. h. das Produkt aus der Implantatenergie und der Implantatdichte pro Tiefeneinheit größer als ein Schwellenwert von 1 · 10²¹ keV/cm³ über die gesamte Tiefe der polykristallinen Schicht. Größere Defektdichten können verwandt werden, der wesentliche Aspekt dieses Verfahrensschrittes liegt jedoch darin, daß die Korngrenzen über die gesamte Stärke der dünnen Schicht zerstört werden, so daß die Schicht im wesentlichen amorph wird. Bei meinem bevorzugten Ausführungsbeispiel verwende ich drei separate Implantationsschritte jeweils mit einer Dosis von 1 · 10¹&sup5; Siliziumatomen pro cm². Die Implantationsenergie für die drei Schritte beträgt 40 keV, 90 keV und schließlich 120 keV. Bei dem bevorzugten Ausführungsbeispiel liefert dieser Prozeß eine Schwellendefektdichte von nahezu 1 · 10²² keV/cm³ über die gesamte Tiefe der dünnen Polysiliziumschicht. Die Defektdichte als Funktion der Tiefe ist graphisch in Fig. 1 dargestellt. Fig. 2 ist eine graphische Darstellung, die die implantierte Siliziumatomkonzentration als Funktion der Tiefe der polykristallinen Schicht zeigt. Weitere Informationen bezüglich der Implantation von polykristallinem Silizium mit Silizium und bezüglich des Konzeptes der Schwellendefektdichte finden sich in S. Prussin et al, "Formatioon of Amorphous Layers bei Ion Implantation", J. Appl. Phys. (15. Januar 1985) 57(2): 180-185.
  • Wenn die dünne polykristalline Schicht einmal amorph gemacht ist, wird sie mit einem geeigneten Dotierstoff implantiert. Der gewünschte Dotierstoff ist ein Stoff, der das Wachstum der Kornstruktur erhöht statt es zu verzögern. Arsen, Phosphor und Bor sind drei geeignete Dotierstoffe, während Sauerstoff, der bekanntlich das Wachstum der Korngrenzen in polykristallinen Schichten verzögert, im allgemeinen nicht geeignet ist. Bei dem bevorzugten Ausführungsbeispiel meines Verfahrens werden Bor oder Phosphor mit einer Energie von 80 keV und einer Dosis von 1 · 10¹&sup5; Ionen pro cm² implantiert. Diese Parameter der Störstoffdotierung sind für mein Verfahren nicht entscheidend. Ein Energiebereich von 40 bis 200 keV bei einer Störstoffdosis zwischen 1 · 10¹&sup4; und 5 · 10¹&sup5; Atomen pro cm² kann verwandt werden. Andere geeignete Störstoffe schließen Arsen ein. Bei meinen diesbezüglichen Versuchen wurden die überzeugendsten Ergebnisse mit Bor erzielt. Die Verwendung von Bor erlaubt eine bessere Steuerung des Flächenwiderstandes und des sich letztendlich ergebenden Temperaturkoeffizienten. Bor liefert auch einen Temperaturkoeffizient gleich Null bei einem höheren Flächenwiderstand als es bei anderen Störstoffen der Fall ist.
  • Wenn die dünne Schicht einmal-mit geeigneten Dotierstoffen dotiert ist, wird eine Reihe von Wärmebehandlungen, nämlich bei dem bevorzugten Ausführungsbeispiel von drei Wärmebehandlungen durchgeführt. Als erstes wird die dünne Schicht zwischen 500ºC und 650ºC über ein relativ langes Zeitintervall in der Größenordnung von Stunden in einer Inertumgebung wärmebehandelt. Bei einem bevorzugten Ausführungsbeispiel wird die dünne amorphe Schicht aus Silizium bei 600ºC 8 Stunden lang in Stickstoff wärmebehandelt. Während der langen Wärmebehandlung wird sich die Kornstruktur im amorphen Silizium umbilden und die dünne Schicht in eine polykristallines Gefüge zurückführen. Ich habe gefunden, daß das Wachstum der Kornstruktur am besten bei einer relativ niedrigeren Temperatur gut unter 700ºC erfolgt, da der Prozeß bei höherer Temperatur infolge der schnellen Bildung der Körner schwierig zu steuern ist.
  • Nach Abschluß der ersten Wärmebehandlung wird die dünne Schicht weiter bei einer höheren Temperatur von beispielsweise 950ºC für ein relativ kurzes Zeitintervall in der Größenordnung von 30 Minuten wärmebehandelt, um die Dotierstoffe vollständig zu aktivieren. Während dieser Wärmebehandlung werden die Dotierstoffe elektrisch aktiviert, tritt jedoch nur eine geringe Änderung in der Korngröße auf. Temperaturen von 850ºC bis 1.000ºC für ein Zeitintervall von 10 bis 60 Minuten sind zufriedenstellend.
  • Schließlich wird die dünne Schicht in einer Wasserstoffumgebung bei einer niedrigeren Temperatur von beispielsweise 450ºC 30 Minuten lang wärmebehandelt. Die Wärmebehandlung in Wasserstoff heilt die Grenzflächenzustände an den Korngrenzen und verbessert den Temperaturkoeffizienten. Die Wasserstoffwärmebehandlung ist wirksamer bei mit Bor dotierten dünnen Schichten als mit Phosphor oder Arsen dotierten dünnen Schichten. Vor der Wärmebehandlung in Wasserstoff wird das Siliziumkristallgefüge an den Korngrenzen aufgebrochen und die sich daraus ergebenden aufgebrochenen Bindungen zwischen den Siliziumatomen fangen Ladungen ein, was zu einer Potentialschwelle an den Korngrenzen führt. Die Wärmebehandlung im Wasserstoff hilft, die Höhe der Schwelle herabzusetzen, da die Siliziumionen Wasserstoffionen einfangen und die Ladung an den Korngrenzen neutralisieren, wodurch die Höhe der Schwelle herabgesetzt wird. Die Wärmebehandlung muß bei einer Temperatur in der Größenordnung von 300ºC bis 450ºC durchgeführt werden. Über 450ºC entweicht Wasserstoff und wird Wasserstoff sich mit den Siliziumionen nicht verbinden. Ein Zeitintervall von 15 bis 300 Minuten ist ausreichend. Die Zeiten der Verfahrensschritte der Wärmebehandlung bei niedriger Temperatur und der Wärmebehandlung im Wasserstoff können gegeneinander variiert werden, um den gewünschten Temperaturkoeffizienten zu erzielen, da beide Verfahrensschritte dazu neigen, den Temperaturkoeffizienten mehr positiv zu machen.
  • Fig. 3 zeigt in einer graphischen Darstellung die Beziehung des Flächenwiderstandes als Funktion der Temperatur für eine polykristalline Siliziumschicht, die mit Silizium und Bor implantiert ist. Die Beziehung ist für jeden der drei verschiedenen Schritte des Wärmebehandlungsvorganges darstellt. Bei den in Fig. 3 dargestellten Kurven zeigt die Neigung den Temperaturkoeffizienten. Was die obere Kurve anbetrifft, so ist der Temperaturkoeffizient beispielsweise deutlich negativ, da der Flächenwiderstand mit steigender Temperatur abnimmt. Nach Abschluß der Behandlung ist der Temperaturkoeffizient jedoch gleich Null oder leicht positiv, was die untere Kurve zeigt.
    • Beispiele
  • Bei einem Experiment wurden 350 nm (3.500 Angström) polykristallines Silizium durch chemisches Aufdampfen auf eine Siliziumdioxidschicht auf einem Siliziumplättchen aufgebracht. Bei einem ersten Experiment wurde Phosphor mit einer Dosis von 1 · 10¹&sup5; Atomen pro cm² bei einer Energie von 80 keV implantiert. Der Aufbau wurde dann bei 600ºC 8 Stunden lang in Stickstoff wärmebehandelt, bei 950ºC 15 Minuten in Stickstoff wärmebehandelt (um die Messung des Flächenwiderstandes zu ermöglichen) und dann bei 950ºC 30 Minuten lang in Stickstoff wärmebehandelt und abschließend bei 450ºC 30 Minuten lang in einer Wasserstoffumgebung wärmebehandelt. Nach jedem der wenigstens drei Wärmebehandlungsschritten wurde der Flächenwiderstand in Ohm pro Quadrat bei verschiedenen Temperaturen im Bereich von annähernd 20ºC bis 170ºC gemessen. Der Temperaturkoeffizient wurde dann berechnet. Die sich ergebenden Daten sind in der folgenden Tabelle aufgeführt.
  • Bei einem zweiten Experiment wurde Bor anstelle von Phosphor verwandt und wurden die gleichen Wärmebehandlungsschritte ausgeführt. Die Ergebnisse dieses Experimentes sind in der folgenden Tabelle dargestellt.
  • Bei einem dritten Experiment wurde die dünne polykristalline Siliziumschicht durch Implantieren von 1 · 10¹&sup5; Siliziumatomen pro cm² bei 40 keV, 90 keV und 120 keV jeweils vor dem Einführen des Störstoffes amorph gemacht. Der Flächenwiderstand und die Temperaturkoeffizienten wurden anschließend an jedem der wenigstens drei Wärmebehandlungsschritte bestimmt. Die Ergebnisse sind in der folgenden Tabelle dargestellt. Schließlich wurde bei einem vierten Experiment Bor anstelle von Phosphor verwandt, was die im folgenden angegebenen Ergebnisse hatte. Wie es in der Tabelle dargestellt ist, hatte bei dem vierten Experiment nach den drei Wärmebehandlungsschritten die sich ergebende dünne Schicht einen positiven Temperaturkoeffizienten. Tabelle 1 Implantat Schritt Flächenwiderstand (Ω/Quadrat) Temperaturkoeffizient Experiment Phosphor Experiment Bor Silizium und Phosphor
  • a. nach 950ºC für 15 Minuten
  • b. nach a und 950ºC für 30 Minuten
  • c. nach b und 450ºC für 30 Minuten in Wasserstoff
  • Im vorhergehenden wurde das Verfahren meiner Erfindung beschrieben, wobei bestimmte Zeiten, Temperaturen, Dosen und Störstoffe angegeben wurden. Es versteht sich, daß diese Einzelheiten die Erfindung erläutern sollen, jedoch nicht als Beschränkung der Erfindung anzusehen sind.

Claims (18)

1. Verfahren zum Herstellen eines Widerstandes aus polykristallinem Silizium auf einem Halbleiteraufbau' welches die Schritte umfaßt:
Aufbringen von polykristallinem Silizium auf den Halbleiteraufbau,
Implantieren des polykristallinen Siliziums, damit dieses zu im wesentlichen amorphem Silizium wird,
Einführen von wenigstens einem Störstoff in das amorphe Silizium und
Wärmebehandeln des amorphen Siliziums dadurch gekennzeichnet, daß
der Implantierungsschritt das Implantieren mit einem Implantat umfaßt, das eine Defektdichte von mehr als 1 · 10²¹ keV pro cm³ überall im polykristallinen Silizium hat,
der im Einführungeschritt eingeführte Störstoff das Wachstum der Kornstruktur nicht hemmt und
der Wärmebehandlungsschritt die Rückführung des amorphen Siliziums in ein polykristallines Gefüge während einer ersten Wärmebehandlungsstufe, die Aktivierung des Störstoffes während einer zweiten Wärmebehandlungsstufe und die Wärmebehandlung der Grenzflächenzustände an den Korngrenzen während einer dritten Wärmebehandlungsstufe in eine Wasserstoffumgebung umfaßt.
2. Verfahren nach Anspruch 1, bei dem der Implantierungsschritt das Implantieren mit Silizium umfaßt.
3. Verfahren nach Anspruch 1 oder 2, bei dem der Implantierungsschritt das Implantieren mit einem Implantat umfaßt, daß eine Defektdichte von mehr als 1 · 10²² keV pro cm³ überall im polykristallinen Silizium hat.
4. Verfahren nach Anspruch 1, 2 oder 3, bei dem der Implantierungsschritt das Implantieren mit einer Dosis von 1 · 10¹&sup5; Siliziumatomen pro cm² bei einer Energie von 40 keV, anschließend von 90 keV und dann von 120 keV umfaßt.
5. Verfahren nach Anspruch 1, 2, 3 oder 4, bei dem der Einführungsschritt das Einführen von etwa 1 · 10¹&sup5; Ionen pro cm² umfaßt.
6. Verfahren nach Anspruch 5, bei dem die Ionen mit einer Energie von etwa 80 keV eingeführt werden.
7. Verfahren nach einem vorhergehenden Anspruch, bei dem der Einführungsschritt das Dotieren des amorphen Siliziums mit Bor umfaßt.
8. Verfahren nach einem der Ansprüche 1-6, bei dem der Einführungsschritt das Dotieren des amorphen Siliziums mit Phosphor umfaßt.
9. Verfahren nach einem vorhergehenden Anspruch, bei dem die erste Stufe des Wärmebehandlungsschrittes das Wärmebehandeln bei einer Temperatur zwischen 500ºC und 650ºC umfaßt.
10. Verfahren nach Anspruch 9, bei dem die zweite Stufe des Wärmebehandlungsschrittes ein weiteres Wärmebehandeln bei einer Temperatur zwischen 850ºC und 1000ºC umfaßt.
11. Verfahren nach Anspruch 10, bei dem die dritte Stufe des Wärmebehandlungsschrittes ein weiteres Wärmebehandeln bei einer Temperatur zwischen 300ºC und 450ºC in Wasserstoff umfaßt.
12. Verfahren zum Herstellen eines Widerstandes aus polykristallinem Silizium, welches die Schritte umfaßt:
Aufbringen einer Schicht aus polykristallinem Silizium auf einem isolierenden Substrat,
Implantieren der Schicht mit Silizium, um die Schicht im wesentlichen amorph zu machen,
Dotieren der Schicht mit Bor und
Wärmebehandeln der Schicht, dadurch gekennzeichnet daß
der Implantierungsschritt das Implantieren mit einem Implantat umfaßt, dessen Defektdichte größer als 1 · 10²¹ keV pro cm³ in der gesamten Schicht ist, und der Wärmebehandlungsschritt das Rückführen des amorphen Siliziums in ein polykristallines Gefüge während einer ersten Wärmebehandlungsstufe unter 700ºC, das Aktivieren des Störstoffes während einer zweiten Wärmebehandlungsstufe und das Wärmebehandeln der Grenzflächenzustände an den Korngrenzen während einer dritten Wärmebehandlungsstufe in einer Wasserstoffumgebung umfaßt.
13. Verfahren nach einem der Ansprüche 1-8 und 12, bei dem die drei Stufen des Wärmebehandlungsschrittes eine Wärmebehandlung auf einer ersten Temperatur in einer Inertumgebung, eine weitere Wärmebehandlung in einer Inertumgebung bei einer zweiten Temperatur, die höher als die erste Temperatur ist, und noch eine weitere Wärmebehandlung in der Wasserstoffumgebung umfassen.
14. Verfahren nach einem der Ansprüche 1-8, 12 und 13, bei dem die drei Stufen des Wärmebehandlungsschrittes ein Wärmebehandeln bei etwa 600ºC in Stickstoff, anschließend bei etwa 950ºC in Stickstoff, und dann bei etwa 450ºC in der Wasserstoffumgebung umfassen.
15. Verfahren nach. Anspruch 14, bei dem die Wärmebehandlungen bei etwa 600ºC, bei etwa 950ºC und bei etwa 450ºC über etwa 8 Stunden, über etwa 30 Minuten und über etwa 30 Minuten jeweils erfolgen.
16. Verfahren nach einem vorhergehenden Anspruch, bei dem nach dem Aufbringen der Schicht eine Maske über dem polykristallinen Silizium festgelegt wird, wobei die Maske Öffnungen dort aufweist, wo Bereiche aus polykristallinem Silizium erwünscht sind.
17. Halbleiteranordnung auf einem Halbleitersubstrat mit einem polykristallinen Siliziumbereich, der Wasserstoff an den Korngrenzen und eine Störstellenkonzentration und Korngröße hat, derart, daß das polykristalline Silizium einen Temperaturkoeffizienten des Widerstandes hat, der nicht negativ ist, wobei dem polykristallinen Siliziumbereich Sauerstoff und andere Stoffe, die das Wachstum der Korngrenzen in dünnen polykristallinen Siliziumschichten hemmen können, im wesentlichen fehlen.
18. Halbleiteranordnung auf einem Halbleitersubstrat nach Anspruch 17, gebildet durch das Verfahren nach einem der Ansprüche 1-16.
DE3885121T 1987-02-20 1988-02-18 Herstellung von Widerständen aus polykristallinem Silizium. Expired - Fee Related DE3885121T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/017,388 US4762801A (en) 1987-02-20 1987-02-20 Method of fabricating polycrystalline silicon resistors having desired temperature coefficients

Publications (2)

Publication Number Publication Date
DE3885121D1 DE3885121D1 (de) 1993-12-02
DE3885121T2 true DE3885121T2 (de) 1994-05-26

Family

ID=21782317

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3885121T Expired - Fee Related DE3885121T2 (de) 1987-02-20 1988-02-18 Herstellung von Widerständen aus polykristallinem Silizium.

Country Status (5)

Country Link
US (1) US4762801A (de)
EP (1) EP0281276B1 (de)
JP (1) JPH0777259B2 (de)
KR (1) KR910000019B1 (de)
DE (1) DE3885121T2 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240511A (en) * 1987-02-20 1993-08-31 National Semiconductor Corporation Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient
KR900005038B1 (ko) * 1987-07-31 1990-07-18 삼성전자 주식회사 고저항 다결정 실리콘의 제조방법
US4818711A (en) * 1987-08-28 1989-04-04 Intel Corporation High quality oxide on an ion implanted polysilicon surface
US5214497A (en) * 1988-05-25 1993-05-25 Hitachi, Ltd. Polycrystalline silicon resistor for use in a semiconductor integrated circuit having a memory device
US5037766A (en) * 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor
US5126279A (en) * 1988-12-19 1992-06-30 Micron Technology, Inc. Single polysilicon cross-coupled resistor, six-transistor SRAM cell design technique
US5242507A (en) * 1989-04-05 1993-09-07 Boston University Impurity-induced seeding of polycrystalline semiconductors
KR910007657B1 (ko) * 1989-05-23 1991-09-30 삼성전자 주식회사 반도체 온도검출회로
US5047826A (en) * 1989-06-30 1991-09-10 Texas Instruments Incorporated Gigaohm load resistor for BICMOS process
US5457062A (en) * 1989-06-30 1995-10-10 Texas Instruments Incorporated Method for forming gigaohm load for BiCMOS process
JP3082923B2 (ja) * 1989-12-26 2000-09-04 ソニー株式会社 半導体装置の製法
JP2890601B2 (ja) * 1990-02-08 1999-05-17 株式会社デンソー 半導体センサ
US5538915A (en) * 1992-06-05 1996-07-23 The Regents Of The University Of California Process for forming synapses in neural networks and resistor therefor
JP2601136B2 (ja) * 1993-05-07 1997-04-16 日本電気株式会社 半導体装置の製造方法
JP3254072B2 (ja) * 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JP3254885B2 (ja) * 1994-03-22 2002-02-12 双葉電子工業株式会社 抵抗体の製造方法
US5872381A (en) * 1996-05-23 1999-02-16 Sony Corporation Semiconductor device and its manufacturing method
JPH10303372A (ja) * 1997-01-31 1998-11-13 Sanyo Electric Co Ltd 半導体集積回路およびその製造方法
US6114744A (en) * 1997-03-14 2000-09-05 Sanyo Electric Company Semiconductor integration device and fabrication method of the same
US6242314B1 (en) 1998-09-28 2001-06-05 Taiwan Semiconductor Manufacturing Company Method for fabricating a on-chip temperature controller by co-implant polysilicon resistor
US6255185B1 (en) 1999-05-19 2001-07-03 International Business Machines Corporation Two step anneal for controlling resistor tolerance
US6472232B1 (en) 2000-02-22 2002-10-29 International Business Machines Corporation Semiconductor temperature monitor
JP4222841B2 (ja) * 2003-01-15 2009-02-12 三洋電機株式会社 半導体装置の製造方法
DE10322588B4 (de) * 2003-05-20 2006-10-05 Infineon Technologies Ag Verfahren zum Herstellen einer Widerstandsschicht
CN100389489C (zh) * 2003-12-30 2008-05-21 中芯国际集成电路制造(上海)有限公司 利用注入晶片的注入机的低能量剂量监测
US8957511B2 (en) 2005-08-22 2015-02-17 Madhukar B. Vora Apparatus and methods for high-density chip connectivity
US7745301B2 (en) 2005-08-22 2010-06-29 Terapede, Llc Methods and apparatus for high-density chip connectivity

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4411708A (en) * 1980-08-25 1983-10-25 Trw Inc. Method of making precision doped polysilicon vertical ballast resistors by multiple implantations
JPS57201061A (en) * 1981-06-05 1982-12-09 Toshiba Corp Manufacture of thin semiconductor film resistor
US4467519A (en) * 1982-04-01 1984-08-28 International Business Machines Corporation Process for fabricating polycrystalline silicon film resistors
JPS59155121A (ja) * 1983-02-24 1984-09-04 Toshiba Corp 半導体薄膜の製造方法
US4579600A (en) * 1983-06-17 1986-04-01 Texas Instruments Incorporated Method of making zero temperature coefficient of resistance resistors
JPS60127755A (ja) * 1983-12-15 1985-07-08 Sony Corp 半導体装置の製法
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0281276B1 (de) 1993-10-27
KR910000019B1 (ko) 1991-01-19
KR880010441A (ko) 1988-10-08
DE3885121D1 (de) 1993-12-02
JPH0777259B2 (ja) 1995-08-16
US4762801A (en) 1988-08-09
EP0281276A1 (de) 1988-09-07
JPS6446966A (en) 1989-02-21

Similar Documents

Publication Publication Date Title
DE3885121T2 (de) Herstellung von Widerständen aus polykristallinem Silizium.
DE3855765T2 (de) Dünnschicht-Siliciumhalbleiteranordnung und Verfahren zu ihrer Herstellung
DE19603165C2 (de) Halbleitervorrichtung mit einer Verdrahtungsschicht mit einem TiSi¶2¶-Film mit C49- oder C54-Struktur und Verfahren zu seiner Herstellung
DE3752191T2 (de) Selbstausrichtender Feldeffekttransistor für ultrahohe Frequenz und Methode zur Herstellung desselben
DE2809233C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP0013317B1 (de) Verfahren zur Herstellung von Feldeffekttransistoren
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE3541587A1 (de) Verfahren zur herstellung eines duennen halbleiterfilms
DE3882398T2 (de) Kontakt auf Galliumarsenid und dessen Herstellungsverfahren.
DE3150222A1 (de) "verfahren zum herstellen einer halbleitervorrichtung"
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
EP0142114B1 (de) Verfahren zum Herstellen einer Solarzelle
DE69734456T2 (de) Ein stabilisierter polysiliziumwiderstand und seine herstellungsmethode
DE19528551A1 (de) Verfahren zum Bilden eines dünnen Films
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE4420052A1 (de) Verfahren zur Herstellung eines Gates in einer Halbleitereinrichtung
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE2231891A1 (de) Verfahren zum herstelllen amorpher halbleiterschichten
DE69023469T2 (de) Integrierte Schaltung und Herstellungsverfahren dafür.
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE3688934T2 (de) Verfahren zur Herstellung eines elektrischen Widerstands mittels Dotierung eines Halbleitermaterials.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee