DE2809233C2 - Halbleitervorrichtung und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Info

Publication number
DE2809233C2
DE2809233C2 DE2809233A DE2809233A DE2809233C2 DE 2809233 C2 DE2809233 C2 DE 2809233C2 DE 2809233 A DE2809233 A DE 2809233A DE 2809233 A DE2809233 A DE 2809233A DE 2809233 C2 DE2809233 C2 DE 2809233C2
Authority
DE
Germany
Prior art keywords
layer
electrode
opening
semiconductor device
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2809233A
Other languages
English (en)
Other versions
DE2809233A1 (de
Inventor
Norikazu Tokorozawa Saitama Hashinoto
Ryoichi Tokyo Hori
Kiyoo Higashi-Kurume Tokyo Itoh
Masaharu Hachioji Tokyo Kubo
Shigeru Kokubunji Tokyo Nishimatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2809233A1 publication Critical patent/DE2809233A1/de
Application granted granted Critical
Publication of DE2809233C2 publication Critical patent/DE2809233C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

(a) die schichtförmige erste Elektrode (6;),) erzeugt wird,
(b) auf der ersten Elektrode (6:1) die erste Isolierschicht (8a,) aufgetragen und in dieser die erste t-ί Öffnung ausgebildet wird,
(e) die schichtförmige zweite Elektrode (7a) mit dem auf der ersten Isolierschicht [Sn) an der von der ersten öffnung verschiedenen Stelle liegenden Teil erzeugt wird,
(d) die zweite Isolierschicht (9a, 96J mit ihrem auf der zweiten Elektrode (7a) liegenden ersten Teil (9a) und ihrem auf der ersten Isolierschicht (Sa) liegenden zweiten Teil (9b) ei^zeugt, in dem ersten Teil (9a^ die zweite durchgehende Öffnung und in dem zweiten Teil (9b) die dritte durchgehende öffnung vorgesehen wird,
(e) die zweite Elektrode (7a) durch die zweite Öffnung hindurch mit dem ersten Leiter (1Oa^ kontaktiert wird, und
(f) die erste Elektrode (6a) durch die erste und die dritte öffnung hindurch mit dem zweiten Leiter (iOb) elektrisch verbunden wird,
dadurch gekennzeichnet, daß
(g) die erste öffnung in der ersten Isolierschicht (8a) vor dem Aufbringen der zweiten Elektrode (7a) gebildet wird,
(h) in die erste öffnung die leitende Hilfsschicht (7c) in Kontakt mit der ersten Elektrode (6a), jedoch von der zweiten Elektrode (7a) isoliert eingelegt wird,
(i) die zweite Isolierschicht (9a, 9b) so ausgebildet wird, daß ihr zweiter Teil (9b) die Hilfsschicht (7 c) bedeckt,
(j) in dem zweiten Teil (9b) der Isolierschicht (9a, 9b) die bis auf die Hilfsschicht (7c) durchgehende dritte Öffnung gebildet wird und schließlich
(k) der zweite Leiter (7b) so aufgebracht wird, daß dieser Leiter durch die dritte Öffnung hindurch mit der Hilfsschicht (7c) elektrisch verbunden wird.
Die Erfindung betrifft eine Halbleitervorrichtung nach dem Oberbegriff des Patenta..jfpruchs 1 und auf ein Verfahren zu ihrer Herstellung.
Die vorliegende Erfindung geht von einer Halbleitervorrichtung aus, wie sie in Fig. 1 dargestellt ist.
In einem Substrat 1 sind eine Anzahl von Feldisolationsbereichen 2 ausgebildet. In einem zwischen zwei Feldisolationsbereichen 2 liegenden Bereich sind ausgebildet
(1) ein Kondensator, welcher aus einer ersten Gate-Isolationsschic'rft 4a und einer ersten Gate-Elektrode 6a besteht, und
(2) ein Feldeffekt-Schaltelement, welches aus einer zweiten Gate-lsolationsschicht 5a, einer zweiten Gate-Elektrode 7a und einer als Drain dienenden fremdstoffdiffundierten Schicht 3a besteht. In einem anderen Bereich auf dem gleichen Substrat zwischen zwei Feldisolationsbereichen ist ausgebildet
(3) ein FET, welcher aus einer dritten Gate-Isolationsschicht 4b, einer dritten Gate-Elektrode 6b, als Source dienenden fremdstoffdiffundierten Bereichen 3b, 3c, einer daran durch einen Kontaktabschnitt 12 angeschlossenen Ausleitelektrodc 7b und einem als Drain dienenden fremdstoffdiffundierten Bereich 3d besteht.
Sa und 8i> bezeichnen über Gate-Elektroden liegende Isolationsschichten, die auf der ersten Gate-Elektrode 6« und der dritten Gate-Elektrode 6b angeordnet sind. Insbesondere isoliert die Isolationsschicht 8;/ die erste
Gate-Elektrode 6a und die zweite Gate-Elektrode la voneinander. Bei 10a, 106 und 10c sind Verbindungsleiter gezeigt, weiche mit der zweiten Gate-Elektrode 7a, der ersten Gate-Elektrode 6a bzw. dem fremdstoffdiffundierten Bereich 3d verbunden sind. Isolationsschichten 9a, 96. 9c und 9d dienen der Isolation der Verbindunsrsleiter 10a, 106 und 10c von den Gate-Elektroden 7a, ba und 66, den fremdstoffcUffundierten Bereichen 3a, 3b, 3c und der Ausleitelektrode 7f> in Gebieten, die nicht Kontaktbereiche 11a, 116 und llcsind.
Der in obiger Weise aufgebaute Kondensator bildet eine auf dem Feldeffekt basierende Inversionsschicht in einem Oberflächenabschnitt des Halbleiters direkt unter der ersten Gate-lsolationsschicht 4a und speichert Ladungen darin. Das Feldeffekt-Schaltelement steuert den Ladungstransfer zwischen der Drain 3a und der Inversionsschicht in Abhängigkeit von einer Spannung, die an die zweite Gate-Elektrode 7a gelegt wird. Damit ergibt sich eine aus dem Kondensator und dem Schaltelement bestehende Speicherzelle.
Der FET, zu dem die dritte Gate-Elektrode 66 gehört, ist auf dem gleichen Substrat ausgebildet wie die Speicherzelle. Es steht für einen FET innerhalb einer peripheren Schaltung für die Speicherzelle.
Bei einem solchen Halbleiterspeicher sind zur Verbindung der Verbindungsleiter 10a und 106 mit der zweiten Gate-Elektrode 7a bzw. ersten Gate-Elektrode 6a die Isolationsschichten 9a, 96 und 9c und die Isolationsschicht 8a mit durch sie hindurch gehenden öffnungen in den Kontaktbereichen Ha und 116 versehen. Die Bildung dieser öffnungen geschieht in der im folgenden angegebenen Weise. Die erste Gate-Elektrode 6a, die erste Isolationsschicht 8a und die zweite Gate-Elektrode 7a werden aufeinanderfolgend gebildet. Ferner wird darauf eine Isolationsschicht, welche die Isolationsschichten 9a, 96 und 9c enthält, ausgebildet. Danach wird eine Schicht der Isolationsschicht, welche die Isolationsschichten 9a und96enthält, im Kontaktbereich lla photogeätzt, während zwei Schichten, die aus der Isolationsschicht, "eiche die Isolationsschicht 8a enthält, und der Isolationsschicht, welche die Isolationsschicht 9c enthält, bestehen, im Kontaktbereich 116 photogeätzt werden. Auf diese Weise werden durch das Photoätzen bestimmte Öffnungen ausgebildet. Bei einem solchen bekannten Aufbau sind jedoch die zu ätzende Isolationsschicht bzw. -schichten in den Kontaktbereichen Ha und 116 unterschiedlich dick, so daß die Größe der in den Kontaktbereichen 11a und 116 geätzten öffnungen unterschiedlich wird. Im einzelnen heißt dies, daß, wenn die Ätzung in dein Bestreben ausgeführt wird, eine öffnung einer bestimmten Größe im Kontaktbereich 116 auszubilden, eine öffnung, die größer als erforderlich ist, im Kontaktbereich lla entsteht. Dementsprechend muß dem Kontaktbereich lla eine platzverschwenderisch groäe Fläche zubemessen werden, so daß die Integrationsdichte des Speichers sinkt.
Aufgabe der vorliegenden Erfindung ist deshalb, eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung anzugeben, welche eine höhere Integrationsdichte aufweist, als die voranstehend beschriebene Vorrichtung. Die Lösung dieser Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 bzw. des Anspruchs 7 angegeben.
Zweckmäßige Ausgestaltungen der Erfindung finden sich in den Unteransprüchen.
Im folgenden werden bevorzugte Ausführungsformen der Erfindung in Verbindung mit der Zeichnung im einzelnen beschrieben.
Fig.2A zeigt einen Aufbau im Zuge des Herstellungsverfahrens gemäß der Erfindung. Der Aufbau wird folgendermaßen hergestellt:
(1) Ein p-Siliziunisubstrat 1, in welchem Bor als p-Do-
tierung verwendet wird, wird hergestellt.
(2) Eine Anzahl von Oxid-Feldisolationsbereichen 2 wird auf dem p-Siliziumsubstrat 1 ausgebildet. Hierzu wird die bekannte LOCOS-Technik (lokale
ίο Oxidation von Silizium) herangezogen. Das heißt, Siliziumnitrid (S13N4) wird chemisch auf die Oberfläche des p-Siliziumsubstrats 1 aufgedampft, in den Bereichen, in welchen ein Feldoxid ausgebildet werden soll, mit Hilfe der Photoätztechnik entfernt und das sich ergebende Substrat bei ungefähr 1273 K in nasser Sauerstoffatmosphäre thermisch oxidiert. Nachdem die Feldisolationsbereiche 2 auf diese Weise gebildet sind, wird das verbleibende Siliziumnitrid entfernt.
(3) Nachfolgend wird eine erste Isolationsschicht zur Bildung einer ersten Gate-lsolatk- ..ischicht 4a und einer dritten Gate-Isoiationsschicht46 über der gesamten Fläche des Siliziumsubstrats 1 ausgebildet. Die erste Isolationsschicht wird durch Aufwachsen oder Abscheidung auf dem Siliziumsubstrat 1 ausgebildet. Sie hat eine Dicke von ungefähr 20 bis 100 nm und kann beispielsweise aus Siliziumdioxid (SiO2) bestehen. Das Siliziumdioxid wird aufgewachsen, indem das Siliziumsubstrat 1 in trockener Sauerstoffatmosphäre gehalten und die Siliziumsubstratoberfläche bei 1273 K thermisch oxidiert wird.
(4) Eine erste leitende Schicht zur Bildung einer ersten Gate-Elektrode 6a und dritten Gate-Elektrode 66 wird über der gesamten Fläche der ersten Isolationsschicht ausgebildet. Die erste leitende Schicht hat eine Dicke von ungefähr 150 bis 500 nm und ist beispielsweise als polykristalline Siliziumschicht aufgebaut. Im einzelnen wird die polykristalline Siliziumschicht nach ihrer Bildung durch chemische Gasphasenabscheidung mit einem n-Fremdstoff. wie etwa Arsen, Phosphor oder Antimon (Phosphor ist wünschenswert) in herkömmlicher Technik dotiert. Ferner wird unier Verwendung der Technik der Dotierung eines Phosphorylchlorids (POCh) die polykristalline Siliziumschichi mit Phosphor durch Diffusion dotiert. Um dieser Schicht η-Leitung zu verleihen, wird sie auf ungefähr 1143 K erhitzt. Danach wird auf der Oberfläehe verbleibendes Phosphorylchlorid (POCI3) durch Photoätznng in einer gepufferten Flußsäurelösung entfernt.
(5) Eine zweite Isolationsschicht zur Bildung einer ersten Isolationszwischenschicht 8a und einer dritten Isolationszwischenschicht 86 wird auf der ersten leitenden Schient ausgebildet. Die zweite isolationsschicht kann eine Phosphorsilikatgasschicht, eine Siliziumdioxid (SiO2)-Schicht, eine Siliziumnitrid (SbN^-Sohicht oder eine Aluminiumoxid (A^OjJ-Schicht sein. Beispielsweise wird die Phosphorsilikatglasschicht mit einer Dicke von ungefähr 50 bis 500 nm durch chemische Gasphasenabscheidung in einer gemischten Gasatmosphäre aus Stickstoff, Sauerstoff, Phosphin (PHi) und Silan (S1H4) gebildet. Andererseits wird die Siliziumdioxidschicht mit einer Dicke von 50 bis 500 nm so gebildet, daß nach der Bildung der ersten leitenden Schicht aus polykristallinem Silizium gemäß Ver-
fahrensschritt (4) das polykristalline Silizium thermisch oxidiert wird. Das Verfahren dieser thermischen Oxidation ist das gleiche wie in Verfahrensschritt (3).
(6) Die erste Isolationsschicht, die erste leitende Schicht und die zweite Isolationsschicht werden so entfernt, daß die erste und dritte Gate- Isolationsschicht 4a und 4b, die erste und dritte Gate-Elektrode Sa und 6b sowie die erste und dritte Isolationszwischenschicht 8a und Sb stehenbleiben. Im einzelnen wird hierzu der durch den Verfahrensschritt (5) gebildete Aufbau über die gesamte Oberfläche mit Photoresist bedeckt und durch eine bestimmte Maske belichtet. Danach wird die erste Isolationsschicht mit Ausnahme der ersten und dritten Isolationszwischenschicht 8a und 8b in einer gepufferten Flußsäurelösung geätzt und entfernt. Danach wird der sich ergebende Aufbau einer Ätzung in einer gemischten Lösung, bestehend aus Fiußsäure und Salpetersäure, oder in einem Plasma einer Freongas (CF4)-Atmosphäre unterworfen. Die Isolationszwischenschichten 8a und Sb fungieren dabei als Masken, so daß die erste und die dritte Gate-Elektrode 6a und 6b in der ersten leitenden Schicht übrig bleiben und die anderen Teile der leitenden Schicht entfernt werden. Der sich ergebende Aufbau wird einer Ätzung in einer gepufferten Flußsäurelösung unterworfen. Dabei fungieren die Isolationszwischenschichten Sa und Sb wiederum als Masken, so daß die erste und dritte Gate-Isolationsschicht 4a und 4b ungeützt bleiben. Der andere Teil der Isolationsschicht wird entfernt.
(7) Nachfolgend wird eine dritte Isolationsschicht, die die Teile 5a, Sb und 5c enthält, auf denjenigen Teilen der Halbleiteroberfläche ausgebildet, die nicht mit der ersten und dritten Gate-Isolationsschicht 4a iinrj Ah bedeck» sirid
Die dritte Isolationsschicht besteht aus Siliziumdioxid mit einer Dicke von ungefähr 20 bis 100 nm, welches durch thermische Oxidation des Halbleitersubstrats nach der gleichen Technik wie für die erste Gate-Isolationsschicht gewonnen ist. Dabei wird Siliziumdioxid, welches durch Oxidation der ersten und dritten Gate-Elektrode 6a und 6f> gebildet wird, auf den Seitenflächen der Gate-Elektroden abgesetzt.
Mit diesen Verfahrensschritten ergibt sich der in F i g. 2A gezeigte Aufbau. Ein Aufbau gemäß F i g. 2B ergibt sich, indem der Aufbau der F i g. 2A den folgenden Verfahrensschritten unterworfen wird:
(8) Es werden derjenige Teil der ersten Isolationszwischenschicht 8a, welcher einem Kontaktbereich 11Zj der ersten Gate-Elektrode 6a entspricht, und derjenige Teil der dritten Isolationsschicht 5b, welcher einem Ausleitbereich 12 für eine Source-Elektrode entspricht, entfernt
Die Entfernung dieser zwei Teile kann in getrennten Verfahrensschritten ausgeführt werden, sie ist aber auch in einem Verfahrensschritt möglich. Im einzelnen wird die Oberfläche des Aufbaus gemäß F i g. 2A mit Photoresist abgedeckt und die erste Isolationszwischenschicht 8a und die dritte Isolationsschicht gemäß der Photoätztechnik geätzt und an Teilen entfernt, die dem Kontaklbereich Ii b und dem Source- (oder Drain-)Ausleitbereich 12 eines FET entsprechen. Im Kontaktbereich 116 wird eine erste Öffnung für einen Kontakt in einer Weise vorgesehen, daß sie die erste Isolationszwischenschicht 8a durchdringt. Als Ätzmittel wird dabei eine gepufferte Flußsäurelösung verwendet.
(9) Eine zweite leitende Schicht mit den Teilen Ta, I s und c wird über der gesamten Oberfläche des nach dem Verfahrensschritt (8) gebildeten Aufbaus ausgebildet. Die zweite leitende Schicht kann in ähnlicher Weise wie die erste leitende Schicht ausgebildet werden und beispielsweise aus polykristallinem ίο Silizium bestehen. Als Ergebnis wird ein Teil der zweiten leitenden Schicht in der ersten öffnung begraben und kontaktiert mit der ersten Gate-Elektrode 6a.
(10) Derjenige Teil der zweiten leitenden Schicht, weleher nicht ein Teil einer zweiten Gate-Elektrode 7a, nicht ein Teil einer Source-(oder Drain-)Ausleitelektrode Tb des peripheren FET und nicht der in der ersten öffnung im Kontaktbereich Wb begrabene Teil Ic ist, wird nach der Photoätztechnik ent-(?rnt-Dabei wird eine ähnliche Lösung wie zum Ätzen der ersten Gate-Elektrode 6a im Verfahrensschritt (6) als Ätzmittel verwendet. Der Teil Tc liegt teilweise über der ersten Isolationszwischenschicht 8a und ist teilweise in der ersten öffnung begraben und kontaktiert mit der ersten Gate-Elektrode 6a. Auf diese Weise ergibt sich der in F i g. 2B gezeigte Aufbau.
De/ Teil Tc ist also in der ersten öffnung begraben ausgebildet. Dieser Teil Tc ist eine leitende Hilfs-Verbindungsschicht zur Verbindung eines Verbindungsleiters mit der ersten Gate-Elektrode 6a. Wie aus dem oben beschriebenen Verfahren ersichtlich ist, kann die leitende Hilfsverbindungsschicht Tc aus dem gleichen Material wie die zweite
J5 Gate-Elektrode Ta, beispielsweise aus polykristallinem Silizium, und gleichzeitig mit der zweiten Gaie-Eiektrodc Ta gebildet sein. Natürlich kann der Teil Tc auch in einem eigenen Verfahrensschritt und mit einem von demjenigen der zweiten Gate-Elektrode Ta verschiedenen Material gebildet sein, die gleichzeitige Ausbildung mit dem gleichen Material ist aber insofern vorteilhaft, als weder die Anzahl der zu verwendenden Photomasken noch die Anzahl der Herstellungsschritte erhöht wird.
Da die leitende Hiifsverbindungsschicht Tc aus dem gleichen Material ausgebildet werden kann wie die erste Gate-Elektrode 6a, können ferner beide in perfekter Weise miteinander verbunden werden. Der in Fig.2B gezeigte Aufbau wird den unten
so wiedergegebenen Verfahrensschritten untc Torfen und damit in den in F i g. 2C gezeigten Aufbau überführt
(11) Fremdstoffdiffundierte Schichten 3a, 3b, 3c und 3d, die Sources oder Drains werden sollen, werden unter der Halbleitersubstratoberfläche in der Umgebung der zweiten Gate-Elektrode Ta und in der Umgebung der dritten Gate-Elektrode 6b ausgebildet.
Zu diesem Zweck wird der Aufbau der F i g. 2B zur Ätzung und Entfernung freiliegender Teile der dritten Isolationsschicht in eine gepufferte Flußsäurelösung gelegt.
Danach wird zur Bildung der fremdstoffdiffundierten Schichten 3a, 3c und 3d ein n-Fremdstoff, etwa Phosphor, von der freiliegenden Siliziumoberfläche her in thermischer Diffusionstechnik eindiffundiert. Dabei wird der n-Fremdstoff, der im Source- (oder Drain-)Ausleitelektrodenteil Tb enthalten ist, in das
Siliziumsubstrat unter dem Source- (oder Drain-) Ausleitelektrodenteil 76 thermisch eindiffundiert. Folglich wird auch der frcmdsioffdiffundierte Bereich 3b unier dein Source- (oder Drain-)Elektrodcnauslcitteil Tb ausgebildet. Er wird zu einem Stück mit der diffundierten Schicht 3c um die dritte Gate-Elektrode 6b des peripheren FET. so daß ein kcc-.inuierlicher fremdsioffdifftindierter Bereich gebildet wird. Die eine Einheit bildenden fremdstoffdiffundierten Bereiche bei 3b und 3c fungieren als Source (oder Drain) des FET. vShrend die fremdstoffdiffundierte Schicht 3d als seine Drain (oder Source) fungiert.
Ferner fungiert die fremdstoffdiffundierte Schicht 3a, die in der Umgebung der Oberfläche des Siliziumsubstrats 1 zwischen dem Oxid-Feldisolationsbereich 2 und der zweiten Gate-Elektrode Ta im Speicherzellenabschnitt durch einen thermischen Diffusicnsprczeß ausgebildet ist. als Source (oder Drain) eines Feldeffekt-Schaltelements.
In obigem Verfahrensschritt wurde die Technik thermischer Diffusion zur Ausbildung der diffundierten Schichten 3a, 3b, 3c und 3d herangezogen, es ist aber auch möglich, die lonenimplantationstechnik heranzuziehen. Im einzelnen wird hierbei ein n-Fremdstoff, wie etwa Phosphor, in die Oberfläche des in Fig.2B gezeigten Aufbaus ionenimplantiert. Als Ergebnis wird der Fremdstoff in diejenigen Bereiche der Oberfläche des Halbleitersubstrats 1 implantiert, die nicht mit der ersten, zweiten c Jer dritten Gate-Elektrode 6a, Ta und 6b, der Source- (oder Drain-)Ausleitelektrode Tb oder dem Feldisolationsbereich 2 bedeckt sind. In den Teilen der Halbleiteroberfläche, die mit den Isolationsschichten 5a, 5b und 5c bedeckt sind, wird durch diese Isolationsschichten hindurch der n-Fremdstoff ebenfalls implantiert. Danach wird zur Ausbildung der fremdstoffdiffundierten Schichten 3a, 3c und 3d eine Temperaturbehandlung durchgeführt. Bei dieser Temperaturbehandlung wird die fremdstoffdiffundierte Schicht 3b unter der Source- (oder Drain-)Ausleitelektrode Tb aus den gleichen Gründen, wie oben für den Fall der thermischen Diffusionstechnik beschrieben, ebenfalls gebildet.
(12) Eine vierte Isolationsschicht 9 wird auf dem durch den Verfahrensschritt (11) gewonnenen Aufbau ausgebildet. Diese Isolationsschicht wird aus Phosphorsilikatglas mit einer Dicke von 50 bis 500 nm nach der im Verfahrensschritt (5) erläuterten Methode ausgebildet.
(13) Die vierte Isolationsschicht wird mit einer zweiten, dritten bzw. vierten durchgehenden öffnung in Kontaktbereichen 11a, 116 und Uc versehen, wobei Isolationsschichten 9a, 96,9c und 9d übrig bleiben. Hierzu wird die bekannte Photoätztechnik unter Verwendung einer gepufferten Flußsäurelösung herangezogen.
(14) Verbindungsleiter 10a, 106 und 10c werden ausgebildet. Ein leitfähiges Material, beispielsweise Aluminium, wird in der zweiten, dritten und vierten Öffnung durch Aufdampfen so begraben, daß es mit den unter der vierten Isolationsschicht liegenden leitenden Schichten kontaktiert
Der Verbindungsleiter 10a ist über die im Kontaktbereich 11a vorgesehene Öffnung mit der zweiten Gate-Elektrode Ta verbunden.
Der Verbindungsleiter 106 ist über die im Kontaktbereich 1 \b vorgesehene drille öffnung mit der leitenden Hilfsverbindungsschichi Tc verbunden. Die leitende Schicht 7cisl mit der ersten Gate-Elektrode 6;» verbunden.
■> Der Verbindungsleiter lOcisl über die im Knmakibcreich Mc vorgesehene vierte öffnung mit der Iremdstoffdiffundierien Schicht 3d im Drain- (oder Source-) Abschnitt des peripheren FlT verbunden.
Der Teil der Isolationsschichten 9«? und 96. welcher
ίο auf der zweiten Gate-Elektrode Tu angeordnet ist, bildet eine zweite Isolationszwischenschicht zur Isolation des Verbindungsleiters 10a von der zweiten Gate-Elektrode Ta ausgenommen an der zweiten Öffnung.
Der Teil der Isolationsschicht 96, welcher auf der leitenden Hilfsverbindungsschicht 7cangeordnet ist. bildet eine dritte Isolationszwischenschicht zur Isolation des Verbindungsleiters 106 von der leitenden Hilfsverbindungsschicht 7c ausgenommen an der dritten öffnung. P)Rr Teil der Isolationsschichten 9c und 9d. welcher auf dem fremdstoffdiffundierten Bereich 3d angeordnet ist, bildet eine vierte Isolationszwischenschicht zur Isolation des Verbindungsleiters 10c vom fremdstoffdiffundierten Bereich 3d ausgenommen an der vierten öffnung.
Damit ist die in Fig.2C dargestellte Halbleitervorrichtung hergestellt.
Bei dein oben beschriebenen Aufbau soll die Große der in der zweiten Isolationszwischenschicht ausgebildeten und im Kontaktbereich 116 gelegenen öffnung wünschenswerterweise kleiner gehalten werden als die Größe der oberen Oberfläche der leitenden Hilfsverbindungsschicht 7c, so daß der Verbindungsleiter 106 mit einem Teil der oberen Oberfläche der leitenden Hilfsverbindungsschicht 7c verbunden werden kann.
Ferner kann in den einzelnen Kontaktbereichen 11a, 116 und llcdie identische vierte Isolationsschicht bearbeitet werden. Deshalb ergibt sich das Problem des bekannten Aufbaus der F i g. 1. daß die mit dieser Bearbeitung gewonnenen Größen der öffnungen voneinander verschieden werden, nicht. Da die zweite Isolationsschicht im Kontaktbereich 116 vorher entfernt wird, unterscheidet sich die Form dieses Kontaktbereichs nicht von demjenigen der anderen Kontaktbereiche, selbst wenn Isolatoren mit unterschiedlichen Eigenschäften, beispielsweise Phosphorsilikatglasfilme mit verschiedenen Konzentrationen von Phosphor, oder ganz unterschiedliche Isolationsschichten, beispielsweise eine Siliziumnitridschicht und eine Phosphorsilikatglasschicht, für die zweite Isolationsschicht und die dritte Isolationsschicht verwendet werden.
Obwohl beispielsweise bei obiger Ausführungsform die dritte Gate-Elektrode 66 im gleichen Verfahrensschritt und mit dem gleichen leitfähigen Material wie die erste Gate-Elektrode 6a ausgebildet wird, ist es auch erfolgreich, die dritte Gate-Elektrode 66 im gleichen Verfahrensschritt und mit der gleichen leitenden Schicht wie die zweite Gate-Elektrode 7a auszubilden.
Ferner kann die dritte Isolationsschicht, die die Teile 5a, 56,5c enthält, im gleichen Verfahrensschritt und aus dem gleichen Isolationsmaterial wie die erste und zweite Isolationszwischenschicht 8a und 86 ausgebildet sein.
Hierzu 2 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Halbleitervorrichtung mit einem Substrat und in mehreren Ebenen darüber angeordneten Elektroden, umfassend
(a) eine schichtförmige erste Elektrode (6a),
(b) eine auf dieser angeordnete erste Isolierschicht (Sa) mit einer auf die erste Elektrode (6a) durchgehenden ersten Öffnung,
(c) eine schichtförmige zweite Elektrode (7a), von der ein Teil auf der ersten Isolierschicht (8a,) an einer von der ersten Öffnung verschiedenen Stelle liegt,
(d) eine zweite Isolierschicht (9a, 9b), von der ein erster Teil (9a,) auf der zweiten Elektrode (7a,) liegt und eine auf diese durchgehende zweite Öffnung hat, und ein zweiter Teil (9b) auf der ersten isolierschicht (Sa) liegt und eine durchgehende <dsitte Öffnung hat
(e) einen ersten Leiter (iOa), der durch die zweite Öffnung hindurch die zweite Elektrode (7a,) kontaktiert, und
(f) einen zweiten Leiter (iOb). der durch die dritte und die erste Öffnung hindurch mit der ersten Elektrode (6a^in elektrischer Verbindung steht,
gekennzeichnet durch
(g) eine in der ersten Öffnung angeordnete und von der zweiten Elektrode (7a,) isolierte leitende Hilfsschicht (7c) und dadurch
(h) daß die dritte öffnung bit auf die leitende Hilfsschicht (7c) durchgeht, so daß die Hilfsschicht die erste Elektrode (6a) un^ den zweiten Leiter (lOtyelektrisch verbindet.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Elektrode (7a,) und die Hilfsschicht (7c)aus dem gleichen leitfähigen Material bestehen.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Elektrode (6a) und die Hilfsschicht (7c) aus dem gleichen leitfähigen Material bestehen.
4. Halbleitervorrichtung nach einem der Ansprüehe 1 bis 3. dadurch gekennzeichnet, daß die Hilfsschicht (7c) aus dotiertem polykristallinen Silizium besteht.
5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Hilfsschicht (7c) und der zweite Leiter (106,) aus verschiedenen lekfähigen Materialien bestehen.
6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Hilfsschicht (7c) eine größere seitliche Ausdehnung hat als die erste Öffnung und der zweite Leiter (\0b) einen Teil der Oberfläche der Hilfsschicht (7c) kontaktiert.
7. Verfahren zur Herstellung der Halbleitervorrichtung nach einem der Ansprüche I bis 6, wobei μ
DE2809233A 1977-03-04 1978-03-03 Halbleitervorrichtung und Verfahren zu ihrer Herstellung Expired DE2809233C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52022681A JPS583380B2 (ja) 1977-03-04 1977-03-04 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
DE2809233A1 DE2809233A1 (de) 1978-09-07
DE2809233C2 true DE2809233C2 (de) 1984-06-07

Family

ID=12089594

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2809233A Expired DE2809233C2 (de) 1977-03-04 1978-03-03 Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (3) US4270262A (de)
JP (1) JPS583380B2 (de)
DE (1) DE2809233C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3840560A1 (de) * 1987-12-03 1989-06-15 Mitsubishi Electric Corp Halbleitereinrichtung und verfahren zum herstellen einer solchen

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583380B2 (ja) * 1977-03-04 1983-01-21 株式会社日立製作所 半導体装置とその製造方法
JPS5519857A (en) * 1978-07-28 1980-02-12 Nec Corp Semiconductor
DE2936724A1 (de) * 1978-09-11 1980-03-20 Tokyo Shibaura Electric Co Halbleitervorrichtung und verfahren zu ihrer herstellung
JPS5575243A (en) * 1978-12-04 1980-06-06 Hitachi Ltd Method of fabricating mis semiconductor device having two-layer polycrystalline silicon wired layer
US4355454A (en) * 1979-09-05 1982-10-26 Texas Instruments Incorporated Coating device with As2 -O3 -SiO2
US4536941A (en) * 1980-03-21 1985-08-27 Kuo Chang Kiang Method of making high density dynamic memory cell
JPS56137657A (en) * 1980-03-29 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS571532U (de) * 1980-06-02 1982-01-06
US4883543A (en) * 1980-06-05 1989-11-28 Texas Instruments Incroporated Shielding for implant in manufacture of dynamic memory
JPS5925387B2 (ja) * 1980-06-10 1984-06-16 株式会社東芝 半導体装置
JPS577947A (en) * 1980-06-19 1982-01-16 Toshiba Corp Semiconductor device and its manufacture
DE3123348A1 (de) * 1980-06-19 1982-03-18 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleiterbaustein und verfahren zu dessen herstellung
JPS5736844A (en) * 1980-08-15 1982-02-27 Hitachi Ltd Semiconductor device
NL188775C (nl) * 1980-08-21 1992-09-16 Suwa Seikosha Kk Werkwijze voor het vervaardigen van een halfgeleiderinrichting met meerdere bedradingslagen, die door isolerende glaslagen van elkaar gescheiden zijn.
JPS5936432B2 (ja) * 1980-08-25 1984-09-04 株式会社東芝 半導体装置の製造方法
JPS5748270A (en) * 1980-09-08 1982-03-19 Seiko Epson Corp Semiconductor device
JPS5766673A (en) * 1980-10-09 1982-04-22 Toshiba Corp Manufacture of mos type semiconductor device
JPS5775438A (en) * 1980-10-29 1982-05-12 Toshiba Corp Semiconductor element
JPS5780739A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
US4341009A (en) * 1980-12-05 1982-07-27 International Business Machines Corporation Method for making an electrical contact to a silicon substrate through a relatively thin layer of silicon dioxide on the surface of the substrate
EP0058548B1 (de) * 1981-02-16 1986-08-06 Fujitsu Limited Verfahren zur Herstellung einer Halbleitervorrichtung des Typs MOSFET
US4455568A (en) * 1981-08-27 1984-06-19 American Microsystems, Inc. Insulation process for integrated circuits
US4534104A (en) * 1982-02-26 1985-08-13 Ncr Corporation Mixed dielectric process and nonvolatile memory device fabricated thereby
DE3218309A1 (de) * 1982-05-14 1983-11-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
JPS58197854A (ja) * 1982-05-14 1983-11-17 Nec Corp 半導体装置
FR2533371B1 (fr) * 1982-09-21 1985-12-13 Thomson Csf Structure de grille pour circuit integre comportant des elements du type grille-isolant-semi-conducteur et procede de realisation d'un circuit integre utilisant une telle structure
JPS5955054A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置の製造方法
US4949154A (en) * 1983-02-23 1990-08-14 Texas Instruments, Incorporated Thin dielectrics over polysilicon
US4577390A (en) * 1983-02-23 1986-03-25 Texas Instruments Incorporated Fabrication of polysilicon to polysilicon capacitors with a composite dielectric layer
USRE34535E (en) * 1983-02-23 1994-02-08 Texas Instruments Incorporated Floating gate memory with improved dielectric
JPS59210658A (ja) * 1983-05-16 1984-11-29 Nec Corp 半導体装置の製造方法
JPS6014462A (ja) * 1983-07-05 1985-01-25 Oki Electric Ind Co Ltd 半導体メモリ素子
JPS6018948A (ja) * 1983-07-12 1985-01-31 Nec Corp 半導体集積回路装置
US4494301A (en) * 1983-09-01 1985-01-22 Rca Corporation Method of making semiconductor device with multi-levels of polycrystalline silicon conductors
US4517731A (en) * 1983-09-29 1985-05-21 Fairchild Camera & Instrument Corporation Double polysilicon process for fabricating CMOS integrated circuits
JPS60116167A (ja) * 1983-11-29 1985-06-22 Toshiba Corp 半導体記憶装置及びその製造方法
JPS6136946A (ja) * 1984-07-30 1986-02-21 Nec Corp 半導体装置
US4606114A (en) * 1984-08-29 1986-08-19 Texas Instruments Incorporated Multilevel oxide as diffusion source
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
US4685197A (en) * 1986-01-07 1987-08-11 Texas Instruments Incorporated Fabricating a stacked capacitor
JPH0789569B2 (ja) * 1986-03-26 1995-09-27 株式会社日立製作所 半導体集積回路装置及びその製造方法
JPS63268258A (ja) * 1987-04-24 1988-11-04 Nec Corp 半導体装置
US4871688A (en) * 1988-05-02 1989-10-03 Micron Technology, Inc. Sequence of etching polysilicon in semiconductor memory devices
FR2634318B1 (fr) * 1988-07-13 1992-02-21 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire integree
US5093702A (en) * 1988-11-28 1992-03-03 Nec Electronics, Inc. Method of alignment for semiconductor memory device
JP2776599B2 (ja) * 1990-01-25 1998-07-16 日本電気株式会社 Ｍｏｓ型ｄｒａｍ装置
US20080296705A1 (en) * 2007-05-29 2008-12-04 United Microelectronics Corp. Gate and manufacturing method of gate material

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3519901A (en) * 1968-01-29 1970-07-07 Texas Instruments Inc Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation
US3838442A (en) * 1970-04-15 1974-09-24 Ibm Semiconductor structure having metallization inlaid in insulating layers and method for making same
JPS5232234B2 (de) * 1971-10-11 1977-08-19
US4183040A (en) * 1976-02-09 1980-01-08 International Business Machines Corporation MOS RAM with implant forming peripheral depletion MOSFET channels and capacitor bottom electrodes
US4012767A (en) * 1976-02-25 1977-03-15 General Electric Company Electrical interconnections for semi-conductor devices
FR2351502A1 (fr) * 1976-05-14 1977-12-09 Ibm Procede de fabrication de transistors a effet de champ a porte en silicium polycristallin auto-alignee avec les regions source et drain ainsi qu'avec les regions d'isolation de champ encastrees
US4112575A (en) * 1976-12-20 1978-09-12 Texas Instruments Incorporated Fabrication methods for the high capacity ram cell
JPS583380B2 (ja) * 1977-03-04 1983-01-21 株式会社日立製作所 半導体装置とその製造方法
US4136434A (en) * 1977-06-10 1979-01-30 Bell Telephone Laboratories, Incorporated Fabrication of small contact openings in large-scale-integrated devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3840560A1 (de) * 1987-12-03 1989-06-15 Mitsubishi Electric Corp Halbleitereinrichtung und verfahren zum herstellen einer solchen

Also Published As

Publication number Publication date
DE2809233A1 (de) 1978-09-07
US4451841A (en) 1984-05-29
JPS53108390A (en) 1978-09-21
US4361949A (en) 1982-12-07
JPS583380B2 (ja) 1983-01-21
US4270262A (en) 1981-06-02

Similar Documents

Publication Publication Date Title
DE2809233C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE3834241A1 (de) Halbleitereinrichtung
DE4447229C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE2922018A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE10339920A1 (de) Feldeffekttransistoren mit vielfach gestapelten Kanälen
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE3641507A1 (de) Verfahren und vorrichtung zur ausbildung einer kontakttrennung in siliziumverbindungsvorrichtungen
DE19509846A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE4408565C2 (de) Verfahren zur Herstellung von Halbleiterspeichereinrichtungen
DE3887025T2 (de) Methode zur Herstellung von CMOS EPROM-Speicherzellen.
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
EP0129045B1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
DE1589687B2 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE3841927C2 (de)
DE2916732C2 (de) Verfahren zum Herstellen von integrierten Halbleiterschaltungsanordnungen, bei dem Widerstandselemente gebildet werden
DE10134500B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE3002741A1 (de) Verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8125 Change of the main classification

Ipc: H01L 23/52

D2 Grant after examination
8364 No opposition during term of opposition