DE3841927C2 - - Google Patents

Info

Publication number
DE3841927C2
DE3841927C2 DE3841927A DE3841927A DE3841927C2 DE 3841927 C2 DE3841927 C2 DE 3841927C2 DE 3841927 A DE3841927 A DE 3841927A DE 3841927 A DE3841927 A DE 3841927A DE 3841927 C2 DE3841927 C2 DE 3841927C2
Authority
DE
Germany
Prior art keywords
polycrystalline silicon
silicon layer
semiconductor
implantation
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3841927A
Other languages
English (en)
Other versions
DE3841927A1 (de
Inventor
Yoshinori Itami Hyogo Jp Okumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3841927A1 publication Critical patent/DE3841927A1/de
Application granted granted Critical
Publication of DE3841927C2 publication Critical patent/DE3841927C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung elektri­ scher Kontakte in einer Halbleitervorrichtung nach dem Ober­ begriff des Patentanspruches 1.
Ein derartiges Verfahren ist aus der US-PS 46 93 925 bekannt. Bei dem bekannten Verfahren wird auf freigelegten Kontakt­ regionen, die mit Halbleiterbereichen in Berührung stehen, eine polykristalline Siliziumschicht gebildet und anschlie­ ßend mittels Ionenimplantation dotiert. Die Herstellung der Kontaktregionen wird nicht näher beschrieben, sie erfolgt offensichtlich nach dem selektiven Entfernen einer zuvor gebildeten Isolierschicht. Die auf den Kontaktzonen befind­ liche dünne Oxidschicht wird beim Ätzen der Isolierschicht entfernt. Zwar wird durch das Entfernen der dünnen Oxid­ schicht die Verbindung zwischen der polykristallinen Sili­ ziumschicht und den Kontaktregionen verbessert, es wird je­ doch die polykristalline Siliziumschicht mit Phosphor, Bor oder Arsen zum Steuern des Widerstandes der polykristallinen Siliziumschicht dotiert.
Ein weiteres Verfahren zur Bildung eines Kontaktes in einer Halbleiter­ vorrichtung ist aus dem englischsprachigen Abstract der japanischen Offenlegungsschrift JP 55-165 681 (A), veröffentlicht in Patent Abstracts of Japan, Bd. 5, Nr. 44 (E-50), 24. 3. 1981, bekannt.
Bei diesem Verfahren werden in einen freigelegten Oberflächenbereich eines Halbleitersubstrats (durch ein Ionenimplantationsver­ fahren) Verunreinigungen eingebracht.
Eine polykristalline Siliziumschicht wird zur Herstellung eines Kontaktes auf besagtem Oberflächenbereich durch einen chemischen Dampfabscheideprozeß oder dergleichen abgeschieden und danach dotiert. Daran anschließend wird eine Wärmebehandlung durchgeführt, wobei die in das Halbleitersubstrat eingebrachten Verunreinigungen rückwärts in die polykristalline Siliziumschicht diffundieren, wodurch der Kontakt zwischen der polykristallinen Siliziumschicht und dem Verunreinigungsbereich gebildet bzw. verbessert wird.
Jedoch weist das oben beschriebene Verfahren zur Bildung eines Kontakts die Nachteile auf, daß der Mittelwert und die Stan­ dardabweichung des Kontaktwiderstands innerhalb einer Mehrzahl von Kontakten, die in einem Halbleiterchip als eine einzelne Halbleitervorrichtung hergestellt werden, groß werden, und im Hinblick auf den Verbindungswiderstand nicht ignoriert werden können. Die Ursachen für den Anstieg des Mittelwertes und der Standardabweichung des Kontaktwiderstands werden wie folgt betrachtet.
(a) Eine vor der Abscheidung der polykristallinen Siliziumschicht natürlich gebildete dünne Oxidschicht wird nach der Bildung der oberen Verbindungsschicht nicht entfernt, und eine sehr dünne natürlich oxidierte Schicht besteht unvermeidbar auf der Ober­ fläche des Kontakts zwischen dem Verunreinigungsbereich und der polykristallinen Siliziumschicht.
(b) Obwohl die Verunreinigungen umgekehrt bzw. rückwärts in die polykristalline Siliziumschicht diffundiert werden, können die Verunreinigungen nicht in einer genügend gleichförmigen Weise in der polykristallinen Siliziumschicht verteilt sein.
Auf der anderen Seite wird ein Verfahren zum Steuern des Kontakt­ widerstands zum Beispiel in "PASPAC WITH LOW CONTACT RESISTANCE AND HIGH RELIABILITY IN CMOS LSIS", 1987 Symposium on VLSI Technology, Digest of Technical Papers, 18.-21. Mai. ′87, Seiten 77-78, bei dem nach der Abscheidung einer polykristallinen Siliziumschicht auf einem Bereich zur Bildung eines Kontaktes leitfähige Verunreinigungsionen [Phosphor (P) oder Bor-Fluoride (BF₂)] in die polykristalline Siliziumschicht implantiert werden. Entsprechend dieser Darstellung wird angedeutet, daß der Kontakt­ widerstand in Abhängigkeit der Dosis der in die polykristalline Siliziumschicht implantierten Verunreinigungsionen gesteuert werden kann. Es ist jedoch schwierig, den Mittelwert und die Standard­ abweichung des Kontaktwiderstands allein auf Grund der Implan­ tationsdosis der Verunreinigungsionen zu steuern. Des weiteren ist die Steuerung der Dosis von Verunreinigungsionen nicht ausrei­ chend, eine natürlich oxidierte Schicht zu überwinden bzw. deren nachteilige Wirkungen auszugleichen, was als Grund für den Anstieg des Mittelwerts und der Standardabweichung des Kontaktwider­ stands angesehen wird.
Als nächstes wird ein Verfahren zur Bestimmung von Bedingungen bei der Ionenimplantation beschrieben (J. Lindhard, M. Scharff und H. Schiott: "Range Concepts and Heavy Ion Ranges" in Mat.-Fys. Med., Dan. Vid. Selsk. 33. Nr. 14, 1963).
Wenn beschleunigte Ionen auf die Oberfläche eines amorphen Materials auftreffen, tritt im allgemeinen folgendes Ionenim­ plantationsphänomen auf: Unter der Annahme, daß die Ionenfluß­ richtung mit einer seitlichen Orientierung des Targets des amorphen Materials übereinstimmt, und daß die Richtung als Z- Richtung dargestellt wird, stimmt die Verteilung N (Z) in Z- Richtung (der Tiefenrichtung) der implantierten Ionen annähernd mit einer Gaußschen Verteilung überein; diese läßt sich folgendermaßen darstellen:
In dieser Gleichung bedeuten Rp, ΔRp, und No:
Rp: Reichweite
ΔRp: Standardabweichung der Reichweite
No: Gesamtzahl der implantierten Ionen.
Rp und ΔRp sind wie folgt definiert:
Falls der Abstand von der Targetoberfläche mit Z und die Vertei­ lung der implantierten Ionen in der Tiefenrichtung mit N(Z) be­ zeichnet wird, zeigt Fig. 2A die Gaußsche Verteilung der oben dargestellten Gleichung. Falls das Target eine kristalline Struk­ tur eines Si-Einheitskristalls oder dergleichen aufweist, ergibt sich auf Grund des "Channeling"-Effekts eine wesentlich tiefere Verteilung der einfallenden Ionen, wodurch N(Z) von der Gaußver­ teilung abweicht. Wenn jedoch in solch einem Falle die Ionenfluß­ richtung mit einem Inklinationswinkel (von ca. 8°) bezüglich der Orientierung des Targets gewählt wird, können sich die einfallenden Ionen relativ nahe der Oberfläche verteilen und daher kann N(Z) der Gaußverteilung angenähert werden. Dement­ sprechend kann, auch wenn das Target anstatt aus einem amorphen Material aus einem kristallinen Material besteht, N(Z) der Gaußverteilung angenähert werden, was durch genaue Messungen gezeigt werden kann, so daß die Ionenimplantation entsprechend der Gaußver­ teilung behandelt werden kann.
Die oben erwähnten Größen Rp und ΔRp sind Konstanten, die wie im weiteren beschrieben, durch die Implantationsenergie (E), die Art (M) der implantierten Ionen und das Material (m), in das die Ionen implantiert werden, bestimmt werden:
Rp = Rp (E, M, m)
ΔRp = ΔRp (E, M, m).
Aus der DE-OS 24 22 120 ist ein Verfahren zur Herstellung einer Halbleiteranordnung bekannt, bei dem ein Substrat aus Silizium mit einer als Emitter dienenden Zone versehen wird. Diese Emitterzone wird durch Diffusion von Störstellen durch eine Öffnung in einer maskierten Isolationsschicht gebildet. Die Oberfläche dieser Anord­ nung wird mit einer Metallschicht aus Aluminium oder Aluminium- Kupfer bedeckt. Zum Verhindern, daß Aluminium aus der Metall­ schicht in das Siliziumsubstrat eindringt, werden durch Ionenim­ plantation in diese Anordnung Siliziumionen eingebracht. Dabei wird durch die geeignete Wahl der Energie der Siliziumionen der Dichteverlauf der eingebrachten Siliziumionen so gewählt, daß ihre höchste Konzen­ tration im Bereich der Oxidschicht, also am Übergang zwischen der Me­ tallschicht und der Oxidschicht liegt.
Es ist Aufgabe der Erfindung, ein Verfahren zur Herstellung von elektrischen Kontakten in Halbleitervorrichtungen anzugeben, bei dem die Kontaktwiderstände einen kleinen Mittelwert und eine kleine Standardabweichung aufweisen.
Diese Aufgabe wird gelöst durch ein Verfahren mit den Merkmalen des Patentanspruches 1.
Vorzugsweise sind die implantierten Verunreinigungsionen Arsen-Ionen oder Bor-Fluorid-Ionen. Des weiteren kann eine Feldeffektvor­ richtung, die den oben beschriebenen Halbleiterbereich aufweist, mittels des Herstellungsverfahrens gebildet sein, wobei die polykristal­ linen Siliziumschicht eine Verbindungsschicht, die in Kontakt mit dem oben beschriebenen Halbleiterbereich steht, ist.
Die Implantationsenergie zum Implantieren der Verunreinigungsionen in die polykristalline Siliziumschicht kann entsprechend dem Typ der Verunreinigungsionen und der Dicke der polykristallinen Siliziumschicht bestimmt werden.
Die Implantation der Verunreinigungsionen in die polykristalline Schicht entsprechend der vorliegenden Erfindung ermöglicht es, die natür­ lich oxidierte dünne Schicht, die sich auf der Oberfläche des elektrischen Kontaktabschnittes zwischen der polykristallinen Siliziumschicht und dem Halbleiterbereich befindet, genügend zu durchdringen. Desweiteren kann bei den Verunreinigungsionenim­ plantationsbedingungen entsprechend dieser Erfindung eine genügende Anzahl von Verunreinigungsionen in die polykristallinen Siliziumschicht eingebracht werden.
Es folgt die Beschreibung eines Ausführungsbeispieles an Hand der Figuren. Von den Figuren zeigen
Fig. 1A bis 1C Teilschnittansichten von nacheinanderfolgenden Verfahrens­ schritten zur Herstellung von Kontakten in einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung;
Fig. 2A und 2B Darstellungen zur Erläuterung der Ionenimplanta­ tionsbedingungen;
Fig. 3 die Konzentrationsverteilung bei unerwünschten Ionenim­ plantationsbedingungen bei einem Ionenimplantationsverfah­ ren;
Fig. 4 eine Konzentrationsverteilung bei bestimmten Ionenimplanta­ tionsbedingungen;
Fig. 5 in einer schematischen Darstellung die Verringerung des Mittelwerts und der Standardabweichung des Kontaktwi­ derstands, die durch Veränderung der Ionenimplantationsbe­ dingungen erreicht wurde;
Fig. 6 eine Teilschnittansicht einer Halbleiterspeichervorrich­ tung, auf die ein Verfahren zur Herstellung einer Halblei­ tervorrichtung anwendbar ist.
Die Fig. 1A und 1B zeigen in Teilschnittansichten aufeinander­ folgende Schritte eines Beispiels des Verfahrens zur Herstellung von Kontakten in einer Halbleitervorrichtung.
Gemäß Fig. 1A wird eine Gateisolierschicht 7 auf einem Halblei­ tersubstrat vom P-Typ durch einen thermischen Oxidationsprozeß oder dergleichen gebildet. Eine Einzelschicht aus polykristallinem Silizium oder eine Zweilagenschicht aus polykristallinem Silizium und einem hochtemperaturstabilen Metallsilizid wird auf der Gateisolierschicht 7 durch einen chemischen Dampfabscheideprozeß oder dergleichen abgeschieden, und diese Schicht wird durch einen photolithographischen Prozeß selektiv entfernt, wodurch Gate­ elektroden 8 gebildet werden. Dann werden Arsenionen als N-Typ Verunreinigung in einen Bereich zwischen den Gateelektroden 8 in das Halbleitersubstrat 1 durch einen Ionenimplantationsprozeß oder dergleichen implantiert, so daß eine Verunreinigungsdiffusions­ schicht 9 vom N-Typ als Source- oder Draingebiet eines Transis­ tors oder dergleichen gebildet wird. Nachdem eine Zwischen-Iso­ lierschicht 10 auf der ganzen Oberfläche durch einen chemischen Dampfabscheideprozeß oder dergleichen abgeschieden ist, wird die Schicht 10 mittels einer photolithographischen Technik selektiv entfernt, wodurch ein Oberflächenabschnitt der Verunreinigungsdiffu­ sionsschicht 9 vom N-Typ, wo ein Kontakt 11 gebildet werden soll, freigelegt wird. Dann werden Verunreini­ gungsionen eines Elements mit einer relativ großen Massenzahl wie zum Beispiel Arsen in die freigelegte Oberfläche der Verunreinigungsdiffusionsschicht 9 vom N-Typ in einer durch den Pfeil A angedeuteten Richtung unter Benutzen einer Lackschicht 15 als Maske implantiert.
Gemäß Fig. 1B wird eine polykristalline Siliziumschicht 13, die keine leitfähige Verunreinigung enthält, auf der freigelegten Oberfläche des Halbleitersubstrats 1 und der Zwischen-Isolier­ schicht 10 durch einen chemischen Dampfabscheideprozeß oder dergleichen abgeschieden. Daran anschließend werden erneut Verunreini­ gungsionen eines Elements mit einer relativ großen Massenzahl wie zum Beispiel Arsen in die ganze Oberfläche der polykristallinen Siliziumschicht 13 implantiert. Des weiteren wird eine hochtemperaturstabile Metallschicht oder eine hochtemperaturstabile Metallsilizidschicht 14 durch einen chemischen Dampf­ abscheideprozeß, einem Kathodenzerstäubungsprozeß (Sputtern) oder dergleichen abgeschieden. Die Schicht 14 wird durch eine photolithographische Technik selektiv entfernt, wodurch eine obere Verbindungsschicht, die die polykristalline Siliziumschicht 13 und die hochtemperaturstabile Metallschicht oder die hochtem­ peraturstabile Metallsilizidschicht 14 aufweist, zum Beispiel eine Bitleitung in einem Speicherzellenabschnitt einer Halbleiterspeichervorrichtung, gebildet wird. Dann wird eine Wärmebehandlung durchgeführt und eine Verunreinigungsdiffusionsschicht vom N-Typ im Kontakt 11 gebildet, wodurch die elektrische Verbindung zwischen der polykristallinen Siliziumschicht 13 und der Verun­ reinigungsdiffusionsschicht 9 vom N-Typ ermöglicht wird. Damit wird die Herstellung des Kontakts wie in Fig. 1C gezeigt vervoll­ ständigt.
Als nächstes wird die Verbindung zwischen der polykristallinen Siliziumschicht und der in dem Halbleitersubstrat gebildeten Verunreinigungsdiffusionsschicht 9 näher betrachtet, wobei die Dicke der polykristallinen Siliziumschicht mit To bezeichnet wird. Die Verteilung der implantierten Ionen in Z-Richtung wird als N(Z) bezeichnet. Dieser Fall ist in Fig. 2B gezeigt. Entsprechend dieser Figur befindet sich ein Spitzenwert von N(Z) entsprechend der Reichweite Rp bei einem Punkt, der von der Grenzfläche zwischen der polykristallinen Siliziumschicht und der Verunreini­ gungsdiffusionsschicht um xp hin zur polykristallinen Silizium­ schicht entfernt ist. Dementsprechend wird eine Beziehung zwi­ schen der Dicke To der polykristallinen Siliziumschicht und der Reichweite Rp durch die folgende Gleichung repräsentiert:
xp = To - Rp.
In diesem Fall wird die Grenzfläche zwischen der polykristallinen Siliziumschicht und der N-Typ-Verunreinigungsdiffusionsschicht als Ursprung genommen, die polykristalline Siliziumschicht wird auf der positiven Seite angesehen, und x bedeutet eine Ortskoor­ dinate in der Richtung senkrecht zum Halbleitersubstrat. Nsi bezeichnet eine Verunreinigungskonzentration des Halbleitersub­ strats. Wenn die Ortskoordinaten so gesetzt sind, ergibt sich wie in Fig. 3 gezeigt eine Konzentrationsverteilung unmittelbar nach Implantation von Arsenionen als Verunreinigungsionen in die polykristalline Siliziumschicht. Fig. 3 stellt die Konzentrations­ verteilung von Verunreinigungsionen dar, die bei den Bedingungen xp = 60 nm und xp = 0 nm implantiert wurden. Bei diesen beiden Implan­ tationsbedingungen entstehen die im weiteren beschriebenen Prob­ leme.
Bei der Implantationsbedingung von xp = 60 nm ist eine Stelle, die einem Spitzenwert der Konzentrationsverteilung unmittelbar nach Implantieren der Verunreinigungsionen entspricht, um 60 nm von der Grenzfläche zwischen dem Halbleitersubstrat und der polykri­ stallinen Siliziumschicht entfernt. Dementsprechend können die meisten der Verunreinigungsionen die Grenzfläche nicht erreichen und die sehr dünne, natürlich oxidierte Schicht, die sich auf der Grenzfläche befindet, kann nicht überwunden bzw. durchbrochen werden. Als Folge davon wird ein Mittelwert des Kontaktwiderstands und dessen Standardabweichung in einer Mehrzahl von Kontakten in einem Halbleiterchip als einer einzelnen Halbleitervorrichtung groß und ein geeigneter Kontakt kann nicht gebildet werden.
Bei der Implantationsbedingung von xp = 0 nm befindet sich die Stelle, die dem Spitzenwert der Konzentrationsverteilung unmittelbar nach Implantation der Verunreinigungsionen entspricht, auf der Kontaktgrenzfläche, und ein beträchtlicher Teil der Verunrei­ nigungsionen erreicht die Kontaktgrenzfläche, wodurch die sehr dünne, natürlich oxidierte Schicht, die sich auf der Grenzfläche befindet, genügend überwunden wird. Dementsprechend wird die Standardabweichung des Kontaktwiderstands beträchtlich verrin­ gert. Jedoch dringt bei dieser Implantationsbedingung eine große Anzahl von Verunreinigungsionen in die Verunreinigungsdiffu­ sionsschicht ein und die Anzahl der Verunreinigungsionen, die sich in der polykristallinen Siliziumschicht befinden, ist zu klein, um den Mittelwert des Kontaktwiderstands ausreichend zu verringern.
Damit wird es mit einer Ionenimplantation, die mit einer der oben beschriebenen Implantationsbedingung durchgeführt wird, nicht ermöglicht, einen Kontakt zu bilden, der stabilen Eigenschaften zur Erzielung der Verringerung sowohl des Mittelwerts als auch der Standardabweichung des Kontaktwiderstands aufweist.
Daher wird die Ionenimplantationsbedingung in dieser Erfindung so gesetzt, daß der Wert xp der Standardabweichung der Reichweite ΔRp gleich sein kann. Falls die Implantationsbedingung so gesetzt wird, wird es ermöglicht, den Kontaktwiderstand zwischen der polykristallinen Siliziumschicht und der Verunreinigungsdiffu­ sionsschicht in einer stabilen Weise zu verringern. Dann wird die Implantationsenergie E, die diese Bedingung erfüllt, durch die folgenden Gleichungen bestimmt:
xp = ΔRp
ΔRp = To - Rp
ΔRp (E, M, m) = To - Rp (E, M, m)
Da M Arsen darstellt und m polykristallines Silizium, wird bei dieser Ausführungsform die Injektionsenergie E eine Funktion lediglich der Dicke To der polykristallinen Siliziumschicht und damit kann die Energie bei der Implantationsbedingung durch folgende Gleichung erhalten werden:
E = E(To)
Fig. 4 zeigt eine Konzentrationsverteilung von Verunreinigungsionen, bei der die oben beschriebene Implantationsbedingung besonders angedeutet ist. Die Konzentrationsverteilung in Fig. 4 stellt eine Konzentrationsverteilung von Arsenionen dar, die als Verunreinigungsionen implantiert wurden. In Fig. 4 befindet sich ein Spitzenwert der Verunreinigungsionenkonzentrationsverteilung an einer Stelle innerhalb der polykristallinen Siliziumschicht, die um 30 nm von der Kontaktgrenzfläche zwischen der polykristallinen Siliziumschicht und der Verunreinigungsdiffusionsschicht ent­ fernt ist, und dieser Abstand entspricht der Standardabweichung der Reichweite beim Implantieren von Ionen. Die Beschleunigungsspannung als Implantationsenergie für Arsenionen beträgt 100 keV und die Dicke der polykristallinen Silizium­ schicht, in die die Ionen implantiert werden, beträgt 100 nm. Bei diesen Bedingungen ist der Prozentsatz der Verunreinigungsionen, die die Kontaktgrenzfläche erreichen, etwa 20% der implantierten Ionen, und die sehr dünne, natürlich oxidierte Schicht, die sich auf der Kontaktgrenzfläche befindet, wird genügend überwunden, wodurch die Standardabweichung des Kontaktwiderstands klein wird. Mit anderen Worten, Unregelmäßigkeiten des Kontaktwiderstands können verringert werden. Da 80% der implantierten Verunreinigungsionen in der polykristallinen Siliziumschicht enthalten sind, kann des weiteren der Mittelwert des Kontaktwi­ derstands ebenso verringert werden.
Fig. 5 zeigt eine Darstellung, bei der ein Mittelwert Rc des gemessenen Kontaktwiderstands (als durchgehende Linie gezeigt), und dessen Standardabweichung σ (als gestrichelte Linie gezeigt), als Funktionen von xp gezeigt werden. Rc, o bezeichnet einen Mittelwert des Kontaktwiderstands mit der Implantationsbedingung von xp = 60 nm, und σo bezeichnet eine Standardabweichung des Kontaktwiderstands mit der Implantationsbedingung von xp=60 nm. Entsprechend dieser Figur sind der Mittelwert und die Standardab­ weichung des Kontaktwiderstands bei der Implantationsbedingung von xp = 60 nm groß. Auf der anderen Seite ist bei der Implanta­ tionsbedingung von xp = 0 nm die Standardabweichung des Kontaktwi­ derstands klein, aber der Mittelwert des Kontaktwiderstands ist groß. Aus dieser Figur ist ersichtlich, daß bei der Implanta­ tionsbedingung von xp = 30 nm entsprechend dieser Erfindung ein gemessener Kontaktwiderstand, und der Mittelwert und dessen Standardabweichung aus den oben genannten Gründen verringert wird. Des weiteren ergibt sich aus Fig. 5, daß durch Verwen­ den der Implantationsbedingung dieser Erfindung der Mittelwert und die Standardabweichung des Kontaktwiderstands am kleinsten werden. Damit ergibt die Implantationsbedingung dieser Erfindung den Optimalwert des Kontaktwiderstands.
Die Gründe für die Verwendung von Arsenionen als implantierende Verunreinigungsionen in dieser Ausführungsform sind wie folgt.
Entsprechend dem Anstieg des Integrationsgrades und der Dichte von Halbleitervorrichtungen werden die Abstände zwischen jedem Kon­ takt 11 und den entsprechenden Gateelektroden 8 klein. Falls eine Übergangszone der Verunreinigungsdiffusionsschicht 12 für die elektrische Verbindung zwischen der polykristallinen Silizium­ schicht 13 und der Verunreinigungsdiffusionsschicht 9 in solch einem Fall erhöht wird, erstreckt sich die Verunreinigungsdiffu­ sionsschicht 12 weit in der Richtung parallel der Hauptoberfläche des Halbleitersubstrats 1 und dringt übermäßig in den Kanalbe­ reich des Gatetransistors ein. Als Folge davon wird der Gatetran­ sistor zerstört, womit eine Verringerung einer Schwellenspannung des durchgebrochenen Transistors oder eine Verringerung einer Widerstandsspannung der Source-Drainspannung verursacht wird. Daher ist es notwendig, eine Verunreinigungsdiffusionsschicht 12 mit einem engen Übergang zu bilden, die für einen großen Inte­ grationsgrad und eine hohe Dichte von Einrichtungen geeignet ist, wodurch die elektrische Verbindung zwischen der polykristallinen Siliziumschicht 13 und der Verunreinigungsdiffusionsschicht 9 vorgesehen wird. Aus diesem Grund wird eine Verunreinigung eines Elements mit einer hohen Massenzahl wie zum Beispiel Arsen als Verunreinigung verwendet, die die Verunreinigungsdiffusions­ schicht 12 bildet. Ionen eines solchen Elements mit einer großen Massenzahl diffundieren nicht bis zu einem hohen Grad, wenn eine Wärmebehandlung durchgeführt wird, und damit bildet die Diffu­ sionsschicht einen schmalen Übergang, der für einen hohen Inte­ grationsgrad und eine hohe Dichte der Halbleitervorrichtungen geeignet ist.
Obwohl Arsen als N-Typ-Verunreinigung in dem Halbleitersubstrat vom P-Typ bei der oben beschriebenen Ausführungsform verwendet wird, kann auch eine P-Typ-Verunreinigung wie zum Beispiel Bor- Fluorid für ein Halbleitersubstrat vom N-Typ verwendet werden. Des weiteren ist die verwendete Verunreinigung nicht auf Arsen als N-Typ-Verunreinigung oder Bor-Fluorid als P-Typ-Verunreinigung begrenzt, und es ist überflüssig zu erwähnen, daß Verunreini­ gungsionen irgendeines Elements insoweit verwendet werden können, wie die oben beschriebenen vorteilhaften Wirkungen durch solche Ionen erzeugt werden können.
Es folgt nun die Beschreibung eines Beispiels einer Halbleiter­ vorrichtung, bei der ein Halbleiterbereich einen Kontakt auf­ weist, der entsprechend dieser Erfindung gebildet wird und als Kondensator zur Ladungsspeicherung verwendet wird.
Fig. 6 zeigt eine Teilschnittansicht einer Halbleiterspeichervor­ richtung, die durch Benutzen eines Verfahrens der Herstellung einer Halbleitervorrichtung entsprechend dieser Erfindung gebil­ det wurde. Nachdem Ionen einer Verunreinigung vom P-Typ wie zum Beispiel Bor selektiv in ein Halbleitersubstrat 1 vom P-Typ implantiert worden sind, wird gemäß Fig. 6 ein thermischer Oxidationsprozeß zur Bildung einer p-Typ-Verunreinigungsdiffu­ sionsschicht 2 zum Verhindern von Inversion und eine dicke Isolationsoxidschicht 3 gebildet. Dann werden N-Typ-Verunreini­ gungsionen durch ein Ionenimplantationsverfahren oder dergleichen implantiert und eine Wärmebehandlung zur Bildung einer N-Typ- Verunreinigungsdiffusionsschicht 4 wird angewendet. Daran an­ schließend wird eine dünne Kondensator-Gateisolierschicht 5 durch einen thermischen Oxidationsprozeß oder einen chemischen Dampf­ abscheideprozeß (CVD) gebildet. Polykristallines Silizium, das leitfähige Verunreinigungen enthält, wird auf der Kondensator- Gateisolierschicht 5 durch einen chemischen Dampfabscheideprozeß oder dergleichen abgeschieden und die Schichten werden durch eine photolithographische Technik selektiv so entfernt, daß Zellplat­ ten 6 gebildet werden. Damit bilden eine N-Typ-Verunreinigungs­ diffusionsschicht 4 und eine Zellplatte 6 einen Kondensator. In Fig. 6 bezeichnet das Bezugszeichen 8 Übertragungsgatter­ elektroden (Wortleitungen), und eine polykristalline Silizium­ schicht 13 und eine hochtemperaturstabile Metallschicht oder eine hochtemperaturstabile Metallsilizidschicht 14 werden als Bitleitungen gebildet. Die elektrische Verbindung zwischen der polykristallinen Siliziumschicht 13 und der Verunreinigungsdiffu­ sionsschicht 9 vom N-Typ wird durch Bilden einer Verunreinigungs­ diffusionsschicht 12 vom N-Typ in einem Kontakt 11 entsprechend dem Verfahren dieser Erfindung durchgeführt. Die Übertragungsgat­ terelektroden 8 werden über der Verunreinigungsdiffusionsschicht 9 vom N-Typ gebildet. Damit werden MOS-Transistoren gebildet.
Obwohl der entsprechend dieser Erfindung gebildete Kontakt für die Halbleiterspeichervorrichtung des oben beschriebenen Beispiels verwendet wird, ist die vorliegende Erfindung nicht auf Halbleiterspeichervorrichtung begrenzt, sondern diese ist für verschiedene Halbleitervorrichtungen anwendbar, die zumindest Kontakte aufweisen.

Claims (6)

1. Verfahren zur Herstellung elektrischer Kontakte in einer Halbleitervorrichtung, das aufeinanderfolgend die Schritte aufweist:
Vorbereitung eines Halbleitersubstrats (1) eines ersten Leit­ fähigkeitstyps mit einer Hauptoberfläche,
selektives Bilden von Halbleiterbereichen (9) eines dem des Halbleitersubstrates (1) entgegengesetzten zweiten Leitfähig­ keitstyps in einem Abstand voneinander in dem Halbleitersub­ strat (1),
Bilden einer Isolierschicht (10) auf dem Halbleitersubstrat (1),
selektives Entfernen der Isolierschicht (10) zum Freilegen zumindest eines Abschnittes der Oberfläche eines jeden Halb­ leiterbereiches (9),
Einbringen eines Dotierstoffes in die freigelegten Abschnitte der Oberflächen der Halbleiterbereiche (9) zum Bilden von Dotierstoffbereichen (12) vom zweiten Leitfähigkeitstyp, Bilden einer polykristallinen Siliziumschicht (13) auf den freigelegten Abschnitten der Oberflächen der Halbleiterbe­ reiche (9) und der Isolierschicht (10) und
Implantation von Dotierstoffionen in die polykristalline Siliziumschicht (13), um dieser eine elektrische Leitfähig­ keit vom zweiten Leitfähigkeitstyp zu verleihen,
dadurch gekennzeichnet,
daß der Schritt des Einbringens des Dotierstoffes in die freigelegten Abschnitte der Oberflächen der Halbleiterbe­ reiche (9) mittels Ionenimplantation erfolgt und daß der Schritt der Implantation der Dotierstoffionen in die polykristalline Siliziumschicht (13) durch Steuern der Implantationsenergie so ausgeführt wird, daß das Maximum der Konzentrationsverteilung der Dotierstoffionen in der zur Hauptoberfläche senkrechten Richtung an eine Stelle zu liegen kommt, die um den der Standardabweichung der Konzen­ trationsverteilung entsprechenden Abstand von der Grenzfläche zwischen der polykristallinen Siliziumschicht (13) und dem Halbleitersubstrat (1) zur polykristallinen Siliziumschicht (13) hin entfernt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Implantationsenergie durch den Typ der Dotierstoffionen und die Dicke der poly­ kristallinen Siliziumschicht (13) bestimmt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Schritt der Implantation der Dotierstoffionen die Implantation von Arsen­ ionen ist.
4. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der Schritt der Implantation der Dotierstoffionen die Implantation von Bor- Fluor-Ionen ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Feldeffektelement mit den folgenden Schritten gebildet wird:
Bilden eines isolierten Gates (8) auf dem Halbleitersubstrat (1), und
Bilden eines Halbleiterbereichs und eines anderen Halbleiterbe­ reichs (9) auf dem Halbleitersubstrat (1) unter dem isolierten Gate (8), wobei in dem Halbleitersubstrat (1) zwischen dem einen und dem anderen Halbleiterbereich (9) ein Kanalbereich gebildet wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die polykristalline Silizium­ schicht (13) in Kontakt mit dem einen oder dem anderen Halb­ leiterbereich (9) des Feldeffektelementes gebildet wird.
DE3841927A 1987-12-14 1988-12-13 Verfahren zur herstellung einer halbleitervorrichtung mit einem elektrischen kontakt Granted DE3841927A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62317808A JPH0750696B2 (ja) 1987-12-14 1987-12-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3841927A1 DE3841927A1 (de) 1989-06-22
DE3841927C2 true DE3841927C2 (de) 1991-11-21

Family

ID=18092271

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3841927A Granted DE3841927A1 (de) 1987-12-14 1988-12-13 Verfahren zur herstellung einer halbleitervorrichtung mit einem elektrischen kontakt

Country Status (4)

Country Link
US (1) US4906591A (de)
JP (1) JPH0750696B2 (de)
KR (1) KR920004175B1 (de)
DE (1) DE3841927A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2954263B2 (ja) * 1990-03-22 1999-09-27 沖電気工業株式会社 半導体装置の製造方法
KR930000581B1 (ko) * 1990-04-04 1993-01-25 금성일렉트론 주식회사 자기 정렬된 캐패시터 콘택을 갖는 셀 제조방법 및 구조
JP2720592B2 (ja) * 1990-09-25 1998-03-04 日本電気株式会社 半導体装置の製造方法
DE4331549A1 (de) * 1993-09-16 1995-04-13 Gold Star Electronics Verfahren zur Herstellung einer ULSI-Halbleitereinrichtung
KR0166824B1 (ko) * 1995-12-19 1999-02-01 문정환 반도체 소자의 제조방법
US6017829A (en) 1997-04-01 2000-01-25 Micron Technology, Inc. Implanted conductor and methods of making
US5998294A (en) * 1998-04-29 1999-12-07 The United States Of America As Represented By The Secretary Of The Navy Method for forming improved electrical contacts on non-planar structures
US6187481B1 (en) * 1998-08-20 2001-02-13 Micron Technology, Inc. Semiconductive material stencil mask and methods of manufacturing stencil masks from semiconductive material, utilizing different dopants
US6300017B1 (en) * 1998-08-20 2001-10-09 Micron Technology, Inc. Stencil masks and methods of manufacturing stencil masks
DE10149199B4 (de) * 2001-10-05 2006-05-18 Infineon Technologies Ag Speicherzellenfeld und Verfahren zu seiner Herstellung
KR100905872B1 (ko) * 2007-08-24 2009-07-03 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
JP2017168698A (ja) * 2016-03-17 2017-09-21 東芝メモリ株式会社 半導体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871067A (en) * 1973-06-29 1975-03-18 Ibm Method of manufacturing a semiconductor device
JPS54128668A (en) * 1978-03-30 1979-10-05 Toshiba Corp Manufacture for electronic component device
US4502206A (en) * 1983-11-18 1985-03-05 Rca Corporation Method of forming semiconductor contacts by implanting ions of neutral species at the interfacial region
US4693925A (en) * 1984-03-01 1987-09-15 Advanced Micro Devices, Inc. Integrated circuit structure having intermediate metal silicide layer
JPS6246575A (ja) * 1985-08-23 1987-02-28 Sharp Corp 薄膜半導体装置

Also Published As

Publication number Publication date
JPH0750696B2 (ja) 1995-05-31
DE3841927A1 (de) 1989-06-22
US4906591A (en) 1990-03-06
KR920004175B1 (ko) 1992-05-30
KR890011033A (ko) 1989-08-12
JPH01157522A (ja) 1989-06-20

Similar Documents

Publication Publication Date Title
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE2745857C2 (de)
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE3245064C2 (de)
DE2160427C3 (de)
DE3834241A1 (de) Halbleitereinrichtung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2916364C2 (de)
DE2809233A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2916098A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3525396A1 (de) Vertical mosfet und verfahren zu seiner herstellung
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE2928923C2 (de)
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE3641507A1 (de) Verfahren und vorrichtung zur ausbildung einer kontakttrennung in siliziumverbindungsvorrichtungen
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3841927C2 (de)
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE19520958A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3224287C2 (de)
DE3109074C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee