DE2936724A1 - Halbleitervorrichtung und verfahren zu ihrer herstellung - Google Patents

Halbleitervorrichtung und verfahren zu ihrer herstellung

Info

Publication number
DE2936724A1
DE2936724A1 DE19792936724 DE2936724A DE2936724A1 DE 2936724 A1 DE2936724 A1 DE 2936724A1 DE 19792936724 DE19792936724 DE 19792936724 DE 2936724 A DE2936724 A DE 2936724A DE 2936724 A1 DE2936724 A1 DE 2936724A1
Authority
DE
Germany
Prior art keywords
layer
poly
insulating layer
metal
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792936724
Other languages
English (en)
Inventor
Hiroshi Inoue
Shigeru Komatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11065678A external-priority patent/JPS5538021A/ja
Priority claimed from JP11743378A external-priority patent/JPS5544713A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2936724A1 publication Critical patent/DE2936724A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

293672A
Henkel, Kern, Feiler & Hanau Patentanwälte Registered Representatives
3 before the
European Patent Office
Tokyo Shibaura Denki Kabushiki Kaisha,
MöhlstraBe 37 Kawasaki-shi, Japan D-6000München 80
Tel.: 089/982085-87 Telex: 0529802 hnkl d Telegramme: ellipsoid
1 1 . September 1979 54P094-3
Halbleitervorrichtung und Verfahren zu ihrer Herstellung
Die Erfindung betrifft eine Halbleitervorrichtung, insbesondere eine solche mit verbesserter Schichtstruktur in zumindest einem bestimmten Bereich, und ein Verfahren zu ihrer Herstellung.
Polykristallines Silizium, auch als "Poly-Silizium" oder "PoIy-Si" bezeichnet, wird verbreitet als Teil einer Elektrode eines Halbleiterbereichs, wie eines Basis- oder Emitterbereichs, oder aber als Widerstandselement oder als Verdrahtungsschicht verwendet, um den Integrationsgrad einer Halbleitervorrichtung zu erhöhen oder die Leistung eines Transistors zu verbessern. Poly-Silizium wird auch als Quelle oder Spender für die Fremdatomdiffusion benutzt. Insbesondere bei Verwendung als Diffusionsquelle und als Elektrode zur Bildung eines Emitterbereichs bzw. einer -zone eines Hochfrequenz-Transistors vermag Poly-Silizium dem Transistor verbesserte elektrische Eigenschaften und erhöhte Zuverlässigkeit zu verleihen.
030012/0915
Im allgemeinen wird eine Verdrahtungs- oder Anschlußschicht aus Metall gebildet. Wenn also eine Poly-Siliziumschicht vorhanden ist, steht die Verdrahtungsschicht aus Metall mit dieser Poly-Siliziumschicht in Kontakt. Dabei kann insbesondere bei der Ausbildung dieser Metall-Verdrahtungsschicht ein Bruch derselben im Kontaktbereich auftreten, was zu verringerter Zuverlässigkeit der Halbleitervorrichtung führt.
Speziell wird eine schichtartig aufgebaute Verdrahtungsschicht dadurch gebildet, daß ein Verdrahtungsmetall auf eine vorher in gewünschter Form ausgebildete Poly-Siliziumschicht aufgedampft wird, worauf diese Metallschicht durch Photoätztechnik o.dgl. selektiv abgetragen wird. Diese Konstruktion ist in den Fig. 1A und 1B veranschaulicht. Dabei ist eine Poly-Siliziumschicht 4 so geformt, daß der (nach außen hin) freiliegende Teil eines Halbleiterbereichs 2 in einem Halbleiter-Substrat 1 bedeckt und eine Isolierschicht 3 teilweise abgedeckt ist. Weiterhin ist eine Metall-Verdrahtungsschicht 5 so ausgebildet, daß sie die Poly-Siliziumschicht 4 und einen Teil der Isolierschicht 3 bedeckt. Im allgemeinen wird die Metallschicht im Übergangs- oder Grenzbereich 5a zwischen dem auf der Poly-Siliziumschicht 4 befindlichen Teil und dem auf der Isolierschicht 3 befindlichen Teil abnormal dünn, wobei sich in diesem Grenzbereich 5a (mechanische) Spannungen konzentrieren.
Außerdem bedeckt diese Metallschicht 5 gemäß Fig. 1A die Poly-Siliziumschicht 4 nicht vollständig. Infolgedessen kommen die Ränder des Grenzbereichs 5a beim Wegätzen der Metallschicht mit dem Ätzmittel in unmittelbare Berührung. Dabei werden diese Ränder übermäßig stark angeätzt, so daß keilförmige Zwischenräume in der Metallschicht entstehen. Diese Schwierigkeit verstärkt sich noch, wenn die Metallschicht eine geringe Aktivierungsenergie für das Ätzen besitzt; in diesem Fall kann keine zufriedenstellende Verbindung zwischen der Metallschicht und der Poly-Siliziumschicht erreicht werden.
030012/0915
ORIGINAL INSPECTED
Die genannten Schwierigkeiten lassen sich bis zu einem gewissen Grad durch entsprechende Einstellung der Bedingungen für das Metallaufdampfen überwinden. Die dabei erreichte Verbesserung ist jedoch keineswegs zufriedenstellend.
Aufgabe der Erfindung ist damit insbesondere die Schaffung einer Halbleitervorrichtung mit verbesserter Laminat- bzw. Schichtstruktur in Form einer Metallschicht und einer PoIy-Siliziumschicht unter Vermeidung der bisherigen Schwierigkeiten sowie eines Verfahrens zur Herstellung einer solchen Halbleitervorrichtung .
Diese Aufgabe wird bei einer Halbleitervorrichtung der angegebenen Art erfindungsgemäß gelöst durch ein Halbleiter-Substrat mit mindestens einem in diesem ausgebildeten Halbleiterbereich und durch eine Laminat- bzw. Schichtstruktur aus einer auf dem Halbleiter-Substrat geformten polykristallinen bzw. Poly-Siliziumschicht und einer auf dieser ausgebildeten Metallschicht, die sich über den Umriß bzw. Rand der Poly-Siliziumschicht hinauserstreckt.
Im allgemeinen enthält die Schichtstruktur eine Trenn- bzw. Isolierschicht auf dem Halbleiter-Substrat.
In spezieller Ausführungsform der Erfindung bildet die Poly-Siliziumschicht einen Teil der auf dem Halbleiterbereich montierten Elektrode. Dabei weist die Isolierschicht eine Öffnung auf, über welche der im Halbleiter-Substrat ausgebildete Halbleiterbereich nach außen hin freiliegt, und die Poly-Siliziumschicht bedeckt die freie Oberfläche des Halbleiterbereichs und die Isolierschicht um die Öffnung herum.
In abgewandelter Ausführungsform wirkt die Poly-Siliziumschicht als Widerstandselement bzw. Verdrahtungsschicht.
030012/091S
In diesem Fall braucht die Poly-Siliziumschicht nicht unmittelbar mit dem Halbleiterbereich in Berührung zu stehen.
Im folgenden sind bevorzugte Ausfuhrungsbeispiele der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Fig. 1A eine Aufsicht auf einen Teil einer bisherigen Halbleitervorrichtung ,
Fig. 1B einen Schnitt längs der Linie 1B-1B in Fig. 1A,
Fig. 2A eine Aufsicht auf einen Teil einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung,
Fig. 2B einen Schnitt längs der Linie IIB-IIB in Fig. 2A,
Fig. 3A bis 3E in vergrößertem Maßstab gehaltene Schnittansichten zur Veranschaulichung eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der Erfindung,
Fig. 4A eine Aufsicht auf eine Halbleitervorrichtung gemäß einer anderen Ausführungsform der Erfindung und
Fig. 4B einen Schnitt längs der Linie IVB-IVB in Fig. 4A.
Die Fig. 2A und 2B veranschaulichen gemeinsam eine Halbleitervorrichtung gemäß der Erfindung, bei welcher eine Poly-Siliziumschicht einen Teil der auf dem Halbleiterbereich montierten Elektrode bildet. Dabei ist ein Halbleiterbereich bzw. eine Halbleiterzone 22, z.B. ein Basis- oder Emitterbereich, in einem Halbleitersubstrat 21 ausgebildet. Auf der Oberfläche des Substrats 21 ist weiterhin eine Trenn- bzw. Isolierschicht 23 aus z.B. SiO2 oder Si3N4 geformt. Die Isolierschicht 23
OSOO 12/0915
weist eine Öffnung 2 3a auf, über welche die Oberfläche des Halbleiterbereichs 22 nach außen hin freiliegt. Bei der dargestellten Ausführungsform ist eine Poly-Siliziumschicht 24 so ausgebildet, daß sie die Öffnung 23a ausfüllt und die Isolierschicht 23 um die Öffnung 23a herum bedeckt.
Gemäß Fig. 2A erstreckt sich eine auf der Poly-Siliziumschicht 24 geformte Metall-Verdrahtungsschicht 25 über den Umriß der Poly-Siliziumschicht hinaus, so daß der Umfangsrandbereich der Metallschicht 25 praktisch flach und gleichförmig ist und unmittelbar mit der Isolierschicht 23 in Berührung steht. Obgleich die Metall-Verdrahtungsschicht 25 längs des Umfangs der Poly-Siliziumschicht 24 ungewöhnlich dünn ist, besitzt sie in den vom Umfang der Schicht 24 entfernten Bereichen eine gleichmäßige Dicke. Erfindungsgeihäß ist die Metallschicht so geätzt, daß dieser Bereich gleichmäßiger Dicke zurückbleibt. Mit anderen Worten: der dünne bzw. geschwächte Abschnitt längs des Umfangs der Poly-Siliziumschicht 24 wird beim Ätzvorgang nicht mit dem Ätzmittel in Berührung gebracht. Infolgedessen ist die Vorrichtung gemäß Fig. 2A und 2B frei von einer übermäßigen Anätzung der Metallschicht und von keilförmigen Zwischenräumen oder Spalten in dieser. Selbstverständlich steht die Metallschicht zufriedenstellend in Kontakt mit der Poly-Siliziumschicht.
Die Poly-Siliziumschicht 24 kann dabei mit einem n- oder p-Typ-Fremdatom dotiert sein. Durch die Dotierung wird eine verbesserte Leitfähigkeit der Poly-Siliziumschicht erreicht. Weiterhin kann die dotierte Poly-Siliziumschicht als Diffusionsquelle bzw. -spender für die Ausbildung beispielsweise eines Basis- oder Emitterbereichs eines Transistors benutzt werden.
In den Fig. 3A bis 3E sind die Verfahrensschritte zur Herstel-
030012/0915
lung einer Halbleitervorrichtung gemäß der Erfindung veranschaulicht.
Im ersten Verfahrensschritt wird eine Siliziumoxidschicht 32 auf der Gesamtfläche eines n-Typ-Siliziumsubstrats 31 mit einer Fremdatomkonzentratlon von z.B. 3 χ 10 ausgebildet, worauf die Oxidschicht 32 zur Herstellung von öffnungen 32a und 32b selektiv abgetragen wird. Anschließend wird über die öffnung 32a, während die andere öffnung 32b abgedeckt ist, ein Fremdatom in das Substrat 31 eindiffundiert, so daß ein Basisbereich 33 mit einer Tiefe von etwa 0,5 μπι geformt wird; hierauf schließt sich die Ausbildung einer dünnen Oxidschicht 34 durch thermische Oxydation an, derart, daß die Oxidschicht 34 die öffnungen 32a und 32b ausfüllt (vgl. Fig. 3A).
Eine Siliziumnitritschicht 35 mit einer Dicke von z.B. etwa 1000 8 wird so ausgebildet, daß sie die Oxidschichten 32 und 34 bedeckt, worauf die Siliziumnitritschicht 35 selektiv abgetragen wird, um drei öffnungen 35a, 35b und 35c gleichzeitig auszubilden. Hierauf wird die Siliziumoxidschicht 34 unter Benutzung der öffnungen 35b und 35c der Nitritschicht selektiv abgetragen, während die öffnung 35a dabei abgedeckt ist, so daß öffnungen 34a und 34b gebildet werden, in denen die Oberfläche des Substrats 31 nach außen hin freiliegen. Gemäß Fig. 3B steht die öffnung 34a dabei mit der öffnung 35b und die öffnung 34b mit der öffnung 35b in Verbindung. Poly-Siliziumschichten 36 und 37, jeweils mit einem n-Typ-Fremdatom, wie Phosphor oder Arsen, dotiert, werden über die öffnungen 34a bzw. 34b und die benachbarten Bereiche aufgebracht, worauf durch Fremdatomdiffusion aus den Poly-Siliziumschichten 36 und 37 ein Emitterbereich 38 bzw. ein Bereich 39 mit hoher Fremdatomkonzentration hergestellt werden (Fig. 3B). Der Fremdatom-Bereich 39 befindet sich dabei in einem Kollektorbereich bzw. einer Kollektorzone und dient
0300 1 2/Oi 1 S
zur Herstellung eines ohmschen Kontakts mit einer später auszubildenden Elektrode.
Nach der Formung des Emitterbereichs 38 und des Bereichs 39 mit hoher Fremdatomkonzentration wird gemäß Fig. 3C auf der gesamten Oberfläche nach einem Niedertemperatur-Gasphasenaufwachsverfahren eine Siliziurooxidschicht 40 gezüchtet. Das Aufwachsen oder Züchten der Oxidschicht erfolgt bei einer Temperatur von 500 bis 6000C. Es ist darauf hinzuweisen, daß unter der bei diesem Verfahrensschritt angewandten Wärme Alkalimetallionen, wie Natriumionen, aus den Grenzschichten zwischen den Poly-Siliziumschichten 36, 37 und dem Substrat 31 in die Oxidschicht 40 übertragen werden. Die die Alkalimetallionen enthaltende Oxidschicht 40 wird dann zur Reinigung oder Freilegung der Halbleitervorrichtung entfernt.
Die mit dem Substrat in unmittelbarer Berührung stehende Oxidschicht 34 wird an dem über die öffnung 35a der Nitritschicht 35 freiliegenden Abschnitt nach einem Auswaschverfahren unter Verwendung einer Ammoniumfluoridlösung oder verdünnter Fluorwasserstoffsäure abgetragen, so daß eine öffnung 34c gebildet wird, in welcher der Basisbereich 33 gemäß Fig. 3D zum Teil nach außen hin freiliegt. Bei diesem Verfahrensschritt braucht kein Photoresistmaterial verwendet werden zu werden, weil Siliziumnitrit und Poly-Silizium durch das angegebene Ätzmittel nicht angeätzt werden.
Schließlich wird eine Metallschicht mit einer Dicke von etwa 1 μπι nach einem Aufsprühverfahren auf die Gesamtoberfläche aufgebracht, worauf diese Metallschicht selektiv geätzt wird, um die Elektroden oder Leiterzüge 41, 42 und 43 gemäß Fig. 3E herzustellen. Diese Metallschicht besteht beispielsweise aus Aluminium oder einer Aluminium-Silizium-Kupfer-Legierung; als Ätzmittel kann eine wässrige Lösung mit Essigsäure,
030012/0911
Salpetersäure oder Phosphorsäure verwendet werden. Wesentlich ist, daß der Ätzvorgang in der Weise erfolgt, daß die zurückbleibenden Metallschichten 42 und 43 die Poly-Siliziumschichten 36 bzw. 37 vollständig bedecken und sich über deren Ränder hinaus erstrecken. Wie erwähnt, ist die Metallschicht längs des Umfangs oder Rands der Poly-Siliziumschicht abnormal dünn. Erfindungsgemäß sollte die Metallschicht so weggeätzt werden, daß sie in den über den Umfang bzw. Rand der Poly-Siliziumschicht hinausreichenden Abschnitt eine gleichmäßige Dicke besitzt, so daß bei der Ausbildung der Metallschichten 42 und 4 3 ein übermäßiges Anätzen vermieden wird, das zu einem Bruch dieser Metallschichten führen könnte. Für die Ausbildung der Metallschicht bzw. -schichten kann auch Titan, Molybdän, Wolfram usw. verwendet werden.
Die Fig. 3A bis 3E veranschaulichen ein Verfahren zur Herstellung eines npn-Transistors. Ein pnp-Transistor läßt sich einfach dadurch herstellen, daß Fremdatome des entgegengesetzten Leitfähigkeitstyps verwendet werden.
Gemäß den Fig. 4A und 4B dient eine Poly-Siliziumschicht 54 als Widerstandselement bzw. Verdrahtungsschicht. Dabei erstrecken sich Metallschichten 55 und 56, welche die Endabschnitte der Poly-Siliziumschicht 54 abdecken, über die Umrisse dieser Endabschnitte der Poly-Siliziumschicht 54 hinaus. Die Halbleitervorrichtung gemäß Fig. 4A und 4B umfaßt weiterhin ein Siliziumsubstrat 51 und eine Isolierschicht 53.
03001 2/0918
ORIGINAL INSPECTED

Claims (9)

Henkel, Kern, Feiler £r Hänzei Patentanwälte Registered Representatives before the European Patent Office Tokyo Shibaura Denki Kabushiki Kaisha, MöhlstraBe 37 Kawasaki-shi, Japan D-βΟΟΟ München 80 Tel.: 089/982085-87 Telex: 05 29 802 hnkl d Telegramme: ellipsoid 1 1 . September 1979 54P094-3 Halbleitervorrichtung und Verfahren zu ihrer Herstellung Patentansprüche
1. Halbleitervorrichtung, gekennzeichnet durch ein Halbleiter-Substrat (21) mit mindestens einem in diesem ausgebildeten Halbleiterbereich (22) und durch eine Laminatbzw. Schichtstruktur aus einer auf dem Halbleiter-Substrat (21) geformten polykristallinen bzw. Poly-Siliziumschicht (24) und einer auf dieser ausgebildeten Metallschicht (25), die sich über den Umriß bzw. Rand der Poly-Siliziumschicht hinauserstreckt.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Laminat- bzw. Schichtstruktur eine in unmittelbarer Berührung mit dem Halbleiter-Substrat stehende Trennbzw. Isolierschicht mit einer öffnung aufweist, in welcher der Halbleiterbereich zum Teil nach außen hin freiliegt, und daß die Poly-Siliziumschicht die öffnung ausfüllt und die Isolierschicht um diese öffnung herum bebedeckt .
030012/0918
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Poly-Siliziuraschicht ein zu ihrer Leitfähigkeit beitragendes Fremdatom enthält.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Poly-Siliziumschicht ein n-Typ-Fremdatom enthält.
5. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Poly-Siliziumschicht ein p-Typ-Frematom enthält.
6. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Poly-Siliziumschicht ein Fremdatom enthält, das zur Bildung des Halbleiterbereichs teilweise in das Halbleiter-Substrat eindiffundiert worden ist.
7. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Poly-Siliziumschicht als Widerstandselement dient.
8. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Poly-Siliziumschicht als Verdrahtungsschicht (wiring layer) dient.
9. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß auf der Oberfläche eines Halbleiter-Substrats, in welchem mindestens ein Halbleiterbereich ausgebildet ist, eine Trennbzw. Isolierschicht geformt wird, daß auf der Isolierschicht selektiv eine polykristalline bzw. PoIy-Siliziumschicht vorgesehen wird, daß auf letzterer und auf dem freiliegenden bzw. unbedeckten Abschnitt der Isolierschicht eine Metallschicht geformt wird und daß die Metallschicht in ihrem im wesentlichen gleichmäßige Dicke besitzenden Abschnitt, der mit Abstand außerhalb des Umfangs oder Umrisses der Poly-Siliziumschicht liegt, selektiv (weg)geätzt wird.
030012/0915
ORIGINAL INSPECTED
DE19792936724 1978-09-11 1979-09-11 Halbleitervorrichtung und verfahren zu ihrer herstellung Withdrawn DE2936724A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11065678A JPS5538021A (en) 1978-09-11 1978-09-11 Semiconductor device
JP11743378A JPS5544713A (en) 1978-09-26 1978-09-26 Semiconductor device

Publications (1)

Publication Number Publication Date
DE2936724A1 true DE2936724A1 (de) 1980-03-20

Family

ID=26450240

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19792936724 Withdrawn DE2936724A1 (de) 1978-09-11 1979-09-11 Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2937989A Expired - Fee Related DE2937989C2 (de) 1978-09-11 1979-09-20 Verfahren zum Herstellen einer Halbleitervorrichtung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE2937989A Expired - Fee Related DE2937989C2 (de) 1978-09-11 1979-09-20 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (1)

Country Link
DE (2) DE2936724A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3145231A1 (de) * 1980-11-17 1982-06-09 International Rectifier Corp., Los Angeles, Calif. Halbleiteranordnung fuer hohe spannungen

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936432B2 (ja) * 1980-08-25 1984-09-04 株式会社東芝 半導体装置の製造方法
GB8401250D0 (en) * 1984-01-18 1984-02-22 British Telecomm Semiconductor fabrication
DE4038177A1 (de) * 1989-12-18 1991-06-20 Telefunken Electronic Gmbh Halbleiteranordnung und verfahren zu ihrer herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2130457A1 (de) * 1970-07-31 1972-02-03 Fairchild Camera Instr Co Halbleiterbauelement
DE2149705A1 (de) * 1970-10-06 1972-04-13 Motorola Inc Halbleiteranordnung und Verfahren zu ihrer Herstellung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3837935A (en) * 1971-05-28 1974-09-24 Fujitsu Ltd Semiconductor devices and method of manufacturing the same
US3844831A (en) * 1972-10-27 1974-10-29 Ibm Forming a compact multilevel interconnection metallurgy system for semi-conductor devices
JPS5165585A (de) * 1974-12-04 1976-06-07 Hitachi Ltd
NL7604986A (nl) * 1976-05-11 1977-11-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting, en inrichting vervaardigd door toe- passing van de werkwijze.
JPS583380B2 (ja) * 1977-03-04 1983-01-21 株式会社日立製作所 半導体装置とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2130457A1 (de) * 1970-07-31 1972-02-03 Fairchild Camera Instr Co Halbleiterbauelement
DE2149705A1 (de) * 1970-10-06 1972-04-13 Motorola Inc Halbleiteranordnung und Verfahren zu ihrer Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3145231A1 (de) * 1980-11-17 1982-06-09 International Rectifier Corp., Los Angeles, Calif. Halbleiteranordnung fuer hohe spannungen

Also Published As

Publication number Publication date
DE2937989C2 (de) 1994-08-04
DE2937989A1 (de) 1980-04-10

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE69031575T2 (de) Halbleiteranordnung mit einer trichterförmigen Verbindung zwischen Leiter-Ebenen und Verfahren zu ihrer Herstellung
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE2916364C2 (de)
EP0049392A2 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE69530648T2 (de) Bipolartranistor mit einem sehr niedrigen Basisschichtwiderstand und Verfahren zur Herstellung
DE2615754C2 (de)
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE69032074T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE1639418A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen und nach dem Verfahren hergestellte Halbleitervorrichtungen
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE2936724A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4019967A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0005181B1 (de) Verfahren zur Herstellung einer, Bauelemente vom Feldeffekttransistortyp enthaltenden, Halbleiteranordnung
DE2608813A1 (de) Niedrigsperrende zenerdiode

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

8139 Disposal/non-payment of the annual fee