DE19603165C2 - Halbleitervorrichtung mit einer Verdrahtungsschicht mit einem TiSi¶2¶-Film mit C49- oder C54-Struktur und Verfahren zu seiner Herstellung - Google Patents

Halbleitervorrichtung mit einer Verdrahtungsschicht mit einem TiSi¶2¶-Film mit C49- oder C54-Struktur und Verfahren zu seiner Herstellung

Info

Publication number
DE19603165C2
DE19603165C2 DE19603165A DE19603165A DE19603165C2 DE 19603165 C2 DE19603165 C2 DE 19603165C2 DE 19603165 A DE19603165 A DE 19603165A DE 19603165 A DE19603165 A DE 19603165A DE 19603165 C2 DE19603165 C2 DE 19603165C2
Authority
DE
Germany
Prior art keywords
film
titanium
silicide film
silicon film
titanium silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19603165A
Other languages
English (en)
Other versions
DE19603165A1 (de
Inventor
Takashi Kuroi
Hidekazu Oda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19603165A1 publication Critical patent/DE19603165A1/de
Application granted granted Critical
Publication of DE19603165C2 publication Critical patent/DE19603165C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterein­ richtung mit einer Leiterschicht. Die Erfindung bezieht sich fer­ ner auf ein Verfahren zur Herstellung einer solchen Halblei­ tereinrichtung.
Fig. 17 stellt einen Querschnitt dar, der den Aufbau einer ersten Halbleitereinrichtung, die einen NMOS-Transistor darstellt, zeigt. In der Zeichnung bezeichnet Bezugszeichen 1 ein Halblei­ tersubstrat, 2 einen Isolationsoxidfilm der Einrichtung, der auf dem Halbleitersubstrat 1 gebildet ist, 3 Source/Drainbereiche, die in einem aktiven Bereich gebildet sind, der von dem Isola­ tionsoxidfilm 2 der Einrichtung auf dem Halbleitersubstrat 1 um­ geben ist, 4 einen auf dem Halbleitersubstrat 1 gebildeten Ga­ teoxidfilm und 5 eine Gateelektrode, die auf dem Gateoxidfilm 4 gebildet ist. Die Gateelektrode 5 besteht aus einem polykri­ stallinen Siliziumfilm 6, der mit einem Dotierstoff, z. B. Phos­ phor, zum Bestimmen seines Leitungstyps, dotiert ist, einem Titansilizidfilm 7 und einem Wolframsilizidfilm, die in der oben genannten Reihenfolge übereinander gestapelt sind.
Ein Verfahren zur Herstellung des NMOS-Transistors nach dem er­ sten Beispiel mit dem oben beschriebenen Aufbau wird nun mit Be­ zug auf die Fig. 18A und 18B beschrieben. Zunächst wird der Isolationsoxidfilm 2 der Einrichtung auf dem Halbleitersubstrat 1 durch das LOCOS-Verfahren gebildet. Anschließend wird der Gate­ oxidfilm 4 mit einer Dicke von 6 nm (60 Å) durch Oxidation der oberen Oberfläche des Halbleitersubstrats 1 durch z. B. thermische Oxidation gebildet. Anschließend wird ein polykristalliner Sili­ ziumfilm 6, der mit Phosphor als Dotierstoff zum Bestimmen seines Leistungstyps mit einer Dosis von 5 × 1020/cm2 dotiert ist, mit einer Dicke von z. B. 80 nm (800 Å) durch ein CVD-Verfahren gebil­ det. Ein Titansilizidfilm 7 wird anschließend auf den polykri­ stallinen Film 6 mit einer Dicke von z. B. 15 nm (150 Å) durch ein Sputterverfahren gebildet. Hierauf folgt die Bildung eines Wolf­ ramsilizidfilms 8 mit einer Dicke von z. B. 80 nm (800 Å) durch ein Sputterverfahren (Fig. 18A).
Anschließend wird die Gateelektrode 5 unter Verwendung eines pho­ tolithografischen Verfahrens durch das Ätzen einer gewünschten Fläche des Wolframsilizidfilms 8, des Titansilizidfilms 7 und des polykristallinen Siliziumfilmes 6 gebildet (Fig. 18B). LDD- Schichten werden anschließend durch die Implantation von z. B. Arsen-Ionen in das Halbleitersubstrat 1 gebildet, wobei dieses um einen Winkel von z. B. ca. 40° geneigt ist und die Implantations­ bedingungen z. B. 30 keV und 40 × 1013/cm2 betragen. Seitenwand­ oxidfilme 9 werden durch das Aufbringen eines Siliziumoxidfilms mit einer Dicke von 80 nm (800 Å) durch z. B. ein CVD-Verfahren und das anschließende Zurückätzen des so gebildeten Siliziumoxid­ films gebildet. Die Source/Drainbereiche 3 werden durch Implanta­ tion von z. B. Arsen-Ionen in das Halbleitersubstrat 1 unter Be­ dingungen wie 50 keV 40 × 1015/cm2 gebildet. Ein NMOS-Transistor wird dadurch vollendet, daß das Substrat für 60 Minuten einer Wärmebehandlung von z. B. 800°C unterzogen wird (Fig. 17).
Fig. 19 stellt einen Querschnitt dar, der den Aufbau einer zwei­ ten Halbleitereinrichtung zeigt, die eine DRAM-Zelle darstellt. In der Zeichnung werden dieselben Bezugszeichen für die Elemente vergeben, die denen der ersten Halbleitereinrichtung entsprechen, auf die Erklärung derselben wird aus Gründen der Kürze verzich­ tet. Das Bezugszeichen 10 bezeichnet eine in einem aktiven Be­ reich, der durch einen Isolationsoxidfilm 2 der Einrichtung auf dem Halbleitersubstrat 1 umgeben ist, gebildete Diffusions­ schicht, 11 bezeichnet auf dem Halbleitersubstrat 1 gebildete Wortleitungen, 12 einen ersten Zwischenschicht-Isolierfilm, der so gebildet ist, daß er die Wortleitung 11 überdeckt, 13 ein er­ stes Kontaktloch, welches durch den ersten Zwischenschicht- Isolierfilm 12 bis zur oberen Oberfläche der Diffusionsschicht 10 gebildet ist und 14 eine Bitleitung, die so gebildet, daß sie das erste Kontaktloch 13 ausfüllt. Die Bitleitung 14 besteht aus ei­ nem polykristallinen Siliziumfilm 15, der mit einem Dotierstoff, z. B. Phosphor zum Bestimmen seines Leitungstyps, dotiert ist, einem Titansilizidfilm 14 und einem Wolframsilizidfilm 17, die in der oben genannten Reihenfolge übereinander gestapelt sind.
Das Bezugszeichen 18 bezeichnet einen zweiten Zwischenschicht- Isolierfilm, der so gebildet ist, daß er die Bitleitung 14 über­ deckt, 19 bezeichnet zweite Kontaktlöcher, die durch die ersten und zweiten Zwischenschicht-Isolierfilme 12 und 18 bis zur oberen Oberfläche der Diffusionsschicht 10 gebildet sind, und 20 be­ zeichnet Kondensatoren, die so gebildet sind, daß sie die jewei­ ligen zweiten Kontaktlöcher 19 auffüllen. Jeder Kondensator 20 besteht aus einem Speicherknoten 21, einem Kondensatorisolierfilm 22 und einer Zellplatte 23, die in dieser Reihenfolge übereinan­ der gestapelt sind.
Ein Verfahren zur Herstellung der DRAM-Zelle des zweiten Bei­ spiels mit dem oben beschriebenen Aufbau wird nun mit Bezug auf die Fig. 20A bis 20C beschrieben. Zuerst wird der Isolations­ oxidfilm der Einrichtung 2 auf dem Halbleitersubstrat 1 durch ein LOCOS-Verfahren gebildet. Anschließend werden die Wortleitungen 11 durch z. B. einen polykristallinen Siliziumfilm gebildet. Die Diffusionsschichten 10 werden dann auf dem Halbleitersubstrat durch Implantation von z. B. Arsen-Ionen in das Halbleitersubstrat 1 gebildet. Ein erster Zwischenschicht-Isolierfilm 12 wird mit einer Dicke von 60 nm (600 Å) durch z. B. ein CVD-Verfahren aufge­ bracht. Das erste Kontaktloch 13 wird durch Ätzen eines gewünsch­ ten Abschnitts auf dem ersten Zwischenschicht-Isolierfilm 12 bis zur oberen Oberfläche der Diffusionsschicht 10 unter Verwendung eines photolithografischen Verfahrens gebildet (Fig. 20A).
Ein polykristalliner Siliziumfilm 15, der mit einem Dotierstoff, z. B. Phosphor, zum Bestimmen seines Leitungstyps mit einer Rate 5 × 1020/cm2 dotiert ist, wird mit einer Dicke von 80 nm (800 Å) durch ein CVD-Verfahren aufgebracht. Ein Titansilizidfilm 16 wird mit einer Dicke von z. B. 15 nm (150 Å) durch ein Sputterverfahren aufgebracht und ein Wolframsilizidfilm 17 wird mit einer Dicke von z. B. 80 nm (800 Å) durch ein Sputterverfahren aufgebracht (Fig. 20B). Anschließend wird die Bitleitung 14 durch Ätzen eines vorbestimmten Abschnitts des polykristallinen Siliziumfilm 14, des Titansilizidfilms 16 und des Wolframsilizidfilms 17 unter Verwendung eines photolithografischen Verfahrens geätzt (Fig. 20C).
Ein zweiter Zwischenschicht-Isolierfilm 18 wird mit einer Dicke von 500 nm (5000 Å) durch z. B. ein CVD-Verfahren aufgebracht und das zweite Kontaktloch 19 wird durch Ätzen eines gewünschten Ab­ schnittes des ersten und zweiten Zwischenschicht-Isolierfilms 12 und 18 bis zur oberen Oberfläche der Diffusionsschicht 10 unter Verwendung eines photolithografischen Verfahrens gebildet. Der Speicherknoten 21 wird anschließend durch das Aufbringen eines polykristallinen Siliziumfilms, der mit z. B. Phosphor dotiert ist und eine Dicke von 500 nm (5000 Å) aufweist und das anschließende Strukturieren des polykristallinen Siliziumfilmes gebildet. Der Kondensatorisolationsfilm 22 wird auf dem Speicherknoten 21 mit einer Dicke von z. B. 10 nm (100 Å) gebildet und die Zellplatte 23, die z. B. einen polykristallinen Siliziumfilm aufweist, wird mit einer Dicke von 100 nm (1000 Å) gebildet, wodurch der Konden­ sator 20 gebildet wird. Als Ergebnis hiervon wird eine DRAM-Zelle vollendet (Fig. 19).
Fig. 21 stellt einen Querschnitt dar, der einen Dual-Gate-CMOS- Halbleiter eines dritten Beispiels zeigt. Diese Zeichnungen wer­ den dieselben Bezugszeichen an die Elemente vergeben, die denen in den zuvor beschriebenen Halbleitereinrichtungen entsprechen und auf die Erklärung derselben wird aus Gründen der Kürze ver­ zichtet. Bezugszeichen 24 bezeichnet eine p-Wanne, die in einem NMOS-Bereich I auf einem Halbleitersubstrat 1 gebildet ist, 25 bezeichnet eine n-Wanne, die in einem PMOS-Bereich II des Halb­ leitersubstrats 1 gebildet ist, 26 bezeichnet n-Typ Source/­ Drainbereiche, die auf dem Halbleitersubstrat 1 in dem NMOS- Bereich I gebildet sind und 27 bezeichnet p-Typ Source/Drain­ bereiche, die auf dem Halbleitersubstrat 1 in dem PMOS-Bereich II gebildet sind.
Das Bezugszeichen 28 bezeichnet eine NMOS-Gateelektrode, die in dem NMOS-Bereich I gebildet ist. Die NMOS-Gateelektrode 28 weist einen n-Typ polykristallinen Siliziumfilm 29 auf, der mit einem Dotierstoff, z. B. Phosphor, zum Bestimmen eines ersten Leitung­ styps, dotiert ist, einen Titansilizidfilm 7 und einen Wolframsi­ lizidfilm 8, die in der oben genannten Reihenfolge übereinander gestapelt sind. Das Bezugszeichen 30 bezeichnet eine PMOS-Gate­ elektrode, die in dem PMOS-Bereich II gebildet ist. Diese PMOS- Gateelektrode weist einen p-Typ polykristallinen Siliziumfilm 31 auf, der mit einem Dotierstoff, z. B. Bor, zum Festlegen eines zweiten Leitungstyps, dotiert ist, einen Titansilizidfilm 7 und einen Wolframsilizidfilm 8, die in der oben genannten Reihenfolge übereinander gestapelt sind.
Ein Verfahren zur Herstellung des Dual-Gate-CMOS nach dem dritten Beispiel mit dem oben beschriebenen Aufbau wird nun mit Bezug auf die Fig. 22A bis 22C beschrieben. Der Einrichtungsisolations­ oxidfilm 2 wird auf dem Halbleitersubstrat 1 durch das LOCOS- Verfahren gebildet. Die p-Wanne 24 wird unter Verwendung eines photolithografischen Verfahrens durch das Bilden einer Öffnung in einem Resistfilm, die sich ausschließlich in dem NMOS-Bereich I befindet und das Implantieren von z. B. Bor-Ionen durch die Öff­ nung unter Änderung der Implantationsenergie gebildet. Die n- Wanne 25 wird durch das Bilden einer Öffnung in einem Resistfilm nur in dem PMOS-Bereich I unter Verwendung eines photolithografi­ schen Verfahrens und das Implantieren von z. B. Phosphor-Ionen durch die Öffnung während die Implantationsenergie geändert wird, gebildet. Anschließend wird der Gateoxidfilm 4 mit einer Dicke von 6 nm (60 Å) durch Oxidation der oberen Oberfläche des Halb­ leitersubstrats 1 durch z. B. thermische Oxidation gebildet. Ein polykristallinen Siliziumfilm mit einer Dicke von 80 nm (800 Å) wird anschließend auf dem Gateoxidfilm 4 unter Verwendung von z. B. eines CVD-Verfahrens gebildet. Der n-Typ polykristalline Siliziumfilm 29 wird durch Bilden einer Öffnung in einem Resist­ film nur oberhalb der p-Wanne 24 unter Verwendung eines photoli­ thografischen Verfahrens und dem Implantieren von z. B. Arsen- Ionen in den polykristallinen Siliziumfilm unter Bedingungen von 50 keV und 4 × 1015/cm2 gebildet. Der p-Typ polykristalline Sili­ ziumfilm 31 wird durch Bilden einer Öffnung in einem Resistfilm ausschließlich oberhalb der n-Wanne 25 unter Verwendung eines photolithografischen Verfahrens und der Implantation von z. B. Bor-Ionen in dem polykristallinen Siliziumfilm unter den Bedin­ gungen von 10 keV und 4 × 1015/cm2 gebildet (Fig. 22A).
Ein Titansilizidfilm 7 mit einer Dicke von z. B. 15 nm (150 Å) wird durch ein Sputterverfahren gebildet. Ein Wolframsilizidfilm 8 mit einer Dicke von z. B. 80 nm (800 Å) wird ebenfalls durch ein Sputterverfahren gebildet (Fig. 22B). Die NMOS- und PMOS-Gate­ elektroden 28 und 30 werden jeweils durch Ätzverfahren in vorbe­ stimmten Abschnitten der n-Typ und p-Typ polykristalline Silizi­ umfilme 29 und 31, dem Titansilizidfilm 7 und dem Wolframsilizid­ film 8 unter Verwendung eines photolithografischen Verfahrens gebildet (Fig. 22C).
Anschließend werden LDD-Schichten durch Implantation von z. B. Arsen-Ionen in die p-Wanne 24 im NMOS-Bereich I unter den Bedin­ gungen 30 keV und 4 × 1013/cm2 gebildet, während das Halbleiter­ substrat 1 unter einem Winkel von ca. 40° geneigt ist. Die Sei­ tenwandoxidfilme 9 werden durch das Aufbringen eines Silizium­ oxidfilms mit einer Dicke von 80 nm (800 Å) durch z. B. ein CVD- Verfahren und das anschließende Zurückätzen des Siliziumoxidfilms gebildet. Die n-Typ Source/Drainbereiche 26 werden dann durch das Bilden einer Öffnung in einem Resistfilm ausschließlich in dem NMOS-Bereich I unter Verwendung eines photolithografischen Ver­ fahrens und dem Implantieren von z. B. Arsen-Ionen durch die Öff­ nung unter den Bedingungen von 50 keV und 4 × 1015/cm2 gebildet. Die p-Typ Source/Drainbereiche 27 werden durch Bilden einer Öff­ nung in einem Resistfilm ausschließlich in dem PMOS-Bereich II unter Verwendung eines photolithografischen Verfahrens und dem Implantieren von z. B. Bor-Ionen durch die Öffnung unter den Be­ dingungen von 10 keV und 4 × 1015/cm2 gebildet. Ein Dual-Gate-CMOS wird dadurch vollendet, daß das Substrat einer Wärmebehandlung von z. B. 800°C und 60 Minuten unterzogen wird (Fig. 21).
Da die in den obigen Beispielen beschriebenen Halbleitereinrich­ tungen den oben beschriebenen Aufbau aufweisen, weisen sie ver­ schiedene Probleme auf, die im folgenden beschrieben werden. So diffundieren die Dotierstoffe zum Bestimmen des Leitungstyps, die in den polykristallinen Siliziumfilmen 6, 15, 29 und 31 enthalten sind, aufgrund verschiedener Erwärmungsverfahren, die nach der Herstellung der Titansilizidfilme 7 und 16 und Wolframsilizidfil­ me 8 und 16 ausgeführt werden, in die Titansilizidfilme 7 und 16 und die Wolframsilizidfilme 8 und 17, die auf den polykristalli­ nen Siliziumfilmen gebildet sind. Schließlich verringert sich die Konzentration der Dotierstoffe in den polykristallinen Silizium­ filmen 6, 15, 29 und 31. Als Ergebnis dieses Phänomens wird über jede der Grenzflächen zwischen den jeweiligen Gateelektroden 5, 28 und 30 und dem Gateoxidfilm 4 eine Verarmungsschicht gebildet, wodurch die Gatekapazität erhöht wird, was wiederum in einer ver­ ringerten Stromsteuerbarkeit der Einrichtung und einer erhöhten Schwellenspannung resultiert. Weiterhin resultiert das oben er­ wähnte Phänomen in einem erhöhten Widerstand der Bitleitung 14 und einer verlängerten Lesezeit.
Im Falle des Dual-Gate-CMOS verursacht das oben genannte Phäno­ men, daß sich n- und p-Dotierstoffe, die in den Titansilizidfilm 7 und den Wolframsilizidfilm 8 aufgrund der nach der Bildung die­ ser Filme ausgeführten Wärmebehandlungen eingedrungen sind, da der NMOS-Bereich I und der PMOS-Bereich II, wie in Fig. 23 ge­ zeigt, gebildet sind, miteinander durch Diffusion vermischen. Wenn ein Abstand "d" zwischen dem NMOS-Bereich I und dem PMOS- Bereich II kleiner als ein gewünschter Wert ist, so verändern sich die Austrittsarbeiten der Gateelektroden 28 und 30 und ver­ ändern die Eigenschaften des PMOS und des NMOS. Um solche Verän­ derungen der Eigenschaften zu verhindern, sollte der Abstand "d" groß gewählt werden. Des weiteren besteht die Notwendigkeit zu verhindern, daß die Eigenschaften des NMOS und PMOS selbst dann verändert werden, wenn die gemeinsame Diffusion der Dotierstoffe auftritt. Ein großer Abstand zwischen den beiden Bildungsberei­ chen behindert jedoch die Miniaturisierung der Einrichtung.
Auf der oberen Oberfläche eines jeden polykristallinen Silizium­ films 6, 15, 29 und 31 existiert ein (nicht gezeigter) natürli­ cher Oxidfilm mit einer Dicke von eigenen Angström. Aus diesem Grund sind die Kontaktwiderstände zwischen den Titansilizidfilmen 7 und 16 und den Wolframsilizidfilmen 8 und 17 und den polykri­ stallinen Siliziumfilmen 6, 15, 2 und 31 erhöht. Der erhöhte Kon­ taktwiderstand bringt eine Erhöhung des Widerstandswertes einer jeden der Gateelektroden 5, 28 und 30 mit sich, was seinerseits in einem Abfall der angelegten Spannung resultiert. Der Abfall der angelegten Spannung führt zu einer Verringerung der Strom­ steuerfähigkeit des Transistors. Für die Bitleitung 14 bedeutet ein erhöhter Widerstand eine Verlängerung der Lesezeit.
Aus VLSI Metallisation: Physics and Technology, Artech House Boston, London, 1991, Seiten 172 bis 179 ist noch eine Halblei­ tereinrichtung mit einer zusammengesetzten Gateelektrode be­ kannt, die eine hochleitende Molybdän- oder Wolframdisilizid­ schicht auf der Oberseite eines nicht-einkristallinen Silizium­ filmes aufweist.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Halblei­ tereinrichtung vorzusehen, in der die Einrichtungseigenschaften durch die Steuerung der Diffusion eines Dotierstoffs zur Be­ stimmung des Leitungstyps eines nicht-einkristallinen Silizium­ films verbessert werden können. Die Aufgabe besteht weiterhin darin, ein Herstellungsverfahren für eine solche Halbleiterein­ richtung vorzusehen.
Eine Halbleitereinrichtung nach einer ersten Ausgestaltung der vorliegenden Erfindung weist eine Verdrahtungsschicht bzw. Lei­ terschicht oder Verbindungsschicht auf, die aus einem nicht- einkristallinen Siliziumfilm besteht und einen Dotierstoff zum bestimmen ihres Leitungstyps enthält. Ferner weist die Leiter­ schicht einen Titansilizidfilm mit C49- und/oder C54-Struktur auf, sowie einen Metallsilizidfilm, wobei alle diese Filme in der oben genannten Reihenfolge aufeinander gelegt sind. Mit diesem Aufbau verhindert der Titansilizidfilm mit der C49- und/oder C54- Struktur, daß der Dotierstoff in dem nicht-einkristallinen Sili­ ziumfilm in den metallischen Silizidfilm diffundiert. Hierdurch wird ein Ansteigen des Widerstandes des nicht-einkristallinen Siliziumfilms, der von einer Verringerung der Dotierstoffkonzen­ tration des nicht-einkristallinen Siliziumfilms stammt, verhin­ dert, wodurch es möglich ist, eine Halbleitereinrichtung vorzuse­ hen, die eine Leiterschicht mit einem gewünschten, vorbestimmten Widerstandswert aufweist.
Eine Halbleitereinrichtung gemäß einer zweiten Ausgestaltung der vorliegenden Erfindung weist eine Leiterschicht mit einem nicht- einkristallinen Siliziumfilm mit einem Dotierstoff zum Bestimmen seines Leitungstyps, einen Titansilizidfilm mit C49- und/oder C54-Struktur, einen Titannitridfilm und einen Metallsilizidfilm auf, wobei alle diese Filme aufeinander in dieser, d. h. der oben genannten Reihenfolge übereinander gestapelt sind. Mit diesem Aufbau verhindert nicht nur der Titansilizidfilm mit der C49- und/oder C54-Struktur, sondern auch der Titannitridfilm, daß der Dotierstoff des nicht-einkristallinen Siliziumfilms in den Me­ tallsilizidfilm diffundiert. Als Ergebnis hiervon wird eine Erhö­ hung des Widerstandes des nicht-einkristallinen Siliziumfilms aufgrund eines Abfalls der Dotierstoffkonzentration in dem nicht- einkristallinen Siliziumfilm weiter unterdrückt, wodurch das Vor­ sehen einer Halbleitereinrichtung mit einer Leiterschicht mit einem vorbestimmten Widerstand noch vorteilhafter vorgesehen wer­ den kann.
Eine Halbleitereinrichtung nach einer dritten Ausgestaltung der vorliegenden Erfindung zeichnet sich dadurch aus, daß die Ver­ drahtungsschicht bzw. Leiterschicht der ersten oder zweiten Aus­ gestaltung eine Gateelektrode oder eine Bitleitung bildet. Mit diesem Aufbau wird die Bildung einer Verarmungsschicht in der Gateelektrode oder ein Anstieg des Widerstands der Bitleitung unterdrückt. Hierdurch wird es möglich, eine Halbleitereinrich­ tung vorzusehen, die verbesserte Eigenschaften aufweist.
Nach einer vierten Ausgestaltung der vorliegenden Erfindung weist eine Dual-Gate-CMOS-Halbleitereinrichtung die Leiterschichten der ersten oder zweiten Ausgestaltung als Gateelektroden auf, die jeweils einen ersten Dotierstoff zur Festlegung eines ersten Lei­ tungstyps und einen zweiten Dotierstoff zur Festlegung eines zweiten Leitungstyps in verschiedenen nicht-einkristallinen Sili­ ziumfilmen aufweisen. Mit diesem Aufbau verhindert der Titansili­ zidfilm mit C49- und/oder C54-Struktur und/oder der Titannitrid­ film, daß der Dotierstoff in den nicht-einkristallinen Silizium­ film des ersten oder zweiten Leitungstyps in den metallischen Silizidfilm diffundiert. Demzufolge wird der Anstieg des Wider­ standes des nicht-einkristallinen Siliziumfilms, der von einem Abfall der Dotierstoffkonzentration in dem nicht-einkristallinen Siliziumfilm herrührt, unterdrückt, wodurch das Vorsehen einer Gateelektrode mit einem gewünschten, vorbestimmten Widerstand möglich ist. Weiterhin wird verhindert, daß die Dotierstoffe des ersten und zweiten Leitungstyps diffundieren und sich miteinander vermischen, wodurch der Abstand zwischen den Gateelektroden des ersten und zweiten Leitungstyps klein gehalten werden kann und hierdurch das Vorsehen einer miniaturisierten Halbleitereinrich­ tung ermöglicht.
Eine Halbleitereinrichtung nach einer fünften Ausgestaltung äh­ nelt den Halbleitereinrichtungen nach einer jeden der ersten bis vierten Ausgestaltung, der nicht-einkristallinen Siliziumfilm enthält jedoch zusätzlich Stickstoff. Mit diesem Aufbau wird die Diffusion des Dotierstoffs in den nicht-einkristallinen Silizium­ film nicht nur durch den Titansilizidfilm mit der C49- und/oder C54-Struktur und den Titannitridfilm verhindert, sondern eben­ falls durch den Stickstoff. Als Ergebnis hiervon wird ein Anstieg des Widerstandes des nicht-einkristallinen Siliziumfilms, der von einem Abfall der Dotierstoffkonzentration in den nicht-einkri­ stallinen Siliziumfilm herrührt, weiter unterdrückt, wodurch es noch vorteilhafter möglich ist, eine Halbleitereinrichtung vorzu­ sehen, in der eine Leiterschicht einen gewünschten, vorbestimmten Widerstand aufweist.
Eine Halbleitereinrichtung nach einer sechsten Ausgestaltung äh­ nelt den Halbleitereinrichtungen der ersten bis fünften Ausge­ staltung, der Titansilizidfilm mit der C49- und/oder C54-Struktur wird jedoch mit einer Dicke von nicht weniger als 2 nm (20 Å) gebildet. Mit diesem Aufbau, in dem der Titansilizidfilm mit C49- und/oder C54-Struktur eine Dicke von nicht weniger als 2 nm (20 Å) aufweist, kann in positiver Weise verhindert werden, daß der Do­ tierstoff in einem nicht-einkristallinen Siliziumfilm in den Me­ tallsilizidfilm diffundiert. Als Ergebnis hiervon wird ein An­ stieg des Widerstandes des nicht-einkristallinen Siliziumfilms, der von einem Abfall der Dotierstoffkonzentration des nicht-ein­ kristallinen Siliziumfilms herrührt, weiter unterdrückt, wodurch es möglich wird, eine Halbleitereinrichtung vorzusehen, die eine Leiterschicht mit einem gewünschten, vorbestimmten Widerstand aufweist.
Nach einer siebten Ausgestaltung der vorliegenden Erfindung weist ein Verfahren zur Herstellung der Halbleitereinrichtung die Schritte auf: sequentielles Bilden eines nicht-einkristallinen Siliziumfilms, der einen Dotierstoff zum Festlegen seines Lei­ tungstyps enthält, eines Titanfilms und eines metallischen Silizidfilms auf einem Substrat und Bilden eines Titansilizidfilms mit C49- und/oder C54-Struktur durch Reaktion des Titanfilms mit dem nicht-einkristallinen Siliziumfilms unter Verwendung einer Wärmebehandlung. Mit dem oben beschriebenen Herstellungsverfahren verhindert der Titansilizidfilm mit C49- und/oder C54-Struktur, daß der Dotierstoff in dem nicht-einkristallinen Siliziumfilm in den Metallsilizidfilm diffundiert. Als ein Ergebnis hiervon wird es möglich, daß Anwachsen des Widerstands des nicht-einkristal­ inen Siliziumfilms, welches von einem Abfall der Dotierstoffkon­ zentration in dem nicht-einkristallinen Siliziumfilm herrührt, zu unterdrücken. Weiterhin wird ein sich auf dem nicht-einkristal­ inen Siliziumfilm befindender natürlicher Oxidfilm durch das Ti­ tan des Titanfilms reduziert und als Ergebnis hiervon wird es möglich, daß Anwachsen des Widerstandes aufgrund des natürlichen Oxidfilms zu unterdrücken.
Nach einer achten Ausgestaltung der vorliegenden Erfindung weist ein Verfahren zur Herstellung einer Halbleitereinrichtung die Schritte auf: sequentielles Bilden eines nicht-einkristallinen Siliziumfilms mit einem Dotierstoff zum Festlegen seines Lei­ tungstyps enthält, eines Titanfilms und eines Titannitridfilms und eines Metallsilizidfilms auf einem Substrat und Bilden eines Titansilizidfilms mit C49- und/oder C54-Struktur durch Reagieren des Titanfilms mit dem nicht-einkristallinen Siliziumfilm unter Verwendung einer Wärmebehandlung. Mit diesem Herstellungsverfah­ ren verhindert nicht nur der Titansilizidfilm mit C49- und/oder C54-Struktur, sondern auch der Titannitridfilm, daß der Dotier­ stoff in dem nicht-einkristallinen Siliziumfilm in den Metallsi­ lizidfilm diffundiert. Als Ergebnis hiervon wird ein Anwachsen des Widerstands des nicht-einkristallinen Siliziumfilms, welches von einem Absinken der Dotierstoffkonzentration in dem nicht- einkristallinen Siliziumfilm resultiert, weiter unterdrückt. Dar­ über hinaus wird ein sich auf dem nicht-einkristallinen Silizium­ film befindender natürlicher Oxidfilm dadurch entfernt, daß die­ ser durch das Titan des Titanfilms reduziert wird und als Ergebnis hiervon wird es möglich, ein Anwachsen des Widerstandes auf­ grund des natürlichen Oxidfilms zu unterdrücken.
Nach einer neunten Ausgestaltung der vorliegenden Erfindung weist ein Verfahren zur Herstellung einer Dual-Gate-CMOS-Halbleiterein­ richtung die Schritte auf: Bilden eines nicht-einkristallinen Siliziumfilms auf einem Halbleitersubstrat, Implantieren eines Dotierstoffs zum Festlegen eines ersten Leitungstyps und eines Dotierstoffs zum Festlegen eines zweiten Leitungstyps in unter­ schiedliche Bereiche des nicht-einkristallinen Siliziumfilms, sequentielles Bilden eines Titanfilmes, eines Metallsilizidfilmes oder einer Titanfilmes, eines Titannitridfilmes und eines Metall­ silizidfilmes auf dem nicht-einkristallinen Siliziumfilm, Bilden eines Titansilizidfilms mit C49- und/oder C54-Struktur durch Reaktion des Titanfilms mit dem nicht-einkristallinen Silizium­ film unter Verwendung einer Wärmebehandlung, Strukturieren einer Mehrfachschicht des nicht-einkristallinen Siliziumfilms, des Ti­ tansilizidfilms und des Metallsilizidfilms oder einer Mehrfach­ schicht des nicht-einkristallinen Siliziumfilms, des Titansili­ zidfilms, des Titannitridfilms und des Metallsilizidfilms, wo­ durch jeweils Gateelektroden gebildet werden, die den ersten und zweiten Leitungstyp aufweisen. Bei diesem Herstellungsverfahren verhindert der Titansilizidfilm mit C49- und/oder C54-Struktur und/oder der Titannitridfilm die Diffusion des Dotierstoffs in die nicht-einkristallinen Siliziumfilme des ersten und zweiten Leitungstyps in dem metallischen Silizidfilm. Aus diesem Grund wird ein Anwachsen des Widerstandes des nicht-ein-kristallinen Silizimfilmes, welcher von einem Abfall der Dotierstoffkonzentra­ tion in dem nicht-einkristallinen Siliziumfilm herrührt, unter­ drückt und es wird so möglich, eine Gateelektrode vorzusehen, die einen gewünschten, vorbestimmten Widerstand aufweist. Weiterhin wird als Ergebnis hiervon verhindert, daß die Dotierstoffe für den ersten und zweiten Leitungstyp so diffundieren, daß sie sich miteinander vermischen, wodurch ermöglicht wird, daß der Abstand zwischen den Gateelektroden des ersten und zweiten Leitungstyps verkleinert werden kann und letztendlich hierdurch die Miniaturisierung einer Halbleitereinrichtung ermöglicht wird. Weiterhin wird ein natürlicher Oxidfilm auf dem nicht-einkristallinen Sili­ ziumfilm dadurch eliminiert, daß er durch das Titan des Titan­ films reduziert wird und als Ergebnis hiervon wird es möglich, ein Anwachsen des Widerstandes durch den natürlichen Oxidfilms zu verhindern.
Ein Herstellungsverfahren nach einer zehnten Ausgestaltung ist denen der siebten bis neunten Ausgestaltung ähnlich, aber weist darüber hinaus den Schritt des Implantierens von Stickstoff-Ionen in den nicht-einkristallinen Siliziumfilm auf. Mit diesem Her­ stellungsverfahren wird das Diffundieren des Dotierstoffes in dem nicht-einkristallinen Siliziumfilm in den Metallsilizidfilm durch den Titansilizidfilm mit C49- und/oder C54-Struktur und/oder den Titannitridfilm sowohl wie durch den Stickstoff verhindert. Als Ergebnis hiervon wird es möglich, ein Ansteigen des Widerstandes eines nicht-einkristallinen Siliziumfilms zu verhindern, welcher von einem Abfallen der Dotierstoffkonzentration in den nicht- einkristallinen Siliziumfilm herrührt.
Ein Herstellungsverfahren nach einer elften Ausgestaltung ähnelt denen nach der siebten bis zehnten Ausgestaltung, aber ein Titan­ silizidfilm, der hauptsächlich die C49-Struktur aufweist, wird dadurch gebildet, daß der Titanfilm mit dem nicht-einkristallinen Siliziumfilm durch Ausführen einer Wärmebehandlung bei ca. 500°C reagiert. Mit diesem Verfahren wird die Bildung eines Titansili­ zidfilms mit C49-Struktur gewährleistet und der Titansilizidfilm mit C49-Struktur verhindert auf positive Weise, daß der Dotier­ stoff in dem nicht-einkristallinen Siliziumfilm in den Metallsi­ lizidfilm diffundiert, wodurch es möglich wird, ein Anwachsen des Widerstandes des nicht-einkristallinen Siliziumfilms, welcher von einem Abfallen der Dotierstoffkonzentration in dem nicht-einkri­ stallinen Siliziumfilm stammt, zu unterdrücken.
Ein Herstellungsverfahren nach einer zwölften Ausgestaltung äh­ nelt einem Herstellungsverfahren nach einer der siebten bis zehnten Ausgestaltung. Der Titansilizidfilm, der hauptsächlich die C54-Struktur aufweist, wird jedoch durch Reaktion des Titanfilms mit dem nicht-einkristallinen Siliziumfilm durch Ausführen einer Wärmebehandlung bei ca. 700°C gebildet. Mit diesem Herstellungs­ verfahren wird die Bildung des Titansilizidfilms mit C54-Struktur gewährleistet und der Titansilizidfilm mit C54-Struktur verhin­ dert auf positive Weise, daß der Dotierstoff in dem nicht-ein­ kristallinen Siliziumfilm in den Metallsilizidfilm diffundiert, wodurch es möglich wird, ein Anwachsen des Widerstandes des nicht-einkristallinen Siliziumfilms, welches von einem Abfallen der Dotierstoffkonzentration in dem nicht-einkristallinen Silizi­ umfilm stammt, zu unterdrücken.
Ein Herstellungsverfahren nach einer dreizehnten Ausgestaltung ähnelt einem Herstellungsverfahren nach einem der siebten bis zehnten Ausgestaltungen, wobei aber der Titansilizidfilm aus ei­ nem Mischkristall mit C49- und C54-Strukturen durch Reaktion des Titansilizidfilms mit dem nicht-einkristallinen Siliziumfilm durch Ausführen einer Wärmebehandlung von 500°C bis 700°C rea­ giert. Bei diesem Herstellungsverfahren wird die Bildung des Ti­ tansilizidfilms mit einem Nichtkristall aus C54- und C49-Struktur gewährleistet und somit positiv gewährleistet, daß der Titansili­ zidfilm verhindert, daß der Dotierstoff in dem nicht-einkristal­ linen Siliziumfilm in den Metallsilizidfilm diffundiert, wodurch es möglich wird, ein Anwachsen des Widerstandes des nicht-einkri­ stallinen Siliziumfilms, welches von einem Abfall der Dotier­ stoffkonzentration in dem nicht-einkristallinen Siliziumfilm her­ rührt, zu verhindern.
Ein Herstellungsverfahren nach einer vierzehnten Ausgestaltung ähnelt einem Herstellungsverfahren nach einer der siebten bis dreizehnten Ausgestaltung, wobei jedoch der Titansilizidfilm mit einer Dicke von nicht weniger als 1 nm (10 Å) gebildet wird. Bei diesem Herstellungsverfahren wird der Titansilizidfilm mit C49- und/oder C54-Struktur auf zuverlässige Art und Weise mit einer gewünschten Dicke gebildet und der Titansilizidfilm mit C49- und/oder C54-Struktur mit gewünschter Dicke verhindert, daß der Dotierstoff aus dem nicht-einkristallinen Siliziumfilm in den Metallsilizidfilm diffundiert. Als Ergebnis hiervon wird es mög­ lich, ein Anwachsen des Widerstandes des nicht-einkristallinen Siliziumfilms zu verhindern, welcher von einem Abfall der Dotier­ stoffkonzentration in dem nicht-einkristallinen Siliziumfilm her­ rührt.
Ein Vorteil der Erfindung besteht darin, eine Halbleitereinrich­ tung vorzusehen, in der verhindert wird, daß ein in einem nicht- einkristallinen Siliziumfilm enthaltener Dotierstoff zum Festle­ gen eines Leitungstyps in einen Metallsilizidfilm diffundiert, wodurch die Eigenschaften der Einrichtung verbessert werden.
Weitere Merkmale und Zweckmäßigkeiten der vorliegenden Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbei­ spielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 einen Querschnitt, der einen Aufbau einer Halbleitereinrichtung gemäß einer ersten Aus­ führungsform der Erfindung zeigt;
Fig. 2A bis 2C Querschnitte, die Herstellungsschritte der in Fig. 1 gezeigten Halbleitereinrichtung zeigen;
Fig. 3 einen Querschnitt, der einen Aufbau einer Halbleitereinrichtung nach einer zweiten Aus­ führungsform der Erfindung zeigt;
Fig. 4A bis 4C Querschnitte, die Herstellungsschritte der in Fig. 3 gezeigten Halbleitereinrichtung zeigen;
Fig. 5 einen Querschnitt, der einen Aufbau einer Halbleitereinrichtung nach einer dritten Aus­ führungsform der Erfindung zeigt;
Fig. 6A bis 6D Querschnitte, die Herstellungsschritte der in Fig. 5 gezeigten Halbleitereinrichtung zeigen;
Fig. 7 einen Querschnitt, der den Aufbau einer Halb­ leitereinrichtung nach einer vierten Ausfüh­ rungsform der Erfindung zeigt;
Fig. 8A bis 8D Querschnitte, die Herstellungsschritte der in Fig. 7 gezeigten Halbleitereinrichtung zeigen;
Fig. 9 einen Querschnitt, der den Aufbau einer Halb­ leitereinrichtung nach einer fünften Ausfüh­ rungsform der Erfindung zeigt;
Fig. 10A bis 10D Querschnitte, die Herstellungsschritte der in Fig. 9 gezeigten Halbleitereinrichtung zeigen;
Fig. 11 einen Querschnitt, der den Aufbau einer Halb­ leitereinrichtung nach einer siebten Ausfüh­ rungsform der Erfindung zeigt;
Fig. 12A bis 12D Querschnitte, die Herstellungsschritte der in Fig. 11 gezeigten Halbleitereinrichtung zei­ gen;
Fig. 13 ein Schaubild, das die Abhängigkeit des Titan­ silizidfilms mit C54-Struktur von der Wärmebe­ handlung zeigt;
Fig. 14 einen Transistor in einem p+-Bereich für den Fall, daß der p+-Bereich an einen n+-Bereich angrenzend gebildet ist;
Fig. 15 ein Schaubild, welches eine Variation der Schwellspannung des in Fig. 14 gezeigten Tran­ sistors zeigt;
Fig. 16 ein Schaubild, welches Veränderungen der Gate­ kapazität in einem Ladungsspannungsbereich und einem Inversionsbereich zeigen;
Fig. 17 einen Querschnitt, der den Aufbau eines ersten Beispiels einer Halbleitereinrichtung zeigt;
Fig. 18A bis 18B Querschnitte, die Herstellungsschritte der in Fig. 17 gezeigten Halbleitereinrichtung zei­ gen;
Fig. 19 einen Querschnitt, der den Aufbau eines zwei­ ten Beispiels einer Halbleitereinrichtung zeigt;
Fig. 20A bis 20C Querschnitte, die Herstellungsschritte der in Fig. 19 gezeigten Halbleitereinrichtung zei­ gen;
Fig. 21 einen Querschnitt, der den Aufbau eines drit­ ten Beispiels einer Halbleitereinrichtung zeigt;
Fig. 22A bis 22C Querschnitte, die Herstellungsschritte der in Fig. 21 gezeigten Halbleitereinrichtung zei­ gen; und
Fig. 23 eine Aufsicht, die einen Abstand "d" zwischen einen NMOS-Bereich I und einen PMOS-Bereich II in einem Dual-Gate-CMOS veranschaulicht.
Fig. 1 stellt einen Querschnitt dar, der den Aufbau eines Halb­ leiters, d. h. eines NMOS-Transistors nach einer ersten Ausfüh­ rungsform der Erfindung zeigt. In der Zeichnung werden dieselben Bezugszeichen für die entsprechenden Elemente verwendet, wie dies für die in der Beschreibungseinleitung genannten Beispiele der Fall war und auf die Erklärung derselben wird aus Gründen der Kürze verzichtet. Bezugszeichen 48 bezeichnet einen Titansilizid­ film mit C54-Struktur, der zwischen einem polykristallinen Sili­ ziumfilm 6 und einem Wolframsilizidfilm 8 gebildet ist und Be­ zugszeichen 32 bezeichnet eine Gateelektrode mit dem polykri­ stallinen Siliziumfilm 6, dem Titansilizidfilm 48 mit C54- Struktur und dem Wolframsilizidfilm 8, die in der oben genannten Reihenfolge aufeinander gestapelt sind. Der Titansilizidfilm 48 mit der C54-Struktur weist eine flächenzentrierte rombische Kri­ stallstruktur auf, wobei die Gitterkonstanten (Kristall­ konstanten) a = 0.824 nm, b = 0.478 nm und c = 0.854 nm betragen.
Im folgenden wird ein Verfahren zur Herstellung der Halblei­ tereinrichtung gemäß der ersten Ausführungsform mit dem oben be­ schriebenen Aufbau mit Bezug auf die Fig. 2A bis 2C beschrie­ ben. Zunächst wird wie bei der in der Beschreibungseinleitung beschriebenen Halbleitereinrichtung ein Isolationsoxidfilm 2 der Einrichtung auf einem Halbleitersubstrat 1 durch das LOCOS- Verfahren gebildet. Ein Gateoxidfilm 4 wird anschließend mit ei­ ner Dicke von 6 nm (60 Å) durch Oxidation der oberen Oberfläche des Halbleitersubstrats 1 durch z. B. thermische Oxidation gebil­ det. Ein polykristalliner Siliziumfilm 6, der mit einem Dotier­ stoff zum Festlegen seines Leitungstyps wie z. B. Phosphor mit einer Rate von 5 × 1020/cm2 dotiert ist, wird auf dem Gateoxidfilm 4 mit einer Dicke von z. B. 80 nm (800 Å) durch z. B. ein CVD- Verfahren gebildet. Ein Titanfilm 33 wird dann anschließend auf dem polykristallinen Siliziumfilm 6 mit einer Dicke von z. B. 5 nm (50 Å) durch ein Sputterverfahren gebildet. Ein Wolframsilizid­ film 8 wird anschließend auf dem Titanfilm 33 mit einer Dicke von z. B. 80 nm (800 Å) durch ein Sputterverfahren gebildet (Fig. 2A).
Eine Wärmebehandlung wie z. B. RTA (rasches thermisches Glühen = rapid thermal annealing) wird anschließend für 30 Sekunden bei 700°C ausgeführt, damit der Titanfilm 33 mit dem polykristallinen Siliziumfilm 6 reagiert und so der Titansilizidfilm 48 mit der C54-Struktur gebildet wird (Fig. 2B). Zu diesem Zeitpunkt wird ein natürlicher Oxidfilm mit einer Dicke von wenigen Angström, der sich auf dem polykristallinen Siliziumfilm 6 befindet, in TiO (Titanoxid) als Ergebnis einer Reduktionsreaktion des Titans des Titanfilms 33 umgewandelt und in die Atmosphäre entlassen.
Die Gateelektrode 32 wird durch Ätzen vorbestimmter Abschnitte des Wolframsilizidfilm 8, des Titansilizidfilm 48 mit C54- Struktur und des polykristallinen Siliziumfilms 6 unter Verwen­ dung photolithographischer Verfahren geätzt (Fig. 2C). Anschlie­ ßend werden z. B. Arsen-Ionen in das Halbleitersubstrat 1 unter Bedingungen wie 30 keV und 40 × 1013/cm2 implantiert, während das Halbleitersubstrat 1 um z. B. 40°C geneigt ist, um so LDD- Schichten zu bilden. Ein Siliziumoxidfilm wird mit einer Dicke von 80 nm (800 Å) durch z. B. CVD aufgebracht und Seitenwandoxid­ filme 9 werden durch das Zurückätzen des so aufgebrachten Silizi­ umoxidfilms gebildet. Source/Drainbereiche 3 werden durch Implan­ tation von z. B. Arsen-Ionen in das Halbleitersubstrat 1 unter Bedingungen wie 50 keV und 40 × 1015/cm2 implantiert. Ein NMOS- Transistor wird dadurch vollendet, daß das Halbleitersubstrat einer Wärmebehandlung von z. B. 800°C und 60 Minuten unterzogen wird (Fig. 1).
Während dieser Wärmebehandlung oder verschiedenen Wärmebehandlun­ gen, die normalerweise in den nachfolgenden Prozeßschritten aus­ geführt werden, verliert der Titansilizidfilm 48 seine C54-Struk­ tur nicht.
Dies wird mit Bezug auf Fig. 13 erklärt. Fig. 13 stellt ein Schaubild dar, welches den Flächenwiderstand des Titansilizid­ films zeigt, der dadurch erhalten wurde, daß der Titansilizidfilm mit C54-Struktur einer Wärmebehandlung mit unterschiedlichen Tem­ peraturen unterzogen wurde. Wie es aus der Zeichnung klar er­ sichtlich ist, wächst der Flächenwiderstand des Titansilizidfilms stark an, wenn die Temperatur der Wärmebehandlung über 850°C an­ steigt. Dies wird auf ein Phänomen zurückgeführt, nachdem der Titansilizidfilm seine C54-Struktur verliert und als Ergebnis eines Phasenwechsels anfängt, zu gerinnen. Weder in dem oben ver­ wendeten Wärmeverfahren von ca. 800°C und 60 Minuten noch in ver­ schiedenen Wärmebehandlungen, die normalerweise in späteren Ver­ fahrensschritten ausgeführt werden (in denen die Temperatur in der Regel 850°C nicht übersteigt), wird der Titansilizidfilm sei­ ne C54-Struktur verlieren.
Die Halbleitereinrichtung nach der ersten Ausführungsform, die in der oben erwähnten Art und Weise aufgebaut ist, weist einen Ti­ tansilizidfilm 48 mit C54-Struktur auf, der zwischen dem polykri­ stallinen Siliziumfilm 6 und dem Wolframsilizidfilm 8 gebildet ist. Mit diesem Aufbau verhindert der Titansilizidfilm 48 mit C54-Struktur, daß der Dotierstoff zum Festlegen des Leitungstyps, z. B. Phosphor, der in dem polykristallinen Siliziumfilm 6 enthal­ ten ist, in den Wolframsilizidfilm 8 diffundiert.
Ein Titansilizidfilm in einem der in der Beschreibungseinleitung genannten Beispiele, die durch ein Sputterverfahren gebildet sind, weist selbst dann nicht eine C49- oder C54-Struktur auf, wenn er in einem späteren Verfahrensschritt erwärmt wurde und weist Teilchengrößen in dem Bereich von 0.02-0.05 µm auf. Dagegen beträgt die Teilchengröße des Titansilizidfilm 48 mit C54- Struktur so viel wie 2.0-3.0 µm und weist somit eine hohe Dichte auf. Demzufolge kann der Titansilizidfilm 48 verhindern, daß die Diffusion des Dotierstoffs zum Festlegen des Leitungstyps, z. B. Phosphor, stattfindet.
Das Verhindern der Diffusion von z. B. Phosphor durch den Titansi­ lizidfilm mit der C54-Struktur wird mit Bezug auf die Fig. 15 und 15 erklärt. In Fig. 14 sind zwei n+-Bereiche an einen p+- Bereich angrenzend gebildet und die beiden n+-Bereiche sind mit­ einander durch eine Leitung (Gateelektrode) I verbunden. Der Ab­ stand von den in den p+-Bereich gebildeten Source/Drainbereichen (S/D) zu dem n+-Bereich wird durch "d" repräsentiert.
Fig. 15 zeigt eine Beziehung zwischen der Schwellenspannung Vth des Transistors in den p+-Bereich und dem Abstand "d", der in Fig. 14 gezeigt ist, für die jeweiligen Fälle, in denen die Lei­ tung I aus einer Doppelschicht aus Wolframsilizid und polykri­ stallinem Silizium besteht und für den Fall, in den sie aus einer Dreifachschicht aus Wolframsilizid, Titansilizid mit C54-Struktur und polykristallinen Silizium gebildet ist. Der in Fig. 15 er­ scheinende Ausdruck TiSi2 bezeichnet einen Titansilizidfilm mit C49- und/oder C54-Struktur bzw. mit einem Mischkristall aus C49 und C54-Struktur.
Wie aus Fig. 15 ersichtlich ist, erhöht sich die Schwellenspan­ nung Vth des Transistors mit dem Wolframsilizidfilm und dem poly­ kristallinen Siliziumfilm, wenn der Abstand "d" kleiner als 100 µm wird. Dies rührt daher, daß die Dotierstoffe zum Festlegen des Leitungstyps, die in dem polykristallinen Film enthalten sind, in den Wolframsilizidfilm eindringen und in diesen diffundieren, so daß die Dotierstoffe für die unterschiedlichen Leitungstypen ein­ ander in dem n+- und p+-Bereich kompensieren, woraus sich eine reduzierte effektive Konzentration und Änderungen der Austritts­ arbeit ergeben.
Dagegen bleibt in der Einrichtung der vorliegenden Erfindung, in der der Titansilizidfilm mit der C54-Struktur vorgesehen ist, die Schwellenspannung Vth selbst dann ungeändert, wenn der Abstand "d" klein ist. Dies kann der Tatsache zugeschrieben werden, daß der Titansilizidfilm mit C54-Struktur verhindert, daß die Dotier­ stoffe, die zur Bestimmung des Leitungstyps in dem polykristalli­ nen Siliziumfilm enthalten sind, in den Wolframsilizidfilm ein­ dringen. Angesichts des oben stehenden ist es klar ersichtlich, daß der Titansilizidfilm C54-Struktur das Diffundieren des Do­ tierstoffes zum Festlegen des Leitungstyps verhindert.
Demzufolge wird durch die vorliegende Erfindung die Bildung einer Verarmungsschicht über die Grenzfläche zwischen der Gateelektrode 32 und dem Gateoxidfilm 4 unterdrückt, durch eine Halbleitereinrichtung verwirklicht wird, d. h. ein NMOS-Transistor, der eine hohe Ansteuerbarkeit aufweist.
Dies wird weiter mit Bezug auf Fig. 16 erklärt. Wie in der Zeich­ nung gezeigt ist, diffundiert in der Einrichtung, in der der Ti­ tansilizidfilm mit C54-Struktur nicht vorgesehen ist, der Dotier­ stoff zum Festlegen des Leitungstyps in den Wolframsilizidfilm. Demzufolge erstreckt sich eine Verarbeitungsschicht in die Ga­ teelektrode hinein und als Ergebnis hiervon ist die Gatekapazität in dem Inversionsbereich kleiner als im Akkumulationsbereich. Dagegen wird in der Einrichtung mit dem Titansilizidfilm mit V54- Struktur der Dotierstoff zum Festlegen des Leitungstyps davor bewahrt, in dem Wolframsilizidfilm zu diffundieren, so daß die Gatekapazität in dem Inversionsbereich gleich der in dem Akkumu­ lationsbereich ist. Der Ausdruck TiSi2 in Fig. 16 bezeichnet ei­ nen Titansilizidfilm mit C49- und/oder C54-Struktur oder einen Film, der aus einem Mischkristall aus C54- und C49-Strukturen besteht.
Weiterhin wird ein auf der oberen Oberfläche des polykristallinen Siliziumfilms bestehender natürlicher Oxidfilm dadurch elimi­ niert, daß das Titan des Titanfilms 33, welches ein hohes Reduk­ tionspotential aufweist, das Oxid des Oxidfilms reduziert, wenn der Titanfilm 33 mit dem polykristallinen Siliziumfilm 6 rea­ giert. Als Ergebnis hiervon verschwindet der natürliche Oxidfilm mit hohem Widerstand und ermöglicht so die Bildung einer Ga­ teelektrode mit niedrigem Widerstand.
Der spezifische Widerstand des Titansilizidfilms 48 mit C54- Struktur beträgt ca. 15-30 µΩ.cm, dies ist geringer als ca. 25 Ω.cm des Titansilizidfilm ohne C54- oder C49-Struktur, der durch herkömmliche Sputterverfahren hergestellt wird. Dies ermög­ licht es, daß die Gateelektrode 32 einen noch niedrigeren Wider­ stand aufweist.
Die Fig. 15 und 16 zeigen keine Ergebnisse von Einrichtungen mit einem zwischen dem Wolframsilizidfilm und dem polykristalli­ nen Siliziumfilm durch Sputtern gebildeten Titansilizidfilm, aber dieser Fall zeigt dieselben Ergebnisse wie in dem Fall der Ein­ richtung mit der aus dem Wolframsilizidfilm und dem polykristal­ linen Siliziumfilm bestehenden Doppelschicht.
Fig. 3 stellt einen Querschnitt dar, der den Aufbau einer Halb­ leitereinrichtung, d. h. eines NMOS-Transistors gemäß einer zwei­ ten Ausführungsform der vorliegenden Erfindung zeigt. In der Zeichnung werden dieselben Bezugszeichen für die Elemente verge­ ben, die denen in der ersten Ausführungsform entsprechen und dem­ zufolge wird auf die weitere Erklärung derselben aus Gründen der Kürze verzichtet. Das Bezugszeichen 34 bezeichnet einen Titanni­ tridfilm, der zwischen einem Titansilizidfilm 48 mit C54-Struktur und einem Wolframsilizidfilm 8 gebildet ist und Bezugszeichen 35 bezeichnet eine Gateelektrode, die durch den polykristallinen Siliziumfilm 6, den Titansilizidfilm 48 mit C54-Struktur und dem Titannitridfilm 34 und dem Wolframsilizidfilm 8, die in der oben genannten Reihenfolge übereinander gestapelt sind, gebildet wird.
Im folgenden wird ein Verfahren zur Herstellung der Halbleiter­ einrichtung der zweiten Ausführungsform mit dem oben beschriebe­ nen Aufbau mit Bezug auf die Fig. 4A bis 4C ausgeführt. Ein Isolationsoxidfilm 2 der Einrichtung wird auf einem Halbleiter­ substrat 1 durch das LOCOS-Verfahren auf dieselbe Weise wie in der ersten Ausführungsform gebildet. Ein Gateoxidfilm 4 wird an­ schließend mit einer Dicke von 6 nm (60 Å) durch die Oxidation der oberen Oberfläche des Halbleitersubstrats 1 durch thermische Oxidation gebildet. Ein polykristallinen Siliziumfilm 6, der mit einem Dotierstoff zum Festlegen seines Leitungstyps, z. B. Phos­ phor, mit einer Rate von 5 × 1020/cm2 dotiert ist, wird mit einer Dicke von z. B. 80 nm (800 Å) durch z. B. ein CVD-Verfahren aufge­ bracht. Ein Titanfilm 33 mit einer Dicke von z. B. 5 nm (50 Å) wird anschließend auf dem polykristallinen Siliziumfilm 6 durch ein Sputterverfahren gebildet. Anschließend werden ein Titannitridfilm 34 mit einer Dicke von z. B. 10 nm (100 Å) und ein Wolf­ ramsilizidfilm 8 mit einer Dicke von z. B. 80 nm (800 Å) in dieser Reihenfolge ebenfalls durch Sputtern gebildet (Fig. 4A).
Das Substrat wird anschließend einer Wärmebehandlung mit RTA für 30 Sekunden bei einer Temperatur von 700°C unterzogen, damit der Titanfilm 33 mit dem polykristallinen Siliziumfilm 6 reagiert, wodurch ein Titansilizidfilm 48 mit C54-Struktur gebildet wird (Fig. 4B). Zu diesem Zeitpunkt wird ein natürlicher Oxidfilm mit einer Dicke von wenigen Angström, der auf dem polykristallinen Siliziumfilm 6 vorhanden ist, in TiO (Titanoxid) als Resultat der Reduktionsreaktion des Titans des Titanfilms 33 umgewandelt und die reduzierte Substanz wird in die Atmosphäre entlassen.
Die Gateelektrode 35 wird durch das Ätzen vorbestimmter Abschnit­ te des Wolframsilizidfilm 8, des Titannitridfilms 34, des Titan­ silizidfilm 48 mit C54-Struktur und des polykristallinen Silizi­ umfilms 6 unter Verwendung photolithografischer Verfahren geätzt (Fig. 4c). Anschließend werden Arsen-Ionen in das Halbleiter­ substrat 1 unter Bedingungen wie z. B. 30 keV und 40 × 1013/cm2 in das Halbleitersubstrat 1 zur Bildung von LDD-Schichten implan­ tiert, während das Halbleitersubstrat 1 um z. B. 40° geneigt ist. Ein Siliziumoxidfilm wird mit einer Dicke von 80 nm (800 Å) durch z. B. ein CVD-Verfahren aufgebracht und Seitenwandoxidfilme 9 wer­ den durch das Zurückätzen des so aufgebrachten Siliziumoxidfilms gebildet. Source/Drainbereiche 3 werden durch Implantation von z. B. Arsen-Ionen in das Halbleitersubstrat 1 unter Bedingungen wie 50 keV und 40 × 1015/cm2 gebildet. Ein NMOS-Transistor wird dadurch vollendet, daß das Halbleitersubstrat einer Wärmebehand­ lung von z. B. 800°C und 60 Minuten unterzogen wird (Fig. 3).
Die Halbleitereinrichtung nach der zweiten Ausführungsform, die wie oben beschrieben aufgebaut ist, weist den Titansilizidfilm 48 mit C54-Struktur auf, der zwischen dem polykristallinen Silizium­ film 6 und dem Wolframsilizidfilm 8 in derselben Weise wie in der ersten Ausführungsform gebildet ist, so daß ähnliche Vorteile wie in der ersten Ausführungsform erhalten werden. Darüber hinaus verhindert der Titannitridfilm 34, der zwischen dem Titansilizid­ film 48 mit C54-Struktur und dem Wolframsilizidfilm 8 gebildet ist, noch effektiver, daß der Dotierstoff zum Festlegen des Lei­ tungstyps, z. B. Phosphor, der in dem polykristallinen Silizium­ film 6 enthalten ist, in den Wolframsilizidfilm 8 diffundiert.
Demzufolge wird die Bildung einer Verarmungszone über die Grenz­ fläche zwischen der Gateelektrode 35 und dem Gateoxidfilm 4 wei­ ter unterdrückt, wodurch gewährleistet wird, daß eine Halblei­ tereinrichtung, d. h. ein NMOS-Transistor eine höhere Ansteuerbar­ keit aufweist.
Fig. 5 stellt einen Querschnitt dar, der den Aufbau einer DRAM- Zellen-Halbleitereinrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt. In der Zeichnung bezeichnen gleiche Bezugszeichen die entsprechenden Elemente wie in der in der Beschreibungseinleitung beschriebenen Einrichtung und demzu­ folge wird auf die weitere Erklärung derselben aus Gründen der Kürze verzichtet. Das Bezugszeichen 36 bezeichnet einen Titansi­ lizidfilm mit C49- und/oder C54-Struktur, der zwischen einem po­ lykristallinen Siliziumfilm 15 und einem Wolframsilizidfilm 17 gebildet ist und Bezugszeichen 37 bezeichnet eine Bitleitung, die so gebildet, daß sie ein erstes Kontaktloch 13 füllt. Die Bitlei­ tung 14 weist einen mit z. B. Phosphor als Dotierstoff zum Festle­ gen ihres Leitungstyps dotierten polykristallinen Siliziumfilm 15 auf, sowie einen Titansilizidfilm 36 mit C54-Struktur und ein Wolframsilizidfilm 17, die in der oben beschriebenen Reihenfolge übereinander gestapelt sind.
Ein Verfahren zur Herstellung der DRAM-Zelle-Halbleitereinrich­ tung der dritten Ausführungsform mit dem oben beschriebenen Auf­ bau wird nun mit Bezug auf die Fig. 6A bis 6D beschrieben. Ein Isolationsoxidfilm 2 der Einrichtung wird auf einem Halbleiter­ substrat 1 durch das LOCOS-Verfahren in derselben Weise gebildet, wie dies bei den in der Beschreibungseinleitung genannten Beispielen der Fall ist. Die Wortleitungen 11, die aus z. B. einem polykristallinen Siliziumfilm gebildet sind, werden gebildet. Anschließend werden z. B. Arsen-Ionen in das Halbleitersubstrat 1 zum Bilden von Diffusionsschichten 10 implantiert. Ein erster Zwischenschicht-Isolierfilm 12 wird mit einer Dicke von 600 nm (6000 Å) durch z. B. ein CDV-Verfahren aufgebracht und ein ge­ wünschter Abschnitt des ersten Zwischenschicht-Isolationsfilms 12 wird durch ein photolithografisches Verfahren bis zur oberen Oberfläche des Diffusionsschicht 10 geätzt, wodurch das erste Kontaktloch 13 gebildet wird (Fig. 6A).
Unter Verwendung eines CVD-Verfahrens wird ein mit z. B. Phosphor als Dotierstoff zum Bestimmen des Leitungstyps mit einer Rate von 5 × 1020/cm2 dotierter polykristalline Siliziumfilm 15 mit einer Dicke von z. B. 80 nm (800 Å) gebildet. Ein Titanfilm 38 wird an­ schließend mit einer Dicke von z. B. 5 nm (50 Å) durch Sputtern gebildet, anschließend wird ein Wolframsilizidfilm 17 mit einer Dicke von z. B. 80 nm (800 Å) durch Sputtern gebildet (Fig. 6B). Anschließend wird eine Wärmebehandlung mit RTA für 30 Sekunden bei 700°C zur Bildung eines Titansilizidfilms 36 mit C54-Struktur durch Reaktion es Titanfilms 38 mit dem polykristallinen Silizi­ umfilm 15 ausgeführt (Fig. 6C). Zu diesem Zeitpunkt wird ein sich auf dem polykristallinen Siliziumfilm 15 befindender natür­ licher Oxidfilm mit einer Dicke von einigen Angström in TiO (Titanoxid) als Ergebnis der Reduktionsreaktion des Titans des Titanfilms 38 umgewandelt und die so umgewandelte Substanz wird in die Atmosphäre entlassen.
Anschließend wird die Bitleitung 37 durch das Ätzen vorbestimmter Abschnitte des polykristallinen Siliziumfilms 15, des Titansili­ zidfilm 36 mit C54-Struktur und des Wolframsilizidfilms 17 unter Verwendung photolithografischer Verfahren gebildet (Fig. 6D).
Anschließend erfolgt die Bildung eines zweiten Zwischenschicht- Isolationsfilms 18 mit einer Dicke von 500 nm (5000 Å) unter Ver­ wendung z. B. eines CVD-Verfahrens. Zweite Kontaktlöcher 19 werden durch Ätzen vorbestimmter Abschnitte des ersten und zweiten Zwi­ schenschicht-Isolationsfilms 12 und 18 bis zur oberen Oberfläche der Diffusionsschichten 10 durch photolithografische Verfahren gebildet. Mit z. B. Phosphor dotiertes polykristallines Silizium wird mit einer Dicke von z. B. 500 nm (5000 Å) gebildet und Spei­ cherknoten 21 werden durch die Strukturierung des polykristalli­ nen Siliziumfilms gebildet. Kondensatorisolierfilme 22 mit einer Dicke von z. B. 10 nm (100 Å) werden auf den Speicherknoten 21 gebildet und Zellplatten 23 mit einer Dicke von 100 nm (1000 Å), die z. B. auf einem polykristallinen Siliziumfilm bestehen, werden hierauf zum Bilden des Kondensators 20 gebildet. Hiermit wird eine DRAM-Zelle vollendet (Fig. 5).
Die Halbleitereinrichtung nach der dritten Ausführungsform, die wie oben beschrieben aufgebaut ist, weist einen Titansilizidfilm 36 mit C54-Struktur auf, der zwischen dem polykristallinen Sili­ ziumfilm 15 und dem Wolframsilizidfilm 17 in derselben Weise ge­ bildet ist, wie in den zuvor beschriebenen Ausführungsformen. Demzufolge und aus den gleichen Gründen wie sie zuvor beschrieben wurden, wird die Diffusion von z. B. Phosphor, welches als Dotier­ stoff zu Festlegen des Leitungstyps in den polykristallinen Sili­ ziumfilm 15 enthalten ist, in den Wolframsilizidfilm 17 durch den Titansilizidfilm 36 mit C49- und/oder C54-Struktur verhindert.
Demzufolge wird das Ansteigen des Widerstandes des polykristalli­ nen Siliziumfilms 15, welches von einem Abfall der Phosphorkon­ zentration des polykristallinen Siliziumfilms 15 verursacht wird, unterdrückt, als Ergebnis hiervon wird es möglich, eine Halblei­ tereinrichtung, d. h. eine DRAM-Zelle vorzusehen, die nur eine kurze Verzögerung beim Auslesen aufweist.
Des weiteren wird ähnlich wie in den zuvor beschriebenen Ausfüh­ rungsformen ein auf der oberen Oberfläche des polykristallinen Siliziumfilms 15 vorhandener natürlicher Oxidfilm durch die Re­ duktion des Titans des Titanfilms 38 bei der Reaktion des Titan­ films 38 mit dem polykristallinen Siliziumfilm 15 entfernt. Als Ergebnis hiervon kann die Bitleitung 37 ohne den natürlichen Oxidfilm mit hohem Widerstand einen geringen Widerstand aufwei­ sen.
Wie in den oben erwähnten Ausführungsformen beträgt der spezifi­ sche Widerstand des Titansilizidfilms 36 mit C54-Struktur ca. 15-30 µΩ.cm und ist somit kleiner als ca. 25 Ω.cm des Titansili­ zidfilms ohne C49- und/oder C54-Struktur, wie er durch das her­ kömmliche Sputterverfahren hergestellt wird. Dementsprechend trägt dies ebenfalls zur Bildung der Bitleitung 32 mit niedrigem Widerstand bei.
Fig. 7 stellt einen Querschnitt dar, der den Aufbau einer DRAM- Zellen-Halbleitereinrichtung nach einer vierten Ausführungsform der vorliegenden Erfindung zeigt. In der Zeichnung werden diesel­ ben Bezugszeichen für die Elemente vergeben, die denen in dem in der Beschreibungseinleitung genannten Beispiel entsprechen und dementsprechend wird auf die Erklärung derselben aus Gründen der Kürze verzichtet. Das Bezugszeichen 39 bezeichnet einen zwischen einem Titansilizidfilm 36 mit C54-Struktur und einem Wolframsili­ zidfilm 17 gebildeten Titannitridfilm und Bezugszeichen 40 be­ zeichnet eine Bitleitung, die so gebildet ist, daß sie das erste Kontaktloch 13 füllt. Die Bitleitung 13 weist den polykristalli­ nen Siliziumfilm 15 auf, der z. B. mit Phosphor als Dotierstoff zum Festlegen ihres Leitungstyps dotiert ist, sowie den Titansi­ lizidfilm 36 mit C54-Struktur und den Wolframsilizidfilm 17, die in der oben genannten Reihenfolge übereinander gestapelt sind.
Ein Verfahren zum Herstellen der DRAM-Zellen-Halbleitereinrich­ tung der vierten Ausführungsform mit dem oben beschriebenen Auf­ bau wird nun mit Bezug auf die Fig. 8A bis 8D beschrieben. Ein Isolationsoxidfilm 2 der Einrichtung wird auf einem Halbleiter­ substrat 1 durch das LOCOS-Verfahren in derselben Weise wie in der dritten Ausführungsform gebildet. Die Wortleitungen 11 werden aus z. B. einem polykristallinen Siliziumfilm gebildet. Anschlie­ ßend werden z. B. Arsen-Ionen in das Halbleitersubstrat 1 zum Bilden von Diffusionsschichten 10 implantiert. Ein erster Zwischen­ schicht-Isolierfilm 12 wird mit einer Dicke von 600 nm (6000 Å) durch z. B. ein CDV-Verfahren aufgebracht und vorbestimmte ge­ wünschte Abschnitte des ersten Zwischenschicht-Isolationsfilms 1 werden unter Verwendung photolithografischer Verfahren bis zur oberen Oberfläche des Diffusionsschicht 10 geätzt, wodurch ein erstes Kontaktloch 13 gebildet wird (Fig. 8A).
Unter Verwendung eines CVD-Verfahrens wird ein mit einer Rate von 5 × 1020/cm2 mit z. B. Phosphor zur Bestimmung seines Leitungstyps dotierter polykristalline Siliziumfilm 15 mit einer Dicke von z. B. 80 nm (800 Å) gebildet. Ein Titanfilm 38 wird anschließend mit einer Dicke von z. B. 5 nm (50 Å) durch Sputtern gebildet, anschließend wird ein Titannitridfilm 39 mit einer Dicke von z. B. 10 nm (100 Å) und ein Wolframsilizidfilm 17 mit einer Dicke von z. B. 80 nm (800 Å) durch Sputtern gebildet (Fig. 8B). Anschlie­ ßend wird eine RTA-Wärmebehandlung für 30 Sekunden bei 700°C zur Bildung eines Titansilizidfilms 36 mit C54-Struktur durch die Reaktion des Titanfilms 38 mit dem polykristallinen Siliziumfilm 15 ausgeführt (Fig. 8C). Zu diesem Zeitpunkt wird ein sich auf dem polykristallinen Siliziumfilm 15 mit einer Dicke von einigen Angström befindender natürlicher Oxidfilm in TiO (Titanoxid) als Ergebnis der Reduktionsreaktion des Titans des Titanfilms 38 um­ gewandelt und die so reduzierte Substanz in die Atmosphäre ent­ lassen.
Anschließend wird die Bitleitung 37 durch das Ätzen vorbestimmter Abschnitte des polykristallinen Siliziumfilms 15, des Titansili­ zidfilm 36 mit C54-Struktur, des Titannitridfilms 39 und des Wolframsilizidfilms 17 unter Verwendung photolithografischer Ver­ fahren gebildet (Fig. 8D). Anschließend wird ein zweiter Zwi­ schenschicht-Isolierfilm 18 mit einer Dicke von 500 nm (5000 Å) durch z. B. eines CVD-Verfahren gebildet. Ein zweites Kontaktloch 19 wird anschließend durch das Ätzen gewünschter Abschnitte des ersten und zweiten Zwischenschicht-Isolationsfilms 12 und 18 bis zur oberen Oberfläche der Diffusionsschichten 10 durch photolithografische Verfahren gebildet. Polykristallines Silizium, wel­ ches mit z. B. Phosphor dotiert ist, wird mit einer Dicke von 500 nm (5000 Å) aufgebracht und Speicherknoten 21 werden durch die Strukturierung des polykristallinen Siliziumfilms gebildet. Kon­ densatorisolierfilme 22 mit einer Dicke von z. B. 10 nm (100 Å) werden auf den Speicherknoten 21 gebildet und eine Zellplatte 23 mit einer Dicke von 100 nm (1000 Å), die z. B. aus einem polykri­ stallinen Siliziumfilm besteht, wird hierauf zur Bildung des Kon­ densators 20 gebildet. Hierdurch wird eine DRAM-Zelle vollendet (Fig. 7).
Die Halbleitereinrichtung nach der dritten Ausführungsform, die wie oben beschrieben aufgebaut ist, weist einen Titansilizidfilm 36 mit C54-Struktur auf, der zwischen dem polykristallinen Sili­ ziumfilm 15 und dem Wolframsilizidfilm 17 in derselben Weise ge­ bildet ist, wie in den oben beschriebenen Ausführungsformen. Aus diesem Grunde bringt diese Halbleitereinrichtung dieselben Vor­ teile mit sich wie die der voran beschrieben Ausführungsformen. Darüber hinaus ist der Titannitridfilm 39 zwischen den Titansili­ zidfilm 36 und dem Wolframsilizidfilm 17 gebildet und demzufolge die Diffusion von z. B. Phosphor als Dotierstoff zur Festlegung des Leitungstyps, der in dem polykristallinen Siliziumfilm 15 enthalten ist, durch den Titannitridfilm 39 effektiver daran ge­ hindert in den Wolframsilizidfilm 17 zu diffundieren.
Dementsprechend wird das Ansteigen des Widerstandes des polykri­ stallinen Siliziumfilms 15, welches von einem Abfall der Phos­ phorkonzentration in dem polykristallinen Siliziumfilm 15 her­ rührt, weiter unterdrückt und als Ergebnis hiervon wird es mög­ lich, eine Halbleitereinrichtung vorzusehen, d. h. eine DRAM- Zelle, die nur eine geringe Verzögerung beim Lesen des Signals aufweist.
Fig. 9 stellt einen Querschnitt dar, der den Aufbau einer Dual- Gate-CMOS-Halbleitereinrichtung gemäß einer fünften Ausführungs­ form der vorliegenden Erfindung zeigt. In den Zeichnungen werden die Teile, die denen des in der Beschreibungseinleitung gezeigten Beispiels entsprechen mit denselben Bezugszeichen bezeichnet und auf die Erklärung derselben wird im folgenden verzichtet. Bezugs­ zeichen 41 bezeichnet Titansilizidfilme mit C54-Struktur, die jeweils zwischen einem Wolframsilizidfilm 8 und einem n-Typ poly­ kristallinen Siliziumfilm 29 und zwischen einem weiteren Wolfram­ silizidfilm 8 und p-Typ polykristallinen Siliziumfilm 31 gebildet sind. Bezugszeichen 42 bezeichnet eine NMOS-Gateelektrode, die in einem NMOS-Bereich I gebildet ist. Die NMOS-Gateelektrode 42 weist den n-Typ polykristallinen Siliziumfilm 29 auf, der mit z. B. Arsen als Dotierstoff zum Festlegen eines ersten Leitung­ styps dotiert ist, einen Titansilizidfilm 41 mit C54-Struktur und den Wolframsilizidfilm 8, die in der oben genannten Reihenfolge übereinander gestapelt sind. Bezugszeichen 43 bezeichnet eine PMOS-Gateelektrode, die in einem PMOS-Bereich II gebildet ist. Die PMOS-Gateelektrode 43 weist den p-Typ polykristallinen Sili­ ziumfilm 31, der mit z. B. Bor als Dotierstoff zur Festlegung ei­ nes zweiten Leitungstyps dotiert ist, den Titansilizidfilm 31 mit C54-Struktur und dem Wolframsilizidfilm 8 auf, die in der oben genannten Reihenfolge übereinander gestapelt sind.
Ein Verfahren zur Herstellung der Dual-Gate-CMOS-Halbleiterein­ richtung der fünften Ausführungsform wird nun mit Bezug auf die Fig. 10A bis 10D beschrieben. Zuerst wird ein Isolationsoxid­ film 2 der Einrichtung auf einem Halbleitersubstrat 1 durch das LOCOS-Verfahren in derselben Weise wie in dem in der Beschrei­ bungseinleitung genannten Beispiel gebildet. Eine p-Wanne 24 wird dadurch gebildet, daß eine Öffnung in einem Resistfilm aus­ schließlich oberhalb des NMOS-Bereichs 1 unter Verwendung eines photolithografischen Verfahrens gebildet wird und z. B. Bor-Ionen in das Halbleitersubstrat 1 implantiert werden, während die Im­ planta-tionsenergie variiert wird. Eine n-Wanne 25 wird dadurch gebildet, daß eine Öffnung in einem Resistfilm ausschließlich in dem PMOS-Bereich II unter Verwendung photolithografischer Verfah­ ren gebildet und z. B. Phosphor-Ionen implantiert werden, während die Energie zur Implantation variiert wird.
Ein Gateoxidfilm 4 wird mit einer Dicke von 6 nm (60 Å) durch Oxidation der oberen Oberfläche des Halbleitersubstrats 1 durch z. B. thermische Oxidation gebildet. Ein polykristalliner Sili­ ziumfilm wird anschließend mit einer Dicke von 80 nm (800 Å) durch z. B. ein CVD-Verfahren aufgebracht. Ein n-Typ polykri­ stalliner Siliziumfilm 29 wird dann dadurch gebildet, daß eine Öffnung in einem Resistfilm ausschließlich oberhalb der p-Wanne 24 unter Verwendung eines photolithografischen Verfahrens gebil­ det und z. B. Arsen-Ionen in den polykristallinen Siliziumfilm unter Bedingungen wie 30 keV und 4 × 1015/cm2 implantiert werden. Ein p-Typ polykristallinen Siliziumfilm 31 wird dadurch gebildet, daß eine Öffnung in einem Resistfilm ausschließlich oberhalb der n-Wanne 25 unter Verwendung eines photolithografischen Verfahrens gebildet und z. B. Bor-Ionen in den polykristallinen Siliziumfilm unter Bedingungen wie 5 keV und 4 × 1015/cm2 implantiert werden (Fig. 10A).
Ein Titanfilm 44 wird mit einer Dicke von zum Beispiel 5 nm (50 Å) durch Sputtern aufgebracht. Ein Wolframsilizidfilm 8 wird an­ schließend mit einer Dicke von zum Beispiel 80 nm (800 Å), eben­ falls durch Sputtern, aufgebracht (Fig. 10B). Das Substrat wird anschließend einer RTA-Wärmebehandlung für 30 Sekunden bei einer Temperatur von 700°C unterzogen, damit der Titanfilm 45 mit dem n-Typ polykristallinen Siliziumfilm 29 und dem p-Typ polykri­ stallinen Siliziumfilm 31 reagiert, wodurch ein Titansilizidfilm 41 mit C54-Struktur gebildet wird (Fig. 10C). Zu diesem Zeitpunkt wird ein natürlicher Oxidfilm mit einer Dicke von wenigen Ang­ ström, der auf beiden polykristallinen Siliziumschichten 29 und 31 vorhanden ist, in TiO (Titanoxid) als Ergebnis der Reduktions­ reaktion des Titans des Titanfilms 44 umgewandelt und die so re­ duzierte Substanz in die Atmosphäre entlassen.
Die NMOS- und PMOS-Gateelektroden 42 und 43 werden durch das Ät­ zen vorbestimmter Abschnitte des n-Typ und p-Typ polykristallinen Siliziumfilms 29 und 31, des Titansilizidfilms 41 mit C54-Struk­ tur und des Wolframsilizidfilms 8 unter Verwendung photolithografischer Verfahren gebildet (Fig. 10D). Anschließend werden unter Verwendung photolithografischer Verfahren in dem NMOS-Bildungs­ bereich I LDD-Schichten durch das Implantieren von z. B. Arsen- Ionen in die p-Wanne 24 mit Bedingungen von 30 keV und 4 × 1013/cm2 gebildet, während das Halbleitersubstrat 1 hierbei um ca. 40° geneigt ist. Ein Siliziumoxidfilm wird anschließend mit einer Dicke von 80 nm (800 Å) durch z. B. ein CVD-Verfahren aufge­ bracht und Seitenwandoxidfilme 9 werden durch das Zurückätzen des so aufgebrachten Siliziumoxidfilms gebildet.
Anschließend wird eine Öffnung in einem Resistfilm ausschließlich in dem NMOS-Bereich I unter Verwendung photolithografischem Ver­ fahren gebildet und n-Typ Source/Drainbereiche 26 durch das Im­ plantieren von z. B. Arsen-Ionen in die p-Wanne unter Bedingungen wie 50 keV und 4 × 1015/cm2 gebildet. Anschließend werden p- Source/Drainbereiche 27 durch das Bilden einer Öffnung in einem Resistfilm ausschließlich in dem NMOS-Bereich II und das Implan­ tieren von z. B. Bor-Ionen in die n-Wanne 25 unter Bedingungen wie 10 keV und 4 × 1015/cm2 implantiert. Eine Wärmebehandlung wird bei 800°C für 60 Minuten zum Vollenden der Dual-Gate-CMOS-Einrichtung ausgeführt.
Die wie oben beschrieben aufgebaute Halbleitereinrichtung der fünften Ausführungsform weist einen Titansilizidfilm 41 mit C54- Struktur auf, der zwischen den Wolframsilizidfilmen 8 und den n-Typ und p-Typ polykristallinen Siliziumfilmen 29 und 31 in der­ selben Weise wie in den zuvor beschriebenen Ausführungsformen gebildet ist. Dementsprechend wird aus denselben Gründen wie sie für die vorstehenden Ausführungsformen beschrieben wurden, die Diffusion von z. B. Phosphor und Arsen als Dotierstoffe zum Fest­ legen des Leitungstyps, wie sie in den jeweiligen polykristalli­ nen Siliziumfilmen 29 und 31 enthalten sind, durch den Titansili­ zidfilm 41 mit C54-Struktur daran gehindert, in den Wolframsili­ zidfilm 8 zu diffundieren. Dementsprechend werden dieselben Vor­ teile wie die der oben beschriebenen Ausführungsformen erzielt. Darüber hinaus wird verhindert, daß die p-Typ und n-Typ Dotierstoffe diffundieren und sich miteinander vermischen, so daß die Austrittsarbeiten der Gateelektroden 42 und 43 sich nicht verän­ dern. Aus diesem Grunde kann der Abstand "d" zwischen dem NMOS- Bereich I und dem PMOS-Bereich II, wie dies in Fig. 23 erklärt wurde, verringert werden, wodurch die Herstellung einer miniatu­ risierten Dual-Gate-CMOS-Halbleitereinrichtung möglich wird.
In der fünften Ausführungsform werden die NMOS- und PMOS- Gateelektroden 42 und 43 durch die n-Typ oder p-Typ polykri­ stallinen Siliziumfilme 29 und 31, die Titansilizidfilm 41 mit C54-Struktur und den Wolframsilizidfilm 8 gebildet, die in der oben genannten Reihenfolge übereinander gestapelt sind. Wenn je­ doch die NMOS- PMOS-Gateelektroden durch den n-Typ oder p-Typ polykristallinen Siliziumfilm, den Titansilizidfilm mit C54- Struktur, einen Titannitridfilm und den Wolframsilizidfilm, die in der oben genannten Reihenfolge übereinander gestapelt sind, gebildet werden, so verhindert nicht nur der Titansilizidfilm mit der C54-Struktur, sondern ebenfalls der Titannitridfilm, daß die Dotierstoffe zum Festlegen des Leitungstyps der jeweiligen poly­ kristallinen Siliziumfilme in den Wolframsilizidfilm diffundie­ ren. Dementsprechend werden die p-Typ und n-Typ Dotierstoffe ef­ fektiver daran gehindert, einander durch Diffusion zu vermischen und dementsprechend wird mit Sicherheit gewährleistet, daß die Austrittsarbeiten der jeweiligen Gateelektroden unverändert blei­ ben. Aus diesen Gründen kann der Abstand "d" zwischen dem NMOS- Bereich I und dem PMOS-Bereich II weiter verkleinert werden, was demzufolge dazu führt, daß die Einrichtungen in weitaus größerem Ausmaß verkleinert werden können.
Fig. 11 stellt einen Querschnitt dar, der den Aufbau einer Halb­ leitereinrichtung, d. h. eines NMOS-Transistors, gemäß einer sieb­ ten Ausführungsform der vorliegenden Erfindung zeigt. In der Zeichnung werden Teile, die denen der ersten Ausführungsform ent­ sprechen, durch dieselben Bezugszeichen bezeichnet und auf die Erklärung derselben wird im weiteren verzichtet. Bezugszeichen 45 bezeichnet einen polykristallinen Siliziumfilm mit z. B. Phosphor und Stickstoff als Dotierstoffe zum Festlegen seines Leitungstyps und Bezugszeichen 46 bezeichnet eine Gateelektrode, die den poly­ kristallinen Siliziumfilm 45, den Titansilizidfilm 48 mit C54- Struktur und einen Wolframsilizidfilm 8 aufweist, die in der oben genannten Reihenfolge übereinander gestapelt sind.
Ein Verfahren zur Herstellung der Halbleitereinrichtung (NMOS- Transistor) der siebten Ausführungsform mit dem oben beschriebe­ nen Aufbau wird mit Bezug auf die Fig. 12A bis 12D beschrie­ ben. Zuerst wird ähnlich wie in der ersten Ausführungsform ein Isolationsoxidfilm 2 der Einrichtung auf einem Halbleitersubstrat 1 durch das LOCOS-Verfahren gebildet. Ein Gateoxidfilm 4 wird dann mit einer Dicke von 6 nm (60 Å) durch Oxidation der oberen Oberfläche des Halbleitersubstrats 1 durch thermische Oxidation gebildet. Unter Verwendung von CVD wird ein polykristalliner Film, der mit z. B. Phosphor bei einer Rate von 5 × 1020/cm2 als Dotierstoff zum Festlegen seines Leitungstyps dotiert ist, mit einer Dicke von z. B. 80 nm (800 Å) aufgebracht. Ein polykri­ stallinen Siliziumfilm 45, der Phosphor und Stickstoff enthält, wird durch das Implantieren von Stickstoffionen 47 in dem poly­ kristallinen Siliziumfilm unter Bedingungen wie zum Beispiel 5 keV und 4 × 1015/cm2 gebildet (Fig. 12A).
Ein Titanfilm 33 wird anschließend mit einer Dicke von z. B. 5 nm (50 Å) durch Sputtern gebildet. Anschließend wird ein Wolframsi­ lizidfilm 8 mit einer Dicke von z. B. 80 nm (800 Å) ebenfalls durch Sputtern gebildet (Fig. 12B). Das Substrat wird anschlie­ ßend einer RTA-Wärmebehandlung für 30 Sekunden bei 700°C zur Bil­ dung eines Titansilizidfilms 38 mit C54-Struktur durch die Reak­ tion des Titanfilms 33 mit dem polykristallinen Siliziumfilm 45 unterzogen (Fig. 12C). Zu diesem Zeitpunkt wird ein natürlicher Oxidfilm mit einer Dicke von einigen Angström, der sich auf der polykristallinen Siliziumschicht 6 befindet, in TiO (Titanoxid) als Ergebnis der Reduktionsreaktion des Titans des Titanfilms 33 umgewandelt und die so reduzierte Substanz wird in die Atmosphäre entlassen.
Die Gateelektrode 46 wird anschließend durch das Ätzen vorbe­ stimmter Abschnitte des Wolframsilizidfilms 8, des Titansilizid­ films 48 mit C54-Struktur und des polykristallinen Siliziumfilms 45 unter Verwendung photolithografischer Verfahren gebildet (Fig. 12D). LDD-Schichten werden durch das Implantieren von z. B. Arsen- Ionen in das Halbleitersubstrat unter Bedingungen wie 30 keV und 4.0 × 1013/cm2 gebildet, während das Halbleitersubstrat 1 hierbei um z. B. 40°C geneigt ist. Ein Siliziumoxidfilm wird mit einer Dicke von 80 nm (800 Å) durch z. B. ein CVD-Verfahren aufgebracht und Seitenwandoxidfilme 9 werden durch das Zurückätzen des so aufgebrachten Siliziumoxidfilms gebildet. Unter Bedingungen wie z. B. 50 keV und 4 × 1015/cm2 werden z. B. Arsen-Ionen in das Halb­ leitersubstrat 1 implantiert, wodurch Source/Drainbereiche 3 ge­ bildet werden. Ein NMOS-Transistor wird durch das Unterziehen des Substrates einer Wärmebehandlung von z. B. 800°C und 60 Minuten vollendet (Fig. 11).
Die Halbleitereinrichtung der siebten Ausführungsform, die wie oben beschrieben aufgebaut ist, weist einen Titansilizidfilm 48 mit C54-Struktur auf, der zwischen dem polykristallinen Silizium­ film 45 und dem Wolframsilizidfilm 8 wie in den zuvor beschriebe­ nen Ausführungsformen gebildet ist. Dementsprechend werden ähnli­ che Vorteile wie in den oben beschriebenen Ausführungsformen er­ reicht. Der Diffusionskoeffizient von Stickstoff in dem polykri­ stallinen Siliziumfilm 45 ist sehr von dem des Phosphor verschie­ den. Aus diesem Grund sind, wenn sowohl Stickstoff als auch Phos­ phor gleichzeitig diffundieren, ihre effektiven Diffusionskoeffi­ zienten reduziert, so daß die Diffusion des Phosphor unterdrückt wird. Als ein Ergebnis hiervon wird die Bildung einer Verarmungs­ schicht über der Grenzschicht zwischen der Gateelektrode 46 und dem Gateoxidfilm 4 weiter unterdrückt, und ermöglicht die Her­ stellung eines NMOS-Transistors mit einer noch höheren Ansteuer­ barkeit.
Obwohl in der siebten Ausführungsform die Erklärung für den Fall gegeben wurde, in dem der Dotierstoff zur Festlegung des Leitungstyps des polykristallinen Siliziumfilms 45 aus Phosphor besteht, ist der Dotierstoff nicht auf Phosphor beschränkt. Selbst wenn Bor, Arsen, etc. als Dotierstoffe zur Festlegung des Leitungstyps verwendet werden, so werden dieselben Vorteile erzielt werden, da sich ihre Diffusionskoeffizienten kaum von dem des Stickstoffes unterscheiden.
Obwohl in der siebten Ausführungsform nur der Titansilizidfilm 48 mit der C54-Struktur zwischen dem polykristallinen Siliziumfilm 45 und dem Wolframsilizidfilm 8 gebildet ist, ist die vorliegende Erfindung nicht auf einen solchen Fall beschränkt. Wenn ein Ti­ tannitridfilm zwischen dem Titansilizidfilm 48 mit der C54- Struktur und dem Wolframsilizidfilm 8 wie in den oben beschriebe­ nen Ausführungsformen gebildet ist, so können dieselben Vorteile erzielt werden.
In der siebten Ausführungsform wurde die Erklärung für einen NMOS-Transistor durchgeführt. Die vorliegende Erfindung ist je­ doch nicht auf einen derartigen Fall beschränkt. Wenn die Bitlei­ tung oder jeder der polykristallinen Siliziumfilme der Dual-Gate- CMOS-Einrichtung mit Stickstoff vorgesehen ist, wie dies in der siebten Ausführungsform der Fall ist, so wird die Diffusion des Dotierstoffs zum Festlegend es Leitungstyps des polykristallinen Siliziumfilms durch das Einführen des Stickstoffs unterdrückt. Demzufolge wird im Fall der Bitleitung das Ansteigen des Wider­ standes des polykristallinen Siliziumfilms weiter unterdrückt, wodurch es möglich wird, eine Verzögerung im Signallesen effekti­ ver zu verringern. Des weiteren werden in der Dual-Gate-CMOS- Einrichtung die n-Typ und die p-Typ Dotierstoffe effektiver daran gehindert, sich durch Diffusion miteinander zu vermischen und dementsprechend wird gewährleistet, daß sich die Austrittsarbei­ ten der NMOS- und PMOS-Gateelektrode nicht verändern, wodurch ermöglicht wird, daß die Einrichtung in größerem Ausmaße miniatu­ risiert werden kann.
Jede der oben genannten Ausführungsformen ist auf den Fall ge­ richtet, in dem Titansilizidfilm mit C54-Struktur gebildet wird.
Wie zuvor beschrieben, beträgt die Teilchengröße (Korngröße) des Titansilizidfilms mit der C54-Struktur bis zu 2-3 µm. Wenn die Breite der Leiterschicht, die den Titansilizidfilm mit der C54- Struktur verwendet und die Dicke des Titansilizidfilms mit der C54-Struktur größer als diese Teilchengröße ist, so kann der Ti­ tansilizidfilm mit der C54-Struktur leichter gebildet werden. In dem Fall, in dem die Breite der Leiterschicht und die Dicke des Titansilizidfilms mit C54-Struktur kleiner als die oben erwähnte Teilchengröße ist, wird gelegentlich ein Titansilizidfilm mit der C49-Struktur und der Titansilizidfilm, der aus einem gemischten Kristall mit der C54- und C49-Struktur besteht, gebildet.
Obwohl jede der oben genannten Ausführungsformen auf den Fall bezogen ist, in dem der Titansilizidfilm mit der C54-Struktur verwendet wird, ist die vorliegende Erfindung nicht auf einen derartigen Fall beschränkt, sondern es kann ebenfalls ein Titan­ silizidfilm mit der C49-Struktur verwendet werden. Selbst wenn der Titansilizidfilm mit der C49-Struktur verwendet wird, sind in den zuvor beschriebenen Ausführungsformen dieselbe Vorteile ge­ währleistet, da der Titansilizidfilm mit der C49-Struktur ähnli­ che Ergebnisse für die Eigenschaften wie sie mit Bezug auf die erste Ausführungsform und mit Bezug auf die Fig. 13 bis 16 beschrieben wurden, aufweist.
Im folgenden wird nur der Unterschied zwischen dem Titansilizid­ film mit der C49-Struktur und dem Titansilizidfilm mit der C54- Struktur erläutert. Der Titansilizidfilm mit der C49-Struktur weist eine raumzentrierte rombische Kristallstruktur auf, in der die Gitterkoeffizienten a = 0.362 nm, b = 1.376 nm und c = 0.361 nm betragen. Die Teilchengröße beträgt ca. 1.0 µm und ist somit ge­ ringfügig kleiner als die des Titansilizidfilm mit der C54- Struktur. Mit Bezug auf die Fähigkeit zum Verhindern der Diffusi­ on des Dotierstoffs zur Festlegung des Leitungstyps unterscheidet sich der Titansilizidfilm mit der C49-Struktur jedoch nicht von dem Titansilizidfilm mit der C54-Struktur. Der spezifische Wider­ stand kann bis zu 100 bis 200 µΩ.cm sein.
Des weiteren wird wie im Falle des Titansilizidfilm mit der C54- Struktur der Titansilizidfilm mit der C49-Struktur durch die Re­ aktion eines Titanfilms mit einem polykristallinen Siliziumfilm unter Verwendung eines RTA-Verfahren gebildet. Zur Bildung des Titansilizidfilm mit der C49-Struktur werden jedoch RTA- Bedingungen von 500°C und 30 Sekunden angewendet.
Wenn der Titansilizidfilm mit der C49-Struktur in einigen nach­ folgenden Wärmebehandlungsschritten einer Wärmebehandlung mit mehr als 500°C unterzogen wird, kann gelegentlich ein Übergang von der C49-Struktur zu der C54-Struktur auftreten. In einem sol­ chen Fall besteht der Titansilizidfilm aus einem gemischten Kri­ stall mit C54- und C49-Struktur. Wenn weiterhin der Titansilizid­ film mit der C49-Struktur einer Wärmebehandlung bei einer Tempe­ ratur von 700°C ausgesetzt wird, so wird der Titansilizidfilm mit der C49-Struktur in den Titansilizidfilm mit der C54-Struktur umgewandelt. Die Teilchengröße des Titansilizidfilms mit der C54- Struktur ist jedoch größer als die des der Titansilizidfilms mit der C49-Struktur. Demzufolge besteht für den Titansilizidfilm mit der C49-Struktur in einer Leiterschicht, die kleiner als die Teilchengröße der C54-Struktur ist, eine geringere Wahrschein­ lichkeit in einen Titansilizidfilm mit der C54-Struktur umgewan­ delt zu werden, so daß der Titansilizidfilm mit der C49-Struktur intakt erhalten bleibt.
Selbst wenn der Titansilizidfilm, der aus einem gemischten Kri­ stall mit der C54- und der C49-Struktur besteht, anstelle des Titansilizidfilm mit der C54-Struktur verwendet wird, werden die­ selben Vorteile, wie sie in den zuvor beschriebenen Ausführungs­ formen erzielt wurden, gewährleistet, da der aus einem gemischten Kristall mit der C54- und der C49-Struktur bestehenden Titansili­ zidfilm mit Bezug auf die in den Fig. 13 bis 16 gezeigten Ei­ genschaften, die mit Bezug auf die erste Ausführungsform be­ schrieben wurden, ähnliche Ergebnisse erzielt. Im weiteren werden die Unterschiede in den Verfahren zur Bildung des Titansilizidfilms, der aus einem gemischten Kristall mit der C49- und der C54-Struktur, dem Titansilizidfilm mit der C54-Struktur und dem Titansilizidfilm mit der C49-Struktur besteht, erläutert. Zur Bildung des aus einem gemischten Kristall mit der C49- und der C54-Struktur bestehenden Titansilizidfilms wird eine RTA zur Re­ aktion eines Titanfilmes mit einem polykristallinen Siliziumfilm wie im Falle der Bildung des Titansilizidfilm mit der C54-Struk­ tur ausgeführt. Die RTA-Bedingungen betragen jedoch 500° bis 700°C und 30 Sekunden.
Die oben beschriebenen Ausführungsformen beziehen sich auf den NNOS-Transistor, die Bitleitung und eine Dual-Gate-PMOS-Ein­ richtung. Die vorliegende Erfindung ist jedoch nicht auf derarti­ ge Fälle beschränkt, sondern kann auf alle Leiterschichten ange­ wendet werden, die einen polykristallinen Siliziumfilm aufweist, der einen Dotierstoff zur Festlegung seines Leitungstyps und ei­ nen Wolframsilizidfilm aufweist.
Obwohl in den oben beschriebenen Ausführungsformen der polykri­ stallinen Siliziumfilm als Beispiel eines nicht-einkristallinen Siliziumfilms verwendet wird, ist die vorliegende Erfindung nicht auf einen derartigen Fall beschränkt, sondern es kann statt des­ sen ein amorpher Siliziumfilm verwendet werden.
Obwohl in den oben beschriebenen Ausführungsformen der Wolframsi­ lizidfilm als ein Beispiel für einen Metallsilizidfilm verwendet wird, ist die vorliegende Erfindung nicht auf einen derartigen Fall beschränkt, sondern es kann zum Beispiel ebenfalls ein Mo­ lybdänsilizidfilm verwendet werden.
In jeder der oben beschriebenen Ausführungsformen wurde die Dicke des Titansilizidfilms mit der C49- oder C54-Struktur nicht beson­ ders beschrieben. Wenn dieser Film jedoch mit einer Dicke von nicht weniger als 2 nm (20 Å) gebildet wird, kann die Diffusion des Dotierstoffs sicher verhindert werden. Um einen Titansilizid­ film mit der C49- oder C54-Struktur mit einer Dicke von nicht weniger als 2 nm (20 Å) zu bilden, ist es notwendig ein Titanfilm mit einer Dicke von nicht weniger als 1 nm (10 Å) zur Reaktion mit einem polykristallinen Film zu bilden.

Claims (11)

1. Halbleitereinrichtung mit einer Leiterschicht, die einen nicht-einkristallinen Siliziumfilm (6, 15, 29, 31) mit einem Do­ tierstoff zur Festlegung eines Leitungstyps des nicht-einkristal­ linen Siliziumfilms, einen Titansilizidfilm (48) mit einer C49 und/oder C54-Struktur und einen Metallsilizidfilm (8) aufweist, wobei diese Filme in der oben genannten Reihenfolge übereinander angeordnet sind.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeich­ net, daß die Leiterschicht weiterhin einen Titannitridfilm (34, 39) aufweist, der zwischen dem Titansilizidfilm (48) und dem Me­ tallsilizidfilm (8) angeordnet ist.
3. Dual-Gate-CMOS-Halbleitereinrichtung mit:
einer ersten Gateelektrode (42), die einen ersten nicht-einkri­ stallinen Siliziumfilm (29), der einen ersten Dotierstoff zum Festlegen eines Leitungstyps des ersten nicht-einkristallinen Siliziumfilms enthält, die einen ersten Titansilizidfilm (41) mit einer C49- und/oder C54-Struktur und einen ersten metallischen Silizidfilm (8) aufweist, wobei alle Filme übereinander in der oben genannten Reihenfolge angeordnet sind, und
einer zweiten Gateelektrode (43), die einen zweiten nicht-ein­ kristallinen Siliziumfilm (31), der einen zweiten Dotierstoff zum Festlegen eines Leitungstyps des zweiten nicht-einkristallinen Siliziumfilms enthält und einen zweiten Titansilizidfilm (41) mit der C49- und/oder C54-Struktur und einen zweiten Metallsilizid­ film (8) aufweist, wobei diese Filme in der oben genannten Rei­ henfolge übereinander angeordnet sind.
4. Halbleitereinrichtung nach Anspruch 3, dadurch gekennzeich­ net, daß die erste Gateelektrode (42) weiter einen ersten Titan­ nitridfilm zwischen dem ersten Titansilizidfilm (41) und dem er­ sten Metallsilizidfilm (8) aufweist und daß die zweite Gateelektrode (43) weiter einen zweiten Titannitridfilm zwischen dem zweiten Titansilizidfilm und dem zweiten Metallsilizidfilm auf­ weist.
5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß der nicht-einkristalline Siliziumfilm weiterhin Stickstoff enthält.
6. Verfahren zur Herstellung einer Halbleitereinrichtung mit den Schritten:
sequentielles Bilden eines nicht-einkristallines Siliziumfilmes (6, 15, 29, 31), der einen Dotierstoff zum Festlegen eines Lei­ tungstyps des nicht-einkristallinen Siliziumfilmes enthält, eines Titanfilmes (33) und eines Metallsilizidfilms (8) auf einem Substrat, und
Bilden eines Titansilizidfilmes (48) mit einer C49- und/oder C54- Struktur durch Ausführen einer Wärmebehandlung derart, daß der Titanfilm (33) mit dem nicht-einkristallinen Siliziumfilm rea­ giert.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Schritt des sequentiellen Bildens ferner den Schritt des Bildens eines Titannitridfilms (34) zwischen dem Titanfilm (33) und dem Metallsilizidfilm (8) aufweist.
8. Verfahren zur Herstellung einer Dual-Gate-CMOS-Halbleiter­ einrichtung mit den Schritten:
Bilden eines nicht-einkristallinen Siliziumfilmes (29) auf einem Halbleitersubstrat,
Einbringen eines ersten Dotierstoffs zum Festlegen eines ersten Leitungstyps und eines zweiten Dotierstoffes zum Festlegen eines zweiten Leitungstyps in unterschiedlichen Bereichen auf dem nicht-einkristallinem Siliziumfilm,
sequentielles Bilden eines Titanfilms (44) und eines Metallsili­ zidfilms (8) auf dem nicht-einkristallinen Siliziumfilm,
Bilden eines Titansilizidfilms (41) mit einer C49- und/oder C54- Struktur durch Ausführen einer Wärmebehandlung derart, daß der Titanfilm (44) mit dem nicht-einkristallinen Siliziumfilm (29) reagiert,
Bemustern des nicht-einkristallinen Siliziumfilms (29), des Ti­ tansilizidfilms (41) und des Metallsilizidfilms (8) zum Bilden einer ersten und einer zweiten Gateelektrode (42, 43), die je­ weils den ersten bzw. zweiten Leitungstyp aufweisen.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Schritt des sequentiellen Bildens weiterhin den Schritt des Bil­ dens eines Titannitridfilms zwischen den Titanfilm (44) und dem Metallsilizidfilm (8) aufweist und daß beim Schritt des Bemu­ sterns auch der Titannitridfilm (44) bemustert wird.
10. Verfahren nach einem der Ansprüche 6 bis 9, gekennzeichnet durch den Schritt:
Einbringen von Stickstoff-Ionen in den nicht-einkristallinen Si­ liziumfilm.
11. Verfahren nach einem der Ansprüche 6 bis 10, dadurch gekenn­ zeichnet, daß die Wärmebehandlung bei einer Temperatur von 500°C bis 700°C ausgeführt wird, damit der Titansilizidfilm aus einem gemischten Kristall mit der C49- und der C54-Struktur gebildet wird.
DE19603165A 1995-07-06 1996-01-30 Halbleitervorrichtung mit einer Verdrahtungsschicht mit einem TiSi¶2¶-Film mit C49- oder C54-Struktur und Verfahren zu seiner Herstellung Expired - Fee Related DE19603165C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17096995 1995-07-06
JP7244444A JPH0974195A (ja) 1995-07-06 1995-09-22 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE19603165A1 DE19603165A1 (de) 1997-01-16
DE19603165C2 true DE19603165C2 (de) 2002-07-11

Family

ID=26493820

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19603165A Expired - Fee Related DE19603165C2 (de) 1995-07-06 1996-01-30 Halbleitervorrichtung mit einer Verdrahtungsschicht mit einem TiSi¶2¶-Film mit C49- oder C54-Struktur und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (2) US5801425A (de)
JP (1) JPH0974195A (de)
KR (1) KR970008645A (de)
DE (1) DE19603165C2 (de)
TW (1) TW373265B (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849634A (en) * 1994-04-15 1998-12-15 Sharp Kk Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3
JPH0974195A (ja) * 1995-07-06 1997-03-18 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JPH0982812A (ja) * 1995-09-08 1997-03-28 Sony Corp 半導体装置の製造方法
US6096638A (en) * 1995-10-28 2000-08-01 Nec Corporation Method for forming a refractory metal silicide layer
JPH09292285A (ja) * 1996-04-30 1997-11-11 Yamaha Corp 基板温度の測定方法
US5798296A (en) * 1996-05-17 1998-08-25 Micron Technology, Inc. Method of fabricating a gate having a barrier of titanium silicide
TW370715B (en) * 1997-07-05 1999-09-21 United Microelectronics Corp Method of manufacturing bitline
EP0936667A1 (de) * 1998-01-20 1999-08-18 Lucent Technologies Inc. Gitterangepasste Barriere für zweifach dotierte Polysilizium-Gates
US6100186A (en) 1998-04-14 2000-08-08 Micron Technology, Inc. Method of selectively forming a contact in a contact hole
US6130123A (en) * 1998-06-30 2000-10-10 Intel Corporation Method for making a complementary metal gate electrode technology
US6989319B1 (en) * 1998-08-28 2006-01-24 Advanced Micro Devices, Inc. Methods for forming nitrogen-rich regions in non-volatile semiconductor memory devices
US6251716B1 (en) * 1999-01-06 2001-06-26 Lovoltech, Inc. JFET structure and manufacture method for low on-resistance and low voltage application
US6614082B1 (en) 1999-01-29 2003-09-02 Micron Technology, Inc. Fabrication of semiconductor devices with transition metal boride films as diffusion barriers
JP2000332241A (ja) * 1999-05-20 2000-11-30 Nec Corp 半導体装置の製造方法
US6506675B1 (en) * 1999-07-09 2003-01-14 Kabushiki Kaisha Toshiba Copper film selective formation method
US6358788B1 (en) 1999-08-30 2002-03-19 Micron Technology, Inc. Method of fabricating a wordline in a memory array of a semiconductor device
JP4000256B2 (ja) * 2001-12-11 2007-10-31 富士通株式会社 半導体装置及びその製造方法
US6734099B2 (en) * 2001-12-28 2004-05-11 Texas Insturments Incorporated System for preventing excess silicon consumption in ultra shallow junctions
US6900506B1 (en) 2002-04-04 2005-05-31 Lovoltech, Inc. Method and structure for a high voltage junction field effect transistor
US7262461B1 (en) 2002-05-20 2007-08-28 Qspeed Semiconductor Inc. JFET and MESFET structures for low voltage, high current and high frequency applications
US6921932B1 (en) 2002-05-20 2005-07-26 Lovoltech, Inc. JFET and MESFET structures for low voltage, high current and high frequency applications
US7268378B1 (en) 2002-05-29 2007-09-11 Qspeed Semiconductor Inc. Structure for reduced gate capacitance in a JFET
US6777722B1 (en) 2002-07-02 2004-08-17 Lovoltech, Inc. Method and structure for double dose gate in a JFET
US6696706B1 (en) 2002-10-22 2004-02-24 Lovoltech, Inc. Structure and method for a junction field effect transistor with reduced gate capacitance
US7075132B1 (en) 2002-12-30 2006-07-11 Lovoltech, Inc. Programmable junction field effect transistor and method for programming the same
KR100538806B1 (ko) * 2003-02-21 2005-12-26 주식회사 하이닉스반도체 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법
US7038260B1 (en) 2003-03-04 2006-05-02 Lovoltech, Incorporated Dual gate structure for a FET and method for fabricating same
PT105039A (pt) * 2010-04-06 2011-10-06 Univ Nova De Lisboa Ligas de óxidos tipo p baseados em óxidos de cobre, óxidos estanho, óxidos de ligas de estanho-cobre e respectiva liga metálica, e óxido de níquel, com os respectivos metais embebidos, respectivo processo de fabrico e utilização
US8748964B2 (en) * 2010-10-22 2014-06-10 Micron Technology, Inc. Gettering agents in memory charge storage structures

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4640004A (en) * 1984-04-13 1987-02-03 Fairchild Camera & Instrument Corp. Method and structure for inhibiting dopant out-diffusion
JPS61166075A (ja) * 1985-01-17 1986-07-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
EP0388565B1 (de) * 1988-02-11 1996-06-05 STMicroelectronics, Inc. Schwerschmelzende Metallsilicid-Verkapselung, zum Schutz mehrlagiger Policide
US5027185A (en) * 1988-06-06 1991-06-25 Industrial Technology Research Institute Polycide gate FET with salicide
US5221853A (en) * 1989-01-06 1993-06-22 International Business Machines Corporation MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
US5146309A (en) * 1989-06-23 1992-09-08 Sgs-Thomson Microelectronics, Inc. Method for forming polycrystalline silicon contacts
US5023201A (en) * 1990-08-30 1991-06-11 Cornell Research Foundation, Inc. Selective deposition of tungsten on TiSi2
US5286678A (en) * 1991-10-31 1994-02-15 Intel Corporation Single step salicidation process
US5514902A (en) * 1993-09-16 1996-05-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having MOS transistor
US5849634A (en) * 1994-04-15 1998-12-15 Sharp Kk Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3
JP2713165B2 (ja) * 1994-05-19 1998-02-16 日本電気株式会社 半導体装置の製造方法
US5518958A (en) * 1994-07-29 1996-05-21 International Business Machines Corporation Prevention of agglomeration and inversion in a semiconductor polycide process
US5550079A (en) * 1995-06-15 1996-08-27 Top Team/Microelectronics Corp. Method for fabricating silicide shunt of dual-gate CMOS device
JPH0974195A (ja) * 1995-07-06 1997-03-18 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US6080645A (en) * 1996-10-29 2000-06-27 Micron Technology, Inc. Method of making a doped silicon diffusion barrier region
US5856237A (en) * 1997-10-20 1999-01-05 Industrial Technology Research Institute Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
VLSI Metallization: Physics and Technology, Artech House Boston, London 1991, pp. 172-179 *

Also Published As

Publication number Publication date
US6180519B1 (en) 2001-01-30
TW373265B (en) 1999-11-01
JPH0974195A (ja) 1997-03-18
DE19603165A1 (de) 1997-01-16
US5801425A (en) 1998-09-01
KR970008645A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
DE19603165C2 (de) Halbleitervorrichtung mit einer Verdrahtungsschicht mit einem TiSi¶2¶-Film mit C49- oder C54-Struktur und Verfahren zu seiner Herstellung
DE4336135C1 (de) Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium
DE19630310C2 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung
DE69021419T2 (de) Halbleiterspeicheranordnung mit einem ferroelektrischen Material.
DE69227138T2 (de) Gestapelte CMOS Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19633914C1 (de) Halbleitereinrichtung mit einem Dünnfilmtransistor und Herstellungsverfahren derselben
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE69832134T2 (de) Verfahren zur Herstellung einer leitenden Elektrode für eine Halbleitervorrichtung
DE3886074T2 (de) Herstellung einer Halbleiterstruktur.
DE4112072C2 (de) MIS-Transistor mit hoher Stehspannung und Verfahren zu seiner Herstellung
DE3885121T2 (de) Herstellung von Widerständen aus polykristallinem Silizium.
DE4340405A1 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE10323013A1 (de) Halbleiterbauelement mit PMOS- und NMOS-Transistor und zugehöriges Herstellungsverfahren
DE2809233A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102004056022A1 (de) Verfahren zur Bildung eines Nickelsalicids und Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung desselben
DE102007054064A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
DE19611959A1 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE69032446T2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3224287C2 (de)
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE69031712T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE69420805T2 (de) Herstellungsverfahren für Kontakte in dem Speichergebiet und dem Randgebiet eines IC

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee