DE10323013A1 - Halbleiterbauelement mit PMOS- und NMOS-Transistor und zugehöriges Herstellungsverfahren - Google Patents

Halbleiterbauelement mit PMOS- und NMOS-Transistor und zugehöriges Herstellungsverfahren

Info

Publication number
DE10323013A1
DE10323013A1 DE10323013A DE10323013A DE10323013A1 DE 10323013 A1 DE10323013 A1 DE 10323013A1 DE 10323013 A DE10323013 A DE 10323013A DE 10323013 A DE10323013 A DE 10323013A DE 10323013 A1 DE10323013 A1 DE 10323013A1
Authority
DE
Germany
Prior art keywords
layer
nmos
silicon
electrode
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10323013A
Other languages
English (en)
Other versions
DE10323013B4 (de
Inventor
Hyuk-Ju Ryu
Young-Wug Kim
Chang-Bong Oh
Hee-Sung Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10323013A1 publication Critical patent/DE10323013A1/de
Application granted granted Critical
Publication of DE10323013B4 publication Critical patent/DE10323013B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einem NMOS-Transistor und einem PMOS-Transistor, die in einem NMOS- beziehungsweise PMOS-Bereich eines Halbleitersubstrats (100) ausgebildet sind, wobei jeder Transistor eine Gateisolationsschicht (104) zwischen einer Gateelektrode (116a, 116b) und dem Halbbleitersubstrat aufweist, sowie auf ein zugehöriges Herstellungsverfahren. DOLLAR A Erfindungsgemäß besteht die Gateelektrode (116b) des NMOS-Transistors aus einer unteren Polysiliciumschicht (106a) und einer oberen Polysiliciumschicht (114), die sequentiell auf der Gateisolationsschicht gestapelt sind, während die Gateelektrode (116a) des PMOs-Transistors aus der unteren Polysiliciumschicht, einer Silicium-Germanium-Schicht (108), einer Diffusionsbarierenschicht (110) aus amorphem Silicium und der oberen Polysiliciumschicht besteht, die sequentiell auf der Gateisolationsschicht gestapelt sind. Jeder der Transistoren beinhaltet einen Source/Drainbereich (120), der in dem Halbleitersubstrat angrenzend an Seitenbereiche der jeweiligen Gateelektrode ausgebildet ist. DOLLAR A Verwendung z. B. in der Halbleiterbauelementfertigung für CMOS-Transistoren.

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einem PMOS- und einem NMOS-Transistor sowie auf ein zugehöriges Herstellungsverfahren.
  • P-leitend oder n-leitend dotiertes polykristallines Silicium (im Folgenden als Polysilicium bezeichnet) wird allgemein als Gateelektrodenmaterial für die Gateelektrode eines MOS-Transistors eingesetzt. Wenn die Gateelektrode über einer p-leitenden Mulde gebildet wird (d. h. die Source- und Drain-Elektrode werden mit n-leitenden Dotierstoffen gebildet), wird die resultierende Struktur als n-Kanal-MOS(NMOS)-Struktur bezeichnet. In digitalen Anwendungen sind NMOS-Transistoren und PMOS- Transistoren allgemein auf benachbarten Bereichen eines integrierten Schaltkreises ausgebildet. Diese komplementäre MOS-Struktur wird allgemein als CMOS-Struktur bezeichnet. Die Drainelektroden der zwei komplementären Transistoren sind miteinander verbunden und bilden den Ausgang, während der Eingangsanschluss die gemeinsame Verbindung zu der Gateelektrode des Transistors ist. CMOS-Transistoren bieten die Vorteile eines geringen Leistungsverbrauchs, einer niedrigen Betriebsspannung, eines hohen Integrationsgrades und einer hohen Rauschtoleranz.
  • CMOS-Fertigungstechniken können gemäß der Weise, in der die Gateelektrode gebildet wird, in verschiedene Kategorien klassifiziert werden. Unter diesen wurde die Doppelgate-Technik verbreitet verwendet, da die Elemente, die in dem Bauelement eingebaut sind, bis zu einem hohen Grad integriert und minimiert sind, um Spannungscharakteristika und die Betriebsgeschwindigkeit zu erhöhen. In der Doppelgate-Technik werden p-leitende und n-leitende Störstellen in jeweilige Polysilicium- Gateelektroden von Transistoren des entsprechenden Störstellentyps implantiert. CMOS-Halbleiterbauelemente vom Doppel-Gateelektrodentyp bieten die Vorteile der Verstärkung von Oberflächenschichtbereichen der Kanäle und der Ermöglichung einer symmetrischen Betriebsweise mit niedrigerer Spannung.
  • Bei der Herstellung von Hochleistungs-CMOS-Halbleiterbauelementen vom Doppel-Gateelektrodentyp wird üblicherweise Bor als Dotierstoff verwendet, der zur Bildung einer Gateelektrode in eine Polysilicium- Gateelektrodenschicht dotiert oder implantiert wird. Üblicherweise wird ein Dotieren des Polysiliciumgates gleichzeitig mit dem Implantieren von Störstellen in das Halbleitersubstrat zur Bildung von Source-/Drain- Bereichen ausgeführt.
  • Implantiertes Bor wird jedoch nicht gleichmäßig in das Polysiliciumgate hinein verteilt. Damit weist das Polysiliciumgate kein gleichmäßiges Dotierprofil auf. Ein Bereich des Polysiliciumgates, der benachbart zu der Gate-Isolationsschicht (d. h. dem unteren Teil des Polysiliciumgates) liegt, weist zum Beispiel ein geringeres Dotierniveau auf als andere Bereiche. Des Weiteren durchdringt implantiertes Bor die dünne Gateisolationsschicht und diffundiert in das Halbleitersubstrat hinein (was als "Bordurchdringung" bezeichnet wird). Eine Bordurchdringung kann insbesondere in einem PMOS-Transistor, der eine sehr dünne Gateisolationsschicht in der Größenordnung von einigen Dutzend Angström aufweist, problematisch sein. Eine Bordurchdringung verursacht eine Schwankung der Schwellenspannung des Halbleiterbauelements. Des Weiteren verursacht das geringere Dotierniveau an Bor in dem unteren Bereich des Polysiliciumgates die Bildung eines Verarmungsbereichs, der als "Gate-Polysiliciumverarmung" bezeichnet wird, wenn während des Betriebs eine Spannung an die Gateelektrode angelegt wird. Eine Gate-Polysiliciumverarmung resultiert in einer inkrementalen Zerstörung der äquivalenten Gateisolationsschicht.
  • Um die Probleme von Bor-Verarmung und Gate-Polysiliciumverarmung anzugehen, wurde Silicium-Germanium (Si-Ge) zur Verwendung als Gateelektrodenmaterial in Halbleiterbauelementen vom CMOS-Typ populär. Da Germanium einen höheren Grad an Löslichkeit für Bor im Vergleich zu herkömmlichem Polysilicium aufweist, weist Bor ein gleichmäßiges Dotierprofil über die gesamte Silicium-Germanium-Gateelektrode hinweg auf, und somit ist die Wahrscheinlichkeit für eine Bor- Ausdiffusion (Bordurchdringung) in den Kanalbereich hinein sehr gering.
  • Eine Silicium-Germanium-Gateelektrode ist in einem PMOS-Transistor nützlich für eine Blockierung der Bordurchdringung und Gate- Polysiliciumverarmung. Dies lässt sich jedoch nicht gut auf den NMOS- Transistor anwenden. Tatsächlich weist ein NMOS-Transistor mit einer n-leitend dotierten Silicium-Germanium-Gateelektrode schlechtere Eigenschaften als ein NMOS-Transistor mit einer n-leitend dotierten Silicium-Gateelektrode ohne Germanium auf. Die Verwendung einer n-leitenden Silicium-Germanium-Gateelektrode in einem NMOS-Transistor ist mit einer Anzahl signifikanter Nachteile verbunden. N-leitende Dotierstoffe, wie Arsen und Phosphor, die zu der Silicium-Germanium- Gateelektrode hinzugefügt werden, sind schwierig zu aktivieren und werden durch Erwärmen während nachfolgender Fertigungsbehandlungen bei erhöhten Temperaturen leicht wieder deaktiviert. Diese nicht aktivierten Atome des Dotierstoffes verursachen eine unerwünschte starke Verarmung des Gate-Polysiliciums.
  • Andererseits blockiert Germanium während eines Silicium-Fertigungsprozesses unter Verwendung eines hochschmelzenden Metalls zur Erniedrigung des Gate-Kontaktwiderstands die Wechselwirkung zwischen Polysilicium und dem hochschmelzenden Metall in dem PMOS-Transistor. Demgemäß besteht ein großer Bedarf für eine neuartige CMOS- Fertigungstechnik ohne die vorstehend beschriebenen Nachteile.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterbauelements mit PMOS- und NMOS-Transistor, bei dem die oben genannten Schwierigkeiten herkömmlicher Halbleiterbauelemente dieser Art ganz oder teilweise behoben sind und insbesondere eine Verarmung des Gate-Polysiliciums verhindert wird, sowie eines zugehörigen Herstellungsverfahrens zugrunde, das vorzugsweise auch mit einem Silicidprozess kompatibel ist.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelements mit den Merkmalen des Anspruchs 20 sowie eines zugehörigen Herstellungsverfahrens mit den Merkmalen des Anspruchs 1 oder 12.
  • In einem PMOS-Transistor wird zur Unterdrückung der Verarmung eines Gate-Polysiliciums und zur Bildung einer geeigneten Silicidschicht Germanium vorzugsweise in einem unteren Bereich einer Gatestapel- Struktur benachbart zu einer Gateisolationsschicht verteilt, während es in einem oberen Bereich der Gate-Stapelstruktur benachbart zu einer Schicht aus hochschmelzendem Metall nicht verteilt wird. Gemäß der Erfindung wird eine Silicium-Germanium-Schicht auf der Gateisolationsschicht gebildet. Eine amorphe Schicht wird unterhalb einer Polysiliciumschicht erzeugt, die einen oberen Bereich eines Gates bildet, um eine Silicidschicht zu bilden (d. h. zwischen der Silicium-Germanium- Schicht und der Polysiliciumschicht). Die amorphe Schicht verhindert, dass das Germanium in die Polysiliciumschicht diffundiert, die den oberen Bereich der Gateelektrode bildet. Um die Gleichmäßigkeit der Dicke der Silicium-Germanium-Schicht sicherzustellen und eine Oberflächeneigenschaft derselben zu verbessern, wird zudem vorzugsweise eine leitfähige Schicht zur Kristallkeimbildung zwischen der Gateisolationsschicht und der Silicium-Germanium-Schicht gebildet. Die leitfähige Schicht zur Kristallkeimbildung wird vorzugsweise aus Polysilicium hergestellt, was eine Diffusion des Germaniums möglich macht. Die amorphe Schicht besteht vorzugsweise aus amorphem Silicium. Demgemäß dient die amorphe Schicht dazu, eine Diffusion des Germaniums in den oberen Bereich der Gate-Stapelstruktur zu verhindern (d. h. in die Polysiliciumschicht). In dem unteren Bereich der Gate-Stapelstruktur diffundiert jedoch das Germanium in die leitfähige Kristallkeimschicht, d. h. die Polysiliciumschicht. Das heißt, die amorphe Siliciumschicht und die Polysiliciumschicht für die Kristallkeimbildung werden über beziehungweise unter der Silicium-Germanium-Schicht erzeugt. Da sich amorphes Silicium und Polysilicium zur Kristallkeimbildung hinsichtlich Diffusionseigenschaften von Germanium unterscheiden, diffundiert das Germanium während nachfolgender Temperprozesse lediglich in den unteren Bereich der Gateelektrode, nicht in den oberen Bereich derselben.
  • Im Fall eines NMOS-Transistors braucht eine Silicium-Germanium- Schicht zur Verhinderung der Verarmung eines Gate-Polysiliciums nicht gebildet zu werden. Im Hinblick darauf werden eine Gate-Isolationsschicht, eine optionale leitfähige Schicht zur Kristallkeimbildung, eine Silicium-Germanium-Schicht und eine amorphe leitfähige Schicht sequentiell auf einem Halbleitersubstrat gebildet. Ein photolithographischer Prozess wird ausgeführt, um die amorphe Schicht und die Silicium- Germanium-Schicht in einem NMOS-Bereich zu entfernen, in dem ein NMOS-Transistor gebildet wird. So verbleibt die Silicium-Germanium- Schicht in dem PMOS-Bereich, in dem ein PMOS-Transistor zu bilden ist. Eine Maskenstruktur wird auf der amorphen Schicht derart gebildet, dass der NMOS-Bereich freigelegt ist und ein PMOS-Bereich nicht freigelegt ist. Ein Trockenätzvorgang, der einen Hauptätzvorgang verwendet, wird ausgeführt, so dass die amorphe leitfähige Schicht vollständig entfernt wird und die darunterliegende Silicium-Germanium-Schicht nahezu entfernt wird. Mittels eines Nassätzvorgangs wird die verbliebene Silicium-Germanium-Schicht selektiv entfernt. Als Folge wird die Silicium-Germanium-Schicht in dem NMOS-Bereich entfernt und verbleibt lediglich in dem PMOS-Bereich.
  • Da auf diese Weise eine PMOS-Gateelektrode höher als eine NMOS- Gateelektrode wird, wird der resultierende PMOS-Seitenwandabstandshalter in seiner Höhe länger und in seiner Dicke breiter als der NMOS-Seitenwandabstandshalter. So ist es möglich, einen Leckstrom bzw. einen Durchbruch des PMOS-Transistors zu unterdrücken, der im Vergleich zu einem NMOS-Transistor stark an einem Kurzkanaleffekt leidet.
  • Weitere vorteilhafte Weiterbildungen der Erfindung sind in entsprechenden weiteren Unteransprüchen angegeben.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
  • Fig. 1 bis Fig. 11 Querschnittansichten, die ein Halbleiterbauelement während aufeinanderfolgender Schritte eines erfindungsgemäßen Verfahrens zur Herstellung desselben ausschnittweise zeigen, und
  • Fig. 12 eine Querschnittansicht, die ein erfindungsgemäßes Halbleiterbauelement ausschnittweise zeigt.
  • Als erstes wird nunmehr unter Bezugnahme auf Fig. 12 ein Halbleiterbauelement gemäß der Erfindung beschrieben. Wie in Fig. 12 dargestellt, beinhaltet das Halbleiterbauelement einen PMOS-Transistor 200a und einen NMOS-Transistor 200b, die auf einem Halbleitersubstrat 100 ausgebildet sind. Der PMOS- und der NMOS-Transistor sind durch einen Bauelementisolationsbereich 102 elektrisch isoliert. Der PMOS- Transistor 200a weist eine Stapelgateelektrode 116a sowie einen Source- und einen Drainbereich 120 auf. Eine Gateisolationsschicht 104 ist zwischen das Halbleitersubstrat 100 und die Stapelgateelektrode 116a eingefügt. Der Source-/Drainbereich 120 ist im Halbleitersubstrat 100 benachbart zu entgegengesetzten Seiten der Stapelgateelektrode 116a ausgebildet. Der NMOS-Transistor 200b weist ebenfalls eine Stapelgateelektrode 116b und einen Source-/Drainbereich 120 auf. Die Gateisolationsschicht 104 ist auch zwischen das Halbleitersubstrat 100 und die Stapelgateelektrode 116b eingefügt. Der Source-/Drainbereich 120 ist im Halbleitersubstrat 100 benachbart zu entgegengesetzten Seiten der Stapelgateelektrode 116b ausgebildet.
  • Die Gateelektroden des PMOS- und des NMOS-Transistors unterscheiden sich hinsichtlich ihrer Bestandteile und ihrer Höhe. Die Gateelektrode des PMOS-Transistors ist höher als jene des NMOS-Transistors. Speziell besteht die PMOS-Gateelektrode 116a aus einer unteren Polysiliciumschicht 106 zur Kristallkeimbildung, einer Silicium-Germanium- Schicht 108, einer amorphen leitfähigen Schicht 110 und einer oberen Polysiliciumschicht 114. Die NMOS-Gateelektrode 116b besteht aus der unteren Polysiliciumschicht 106 zur Kristallkeimbildung und der oberen Polysiliciumschicht 114. Das Halbleiterbauelement beinhaltet des Weiteren Schichten 124a und 124b aus hochschmelzendem Metall und Seitenwandabstandshalter 118a und 118b. Die Schichten 124a und 124b aus hochschmelzendem Metall sind auf der PMOS- und der NMOS- Gateelektrode 106b bzw. 106a ausgebildet.
  • Die Abstandshalter 118a und 118b bestehen aus einem Isolatormaterial und sind an Seitenwänden der Gateelektroden 116a bzw. 116b angeordnet. Die Abstandshalter 118a und 118b der jeweiligen PMOS- und NMOS-Transistoren unterscheiden sich in ihrer Abmessung, was das erfindungsgemäße Halbleiterbauelement charakterisiert. Der PMOS- Seitenwandabstandshalter 118a ist breiter als der NMOS-Seitenwandabstandshalter 118b (d. h. t1 > t2), wie in Fig. 12 gezeigt. Dies macht es möglich, einen Leckstrom oder einen Durchbruch des PMOS-Transistors zu unterdrücken, der stark an Kurzkanaleffekten leidet.
  • Nunmehr wird ein Verfahren zur Herstellung eines CMOS-Halbleiterbauelements mit voneinander verschiedenen Gateelektrodenstrukturen beschrieben. Die Fig. 1 bis 11 stellen ein Halbleitersubstrat in mehreren Schritten eines Verfahrens zur Herstellung eines Halbleiterbauelements unter Verwendung einer Silicium-Germanium-Gateelektrode gemäß einer bevorzugten Ausführungsform der Erfindung ausschnittweise dar.
  • Bezugnehmend auf Fig. 1 wird eine Gateisolationsschicht 104 auf einem Halbleitersubstrat 100 gebildet. Herkömmlicherweise werden Störstellen in das Substrat 100 implantiert, um vor der Bildung der Gateisolationsschicht 104 eine Mulde zu bilden, und ein Bauelement-Isolationsprozess wird gemäß einer flachen Grabenisolation (STI) durchgeführt, um eine Bauelement-Isolationsschicht 102 zu bilden. Dann wird ein Kanalionenimplantationsprozess durchgeführt.
  • Die Bauelementisolationsschicht 102 definiert einen NMOS-Bereich, wo ein NMOS-Transistor gebildet wird, und einen PMOS-Bereich, wo ein PMOS-Transistor gebildet wird. Der Bauelementisolationsprozess und der Kanalionenimplantationsprozess sind auf dem Fachgebiet allgemein bekannt und werden daher hierin nicht weiter detailliert beschrieben. Die Gateisolationsschicht 104 weist eine Dicke von 4 nm bis 7 nm auf und kann in dem NMOS- und dem PMOS-Bereich verschieden dick sein. Im Fall eines Halbleiterbauelements vom Doppel-CMOS-Typ des Standes der Technik kann die Gateisolationsschicht 104 des PMOS-Transistors eine Dicke von 2 nm bis 4 nm aufweisen, um ein Hochleistungsbauelement zu bilden und eine hohe Integrationsdichte zu erzielen. Die Gateisolationsschicht 104 wird zum Beispiel aus einem Siliciumoxid gebildet, das durch Oxidieren des Substrates bei einer hohen Temperatur in einer Sauerstoffumgebung erzeugt wird. Sie kann insbesondere aus Siliciumoxynitrid bestehen.
  • Bezugnehmend auf Fig. 2 werden eine Siliciumschicht 106 zur Kristallkeimbildung, eine Silicium-Germanium(SiGe)-Schicht 108 und eine amorphe leitfähige Schicht 110 sequentiell ganzflächig auf das Halbleitersubstrat 100 gestapelt, auf dem die Gateisolationsschicht 104 ausgebildet ist. Spezifisch wird die Siliciumschicht 106 zur Kristallkeimbildung mit einer Dicke von 0 nm bis 50 nm gebildet. Hierbei bedeutet 0 nm, dass in diesem Fall die Siliciumschicht 106 zur Kristallkeimbildung nicht gebildet wird. Um eine Silicium-Germanium-Schicht in einem nachfolgenden Prozess jedoch effizient zu bilden, wird die Siliciumschicht 106 zur Kristallkeimbildung vorzugsweise vor der Bildung der Silicium-Germanium- Schicht erzeugt. Daher dient die Siliciumschicht 106 zur Kristallkeimbildung dazu, eine Diffusion von Germanium in nachfolgenden Temperprozessen zu beschleunigen, um so eine Polysiliciumverarmung am unteren Bereich der Gateelektrode zu verhindern. Die Siliciumschicht 106 zur Kristallkeimbildung weist vorzugsweise eine minimale Dicke (z. B. 5 nm) auf, die für ihre Funktion erforderlich ist. Die Siliciumschicht 106 zur Kristallkeimbildung wird vorzugsweise aus Polysilicium gebildet.
  • Die Siliciumschicht 106 zur Kristallkeimbildung kann durch eine chemische Gasphasenabscheidungstechnik (CVD-Technik) gebildet werden, die ausgeführt wird, um Polysilicium durch Halten einer Temperatur auf 500°C bis 600°C bei einem Druck von mehreren Torr bis Normaldruck unter Verwendung eines Quellengases wie Silangas (SiH4) zu erzeugen.
  • In ähnlicher Weise wird die Silicium-Germanium-Schicht 108 gebildet. Sie kann zum Beispiel durch die CVD-Technik erzeugt werden, die bei einer geeigneten Temperatur unter Verwendung von Silangas (SiH4) und GeH4-Gas ausgeführt wird. In diesem Fall kann der Gehalt an Germanium durch geeignetes Einstellen der Flussraten der Quellengase (wie SiH4-Gas und GeH4-Gas) eingestellt werden. Das Silicium-Germanium kann in Abhängigkeit von der Prozesstemperatur kristallin oder amorph werden.
  • Die Erfindung ist teilweise durch die amorphe leitfähige Schicht 110 charakterisiert, die aus einem beliebigen Leiter gebildet werden kann, mit dem verhindert wird, dass Germanium nach oben in Richtung eines oberen Bereichs einer Gateelektrode diffundiert. Die amorphe leitfähige Schicht 110 wird vorzugsweise aus amorphem Silicium gebildet. Des Weiteren wirkt die amorphe leitfähige Schicht 110 als eine harte Maske, wenn eine Silicium-Germanium-Schicht in dem NMOS-Bereich entfernt wird. Die Dicke der amorphen leitfähigen Schicht 110 ist größer als eine minimale Dicke, die für ihre Funktion erforderlich ist. Die amorphe leitfähige Schicht 110 weist zum Beispiel eine Dicke im Bereich zwischen 1 nm und 50 nm auf. In einem Fall, in dem die amorphe leitfähige Schicht. 110 aus amorphem Silicium gebildet wird, wird das Verfahren zur Bildung von Polysilicium durch Anwenden der vorstehenden CVD-Technik verwendet. Die Prozesstemperatur wird für die Bildung einer amorphen Schicht eingestellt. Alternativ kann die amorphe leitfähige Schicht 110 durch einen geeigneten Depositionsprozess erzeugt werden, wie eine physikalische Gasphasenabscheidung (PVD).
  • Als nächstes werden die amorphe Schicht 110 und die Silicium- Germanium-Schicht 108 in dem NMOS-Bereich entfernt, siehe Fig. 6. Um sie zu entfernen, verwendet die Erfindung einen zweistufigen Ätzprozess. In einem ersten Ätzschritt wird die amorphe Schicht 110 vollständig geätzt, und die Silicium-Germanium-Schicht 108 wird teilweise geätzt. In einem zweiten Ätzschritt wird ein Rest der Silicium- Germanium-Schicht 108 geätzt. Der erste Ätzschritt verwendet eine Trockenätztechnik, und der zweite Ätzschritt verwendet eine Nassätztechnik.
  • Spezieller wird bezugnehmend auf Fig. 3 eine harte Maskenstruktur 112 auf dem Halbleitersubstrat 100 gebildet, auf dem die amorphe leitfähige Schicht 110 ausgebildet ist. Die Maskenstruktur 112 legt den NMOS- Bereich frei und bedeckt den PMOS-Bereich. So wird die amorphe Schicht 110 in dem NMOS-Bereich freigelegt. Die Maskenstruktur 112 wird zum Beispiel mittels Durchführen eines Belichtungsprozesses und eines Entwicklungsprozesses nach Beschichtung mit einer Photoresistschicht gebildet.
  • Bezugnehmend auf Fig. 4 wird als erster Ätzvorgang ein Trockenätzvorgang ausgeführt, um in dem NMOS-Bereich, der durch die Maskenstruktur 112 freigelegt ist, die amorphe Schicht 110 vollständig zu ätzen und die Silicium-Germanium-Schicht 108 teilweise zu ätzen. Der Trockenätzvorgang verwendet ein Gas, das Kohlenstoffatome und Fluoratome enthält. Zum Beispiel wird CF4-Gas verwendet, und Argongas wird als Trägergas verwendet. Nach dem Trockenätzvorgang wird ein Ionenimplantationsprozess 113 zum Dotieren einer Gateelektrode in dem NMOS-Bereich durchgeführt. Als Dotierionen werden n-leitende Phosphor- oder Arsenionen verwendet. Sie werden in die Siliciumschicht 106 zur Kristallkeimbildung in dem NMOS-Bereich mit einem Energieniveau von zum Beispiel 1 keV bis 100 keV implantiert.
  • Wie in Fig. 5 gezeigt, wird nach der Ausführung des Trockenätzvorgangs die Maskenstruktur 112 entfernt, um die amorphe leitfähige Schicht 110 im PMOS-Bereich freizulegen. Andererseits ist in dem NMOS-Bereich als Folge des Trockenätzvorgangs die verbliebene Silicium-Germanium-Schicht 108a freigelegt.
  • Nach der Entfernung der Maskenstruktur 112 wird als zweiter Ätzvorgang ein Nassätzvorgang ausgeführt, um die verbliebene Silicium- Germanium-Schicht 108a in dem NMOS-Bereich zu entfernen, wie in Fig. 6 gezeigt. In dem PMOS-Bereich wirkt die amorphe leitfähige Schicht 110, die auf der Silicium-Germanium-Schicht 108 verblieben ist, als eine harte Maske. Aus diesem Grund ist die darunterliegende Silicium-Germanium-Schicht 108 vor dem Nassätzvorgang geschützt. Der Nassätzvorgang verwendet zum Beispiel ein gemischtes Ätzmittel aus HNO3- und H2O2-Lösungen. Spezieller verwendet der Nassätzvorgang ein gemischtes Ätzmittel aus HNO3 mit 1,2 Volumenprozent und H2O2 mit 4,8 Volumenprozent.
  • Bezugnehmend auf Fig. 7 wird eine zusätzliche Siliciumschicht 114 ganzflächig auf dem Halbleitersubstrat gebildet, auf dem die Siliciumschicht 106 zur Kristallkeimbildung in dem NMOS-Bereich freigelegt ist und die amorphe Siliciumschicht 110 in dem PMOS-Bereich freigelegt ist. Die zusätzliche Siliciumschicht 114 bildet eventuell einen Bereich der endgültigen Gate-Stapelstruktur. Die zusätzliche Siliciumschicht 114 wird vorzugsweise unter den gleichen Bedingungen wie die Siliciumschicht 106 zur Kristallkeimbildung gebildet. Die Dicke der zusätzlichen Siliciumschicht 114 ist im Hinblick auf die Dicken der anderen, zuvor gebildeten Schichten und die gewünschte Gesamtdicke der endgültigen Gate-Stapelstruktur festgelegt. Die zusätzliche Siliciumschicht 114 kann eine Dicke von zum Beispiel 10 nm bis 200 nm aufweisen.
  • Durch einen photolithographischen Prozess werden die Stapelschichten strukturiert, um die Gateelektroden 116a und 116b in dem PMOS- beziehungsweise NMOS-Bereich zu bilden, siehe Fig. 8. Als Folge bilden in dem PMOS-Bereich die Siliciumschicht 106 zur Kristallkeimbildung, die Silicium-Germanium-Schicht 108, die amorphe leitfähige Schicht 110 und die zusätzliche Siliciumschicht 114 die Gateelektrode 116a. Des Weiteren bilden in dem NMOS-Bereich die Siliciumschicht 106a zur Kristallkeimbildung und die zusätzliche Siliciumschicht 114 die Gateelektrode 116b.
  • Um eine Polysiliciumverarmung der Siliciumschicht 106 zu verhindern, die den untersten Teil der Gateelektrode in dem PMOS-Bereich bildet, wird ein Germaniumdiffusions-Temperprozess ausgeführt, so dass das Germanium der darauf gestapelten Silicium-Germanium-Schicht zu der Siliciumschicht 106 zur Kristallkeimbildung diffundieren kann. Demzufolge wird das Germanium in dem PMOS-Bereich am untersten Teil der Gateelektrode ausreichend verteilt. An einem unteren Teil der Gateelektrode werden Borionen, die zur Dotierung des PMOS-Gates implantiert werden, ausreichend gelöst, um die Gate-Polysiliciumverarmung zu verhindern. Das Germanium diffundiert jedoch nicht in die zusätzliche Siliciumschicht 114, die den oberen Teil der Gateelektrode bildet und mit dem hochschmelzenden Metall reagiert, um so eine Silicidschicht zu bilden. Dies liegt daran, dass die amorphe leitfähige Schicht 110, die zur Verhinderung einer Germaniumdiffusion dient, zwischen die zusätzliche Siliciumschicht 114 und die Silicium-Germanium-Schicht 108 eingefügt ist.
  • Bezugnehmend auf Fig. 9 werden ein Seitenwandabstandshalterprozess und ein Source-/Drain-Bildungsprozess ausgeführt, um die Seitenwandabstandshalter 118a und 118b an Seitenwänden der PMOS- beziehungsweise NMOS-Gateelektrode zu bilden und die Source-/Drainbereiche 120 in dem Halbleitersubstrat bzw. der Mulde angrenzend an entgegengesetzte Seiten der Gateelektroden 116a, 116b zu bilden. Der Seitenwandabstandshalterprozess und der Source-/Drain-Prozess sind auf dem Fachgebiet allgemein bekannt und brauchen nicht detaillierter beschrieben werden. Um es kurz zu beschreiben, wird nach einer konformen Abscheidung einer Isolationsschicht ein isotroper Ätzvorgang ausgeführt. Als Folge verbleibt die Isolationsschicht lediglich an der Seitenwand der Gateelektrode, um den Seitenwandabstandshalter zu bilden. Da die Gateelektroden eine unterschiedliche Höhe aufweisen, sind die daran ausgebildeten Seitenwandabstandshalter unterschiedlich dick. Das heißt, der auf der PMOS-Gateelektrode ausgebildete Seitenwandabstandshalter ist dicker, d. h. breiter, als der auf der NMOS- Gateelektrode ausgebildete Seitenwandabstandshalter. Nach der Bildung des Seitenwandabstandshalters wird mit n-leitenden und p-leitenden Störstellen stark dotiert, und es wird ein Temperprozess ausgeführt, um die Source-/Drainbereiche zu bilden. In dem Fall, in dem eine Source-/Drainstruktur mit leicht dotierter Drain (LDD) gebildet wird, werden Störstellen in geringer Dosis auf die resultierende Struktur angewendet, bevor der Seitenwandabstandshalter gebildet wird. In dem PMOS- Transistor wird die Gateelektrode zur gleichen Zeit dotiert, zu der die Source-/Drainbereiche gebildet werden.
  • Als nächstes wird ein Silicidprozess ausgeführt, um einen niederohmigen Kontakt zwischen einer Metallzwischenverbindung und einer Gateelektrode zu bilden. Bezugnehmend auf Fig. 10 wird nach der Bildung der Seitenwandabstandshalter 118a und 118b und der Source-/Drainbereiche 120 eine Schicht 122 aus hochschmelzendem Metall ganzflächig auf dem Halbleitersubstrat gebildet. Die hochschmelzende Metallschicht 122 besteht zum Beispiel aus Kobalt oder Nickel.
  • Bezugnehmend auf Fig. 11 wird ein Silicidtemperprozess ausgeführt, um die Silicidschichten 124a und 124b auf der Gateelektrode und den Source-/Drainbereichen zu bilden. Wie zuvor beschrieben, verhindert die amorphe leitfähige Schicht 110 in dem PMOS-Bereich, dass Germanium während des Source-/Drain-Aktivierungstemperprozesses oder des Germaniumdiffusions-Temperprozesses nach oben zu der zusätzlichen Siliciumschicht 114 diffundiert. Daher ist es möglich, eine durch das Germanium verursachte Verschlechterung der Silicideigenschaften zu unterdrücken. Nach der Bildung der Silicidschicht wird üblicherweise ein Zwischenverbindungsprozess durchgeführt.
  • Zusammengefasst werden somit verschiedene Gateelektrodenstrukturen für den PMOS- und den NMOS-Transistor gebildet, um eine Gate- Polysiliciumverarmung und eine Bordurchdringung in dem PMOS- Bereich zu verhindern. Da eine Maske benutzt wird, die in dem herkömmlichen CMOS-Prozess für die Dotierung der NMOS-Gateelektrode verwendet wird, kann des Weiteren die Silicium-Germanium-Schicht in dem NMOS-Bereich in einer relativ vereinfachten Prozedur entfernt werden. Außerdem wird nach der Bildung einer amorphen leitfähigen Schicht auf der Silicium-Germanium-Schicht ein Strukturierungsprozess ausgeführt, um die Silicium-Germanium-Schicht in dem NMOS-Bereich leicht zu entfernen und um zu verhindern, dass Germanium nach oben in Richtung der Gateelektrode diffundiert. Als Folge ist es möglich, die Verschlechterung einer Silicidschicht zu unterdrücken.
  • Während der Germaniumdiffusions-Temperprozess nach der Strukturierung der Gateelektrode in der vorstehenden Ausführungsform der Erfindung ausgeführt wird, kann er alternativ nach der Bildung der Germanium-Silicium-Schicht ausgeführt werden und wird vorzugsweise zu einem beliebigen Zeitpunkt vor der Bildung der Source-/Drainbereiche ausgeführt. Außerdem kann, wie zuvor beschrieben, der Germaniumdiffusions-Temperprozess auch entfallen. Überdies kann nach der Bildung der Maskenstruktur 112 auf der amorphen leitfähigen Schicht 110 (siehe Fig. 3) ein Prozess zur Dotierung der Gateelektrode in dem NMOS- Bereich nach der Strukturierung der Gateelektrode ausgeführt werden.

Claims (23)

1. Verfahren zur Herstellung eines Halbleiterbauelements, bei dem
- ein Bauelementisolationsbereich (102) auf einem Halbleitersubstrat (100) gebildet wird, um einen NMOS-Bereich und einen PMOS-Bereich zu definieren, und eine Gateisolationsschicht (104) auf dem Substrat gebildet wird,
gekennzeichnet durch folgende weitere Schritte:
- sequentielles Bilden einer Silicium-Germanium-Schicht (108) und einer amorphen leitfähigen Schicht (110) auf der Gate- Isolationsschicht (104),
- Entfernen der amorphen leitfähigen Schicht und der Silicium- Germanium-Schicht in dem NMOS-Bereich,
- Bilden einer Polysiliciumschicht (114) auf dem Halbleitersubstrat und
- Strukturieren der gestapelten leitfähigen Schichten, bis die Gateisolationsschicht freigelegt ist, um Gateelektroden (116a, 116b) des NMOS- beziehungsweise des PMOS-Bereichs zu bilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Entfernung der amorphen leitfähigen Schicht und der Silicium- Germanium-Schicht in dem NMOS-Bereich folgende Schritte umfasst:
- Bilden einer Maskenstruktur (112) auf der amorphen leitfähigen Schicht in dem PMOS-Bereich,
- Durchführen eines Trockenätzvorgangs unter Verwendung der Maskenstruktur und
- Durchführen eines Nassätzvorgangs nach Entfernung der Maskenstruktur.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Trockenätzvorgang durchgeführt wird, um die amorphe leitfähige Schicht vollständig zu entfernen und um die darunterliegende Silicium-Germanium-Schicht teilweise zu entfernen.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Nassätzvorgang durchgeführt wird, um jeglichen Rest der amorphen leitfähigen Schicht und/oder der Silicium-Germanium- Schicht, der durch den Trockenätzvorgang freigelegt ist, selektiv zu entfernen.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass der Trockenätzvorgang ein Kohlenstoffatome und Fluoratome enthaltendes Gas verwendet und der Nassätzvorgang ein gemischtes Ätzmittel aus HNO3- und H2O2-Lösungen verwendet.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die amorphe leitfähige Schicht aus amorphem Silicium besteht.
7. Verfahren nach einem der Ansprüche 1 bis 6, weiter gekennzeichnet durch das Bilden einer Siliciumkristallkeimschicht (106) für die Silicium-Germanium-Schicht nach der Bildung der Gateisolationsschicht und vor der Bildung der Silicium-Germanium- Schicht.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass beim Entfernen der amorphen leitfähigen Schicht und der Silicium- Germanium-Schicht in dem NMOS-Bereich der Nassätzvorgang so durchgeführt wird, dass er den verbliebenen Teil der Silicium- Germanium-Schicht bis auf eine Oberseite der Siliciumschicht zur Kristallkeimbildung herunter selektiv ätzt.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Siliciumkristallkeimschicht Polysilicium beinhaltet.
10. Verfahren nach einem der Ansprüche 7 bis 9, weiter gekennzeichnet durch ein Implantieren von Störstellen in die Siliciumkristallkeimschicht nach der Bildung der Maskenstruktur oder das Durchführen des Trockenätzvorgangs vor der Entfernung der Maskenstruktur.
11. Verfahren nach einem der Ansprüche 1 bis 10, weiter gekennzeichnet durch ein Tempern des Halbleitersubstrats zu einem beliebigen Zeitpunkt nach der Bildung der Silicium-Germanium- Schicht.
12. Verfahren zur Herstellung eines Halbleiterbauelements, bei dem
- ein Bauelementisolationsbereich (102) auf einem Halbleitersubstrat (100) gebildet wird, um einen NMOS-Bereich und einen PMOS-Bereich zu definieren, und eine Gateisolationsschicht (104) auf dem Substrat gebildet wird,
gekennzeichnet durch folgende weitere Schritte:
- Bilden einer unteren Polysiliciumelektroden-Kristallkeimschicht (106) auf der Gateisolationsschicht,
- Bilden einer Silicium-Germanium-Elektrodenschicht (108) auf der unteren Polysiliciumelektroden-Kristallkeimschicht,
- Bilden einer amorphen Elektrodenschicht (110) auf der Silicium-Germanium-Elektrodenschicht,
- Bilden einer Maskenstruktur (112) auf der amorphen Elektrodenschicht in dem PMOS-Bereich, um so den NMOS-Bereich freizulegen,
- Trockenätzen der amorphen Elektrodenschicht und eines Teils der darunterliegenden Silicium-Germanium-Elektrodenschicht in dem NMOS-Bereich, der durch die Maskenstruktur freigelegt ist,
- Entfernen der Maskenstruktur,
- selektives Nassätzen eines Restes der Silicium-Germanium- Elektrodenschicht, der durch den Trockenätzvorgang freigelegt ist, herunter bis auf eine Oberseite der unteren Polysiliciumelektroden-Kristallkeimschicht in dem NMOS-Bereich,
- Bilden von oberen Polysilicium-Elektrodenschichten (114) auf der unteren Polysiliciumelektroden-Kristallkeimschicht in dem NMOS-Bereich und auf der Silicium-Germanium-Elektrodenschicht bzw. der amorphen Elektrodenschicht in dem PMOS- Bereich und
- Strukturieren der gestapelten Elektrodenschichten, um Gateelektroden (116a, 116b) in dem NMOS- beziehungsweise PMOS-Bereich zu bilden.
13. Verfahren nach Anspruch 12, weiter gekennzeichnet durch das Durchführen eines Temperprozesses, um Germanium der Silicium-Germanium-Elektrodenschicht zu der unteren Polysiliciumelektroden-Kristallkeimschicht zu einem beliebigen Zeitpunkt nach der Bildung der Silicium-Germanium-Elektrodenschicht zu diffundieren.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die amorphe Siliciumschicht, die auf der Silicium-Germanium- Elektrodenschicht ausgebildet ist, dazu dient, zu verhindern, dass das Germanium in dem Temperprozess zu der oberen Polysilicium-Elektrodenschicht diffundiert.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die amorphe Elektrodenschicht amorphes Silicium beinhaltet.
16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass der Trockenätzvorgang ein Kohlenstoffatome und Fluoratome enthaltendes Gas verwendet.
17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass der Nassätzvorgang ein gemischtes Ätzmittel aus HNO3 mit 1,2 Volumenprozent und H2O2 mit 4,8 Volumenprozent verwendet.
18. Verfahren nach einem der Ansprüche 12 bis 17, weiter dadurch gekennzeichnet, dass die Bildung der Gateelektroden auf dem NMOS- beziehungsweise PMOS-Bereich folgende Schritte umfasst:
- Bilden eines Seitenwandabstandshalters aus einer Isolationsschicht an beiden Seitenwänden der jeweiligen Gateelektrode,
- Verwenden des Seitenwandabstandshalters und der Gateelektrode als Ionenimplantationsmaske und Bilden von Source-/Drainbereichen in dem Halbleitersubstrat benachbart zu Seitenbereichen der Gateelektrode und
- Bilden einer Schicht aus hochschmelzendem Metall in den Source-/Drainbereichen.
19. Verfahren nach Anspruch 18, weiter dadurch gekennzeichnet, dass der Temperprozess nach der Bildung der Schicht aus hochschmelzendem Metall durchgeführt wird.
20. Halbleiterbauelement mit einem NMOS-Transistor und einem PMOS-Transistor, die in einem NMOS- beziehungsweise PMOS- Bereich eines Halbleitersubstrats (100) definiert sind, wobei jeder Transistor eine Gateisolationsschicht (104) zwischen einer Gateelektrode (116a, 116b) und dem Halbleitersubstrat aufweist, dadurch gekennzeichnet, dass
die Gateelektrode (116b) des NMOS-Transistors aus einer unteren Polysiliciumschicht (106a) und einer oberen Polysiliciumschicht (114) besteht, die sequentiell auf der Gateisolationsschicht (104) gestapelt sind,
die Gateelektrode (116a) des PMOS-Transistors aus der unteren Polysiliciumschicht, einer Silicium-Germanium-Schicht (108), einer Diffusionsbarrierenschicht (110) aus amorphem Silicium und der oberen Polysiliciumschicht (114) besteht, die sequentiell auf der Gateisolationsschicht gestapelt sind, und
jeder der Transistoren einen Source-/Drainbereich (120) beinhaltet, der in dem Halbleitersubstrat benachbart zu Seitenbereichen der jeweiligen Gateelektrode ausgebildet ist.
21. Halbleiterbauelement nach Anspruch 20, dadurch gekennzeichnet, dass die Diffusionsbarrierenschicht aus amorphem Silicium eine Dicke im Bereich zwischen 1 nm und 50 nm aufweist.
22. Halbleiterbauelement nach Anspruch 20 oder 21, weiter gekennzeichnet durch Silicidschichten, die auf den oberen Polysiliciumschichten des PMOS- beziehungsweise des NMOS-Transistors ausgebildet sind.
23. Halbleiterbauelement nach einem der Ansprüche 20 bis 22, weiter gekennzeichnet durch Seitenwandabstandshalter aus einer Isolationsschicht, die an Seitenwänden der Gateelektroden des NMOSbeziehungsweise des PMOS-Transistors ausgebildet sind, wobei der PMOS-Seitenwandabstandshalter dicker als der NMOS- Seitenwandabstandshalter ist und wobei jeder Abstandshalter wenigstens einen Teil der darunterliegenden Source-/Drainbereiche überlappt.
DE10323013A 2002-04-25 2003-04-23 Verfahren zur Herstellung eines Halbleiterbauelementes mit PMOS- und NMOS-Transistor Expired - Lifetime DE10323013B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002-22681 2002-04-25
KR10-2002-0022681A KR100487525B1 (ko) 2002-04-25 2002-04-25 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE10323013A1 true DE10323013A1 (de) 2003-11-20
DE10323013B4 DE10323013B4 (de) 2009-03-05

Family

ID=29244781

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10323013A Expired - Lifetime DE10323013B4 (de) 2002-04-25 2003-04-23 Verfahren zur Herstellung eines Halbleiterbauelementes mit PMOS- und NMOS-Transistor

Country Status (5)

Country Link
US (2) US6855641B2 (de)
JP (1) JP4313065B2 (de)
KR (1) KR100487525B1 (de)
CN (1) CN1307709C (de)
DE (1) DE10323013B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829953B2 (en) 2006-01-31 2010-11-09 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487525B1 (ko) * 2002-04-25 2005-05-03 삼성전자주식회사 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법
JP3742906B2 (ja) * 2003-05-08 2006-02-08 シャープ株式会社 半導体装置の製造方法
US6846740B2 (en) * 2003-06-14 2005-01-25 Intel Corporation Wafer-level quasi-planarization and passivation for multi-height structures
JP4518771B2 (ja) * 2003-09-24 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
BE1015723A4 (nl) * 2003-10-17 2005-07-05 Imec Inter Uni Micro Electr Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met gesilicideerde elektroden.
US7164177B2 (en) * 2004-01-02 2007-01-16 Powerchip Semiconductor Corp. Multi-level memory cell
JP3729826B2 (ja) * 2004-01-09 2005-12-21 松下電器産業株式会社 固体撮像装置の製造方法
US8178902B2 (en) 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US8399934B2 (en) 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
KR100702307B1 (ko) * 2004-07-29 2007-03-30 주식회사 하이닉스반도체 반도체 소자의 디램 및 그 제조 방법
KR100596880B1 (ko) * 2004-09-01 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 게이트 형성 방법
JP5122818B2 (ja) * 2004-09-17 2013-01-16 シャープ株式会社 薄膜半導体装置の製造方法
US20060060920A1 (en) * 2004-09-17 2006-03-23 Applied Materials, Inc. Poly-silicon-germanium gate stack and method for forming the same
JP4746332B2 (ja) * 2005-03-10 2011-08-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7361538B2 (en) * 2005-04-14 2008-04-22 Infineon Technologies Ag Transistors and methods of manufacture thereof
US20070052037A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Semiconductor devices and methods of manufacture thereof
US8188551B2 (en) * 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20070052036A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Transistors and methods of manufacture thereof
US7510943B2 (en) 2005-12-16 2009-03-31 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7339230B2 (en) * 2006-01-09 2008-03-04 International Business Machines Corporation Structure and method for making high density mosfet circuits with different height contact lines
DE602006019940D1 (de) * 2006-03-06 2011-03-17 St Microelectronics Crolles 2 Herstellung eines flachen leitenden Kanals aus SiGe
KR100729366B1 (ko) * 2006-05-19 2007-06-15 삼성전자주식회사 반도체 장치 및 그 형성 방법
US7655550B2 (en) * 2006-06-30 2010-02-02 Freescale Semiconductor, Inc. Method of making metal gate transistors
US7378713B2 (en) * 2006-10-25 2008-05-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with dual-metal gate structures and fabrication methods thereof
US7812414B2 (en) * 2007-01-23 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid process for forming metal gates
KR100814372B1 (ko) * 2007-01-24 2008-03-18 삼성전자주식회사 반도체 장치의 제조 방법
KR100852212B1 (ko) * 2007-06-12 2008-08-13 삼성전자주식회사 반도체 소자 및 이를 형성하는 방법
KR100910230B1 (ko) 2007-11-14 2009-07-31 주식회사 하이닉스반도체 반도체 소자의 듀얼 게이트 및 그 형성방법
US8536660B2 (en) * 2008-03-12 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid process for forming metal gates of MOS devices
CN101359632B (zh) * 2008-09-12 2010-04-07 西安电子科技大学 SiN掩蔽技术制备纳米级CMOS集成电路的方法
KR101603500B1 (ko) 2008-12-10 2016-03-15 삼성전자주식회사 반도체 소자 및 그 제조 방법
DE102008063402B4 (de) * 2008-12-31 2013-10-17 Advanced Micro Devices, Inc. Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
KR20100082574A (ko) * 2009-01-09 2010-07-19 삼성전자주식회사 씨모스 트랜지스터의 제조 방법
KR101016826B1 (ko) * 2009-02-13 2011-02-21 주식회사 하이닉스반도체 반도체 소자의 패턴 및 이의 형성 방법
US8124515B2 (en) * 2009-05-20 2012-02-28 Globalfoundries Inc. Gate etch optimization through silicon dopant profile change
US8779361B2 (en) 2009-06-30 2014-07-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Optical proximity sensor package with molded infrared light rejection barrier and infrared pass components
US8765563B2 (en) 2012-09-28 2014-07-01 Intel Corporation Trench confined epitaxially grown device layer(s)
KR102014934B1 (ko) * 2012-12-28 2019-08-28 에스케이하이닉스 주식회사 Cmos 회로 및 그 제조 방법
US9209298B2 (en) 2013-03-08 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-oxide-semiconductor field-effect transistor with extended gate dielectric layer
US9349742B2 (en) * 2013-06-21 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded memory and methods of forming the same
KR101993321B1 (ko) 2013-11-11 2019-06-26 에스케이하이닉스 주식회사 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치
KR102133490B1 (ko) 2013-11-11 2020-07-13 에스케이하이닉스 주식회사 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치
CN106328706B (zh) * 2015-07-02 2019-11-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法
CA3088466C (en) * 2018-02-01 2024-01-30 Gsx Sarl Monitoring of iot simulated user experience
US11621341B2 (en) * 2020-03-16 2023-04-04 Nanya Technology Corporation Semiconductor device and method for fabricating the same
CN115642156A (zh) * 2021-07-19 2023-01-24 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法
US11894374B2 (en) 2021-07-19 2024-02-06 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
CN116419562B (zh) * 2023-06-09 2023-09-08 合肥晶合集成电路股份有限公司 半导体装置及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027854A (ja) * 1996-07-10 1998-01-27 Sony Corp 半導体装置及びその製造方法
US5773348A (en) * 1997-05-21 1998-06-30 Powerchip Semiconductor Corp. Method of fabricating a short-channel MOS device
FR2765394B1 (fr) * 1997-06-25 1999-09-24 France Telecom Procede d'obtention d'un transistor a grille en silicium-germanium
US5952701A (en) * 1997-08-18 1999-09-14 National Semiconductor Corporation Design and fabrication of semiconductor structure having complementary channel-junction insulated-gate field-effect transistors whose gate electrodes have work functions close to mid-gap semiconductor value
US6268014B1 (en) * 1997-10-02 2001-07-31 Chris Eberspacher Method for forming solar cell materials from particulars
FR2775119B1 (fr) * 1998-02-19 2000-04-07 France Telecom Procede pour limiter l'interdiffusion dans un dispositif semi-conducteur a grille composite si/si 1-x ge x, o inferieur a x inferieur ou egal a 1.
US6200866B1 (en) * 1998-02-23 2001-03-13 Sharp Laboratories Of America, Inc. Use of silicon germanium and other alloys as the replacement gate for the fabrication of MOSFET
KR100304501B1 (ko) * 1998-03-17 2001-12-17 김영환 트랜지스터의형성방법
US6180499B1 (en) * 1998-09-29 2001-01-30 Advanced Micro Devices, Inc. Method for forming polysilicon-germanium gate in CMOS transistor and device made thereby
US6281559B1 (en) * 1999-03-03 2001-08-28 Advanced Micro Devices, Inc. Gate stack structure for variable threshold voltage
KR20010110769A (ko) * 2000-02-17 2001-12-13 롤페스 요하네스 게라투스 알베르투스 반도체 디바이스 및 그 제조 방법
JP2002043566A (ja) * 2000-07-27 2002-02-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6518106B2 (en) * 2001-05-26 2003-02-11 Motorola, Inc. Semiconductor device and a method therefor
US6642112B1 (en) * 2001-07-30 2003-11-04 Zilog, Inc. Non-oxidizing spacer densification method for manufacturing semiconductor devices
US6555879B1 (en) * 2002-01-11 2003-04-29 Advanced Micro Devices, Inc. SOI device with metal source/drain and method of fabrication
US6667525B2 (en) * 2002-03-04 2003-12-23 Samsung Electronics Co., Ltd. Semiconductor device having hetero grain stack gate
KR100487525B1 (ko) * 2002-04-25 2005-05-03 삼성전자주식회사 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829953B2 (en) 2006-01-31 2010-11-09 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
JP2003318283A (ja) 2003-11-07
DE10323013B4 (de) 2009-03-05
CN1453850A (zh) 2003-11-05
US20050116297A1 (en) 2005-06-02
US6855641B2 (en) 2005-02-15
CN1307709C (zh) 2007-03-28
US20030203560A1 (en) 2003-10-30
KR20030084144A (ko) 2003-11-01
JP4313065B2 (ja) 2009-08-12
KR100487525B1 (ko) 2005-05-03
US7348636B2 (en) 2008-03-25

Similar Documents

Publication Publication Date Title
DE10323013B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit PMOS- und NMOS-Transistor
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102006019935B4 (de) SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
DE3932621C2 (de) Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE10245607B4 (de) Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE112008002270B4 (de) Verfahren zur Herstellung von MOS-Strukturen mit einem geringeren Kontaktwiderstand
EP0839386B1 (de) Verfahren zur herstellung eines mos-transistors
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102008049725B4 (de) CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements
US6083780A (en) Semiconductor device and method of fabrication thereof
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69130624T2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren für integrierte Schaltungen
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE10234392A1 (de) Halbleiterbauelement mit Gate-Elektrodenstruktur und Herstellungsverfahren hierfür
DE69030225T2 (de) Verfahren zur Herstellung von BiMOS-Schaltungen mit hoher Leistung
DE102007015504B4 (de) SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE102008059649B4 (de) Geringere topographieabhängige Unregelmäßigkeiten während der Strukturierung zweier unterschiedlicher verspannungsinduzierender Schichten in der Kontaktebene eines Halbleiterbauelements
DE102009035438B4 (de) Verwendung von Dielektrika mit großem ε als sehr selektive Ätzstoppmaterialien in Halbleiterbauelementen, sowie Halbleiterbauelemente
DE3133548C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right