CN106328706B - 鳍式场效应晶体管的形成方法 - Google Patents
鳍式场效应晶体管的形成方法 Download PDFInfo
- Publication number
- CN106328706B CN106328706B CN201510387733.XA CN201510387733A CN106328706B CN 106328706 B CN106328706 B CN 106328706B CN 201510387733 A CN201510387733 A CN 201510387733A CN 106328706 B CN106328706 B CN 106328706B
- Authority
- CN
- China
- Prior art keywords
- fin
- side wall
- area
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 230000005669 field effect Effects 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000002347 injection Methods 0.000 claims abstract description 29
- 239000007924 injection Substances 0.000 claims abstract description 29
- 230000008439 repair process Effects 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 156
- 230000004888 barrier function Effects 0.000 claims description 59
- 238000005530 etching Methods 0.000 claims description 48
- 125000006850 spacer group Chemical group 0.000 claims description 46
- 239000007943 implant Substances 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000002513 implantation Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 description 31
- 230000006378 damage Effects 0.000 description 25
- 238000002955 isolation Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 208000027418 Wounds and injury Diseases 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 208000014674 injury Diseases 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000026267 regulation of growth Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种鳍式场效应晶体管的形成方法，包括：提供具有P型区域和N型区域的半导体衬底，P型区域的半导体衬底表面有第一鳍部和横跨第一鳍部的第一栅极结构，N型区域的半导体衬底表面有第二鳍部和横跨第二鳍部的第二栅极结构；对第一鳍部进行第一轻掺杂注入，形成第一轻掺杂区；对第二鳍部进行第二轻掺杂注入，形成第二轻掺杂区；在第一栅极结构两侧表面形成第一侧墙；在第一鳍部表面形成紧邻第一侧墙侧壁的第一源漏区；形成第一源漏区后，在第二栅极结构两侧表面形成第二侧墙，第二侧墙比第一侧墙薄；在第二鳍部表面形成紧邻第二侧墙侧壁的第二源漏区；对第二轻掺杂区进行修复处理。鳍式场效应晶体管的形成方法提高了鳍式场效应晶体管的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种鳍式场效应晶体管的形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于衬底表面的栅极结构，位于栅极结构两侧半导体衬底内的源漏区。MOS晶体管通过在栅极施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部和侧壁的栅极结构，位于栅极结构两侧的鳍部内的源漏区。
形成鳍式场效应晶体管的方法包括：提供半导体衬底，所述半导体衬底表面具有凸起的鳍部和横跨所述鳍部的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部和侧壁；在栅极结构两侧侧壁表面形成侧墙；以侧墙和栅极结构为掩膜对栅极结构两侧的鳍部进行离子注入形成重掺杂的源漏区。
随着特征尺寸进一步缩小，现有技术形成的鳍式场效应晶体管的性能和可靠性较差。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管的形成方法，提高鳍式场效应晶体管的性能。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底具有PMOS区域和NMOS区域，所述PMOS区域的半导体衬底表面具有第一鳍部和横跨第一鳍部的第一栅极结构，所述第一栅极结构覆盖部分第一鳍部的顶部表面和侧壁，所述NMOS区域的半导体衬底表面具有第二鳍部和横跨第二鳍部的第二栅极结构，所述第二栅极结构覆盖部分第二鳍部的顶部表面和侧壁；对第一栅极结构两侧的第一鳍部进行第一轻掺杂注入，形成第一轻掺杂区；对第二栅极结构两侧的第二鳍部进行第二轻掺杂注入，形成第二轻掺杂区；在第一栅极结构两侧侧壁表面形成第一侧墙，第一侧墙覆盖部分第一轻掺杂区；在第一栅极结构两侧的第一鳍部表面形成第一源漏区，第一源漏区紧邻第一侧墙的侧壁；形成第一源漏区后，在第二栅极结构两侧侧壁表面形成第二侧墙，第二侧墙覆盖部分第二轻掺杂区，第二侧墙的厚度小于第一侧墙的厚度；在第二栅极结构两侧的第二鳍部表面形成第二源漏区，第二源漏区紧邻第二侧墙的侧壁；对第二轻掺杂区进行修复处理。
可选的，形成所述第一侧墙的方法包括：形成覆盖PMOS区域和NMOS区域的第一侧墙材料层；形成覆盖NMOS区域的第一阻挡层，所述第一阻挡层位于NMOS区域的第一侧墙材料层表面；以第一阻挡层为掩膜刻蚀PMOS区域的第一侧墙材料层，在PMOS区域的第一栅极结构两侧形成第一侧墙。
可选的，第一侧墙材料层的材料为氮化硅；第一阻挡层的材料为光刻胶。
可选的，形成第一源漏区的方法包括：以第一阻挡层为掩膜刻蚀去除第一栅极结构两侧的部分第一鳍部，使得第一鳍部的高度降低；去除第一阻挡层；在刻蚀后的第一鳍部表面外延生长第一源漏区材料层；对第一源漏区材料层掺杂第一离子。
可选的，在外延生长所述第一源漏区材料层的同时原位掺杂第一离子。
可选的，形成所述第二侧墙的方法为：去除NMOS区域的第一侧墙材料层；形成覆盖PMOS区域和NMOS区域的第二侧墙材料层；形成覆盖PMOS区域的第三阻挡层，第三阻挡层位于PMOS区域的第二侧墙材料层的表面；以第三阻挡层为掩膜刻蚀NMOS区域的第二侧墙材料层，在NMOS区域的第二栅极结构两侧形成第二侧墙。
可选的，去除NMOS区域的第一侧墙材料层的方法为：形成覆盖PMOS区域的第二阻挡层；以第二阻挡层为掩膜，采用干法刻蚀去除第一侧墙材料层。
可选的，采用干法刻蚀去除第一侧墙材料层的具体工艺参数为：采用的气体包括CH3F和O2，CH3F的流量为50sccm～400sccm，O2的流量为5sccm～50sccm，射频源功率为100瓦～600瓦，偏置电压100V～600V，刻蚀腔室压强为40mtorr～200mtorr。
可选的，第二阻挡层的材料为光刻胶。
可选的，还包括：去除第一侧墙材料层后，去除第二阻挡层。
可选的，采用各向异性干法刻蚀工艺刻蚀NMOS区域的第二侧墙材料层，形成第二侧墙，具体的工艺参数为：采用的气体包括CH3F和O2，CH3F的流量为50sccm～400sccm，O2的流量为5sccm～50sccm，射频源功率为100瓦～600瓦，偏置电压100V～600V，刻蚀腔室压强为40mtorr～200mtorr。
可选的，所述第二侧墙材料层的材料为氮化硅；所述第三阻挡层的材料为光刻胶。
可选的，形成第二源漏区的方法包括：以第三阻挡层为掩膜刻蚀去除第二栅极结构两侧的部分第二鳍部，使得第二鳍部的高度降低；去除第三阻挡层；在刻蚀后的第二鳍部表面外延生长第二源漏区材料层；对第二源漏区材料层掺杂第二离子。
可选的，在外延生长所述第二源漏区材料层的同时原位掺杂第二离子。
可选的，所述第一侧墙的厚度为20nm～35nm。
可选的，所述第二侧墙的厚度为10nm～20nm。
可选的，所述第一侧墙的材料为氮化硅；所述第二侧墙的材料为氮化硅。
可选的，所述第一轻掺杂注入采用的离子为BF2，注入能量范围为2KeV～8KeV，注入剂量范围为5E13atom/cm2～5E15atom/cm2，注入角度为0度～20度。
可选的，所述第二轻掺杂注入采用的离子为As，注入能量范围为2KeV～10KeV，注入剂量范围为5E13atom/cm2～5E15atom/cm2，注入角度为0度～20度。
可选的，所述修复处理为尖峰退火处理，退火温度为950摄氏度～1050摄氏度，采用的气体为N2。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的鳍式场效应晶体管的形成方法中，所述第二侧墙的厚度小于第一侧墙的厚度，由于将第二侧墙的厚度减小，使得第二侧墙覆盖的第二轻掺杂区的宽度减小，所述宽度指的是沿着第二鳍部延伸方向的尺寸，使得第二源漏区和第二栅极结构之间的距离减小，第二侧墙覆盖的第二轻掺杂区修复需要的晶格完整区面积的相对值增加，第二轻掺杂区周围的晶格完整区可以更好的修复第二侧墙覆盖的第二轻掺杂区的注入损伤，使得第二轻掺杂区的电阻降低；同时，由于第二侧墙覆盖的第二轻掺杂区的宽度减小，宽度减小引起第二轻掺杂区的电阻降低。
进一步的，在形成第二侧墙材料层之前去除了NMOS区域的第一侧墙材料层，然后刻蚀NMOS区域的第二侧墙材料层，在第二栅极结构两侧侧壁表面形成厚度较小的第二侧墙，第二侧墙的厚度小于第一侧墙的厚度。去除NMOS区域的第一侧墙材料层后，使得在形成第二侧墙的过程中不需要对第一侧墙材料层进行刻蚀，只需要对第二侧墙材料层进行刻蚀，降低了刻蚀程度，避免了对第二鳍部造成刻蚀损伤，避免在刻蚀的过程中暴露出第二栅极结构的侧壁表面。
附图说明
图1至图3为本发明一实施例中鳍式场效应晶体管的结构示意图。
图4至图28为本发明另一实施例中鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
现有技术形成的鳍式场效应晶体管随着特征尺寸进一步缩小时，鳍式场效应晶体管的性能和可靠性较差。
图1至图3为本发明一实施例中鳍式场效应晶体管的结构示意图。
鳍式场效应晶体管的形成方法包括以下步骤：结合参考图1至图3，提供半导体衬底100，半导体衬底100具有PMOS区域(I区域)和NMOS区域(II区域)，PMOS区域的半导体衬底100表面具有第一鳍部120和横跨第一鳍部120的第一栅极结构130，第一栅极结构130覆盖部分第一鳍部120的顶部表面和侧壁；NMOS区域的半导体衬底100表面具有第二鳍部121和横跨第二鳍部121的第二栅极结构133，所述第二栅极结构133覆盖部分第二鳍部121的顶部表面和侧壁；对第一栅极结构130两侧的第一鳍部120进行第一轻掺杂注入，在第一鳍部120中形成第一轻掺杂区150；对第二栅极结构133两侧的第二鳍部121进行第二轻掺杂注入，在第二鳍部121中形成第二轻掺杂区151；在第一栅极结构130两侧的第一偏移侧墙140表面形成第一侧墙142；在第一栅极结构130的第一鳍部120表面形成第一源漏区160，第一源漏区160紧邻第一侧墙142的侧壁；在第二栅极结构133两侧的第二偏移侧墙141的侧壁表面形成第二侧墙143；在第二栅极结构133两侧的第二鳍部121表面形成第二源漏区161，第二源漏区161紧邻第二侧墙143的侧壁。
图1为鳍式场效应晶体管沿着I区域第一鳍部延伸方向的剖视图；图2为鳍式场效应晶体管沿着II区域第二鳍部延伸方向的剖视图；图3为鳍式场效应晶体管沿着I区域和II区域平行于第一栅极结构和第二栅极结构延伸方向且通过第一鳍部和第二鳍部的剖视图。
第一栅极结构130包括横跨第一鳍部120的第一栅介质层131和覆盖第一栅介质层131的第一栅电极层132，第二栅极结构133包括横跨第二鳍部121的第二栅介质层134和覆盖第二栅介质层134的第二栅电极层135。
第一栅极结构130和第二栅极结构133相互电学隔离。
半导体衬底100上还具有隔离结构110，隔离结构110的表面低于第一鳍部120和第二鳍部121的顶部表面，隔离结构110用于电学隔离第一鳍部120，且电学隔离第二鳍部121。
第一轻掺杂注入采用的离子为B或BF2，第二轻掺杂注入采用的离子为As或P。
第一侧墙142的厚度等于第二侧墙143的厚度。
研究发现，上述方法形成的鳍式场效应晶体管依然存在性能和可靠性差的原因在于：
对鳍式场效应晶体管进行第二轻掺杂注入的过程中采用的离子为P或As，第一轻掺杂注入采用的B或者BF2，P原子或As原子的相对原子质量比B原子的相对原子质量较大，所以第二轻掺杂注入对第二鳍部会造成较大的注入损伤，在第二鳍部中形成的第二轻掺杂区为晶格非完整区，所述注入损伤需要在后续的退火中得到修复，且所述注入损伤的修复需要以第二轻掺杂区周围的晶格完整区作为修复的种子，晶格完整区域越大，越容易修复第二轻掺杂区的注入损伤。其中，第二侧墙覆盖的第二轻掺杂区中注入损伤的修复程度与第二轻掺杂区的电阻大小密切相关，所以需要更好的修复第二侧墙覆盖的第二轻掺杂区中注入损伤。
但是，上述实施例第二侧墙覆盖的第二轻掺杂区中注入损伤难以修复，原因在于：第二侧墙覆盖的第二轻掺杂区为晶格非完整区，第二侧墙覆盖的第二轻掺杂区修复需要的种子的主要来源为第二栅极结构底部的第二鳍部和第二栅极结构两侧第二鳍部中的晶格完整区，鳍式场效应晶体管中第二轻掺杂区的注入损伤得以修复需要的晶格完整区的面积较小。
本发明提供了另一实施例的鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底具有PMOS区域和NMOS区域，所述PMOS区域的半导体衬底表面具有第一鳍部和横跨第一鳍部的第一栅极结构，所述第一栅极结构覆盖部分第一鳍部的顶部表面和侧壁，所述NMOS区域的半导体衬底表面具有第二鳍部和横跨第二鳍部的第二栅极结构，所述第二栅极结构覆盖部分第二鳍部的顶部表面和侧壁；对第一栅极结构两侧的第一鳍部进行第一轻掺杂注入，形成第一轻掺杂区；对第二栅极结构两侧的第二鳍部进行第二轻掺杂注入，形成第二轻掺杂区；在第一栅极结构两侧侧壁表面形成第一侧墙，第一侧墙覆盖部分第一轻掺杂区；在第一栅极结构两侧的第一鳍部表面形成第一源漏区，第一源漏区紧邻第一侧墙的侧壁；形成第一源漏区后，在第二栅极结构两侧侧壁表面形成第二侧墙，第二侧墙覆盖部分第二轻掺杂区，第二侧墙的厚度小于第一侧墙的厚度；在第二栅极结构两侧的第二鳍部表面形成第二源漏区，第二源漏区紧邻第二侧墙的侧壁；对第二轻掺杂区进行修复处理。
所述第二侧墙的厚度小于第一侧墙的厚度，由于将第二侧墙的厚度减小，使得第二侧墙覆盖的第二轻掺杂区的宽度减小，所述宽度指的是沿着第二鳍部延伸方向的尺寸，使得第二源漏区和第二栅极结构之间的距离减小，第二侧墙覆盖的第二轻掺杂区修复需要的晶格完整区面积的相对值增加，第二轻掺杂区周围的晶格完整区可以更好的修复第二侧墙覆盖的第二轻掺杂区的注入损伤，使得第二轻掺杂区的电阻降低；同时，由于第二侧墙底部的第二轻掺杂区的宽度减小，宽度减小引起第二轻掺杂区的电阻降低。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
结合参考图4至图7，提供半导体衬底200，半导体衬底200具有PMOS区域(I区域)和NMOS区域(II区域)，PMOS区域的半导体衬底200表面具有第一鳍部220和横跨第一鳍部220的第一栅极结构230，第一栅极结构230覆盖部分第一鳍部220的顶部表面和侧壁，NMOS区域的半导体衬底200表面具有第二鳍部221和横跨第二鳍部221的第二栅极结构233，所述第二栅极结构233覆盖部分第二鳍部221的顶部表面和侧壁。
图5为鳍式场效应晶体管沿着图4中I区域第一鳍部延伸方向(A-A1轴线)的剖视图；图6为鳍式场效应晶体管沿着图4中II区域第二鳍部延伸方向(A2-A3轴线)的剖视图；图7为鳍式场效应晶体管沿着图4中I区域和II区域平行于第一栅极结构和第二栅极结构延伸方向且通过第一鳍部和第二鳍部(B-B1轴线)获得的剖视图。
所述半导体衬底200可以是单晶硅，多晶硅或非晶硅；半导体衬底200也可以是硅、锗、锗化硅、砷化镓等半导体材料；所述半导体衬底200可以是体材料，也可以是复合结构，如绝缘体上硅；所述半导体衬底200还可以是其它半导体材料，这里不再一一举例。本实施例中，所述半导体衬底200的材料为硅。
本实施例中，通过在半导体衬底200上沉积鳍部材料层，然后以半导体衬底200为刻蚀停止层刻蚀鳍部材料层，形成第一鳍部220和第二鳍部221。
在另一个实施例中，第一鳍部220和第二鳍部221与半导体衬底200是一体的，形成第一鳍部220和第二鳍部221的方法为：在半导体衬底200表面形成具有图案化的掩膜层，所述图案化的掩膜层定义第一鳍部220和第二鳍部221的位置，以所述图案化的掩膜层为掩膜刻蚀半导体衬底200，在半导体衬底200表面形成第一鳍部220和第二鳍部221。
本实施例中，以PMOS区域具有一个第一鳍部220作为示例，以NMOS区域具有一个第二鳍部221作为示例。实际工艺中可以根据需要在PMOS区域形成多个第一鳍部220，在NMOS区域形成多个第二鳍部221。
第一栅极结构230包括横跨第一鳍部220的第一栅介质层231和覆盖第一栅介质层231的第一栅电极层232。第二栅极结构233包括横跨第二鳍部221的第二栅介质层234和覆盖第二栅介质层234的第二栅电极层235。
所述第一栅介质层231位于隔离结构210表面、覆盖部分第一鳍部220顶部表面和侧壁，所述第一栅电极层232位于第一栅介质层231的表面。所述第二栅介质层234位于隔离结构210表面、覆盖部分第二鳍部221顶部表面和侧壁，所述第二栅电极层235位于第二栅介质层234的表面。
本实施例中，第一栅介质层231和第二栅介质层234的材料为氧化硅，第一栅电极层232和第二栅电极层235的材料为多晶硅。在其它实施例中，第一栅介质层231和第二栅介质层234的材料为高K介质材料(K大于3.9)，如HfO2、HfSiON、HfAlO2、ZrO2或Al2O3，第一栅电极层232和第二栅电极层235的材料为金属材料，如Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、Ta、TaN、W、WN或WSi。
形成所述第一栅极结构230和第二栅极结构233的方法为：形成覆盖所述隔离结构210、第一鳍部220和第二鳍部221的栅介质材料层；在所述栅介质材料层表面形成栅电极材料层；在所述栅电极材料层表面形成图形化的掩膜层(未图示)，所述图形化的掩膜层定义形成的第一栅极结构230和第二栅极结构233的位置；以所述图形化的掩膜层作为掩膜，采用刻蚀工艺刻蚀所述栅介质材料层和栅电极材料层，形成第一栅极结构230和第二栅极结构233。所述第一栅极结构230两侧暴露出部分第一鳍部220，所述第二栅极结构233两侧暴露出部分第二鳍部221。
需要说明的是，在形成第一栅极结构230和第二栅极结构233的过程中，可以不去掉定义第一栅极结构230和第二栅极结构233位置的掩膜层，在第一栅极结构230和第二栅极结构233顶部表面保留所述掩膜层(未图示)，在后续形成第一源漏区和第二源漏区的过程中可以保护所述第一栅极结构230和第二栅极结构233。
半导体衬底200上还具有隔离结构210，隔离结构210的表面低于第一鳍部220和第二鳍部221的顶部表面，隔离结构210用于电学隔离第一鳍部220，且电学隔离第二鳍部221。
结合参考图8至图9，在第一栅极结构230两侧侧壁表面形成第一偏移侧墙240，在第二栅极结构233两侧侧壁表面形成第二偏移侧墙241。
形成第一偏移侧墙240和第二偏移侧墙241的方法为：在PMOS区域(I区域)和NMOS区域(II区域)沉积偏移侧墙材料层，采用各向异性干法刻蚀工艺刻蚀偏移侧墙材料层，在第一栅极结构230两侧侧壁表面形成第一偏移侧壁240，同时在第二栅极结构233两侧侧壁表面形成第二偏移侧墙241。
所述第一偏移侧墙240保护第一栅极结构230，所述第二偏移侧墙241保护第二栅极结构233。
第一偏移侧墙240和第二偏移侧墙241的材料包括氮化硅，氧化硅或者氮氧化硅等绝缘材料。本实施例中第一偏移侧墙240和第二偏移侧墙241的材料为氮化硅。
结合参考图8至图10，对第一栅极结构230两侧的第一鳍部220进行第一轻掺杂注入，形成第一轻掺杂区250；对第二栅极结构233两侧的第二鳍部221进行第二轻掺杂注入，形成第二轻掺杂区251。
第一轻掺杂区250位于第一栅极结构230两侧的第一鳍部220中，第一轻掺杂区250位于第一鳍部220的侧部和上部。第二轻掺杂区251位于第二栅极结构233两侧的第二鳍部221中，第二轻掺杂区251位于第二鳍部221的侧部和上部。
第一鳍部220的上部指的是在第一鳍部220内与第一鳍部220顶部表面的距离小于等于二分之一的第一鳍部220厚度的区域；第一鳍部220的侧部指的是在第一鳍部220内与第一鳍部220侧壁表面的距离小于等于二分之一的第一鳍部220厚度的区域。第二鳍部221的上部指的是在第二鳍部221内与第二鳍部221顶部表面的距离小于等于二分之一的第二鳍部221厚度的区域；第二鳍部221的侧部指的是在第二鳍部221内与第二鳍部221侧壁表面的距离小于等于二分之一的第二鳍部221厚度的区域。
第一鳍部220的厚度为平行于第一栅极结构230延伸方向的尺寸；第二鳍部221的厚度为平行于第二栅极结构233延伸方向的尺寸。
形成覆盖NMOS区域(II区域)的第一掩膜层(未图示)，以NMOS区域(II区域)的第一掩膜层、第一栅极结构230、第一偏移侧墙240为掩膜对第一栅极结构230两侧的第一鳍部220进行第一轻掺杂注入，在PMOS区域(I区域)形成第一轻掺杂区250；形成覆盖PMOS区域(I区域)的第二掩膜层(未图示)，以PMOS区域(I区域)的第二掩膜层、第二栅极结构233、第二偏移侧墙241为掩膜对第二栅极结构233两侧的第二鳍部221进行第二轻掺杂注入，形成第二轻掺杂区251。
所述第一掩膜层和第二掩膜层选用光刻胶。
第一轻掺杂注入采用的离子为B或BF2。
在一个实施例中，第一轻掺杂注入采用的离子为BF2，注入能量范围为2KeV～8KeV，注入剂量范围为5E13atom/cm2～5E15atom/cm2，注入角度为0度～20度。
第二轻掺杂注入采用的离子为As或P。
在一个实施例中，第二轻掺杂注入采用的离子为As，注入能量范围为2KeV～10KeV，注入剂量范围为5E13atom/cm2～5E15atom/cm2，注入角度为0度～20度。
在另一个实施例中，第二轻掺杂注入采用的离子为P，注入能量范围为2KeV～10KeV，注入剂量范围为5E13atom/cm2～5E15atom/cm2，注入角度为0度～20度。
需要说明的是，可以在第一轻掺杂注入之后进行第二轻掺杂注入，或者在第二轻掺杂注入之后进行第一轻掺杂注入。
所述第一轻掺杂区250用于降低后续形成的第一源漏区的横向电场强度，所述第二轻掺杂区251用于降低后续形成的第二源漏区的横向电场强度，减小热载流子效应。
在所述第一轻掺杂注入和第二轻掺杂注入之后，可以对注入的离子进行退火处理，激活掺杂离子和消除注入缺陷。也可以在后续形成第一源漏区和第二源漏区之后一并进行退火处理。
对鳍式场效应晶体管进行第二轻掺杂注入的过程中采用的离子为P或As，第一轻掺杂注入采用的B或者BF2，P原子或As原子的相对原子质量比B原子的相对原子质量较大，所以第二轻掺杂注入对第二鳍部221会造成较大的注入损伤，在第二鳍部221中形成的第二轻掺杂区251为晶格非完整区，所述注入损伤需要在后续的退火中得到修复，且所述注入损伤的修复需要以第二轻掺杂区251周围的晶格完整区作为修复的种子，晶格完整区域越大，越容易修复第二轻掺杂区251的注入损伤。其中，后续形成的第二侧墙覆盖的第二轻掺杂区251中注入损伤的修复程度与第二轻掺杂区251的电阻大小密切相关，所述需要更好的修复第二侧墙覆盖的第二轻掺杂区251中注入损伤。第二侧墙覆盖的第二轻掺杂区251修复需要的种子的主要来源为第二栅极结构233底部的第二鳍部221和第二栅极结构233两侧第二鳍部221中的晶格完整区，第二侧墙覆盖的第二轻掺杂区251的注入损伤得以修复需要的晶格完整区的面积较小。
为了使得后续形成的第二侧墙覆盖的第二轻掺杂区251的注入损伤得以更好的修复，后续会在第二栅极结构233两侧形成厚度较小的第二侧墙，使得第二侧墙覆盖的第二轻掺杂区251的宽度减小，所述宽度指的是沿着第二鳍部221延伸方向的尺寸，使得第二侧墙覆盖的第二轻掺杂区251修复需要的晶格完整区面积的相对值增加，第二轻掺杂区251周围的晶格完整区可以更好的修复第二侧墙覆盖的第二轻掺杂区251的注入损伤。
结合参考图11至图13，形成覆盖PMOS区域(I区域)和NMOS区域(II区域)的第一侧墙材料层242；形成覆盖NMOS区域(II区域)的第一阻挡层243，第一阻挡层243位于NMOS区域(II区域)第一侧墙材料层242表面。
所述第一阻挡层243的材料为光刻胶。
第一侧墙材料层242的材料包括氮化硅，氧化硅或者氮氧化硅等绝缘材料。本实施例中，第一侧墙材料层242的材料为氮化硅。
采用沉积工艺，如等离子体增强化学气相沉积或原子层沉积，沉积第一侧墙材料层242，所述第一侧墙材料层242覆盖整个PMOS区域(I区域)和NMOS区域(II区域)。
形成第一侧墙材料层242之后，在NMOS区域(II区域)的第一侧墙材料层242表面形成第一阻挡层243。
第一阻挡层243作为后续刻蚀PMOS区域(I区域)的第一侧墙材料层242的掩膜层，使得在后续形成第一侧墙的过程中NMOS区域(II区域)的第一侧墙材料层242不被刻蚀。
结合参考图14和图15，刻蚀PMOS区域(I区域)的第一侧墙材料层242(参考图11和图13)，在PMOS区域(I区域)第一栅极结构230两侧的第一偏移侧墙240侧壁表面形成第一侧墙244。
以第一阻挡层243(参考图12和图13)为掩膜，采用各向异性干法刻蚀工艺刻蚀PMOS区域(I区域)的第一侧墙材料层242，在PMOS区域(I区域)的第一栅极结构230两侧的第一偏移侧墙240侧壁表面形成第一侧墙244。
所述第一侧墙244的厚度为20nm～35nm。
需要说明的是，可以调整刻蚀的工艺参数，使得在PMOS区域(I区域)，除了第一栅极结构230两侧的部分第一侧墙材料层242保留以形成第一侧墙244，其余位置处的第一侧墙材料层242均被刻蚀去除。在PMOS区域(I区域)第一栅极结构230两侧的第一鳍部220被完全暴露出来(参考图15)，后续在PMOS区域(I区域)暴露的第一鳍部220表面形成第一源漏区，第一源漏区中的材料具有应力，第一源漏区的材料中的应力可以更好的施加到第一栅极结构230底部的沟道中。
所述第一侧墙244保护第一栅极结构230并定义后续形成的第一源漏区与第一栅极结构230之间的距离，以及定义第一侧墙244覆盖的第一轻掺杂区250的宽度。所述宽度指的是沿着第一鳍部220延伸方向的尺寸。
结合参考图16和图17，在第一栅极结构230两侧的第一鳍部220表面形成第一源漏区260，第一源漏区260紧邻第一侧墙244的侧壁。
形成第一源漏区260的方法为：以第一阻挡层243为掩膜刻蚀去除第一栅极结构230两侧的部分第一鳍部220，使得第一鳍部220的高度降低；去除覆盖NMOS区域(II区域)的第一阻挡层243；在刻蚀后的第一鳍部220表面外延生长第一源漏区材料层；对第一源漏区材料层掺杂第一离子。
在一个实施例中，在外延生长所述第一源漏区材料层的同时原位掺杂第一离子。
在另一个实施例中，在外延生长第一源漏区材料层之后进行第一离子注入，在第一源漏区材料层中掺杂第一离子。
所述第一源漏区材料层的材料为锗化硅。所述第一离子为P型离子，如B或In。
第一源漏区260紧邻第一侧墙244的侧壁指的是第一源漏区260的侧壁表面与第一侧墙244的侧壁表面之间的最小距离为零。
结合参考图18至图20，形成覆盖PMOS区域(I区域)第二阻挡层245，以第二阻挡层245为掩膜，刻蚀去除NMOS区域(II区域)的第一侧墙材料层242(参考图12和图17)和第一偏移侧墙241(参考图12)。
所述第二阻挡层245的材料为光刻胶。
第二阻挡层245作为刻蚀去除NMOS区域(II区域)的第一侧墙材料层242和第一偏移侧墙241的掩膜层，保护PMOS区域(I区域)不受到刻蚀的影响。
采用干法刻蚀去除NMOS区域(II区域)第一侧墙材料层242和第一偏移侧墙241，具体的工艺参数为：采用的气体包括CH3F和O2，CH3F的流量为50sccm～400sccm，O2的流量为5sccm～50sccm，射频源功率为100瓦～600瓦，偏置电压100V～600V，刻蚀腔室压强为40mtorr～200mtorr。
去除NMOS区域(II区域)的第一侧墙材料层242和第一偏移侧墙241之后，将第二阻挡层245通过灰化工艺去除，后续在NMOS区域(II区域)的第二栅极结构233两侧形成较薄的第二侧墙。
需要说明的是，本实施例中，为了简化工艺，将NMOS区域(II区域)的第一侧墙材料层242和第一偏移侧墙241一并去除。在其它实施例中，也可以只将NMOS区域(II区域)的第一侧墙材料层242去除。
参考图21至图23，形成覆盖PMOS区域(I区域)和NMOS区域(II区域)的第二侧墙材料层246；形成覆盖PMOS区域(I区域)的第三阻挡层247，所述第三阻挡层247位于PMOS区域(I区域)的第二侧墙材料层246的表面。
第二侧墙材料层246的材料包括氮化硅，氧化硅或者氮氧化硅等绝缘材料。本实施例中，第二侧墙材料层246的材料为氮化硅。
采用沉积工艺，如等离子体增强化学气相沉积或原子层沉积，形成第二侧墙材料层246，所述第二侧墙材料层246覆盖整个PMOS区域(I区域)和NMOS区域(II区域)。
形成第二侧墙材料层246之后，在PMOS区域(II区域)的第二侧墙材料层246表面形成第三阻挡层247。
所述第三阻挡层247的材料为光刻胶。
第三阻挡层247作为后续刻蚀NMOS区域(II区域)的第二侧墙材料层246的掩膜层，使得在后续形成第二侧墙的过程中PMOS区域(I区域)的第二侧墙材料层246不被刻蚀。
结合参考图24和图25，刻蚀NMOS区域(II区域)的第二侧墙材料层246(参考图22和图23)，在NMOS区域(II区域)第二栅极结构233两侧侧壁表面形成第二侧墙248，所述第二侧墙248覆盖部分第二轻掺杂区251，所述第二侧墙248的厚度小于第一侧墙244的厚度。
以第三阻挡层247为掩膜，采用各向异性干法刻蚀工艺刻蚀NMOS区域(II区域)的第二侧墙材料层246，在NMOS区域(II区域)的第二栅极结构233两侧侧壁表面形成第二侧墙248，具体的工艺参数为：采用的气体包括CH3F和O2，CH3F的流量为50sccm～400sccm，O2的流量为5sccm～50sccm，射频源功率为100瓦～600瓦，偏置电压100V～600V，刻蚀腔室压强为40mtorr～200mtorr。
需要说明的是，可以调整刻蚀的工艺参数，使得在NMOS区域(II区域)，第二栅极结构233两侧保留部分第二侧墙材料层246以形成第二侧墙248，同时，在第二鳍部221两侧侧壁保留部分第二侧墙材料层246以在第二鳍部221两侧侧壁形成第二鳍部侧墙249，第二鳍部侧墙249低于第二鳍部221的顶部表面。在其它实施例中，也可以将NMOS区域(II区域)第二鳍部221表面的第二侧墙材料层246全部去除，将NMOS区域(II区域)第二栅极结构233两侧的第二鳍部221完全暴露出来。
所述第二侧墙248保护第二栅极结构233并定义后续形成的第二源漏区与第二栅极结构233之间的距离，以及定义第二侧墙248覆盖的第二轻掺杂区251的宽度。所述宽度指的是沿着第二鳍部221延伸方向的尺寸。
所述第二侧墙248的厚度小于第一侧墙的244的厚度，使得第二侧墙248覆盖的第二轻掺杂区251的区域减小。
本实施例中，所述第二侧墙248的厚度为10nm～20nm。
由于在形成第二侧墙248之前去除了NMOS区域的第一侧墙材料层242，然后在第二栅极结构233两侧侧壁表面形成厚度较小的第二侧墙248，使得第二侧墙248的厚度小于第一侧墙244的厚度。第二侧墙248覆盖的第二轻掺杂区251的宽度较小，所述宽度指的是沿着第二鳍部221延伸方向的尺寸，所以第二侧墙248覆盖的第二轻掺杂区251修复需要的晶格完整区面积的相对值增加，第二轻掺杂区251周围的晶格完整区可以更好的修复第二侧墙248覆盖的第二轻掺杂区251的注入损伤。
需要说明的是，本实施例中，形成厚度较小的第二侧墙248采用先形成覆盖PMOS区域(I区域)第二阻挡层245，以第二阻挡层245为掩膜，刻蚀去除NMOS区域(II区域)的第一侧墙材料层242和第二偏移侧墙241；然后形成覆盖PMOS区域(I区域)和NMOS区域(II区域)的第二侧墙材料层246，形成覆盖PMOS区域(I区域)第二侧墙材料层246表面的第三阻挡层247；采用各向异性刻蚀工艺刻蚀第二侧墙材料层246，在NMOS区域(II区域)第二栅极结构233两侧形成第二侧墙248，所述第二侧墙248的厚度小于第一侧墙244的厚度。采用上述方法可以形成厚度较小的第二侧墙248，另外，在形成厚度较小的第二侧墙248的同时，减小了刻蚀对第二鳍部221的损伤，且形成的第二侧墙248不会暴露出第二栅极结构233的部分侧壁。
在另一个实施例中，先形成覆盖PMOS区域(I区域)和NMOS区域(II区域)的第二侧墙材料层；形成覆盖PMOS区域(I区域)的第二阻挡层；然后采用各向异性刻蚀工艺刻蚀NMOS区域(II区域)的第一侧墙材料层和第二侧墙材料层，由于第一侧墙材料层和第二侧墙材料层的总厚度较厚，难以形成较薄的第二侧墙，原因在于：如果待形成的第二侧墙厚度较薄，需要增加对第一侧墙材料层和第二侧墙材料层的刻蚀程度，造成对第二鳍部的刻蚀损伤，且暴露出第二栅极结构的部分侧壁。
结合参考图26至图28，在第二栅极结构233两侧的第二鳍部221表面形成第二源漏区261，所述第二源漏区261紧邻第二侧墙248的侧壁。
形成第二源漏区261的方法为：以第三阻挡层247(参考图25)为掩膜刻蚀第二栅极结构233两侧的部分第二鳍部221，使得刻蚀后的第二鳍部221高度与第二鳍部侧墙249齐平；去除覆盖PMOS区域(I区域)的第三阻挡层247；在刻蚀后的第二鳍部221表面外延生长第二源漏区材料层；对第二源漏区材料层掺杂第二离子。
在一个实施例中，在外延生长所述第二源漏区材料层的同时原位掺杂第二离子。
在另一个实施例中，在外延生长第二源漏区材料层之后进行第二离子注入，在第二源漏区材料层中掺杂第二离子。
所述第二源漏区材料层的材料为碳化硅。
所述第二离子为N型离子，如P或As。
第二源漏区261紧邻第二侧墙248的侧壁指的是第二源漏区261的侧壁表面与第二侧墙248的侧壁表面之间的最小距离为零。
需要说明的是，当没有形成第二鳍部侧墙249，第二栅极结构233两侧的第二鳍部221底部的侧壁会暴露出来，此时形成的第二源漏区261的方法为：以第三阻挡层247(参考图25)为掩膜刻蚀第二栅极结构233两侧的部分第二鳍部221，使得第二鳍部221的高度降低；去除覆盖PMOS区域(I区域)的第三阻挡层247；在刻蚀后的第二鳍部221表面外延生长第二源漏区材料层；对第二源漏区材料层掺杂第二离子。
形成第二源漏区261后，进行退火处理。
所述退火处理为尖峰退火，退火温度为950摄氏度～1050摄氏度，退火采用的气体为N2。
在所述退火处理中，所述第二侧墙248覆盖的第二轻掺杂区251的注入损伤得到修复。即对第二轻掺杂区251进行了修复处理。
综上所述，本发明具有以下优点：
本发明提供的鳍式场效应晶体管的形成方法中，所述第二侧墙的厚度小于第一侧墙的厚度，由于将第二侧墙的厚度减小，使得第二侧墙覆盖的第二轻掺杂区的宽度减小，所述宽度指的是沿着第二鳍部延伸方向的尺寸，使得第二源漏区和第二栅极结构之间的距离减小，第二侧墙覆盖的第二轻掺杂区修复需要的晶格完整区面积的相对值增加，第二轻掺杂区周围的晶格完整区可以更好的修复第二侧墙覆盖的第二轻掺杂区的注入损伤，使得第二轻掺杂区的电阻降低；同时，由于第二侧墙覆盖的第二轻掺杂区的宽度减小，宽度减小引起第二轻掺杂区的电阻降低。
进一步的，在形成第二侧墙材料层之前去除了NMOS区域的第一侧墙材料层，然后刻蚀NMOS区域的第二侧墙材料层，在第二栅极结构两侧侧壁表面形成厚度较小的第二侧墙，第二侧墙的厚度小于第一侧墙的厚度。去除NMOS区域的第一侧墙材料层后，使得在形成第二侧墙的过程中不需要对第一侧墙材料层进行刻蚀，只需要对第二侧墙材料层进行刻蚀，降低了刻蚀程度，避免了对第二鳍部造成刻蚀损伤，避免在刻蚀的过程中暴露出第二栅极结构的侧壁表面。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有PMOS区域和NMOS区域，所述PMOS区域的半导体衬底表面具有第一鳍部和横跨第一鳍部的第一栅极结构，所述第一栅极结构覆盖部分第一鳍部的顶部表面和侧壁，所述NMOS区域的半导体衬底表面具有第二鳍部和横跨第二鳍部的第二栅极结构，所述第二栅极结构覆盖部分第二鳍部的顶部表面和侧壁；
对第一栅极结构两侧的第一鳍部进行第一轻掺杂注入，形成第一轻掺杂区；对第二栅极结构两侧的第二鳍部进行第二轻掺杂注入，形成第二轻掺杂区；
在第一栅极结构两侧侧壁表面形成第一侧墙，第一侧墙覆盖部分第一轻掺杂区；
在第一栅极结构两侧的第一鳍部表面形成第一源漏区，第一源漏区紧邻第一侧墙的侧壁；
形成第一源漏区后，在第二栅极结构两侧侧壁表面形成第二侧墙，第二侧墙覆盖部分第二轻掺杂区，第二侧墙的厚度小于第一侧墙的厚度；
在第二栅极结构两侧的第二鳍部表面形成第二源漏区，第二源漏区紧邻第二侧墙的侧壁；
对第二轻掺杂区进行修复处理。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述第一侧墙的方法包括：形成覆盖PMOS区域和NMOS区域的第一侧墙材料层；形成覆盖NMOS区域的第一阻挡层，所述第一阻挡层位于NMOS区域的第一侧墙材料层表面；以第一阻挡层为掩膜刻蚀PMOS区域的第一侧墙材料层，在PMOS区域的第一栅极结构两侧形成第一侧墙。
3.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，第一侧墙材料层的材料为氮化硅；第一阻挡层的材料为光刻胶。
4.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，形成第一源漏区的方法包括：以第一阻挡层为掩膜刻蚀去除第一栅极结构两侧的部分第一鳍部，使得第一鳍部的高度降低；去除第一阻挡层；在刻蚀后的第一鳍部表面外延生长第一源漏区材料层；对第一源漏区材料层掺杂第一离子。
5.根据权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，在外延生长所述第一源漏区材料层的同时原位掺杂第一离子。
6.根据权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述第二侧墙的方法为：去除NMOS区域的第一侧墙材料层；形成覆盖PMOS区域和NMOS区域的第二侧墙材料层；形成覆盖PMOS区域的第三阻挡层，第三阻挡层位于PMOS区域的第二侧墙材料层的表面；以第三阻挡层为掩膜刻蚀NMOS区域的第二侧墙材料层，在NMOS区域的第二栅极结构两侧形成第二侧墙。
7.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，去除NMOS区域的第一侧墙材料层的方法为：形成覆盖PMOS区域的第二阻挡层；以第二阻挡层为掩膜，采用干法刻蚀去除第一侧墙材料层。
8.根据权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，采用干法刻蚀去除第一侧墙材料层的具体工艺参数为：采用的气体包括CH3F和O2，CH3F的流量为50sccm～400sccm，O2的流量为5sccm～50sccm，射频源功率为100瓦～600瓦，偏置电压100V～600V，刻蚀腔室压强为40mtorr～200mtorr。
9.根据权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，第二阻挡层的材料为光刻胶。
10.根据权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：去除第一侧墙材料层后，去除第二阻挡层。
11.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，采用各向异性干法刻蚀工艺刻蚀NMOS区域的第二侧墙材料层，形成第二侧墙，具体的工艺参数为：采用的气体包括CH3F和O2，CH3F的流量为50sccm～400sccm，O2的流量为5sccm～50sccm，射频源功率为100瓦～600瓦，偏置电压100V～600V，刻蚀腔室压强为40mtorr～200mtorr。
12.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二侧墙材料层的材料为氮化硅；所述第三阻挡层的材料为光刻胶。
13.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，形成第二源漏区的方法包括：以第三阻挡层为掩膜刻蚀去除第二栅极结构两侧的部分第二鳍部，使得第二鳍部的高度降低；去除第三阻挡层；在刻蚀后的第二鳍部表面外延生长第二源漏区材料层；对第二源漏区材料层掺杂第二离子。
14.根据权利要求13所述的鳍式场效应晶体管的形成方法，其特征在于，在外延生长所述第二源漏区材料层的同时原位掺杂第二离子。
15.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一侧墙的厚度为20nm～35nm。
16.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二侧墙的厚度为10nm～20nm。
17.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一侧墙的材料为氮化硅；所述第二侧墙的材料为氮化硅。
18.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一轻掺杂注入采用的离子为BF2，注入能量范围为2KeV～8KeV，注入剂量范围为5E13atom/cm2～5E15atom/cm2，注入角度为0度～20度。
19.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二轻掺杂注入采用的离子为As，注入能量范围为2KeV～10KeV，注入剂量范围为5E13atom/cm2～5E15atom/cm2，注入角度为0度～20度。
20.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述修复处理为尖峰退火处理，退火温度为950摄氏度～1050摄氏度，采用的气体为N2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510387733.XA CN106328706B (zh) | 2015-07-02 | 2015-07-02 | 鳍式场效应晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510387733.XA CN106328706B (zh) | 2015-07-02 | 2015-07-02 | 鳍式场效应晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106328706A CN106328706A (zh) | 2017-01-11 |
| CN106328706B true CN106328706B (zh) | 2019-11-01 |
Family
ID=57728163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510387733.XA Active CN106328706B (zh) | 2015-07-02 | 2015-07-02 | 鳍式场效应晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106328706B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110581172B (zh) * | 2018-06-07 | 2023-04-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112928153B (zh) * | 2019-12-05 | 2023-07-04 | 中芯国际集成电路制造（天津）有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6261907B1 (en) * | 1998-04-15 | 2001-07-17 | Ming-Bing Chang | Method of forming a flash EEPROM device by employing polysilicon sidewall spacer as an erase gate |
| CN1453850A (zh) * | 2002-04-25 | 2003-11-05 | 三星电子株式会社 | 具有硅锗栅极的半导体器件及其制作方法 |
| CN104701260A (zh) * | 2013-12-04 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
2015
- 2015-07-02 CN CN201510387733.XA patent/CN106328706B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6261907B1 (en) * | 1998-04-15 | 2001-07-17 | Ming-Bing Chang | Method of forming a flash EEPROM device by employing polysilicon sidewall spacer as an erase gate |
| CN1453850A (zh) * | 2002-04-25 | 2003-11-05 | 三星电子株式会社 | 具有硅锗栅极的半导体器件及其制作方法 |
| CN104701260A (zh) * | 2013-12-04 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106328706A (zh) | 2017-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508850B2 (en) | Epitaxial block layer for a fin field effect transistor device | |
| CN104681616B (zh) | 半导体器件及制造方法 | |
| WO2011044776A1 (zh) | 半导体器件的形成方法 | |
| TW201537745A (zh) | 半導體裝置以及形成鰭式場效電晶體裝置的方法 | |
| US9412641B1 (en) | FinFET having controlled dielectric region height | |
| JP6173083B2 (ja) | 電界効果半導体デバイスを製造する方法 | |
| CN105448730B (zh) | 半导体结构及其形成方法 | |
| CN106952908A (zh) | 半导体结构及其制造方法 | |
| CN104103505B (zh) | 栅极的形成方法 | |
| CN106847698B (zh) | 半导体器件以及改善半导体器件性能的方法 | |
| CN106328706B (zh) | 鳍式场效应晶体管的形成方法 | |
| US20160086952A1 (en) | Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device | |
| US20150221770A1 (en) | Epitaxially forming a set of fins in a semiconductor device | |
| US20130302954A1 (en) | Methods of forming fins for a finfet device without performing a cmp process | |
| TW201347004A (zh) | 使用減少數量間隔件形成以嵌埋半導體材料作為源極／汲極區之半導體設備的方法 | |
| CN109216192B (zh) | 半导体器件及其形成方法 | |
| CN107039520A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106298894A (zh) | 半导体器件的形成方法 | |
| CN107591327B (zh) | 鳍式场效应管的形成方法 | |
| CN106558494B (zh) | 半导体器件的形成方法 | |
| CN106783742B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN106328530B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106328531B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN106206693B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN109285811A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |