JP3082923B2 - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JP3082923B2 JP3082923B2 JP01337007A JP33700789A JP3082923B2 JP 3082923 B2 JP3082923 B2 JP 3082923B2 JP 01337007 A JP01337007 A JP 01337007A JP 33700789 A JP33700789 A JP 33700789A JP 3082923 B2 JP3082923 B2 JP 3082923B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resistor
- polycrystalline silicon
- manufacturing
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title description 25
- 239000007789 gas Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- 239000012298 atmosphere Substances 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 229910052739 hydrogen Inorganic materials 0.000 claims description 11
- 239000001257 hydrogen Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- -1 hydrogen compound Chemical class 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 7
- 239000010408 film Substances 0.000 description 119
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 48
- 238000005229 chemical vapour deposition Methods 0.000 description 19
- 229910004298 SiO 2 Inorganic materials 0.000 description 18
- 238000000034 method Methods 0.000 description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- 238000000605 extraction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005204 segregation Methods 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 231100000673 dose–response relationship Toxicity 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/136—Resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製法、特に多結晶半導体膜に
よる抵抗体の製法に関する。
よる抵抗体の製法に関する。
本発明は、半導体装置特に抵抗体の製法において、基
板上に絶縁層を形成し、この絶縁層上に不純物を含む半
導体膜による抵抗体を所定のパターンで形成した後、こ
の抵抗体を含む全面に窒化シリコン膜及びその上に酸化
シリコン膜を連続的に形成し、しかる後、酸化シリコン
膜及び窒化シリコン膜に開口を設けて抵抗体に接続する
電極を形成することによって、抵抗体の段差部での絶縁
膜の脆弱さを防止し、電極、配線の段切を防止すると共
に、抵抗体とこの上を跨ぐ配線間の耐圧向上を図り、半
導体装置の歩留りを改善するようにしたものである。
板上に絶縁層を形成し、この絶縁層上に不純物を含む半
導体膜による抵抗体を所定のパターンで形成した後、こ
の抵抗体を含む全面に窒化シリコン膜及びその上に酸化
シリコン膜を連続的に形成し、しかる後、酸化シリコン
膜及び窒化シリコン膜に開口を設けて抵抗体に接続する
電極を形成することによって、抵抗体の段差部での絶縁
膜の脆弱さを防止し、電極、配線の段切を防止すると共
に、抵抗体とこの上を跨ぐ配線間の耐圧向上を図り、半
導体装置の歩留りを改善するようにしたものである。
また、本発明は、上記半導体装置特に上記抵抗体の製
法において、抵抗体となるべき半導体膜に不純物をイオ
ン注入して非晶質化し、半導体膜を水素化合物ガス又は
／及び水素ガスの雰囲気中で熱処理し、その後、活性化
のための熱処理を行って抵抗体を形成することによっ
て、高不純物ドーズ量領域での抵抗体の更なる低抵抗化
を図るようにしたものである。
法において、抵抗体となるべき半導体膜に不純物をイオ
ン注入して非晶質化し、半導体膜を水素化合物ガス又は
／及び水素ガスの雰囲気中で熱処理し、その後、活性化
のための熱処理を行って抵抗体を形成することによっ
て、高不純物ドーズ量領域での抵抗体の更なる低抵抗化
を図るようにしたものである。
従来、半導体装置の抵抗体としては、半導体基体中に
形成した拡散層を抵抗体として用いる拡散抵抗体が主に
使用されていた。この拡散抵抗体は、例えばｎ形エピタ
キシャル層の表面部にボロンを導入しp+拡散領域として
その両端に電極（例えばAl電極等）を形成して構成され
るものである。
形成した拡散層を抵抗体として用いる拡散抵抗体が主に
使用されていた。この拡散抵抗体は、例えばｎ形エピタ
キシャル層の表面部にボロンを導入しp+拡散領域として
その両端に電極（例えばAl電極等）を形成して構成され
るものである。
近年、多結晶シリコンを抵抗体として用いる多結晶シ
リコン抵抗体が導入されつつある。この多結晶シリコン
抵抗体は、第６図に示すようにシリコン基板（１）の主
面に形成したフィールド絶縁層（SiO2層）（２）上に抵
抗体となる不純物含有の多結晶シリコン膜（３）を形成
し、この多結晶シリコン膜（３）を含む全面にCVD（化
学気相成長）法によるSiO2膜（４）を被着形成して後、
コンタクトホールを通じて多結晶シリコン膜（３）の両
端に対のAl電極（配線）（６）を形成して構成される。
この多結晶シリコン抵抗体（７）は、上の拡散抵抗体に
比べて次のような特徴を有している。
リコン抵抗体が導入されつつある。この多結晶シリコン
抵抗体は、第６図に示すようにシリコン基板（１）の主
面に形成したフィールド絶縁層（SiO2層）（２）上に抵
抗体となる不純物含有の多結晶シリコン膜（３）を形成
し、この多結晶シリコン膜（３）を含む全面にCVD（化
学気相成長）法によるSiO2膜（４）を被着形成して後、
コンタクトホールを通じて多結晶シリコン膜（３）の両
端に対のAl電極（配線）（６）を形成して構成される。
この多結晶シリコン抵抗体（７）は、上の拡散抵抗体に
比べて次のような特徴を有している。
（ｉ） 拡散抵抗体では周囲半導体領域との間に逆バイ
アス電圧を印加して接合分離しているので空乏層によっ
て抵抗値が変わる所謂バックバイアス依存性があるが、
多結晶シリコン抵抗体（７）ではこのようなバックバイ
アス依存性がない。
アス電圧を印加して接合分離しているので空乏層によっ
て抵抗値が変わる所謂バックバイアス依存性があるが、
多結晶シリコン抵抗体（７）ではこのようなバックバイ
アス依存性がない。
（ii） 拡散抵抗体では之に与える電位で空乏層の広が
りが変わることによって抵抗値が変わる所謂セルフバイ
アス依存性があるが、多結晶シリコン抵抗体（７）では
このようなセルフバイアス依存性がない。
りが変わることによって抵抗値が変わる所謂セルフバイ
アス依存性があるが、多結晶シリコン抵抗体（７）では
このようなセルフバイアス依存性がない。
（iii） 拡散抵抗体では面方位により抵抗値が変わ
り、また組立時（例えばモールド時）の応力の影響で抵
抗値が変わるが、多結晶シリコン抵抗体（７）ではこの
ような面方位の影響がなく、組立時応力の影響も少な
い。
り、また組立時（例えばモールド時）の応力の影響で抵
抗値が変わるが、多結晶シリコン抵抗体（７）ではこの
ような面方位の影響がなく、組立時応力の影響も少な
い。
（iv） 多結晶シリコン抵抗体の方が温度特性に関して
有利である。
有利である。
一方、従来バイポーラトランジスタにおいて、ベース
取出し電極及びエミッタ取出し電極を多結晶シリコン膜
で形成し、エミッタ取出し用の多結晶シリコン膜からの
不純物拡散でセルフファライン的にベース領域及びエミ
ッタ領域を形成して成る超高速バイポーラトランジスタ
が提案されている。第８図は、この超高速バイポーラト
ランジスタの製法例を示す。第８図Ａに示すように第１
導電形例えばｐ形のシリコン基板（11）の一主面に第２
導電形即ちｎ形のコレクタ埋込み領域（12）及びｐ形チ
ャンネルストップ領域（13）を形成した後、ｎ形のエピ
タキシャル層（14）を成長する。コレクタ埋込み領域
（12）に達する高濃度のｎ形コレクタ取出し領域（15）
を形成し、このコレクタ取出し領域（15）及び爾後ベー
ス領域、エミッタ領域を形成するべき領域（14A）を除
いて選択酸化によるフィールド絶縁膜（16）を形成す
る。次いで全面に薄い絶縁膜例えばSiO2膜（17）を形成
し、領域（14A）に対応する部分を開口した後、CVD法に
よりベース取出し電極となる第１の多結晶シリコン膜
（18）を形成し、この多結晶シリコン膜（18）にｐ形不
純物のボロンをドープする。しかる後ベース取出し電極
の外形形状に対応するパターンの第１のレジストマスク
（19）を介してp+多結晶シリコン膜（18）をパターニン
グする。
取出し電極及びエミッタ取出し電極を多結晶シリコン膜
で形成し、エミッタ取出し用の多結晶シリコン膜からの
不純物拡散でセルフファライン的にベース領域及びエミ
ッタ領域を形成して成る超高速バイポーラトランジスタ
が提案されている。第８図は、この超高速バイポーラト
ランジスタの製法例を示す。第８図Ａに示すように第１
導電形例えばｐ形のシリコン基板（11）の一主面に第２
導電形即ちｎ形のコレクタ埋込み領域（12）及びｐ形チ
ャンネルストップ領域（13）を形成した後、ｎ形のエピ
タキシャル層（14）を成長する。コレクタ埋込み領域
（12）に達する高濃度のｎ形コレクタ取出し領域（15）
を形成し、このコレクタ取出し領域（15）及び爾後ベー
ス領域、エミッタ領域を形成するべき領域（14A）を除
いて選択酸化によるフィールド絶縁膜（16）を形成す
る。次いで全面に薄い絶縁膜例えばSiO2膜（17）を形成
し、領域（14A）に対応する部分を開口した後、CVD法に
よりベース取出し電極となる第１の多結晶シリコン膜
（18）を形成し、この多結晶シリコン膜（18）にｐ形不
純物のボロンをドープする。しかる後ベース取出し電極
の外形形状に対応するパターンの第１のレジストマスク
（19）を介してp+多結晶シリコン膜（18）をパターニン
グする。
次に、第８図Ｂに示すようにパターニングしたp+多結
晶シリコン膜（18）を含む全面にCVD法によりSiO2膜（2
0）を被着形成した後、第２のレジストマスク（21）を
形成する。そして、このレジストマスク（21）を介して
真性ベース領域及びエミッタ領域を形成すべき活性部に
対応する部分のSiO2膜（20）及びp+多結晶シリコン膜
（18）を選択的にエッチング除去し、開口（23）を形成
すると共に、p+多結晶シリコン膜（18）からなるベース
取出し電極（22）を形成する。
晶シリコン膜（18）を含む全面にCVD法によりSiO2膜（2
0）を被着形成した後、第２のレジストマスク（21）を
形成する。そして、このレジストマスク（21）を介して
真性ベース領域及びエミッタ領域を形成すべき活性部に
対応する部分のSiO2膜（20）及びp+多結晶シリコン膜
（18）を選択的にエッチング除去し、開口（23）を形成
すると共に、p+多結晶シリコン膜（18）からなるベース
取出し電極（22）を形成する。
次に、第８図Ｃに示すように、この開口（23）を通じ
てｐ形不純物のボロンをイオン注入し領域（14A）の面
に爾後形成する外部ベース領域と真性ベース領域とを接
続するためのリンクベース領域（24）を形成する。次い
でSiO2膜をCVD法により被着形成した後、900℃程度の熱
処理でCVD SiO2膜をデンシファイ（緻密化）する。この
ときの熱処理でp+多結晶シリコン膜のベース取出し電極
（22）からのボロン拡散で一部外部ベース領域（26）が
形成される。その後、エッチバックして開口（23）に臨
むベース取出し電極（22）の内壁にSiO2によるサイドウ
ォール（25）を形成する。
てｐ形不純物のボロンをイオン注入し領域（14A）の面
に爾後形成する外部ベース領域と真性ベース領域とを接
続するためのリンクベース領域（24）を形成する。次い
でSiO2膜をCVD法により被着形成した後、900℃程度の熱
処理でCVD SiO2膜をデンシファイ（緻密化）する。この
ときの熱処理でp+多結晶シリコン膜のベース取出し電極
（22）からのボロン拡散で一部外部ベース領域（26）が
形成される。その後、エッチバックして開口（23）に臨
むベース取出し電極（22）の内壁にSiO2によるサイドウ
ォール（25）を形成する。
次に、第８図Ｄに示すようにサイドウォール（25）で
規制された開口（27）に最終的にエミッタ取出し電極と
なる第２の多結晶シリコン膜（28）をCVD法により形成
し、多結晶シリコン膜（28）にｐ形不純物（例えばＢ又
はBF2）をイオン注入しアニールして活性部にｐ形真性
ベース領域（29）を形成し、続いてｎ形不純物（例えば
ヒ素）をイオン注入しアニールしてｎ形エミッタ領域
（30）を形成する。或は多結晶シリコン膜（28）にｐ形
不純物及びｎ形不純物をイオン注入した後、同時にアニ
ールしてｐ形真性ベース領域（29）及びｎ形エミッタ領
域（30）を形成する。このベース及びエミッタ形成時の
アニール処理で同時にp+多結晶シリコンのベース取出し
電極（22）からのボロン拡散で最終的に外部ベース領域
（26）が形成される。なお、真性ベース領域（29）はリ
ンクベース領域（24）より不純物濃度は大きい。しかる
後、コンタクトホールを形成し、メタル（例えばAl）に
よるベース電極（31）、コレクタ電極（32）及びエミッ
タ電極（33）を形成する。この様にして超高速バイポー
ラトランジスタ（34）が構成される。
規制された開口（27）に最終的にエミッタ取出し電極と
なる第２の多結晶シリコン膜（28）をCVD法により形成
し、多結晶シリコン膜（28）にｐ形不純物（例えばＢ又
はBF2）をイオン注入しアニールして活性部にｐ形真性
ベース領域（29）を形成し、続いてｎ形不純物（例えば
ヒ素）をイオン注入しアニールしてｎ形エミッタ領域
（30）を形成する。或は多結晶シリコン膜（28）にｐ形
不純物及びｎ形不純物をイオン注入した後、同時にアニ
ールしてｐ形真性ベース領域（29）及びｎ形エミッタ領
域（30）を形成する。このベース及びエミッタ形成時の
アニール処理で同時にp+多結晶シリコンのベース取出し
電極（22）からのボロン拡散で最終的に外部ベース領域
（26）が形成される。なお、真性ベース領域（29）はリ
ンクベース領域（24）より不純物濃度は大きい。しかる
後、コンタクトホールを形成し、メタル（例えばAl）に
よるベース電極（31）、コレクタ電極（32）及びエミッ
タ電極（33）を形成する。この様にして超高速バイポー
ラトランジスタ（34）が構成される。
このような超高速バイポーラトランジスタを含む高速
バイポーラLIS、Bi−CMOS LSI等に上述の多結晶シリコ
ン抵抗体が用いられる。
バイポーラLIS、Bi−CMOS LSI等に上述の多結晶シリコ
ン抵抗体が用いられる。
しかし乍ら、上述の多結晶シリコン抵抗体はフィール
ド絶縁層（２）上に形成されるので段差が増大する。こ
れが為に、第６図の段差部ＡにおけるCVD SiO2膜（４）
のカバレージに基因して上層Al電極（配線）（６）に段
切れが生じたり、エレクトロマイグレーションが発生す
る。また、同じく段差部ＡでのCVD SiO2膜（４）が膜質
的に脆弱なことにより第７図で示すように抵抗体（７）
上をAl配線（８）がクロスオーバした場合、段差の部分
Ｂにおいて多結晶シリコン抵抗体（７）−Al配線（８）
間でのリーク電流の発生が考えられる。
ド絶縁層（２）上に形成されるので段差が増大する。こ
れが為に、第６図の段差部ＡにおけるCVD SiO2膜（４）
のカバレージに基因して上層Al電極（配線）（６）に段
切れが生じたり、エレクトロマイグレーションが発生す
る。また、同じく段差部ＡでのCVD SiO2膜（４）が膜質
的に脆弱なことにより第７図で示すように抵抗体（７）
上をAl配線（８）がクロスオーバした場合、段差の部分
Ｂにおいて多結晶シリコン抵抗体（７）−Al配線（８）
間でのリーク電流の発生が考えられる。
なお、CVD SiO2膜（４）の膜質が悪くなる理由は次の
ように考えられる。抵抗体とすべく多結晶シリコン膜
（３）をレジストマスクを介して例えばRIE（反応性イ
オンエッチング）でパターニングしたときにフィールド
絶縁層（２）表面がダメージを受け、また、レジストマ
スク剥離（アッシング）時に多結晶シリコン膜（３）表
面が汚染され且つダメージを受けるため、この上に堆積
するCVD SiO2膜（４）は薄く且つより脆弱となる。
ように考えられる。抵抗体とすべく多結晶シリコン膜
（３）をレジストマスクを介して例えばRIE（反応性イ
オンエッチング）でパターニングしたときにフィールド
絶縁層（２）表面がダメージを受け、また、レジストマ
スク剥離（アッシング）時に多結晶シリコン膜（３）表
面が汚染され且つダメージを受けるため、この上に堆積
するCVD SiO2膜（４）は薄く且つより脆弱となる。
一方、多結晶シリコン抵抗体の場合、薄膜厚を固定す
れば、不純物の種類、ドーズ量等によりシート抵抗をコ
ントロールすることができる。しかしながら、ボロン
（Ｂ）、ヒ素（As）、リン（Ｐ）等、それぞれに特徴は
あるも、ある一定量以上ドーズ量を増すと、その不純物
の偏析などの影響によりシート抵抗が下がらず逆に増大
する傾向を持つ様になる。第４図はボロンドーズ量依存
性の模式図であり、曲線a2が従来の場合を示し、第５図
はリン又はヒ素ドーズ量依存性の模式図であり、曲線b2
が従来の場合を示す。この様に薄膜の多結晶シリコン抵
抗体（通常は高抵抗を得るために用いられる）で低抵抗
を得ることは困難であった。
れば、不純物の種類、ドーズ量等によりシート抵抗をコ
ントロールすることができる。しかしながら、ボロン
（Ｂ）、ヒ素（As）、リン（Ｐ）等、それぞれに特徴は
あるも、ある一定量以上ドーズ量を増すと、その不純物
の偏析などの影響によりシート抵抗が下がらず逆に増大
する傾向を持つ様になる。第４図はボロンドーズ量依存
性の模式図であり、曲線a2が従来の場合を示し、第５図
はリン又はヒ素ドーズ量依存性の模式図であり、曲線b2
が従来の場合を示す。この様に薄膜の多結晶シリコン抵
抗体（通常は高抵抗を得るために用いられる）で低抵抗
を得ることは困難であった。
本発明は、上述の点に鑑み、安定した良質の絶縁膜の
形成を可能にし、電極、配線の段切れ、又は抵抗体一配
線間にリーク電流の生じない信頼性の高い抵抗体を形成
できるようにした半導体装置の製法を提供するものであ
る。
形成を可能にし、電極、配線の段切れ、又は抵抗体一配
線間にリーク電流の生じない信頼性の高い抵抗体を形成
できるようにした半導体装置の製法を提供するものであ
る。
また、本発明は、高ドーズ量領域で更に低抵抗の抵抗
体が得られるようにした半導体装置の製法を提供するも
のである。
体が得られるようにした半導体装置の製法を提供するも
のである。
本発明は、抵抗体の製法において、基板（41）上に絶
縁層（42）を形成し、この絶縁層（42）上に不純物を含
む半導体膜による抵抗体（45）を所定のパターンで形成
した後、この抵抗体（45）を含む全面に窒化シリコン膜
（46）及びその上に酸化シリコン膜（47）を連続的に形
成し、しかる後、酸化シリコン膜（46）及び窒化シリコ
ン膜（47）に開口（48）を設け、抵抗体に接続する電極
（49A）（49B）を形成するようになす。
縁層（42）を形成し、この絶縁層（42）上に不純物を含
む半導体膜による抵抗体（45）を所定のパターンで形成
した後、この抵抗体（45）を含む全面に窒化シリコン膜
（46）及びその上に酸化シリコン膜（47）を連続的に形
成し、しかる後、酸化シリコン膜（46）及び窒化シリコ
ン膜（47）に開口（48）を設け、抵抗体に接続する電極
（49A）（49B）を形成するようになす。
また、本発明は、上記抵抗体（45）の製法において、
抵抗体となるべき半導体膜（63）に不純物（64）をイオ
ン注入して非晶質化し、半導体膜（63a）を水素化合物
ガス又は／及び水素ガスの雰囲気中で熱処理し、その
後、活性化のための熱処理を行って所定のパターンで抵
抗体（67）を形成するようになす。水素化合物ガス及び
／又は水素ガスの雰囲気中での熱処理は500〜800℃程度
の中温度領域で行う。水素化合物ガスとしてはNH3,HCl,
SiH2Cl2等を用いることができる。活性化のための熱処
理は、900℃以上の高温度領域で例えばN2雰囲気中で行
う。
抵抗体となるべき半導体膜（63）に不純物（64）をイオ
ン注入して非晶質化し、半導体膜（63a）を水素化合物
ガス又は／及び水素ガスの雰囲気中で熱処理し、その
後、活性化のための熱処理を行って所定のパターンで抵
抗体（67）を形成するようになす。水素化合物ガス及び
／又は水素ガスの雰囲気中での熱処理は500〜800℃程度
の中温度領域で行う。水素化合物ガスとしてはNH3,HCl,
SiH2Cl2等を用いることができる。活性化のための熱処
理は、900℃以上の高温度領域で例えばN2雰囲気中で行
う。
上述した本発明に係る製法において、抵抗体（45）の
パターニング時に絶縁層（42）表面がダメージを受け、
またレジストマスクのアッシング除去時に抵抗体（45）
表面がダメージ、汚染を受けても、この上の窒化シリコ
ン膜（46）はカバレージ良く且つ緻密な膜質で形成され
る。従って、この窒化シリコン膜（46）を介して酸化シ
リコン膜（47）を形成することにより、膜質のよい酸化
シリコン膜（47）が形成され、全体としてカバレージの
良い、安定した絶縁膜（51）が形成される。従って、絶
縁膜（51）のカバレージに基因する電極、配線の段切
れ、エレクトロマイグレーションの発生はない。また抵
抗体（45）上を跨ぐ配線（８）と該抵抗体（45）との間
の耐圧が向上し、両者間でのリーク電流の発生もない。
パターニング時に絶縁層（42）表面がダメージを受け、
またレジストマスクのアッシング除去時に抵抗体（45）
表面がダメージ、汚染を受けても、この上の窒化シリコ
ン膜（46）はカバレージ良く且つ緻密な膜質で形成され
る。従って、この窒化シリコン膜（46）を介して酸化シ
リコン膜（47）を形成することにより、膜質のよい酸化
シリコン膜（47）が形成され、全体としてカバレージの
良い、安定した絶縁膜（51）が形成される。従って、絶
縁膜（51）のカバレージに基因する電極、配線の段切
れ、エレクトロマイグレーションの発生はない。また抵
抗体（45）上を跨ぐ配線（８）と該抵抗体（45）との間
の耐圧が向上し、両者間でのリーク電流の発生もない。
また、本発明に係る製法においては、抵抗体となるべ
き半導体膜（63）に不純物（64）をイオン注入して非晶
質化し、活性化のための高温熱処理の前に、半導体膜
（63a）を水素化合物ガス及び／又は水素ガスの雰囲気
中で熱処理することにより、不純物イオン注入の高ドー
ズ量領域において、抵抗体（67）の抵抗値がより低抵抗
化する。
き半導体膜（63）に不純物（64）をイオン注入して非晶
質化し、活性化のための高温熱処理の前に、半導体膜
（63a）を水素化合物ガス及び／又は水素ガスの雰囲気
中で熱処理することにより、不純物イオン注入の高ドー
ズ量領域において、抵抗体（67）の抵抗値がより低抵抗
化する。
以下、図面を参照して本発明の実施例を説明する。
第１図は本発明に係る半導体装置、特にその抵抗体の
製法の一例である。
製法の一例である。
本例においては、第１図Ａに示すように半導体基体例
えばシリコン基体（41）の主面上にフィールド絶縁層
（42）を形成し、このフィールド絶縁層（42）上に膜厚
1000〜4000Å程度の多結晶シリコン膜（43）をCVD法に
より被着形成する。フィールド絶縁層（42）としては、
例えば選択酸化（LOCOS）によるSiO2層、或はCVD法によ
るSiO2層等で形成することができる。
えばシリコン基体（41）の主面上にフィールド絶縁層
（42）を形成し、このフィールド絶縁層（42）上に膜厚
1000〜4000Å程度の多結晶シリコン膜（43）をCVD法に
より被着形成する。フィールド絶縁層（42）としては、
例えば選択酸化（LOCOS）によるSiO2層、或はCVD法によ
るSiO2層等で形成することができる。
次に、第１図Ｂに示すように、多結晶シリコン膜（4
3）中に不純物例えばボロンをイオン注入した後、フォ
トリソグラフィー技術を用いて多結晶シリコン膜（43）
の抵抗体となるべき領域上に選択的にレジストマスク
（44）を形成する。そして、レジストマスク（44）を介
して例えばRIEによりパターニングして抵抗体本体（4
5）を形成する。
3）中に不純物例えばボロンをイオン注入した後、フォ
トリソグラフィー技術を用いて多結晶シリコン膜（43）
の抵抗体となるべき領域上に選択的にレジストマスク
（44）を形成する。そして、レジストマスク（44）を介
して例えばRIEによりパターニングして抵抗体本体（4
5）を形成する。
次に、第１図Ｃに示すように、レジストマスク（44）
をアッシング処理して剥離した後、抵抗体本体（45）を
含む全面に例えば700℃の電圧CVDによる窒化シリコン膜
（Si3N4）膜（46）を被着形成し、その上に例えば350℃
の常圧CVDによる酸化シリコン膜（SiO2）膜（47）を被
着形成する。ここで、窒化シリコン膜（46）は、多結晶
シリコン膜のパターニング時でダメージを受けたフィー
ルド絶縁層（42）上及びレジストアッシング時で汚染、
ダメージを受けた抵抗体本対（45）表面上においても、
緻密な膜として形成され、カバレージが極めて良く、ピ
ンホールが少ない。したがってこの膜質良好な窒化シリ
コン膜（46）上に形成される酸化シリコン膜（47）もま
た膜質よく安定に形成される。
をアッシング処理して剥離した後、抵抗体本体（45）を
含む全面に例えば700℃の電圧CVDによる窒化シリコン膜
（Si3N4）膜（46）を被着形成し、その上に例えば350℃
の常圧CVDによる酸化シリコン膜（SiO2）膜（47）を被
着形成する。ここで、窒化シリコン膜（46）は、多結晶
シリコン膜のパターニング時でダメージを受けたフィー
ルド絶縁層（42）上及びレジストアッシング時で汚染、
ダメージを受けた抵抗体本対（45）表面上においても、
緻密な膜として形成され、カバレージが極めて良く、ピ
ンホールが少ない。したがってこの膜質良好な窒化シリ
コン膜（46）上に形成される酸化シリコン膜（47）もま
た膜質よく安定に形成される。
然る後、酸化シリコン膜（47）及び窒化シリコン膜
（46）を選択的に除去して抵抗体本体（45）の両端に対
応する部分に対のコンタクトホール（48）を形成し、例
えばAlをスパッタリング形成した後、之をパターニング
して抵抗体本体（45）の両端に対の電極（49A）及び（4
9B）を形成し、シンター処理して第１図Ｄに示す目的の
多結晶シリコン抵抗体（50）を得る。
（46）を選択的に除去して抵抗体本体（45）の両端に対
応する部分に対のコンタクトホール（48）を形成し、例
えばAlをスパッタリング形成した後、之をパターニング
して抵抗体本体（45）の両端に対の電極（49A）及び（4
9B）を形成し、シンター処理して第１図Ｄに示す目的の
多結晶シリコン抵抗体（50）を得る。
上述の製法によれば、多結晶シリコン膜（43）をRIE
によりパターニングしたときはフィールド絶縁層（42）
の表面がダメージを受け、また抵抗体本体（45）上のレ
ジストマスク（44）をアッシング処理する際に抵抗体本
体（45）の表面が汚染、ダメージを受けるが、この上に
窒化シリコン膜（46）及び酸化シリコン膜（47）を連続
して被着形成することにより、カバレージが良く、且つ
膜厚も十分な安定した絶縁膜即ちCVD膜（51）が形成さ
れる。即ち、窒化シリコン膜（46）はダメージ等を受け
た面上においてもカバレージ良く、緻密な膜として形成
されるので、この上に形成される酸化シリコン膜（47）
はダメージ等の影響を受けずに、膜質の良い安定な膜と
なる。従って、カバレージに基因するAl電極（49A）（4
9B）の段切れはなく、エレクトロマイグーションの発生
もない。そして、このCVD膜（51）を介して抵抗体（5
0）上を跨ぐAl配線（８）（第６図参照）と抵抗体（5
0）間の耐圧は十分に得られ、両者間でリーク電流が生
じることのない安定した抵抗体（50）を作成することが
できる。また安定したCVD膜（51）が得られることか
ら、フィールド絶縁層による寄生Vthが安定に得られ
る。さらに窒化シリコン膜（46）により製造ラインでの
汚染の影響も低減される。
によりパターニングしたときはフィールド絶縁層（42）
の表面がダメージを受け、また抵抗体本体（45）上のレ
ジストマスク（44）をアッシング処理する際に抵抗体本
体（45）の表面が汚染、ダメージを受けるが、この上に
窒化シリコン膜（46）及び酸化シリコン膜（47）を連続
して被着形成することにより、カバレージが良く、且つ
膜厚も十分な安定した絶縁膜即ちCVD膜（51）が形成さ
れる。即ち、窒化シリコン膜（46）はダメージ等を受け
た面上においてもカバレージ良く、緻密な膜として形成
されるので、この上に形成される酸化シリコン膜（47）
はダメージ等の影響を受けずに、膜質の良い安定な膜と
なる。従って、カバレージに基因するAl電極（49A）（4
9B）の段切れはなく、エレクトロマイグーションの発生
もない。そして、このCVD膜（51）を介して抵抗体（5
0）上を跨ぐAl配線（８）（第６図参照）と抵抗体（5
0）間の耐圧は十分に得られ、両者間でリーク電流が生
じることのない安定した抵抗体（50）を作成することが
できる。また安定したCVD膜（51）が得られることか
ら、フィールド絶縁層による寄生Vthが安定に得られ
る。さらに窒化シリコン膜（46）により製造ラインでの
汚染の影響も低減される。
第２図は、本発明の参考例として、より低抵抗化を可
能にした抵抗体の製法例である。
能にした抵抗体の製法例である。
本例においては、第２図Ａに示すように半導体基体例
えばシリコン基体（41）の主面上にフィールド絶縁層
（42）を形成し、この上に多結晶シリコン膜（63）をCV
D法により形成する。低抵抗体となるべき部分に選択的
に開口を有するレジストマスク（図示せず）を多結晶シ
リコン膜（63）上に形成し、このレジストマスクを介し
て多結晶シリコン膜（63）に不純物（64）例えばボロン
（Ｂ）（又はリン（Ｐ）、ヒ素（As）等）をイオン注入
により導入する。このとき、イオン注入するボロン（又
はリン、ヒ素等）のドーズ量が多いために多結晶シリコ
ン膜（63）は非晶質化されるが、さらにシリコンのイオ
ン注入等により更に非晶質化されるようにしてもよい。
えばシリコン基体（41）の主面上にフィールド絶縁層
（42）を形成し、この上に多結晶シリコン膜（63）をCV
D法により形成する。低抵抗体となるべき部分に選択的
に開口を有するレジストマスク（図示せず）を多結晶シ
リコン膜（63）上に形成し、このレジストマスクを介し
て多結晶シリコン膜（63）に不純物（64）例えばボロン
（Ｂ）（又はリン（Ｐ）、ヒ素（As）等）をイオン注入
により導入する。このとき、イオン注入するボロン（又
はリン、ヒ素等）のドーズ量が多いために多結晶シリコ
ン膜（63）は非晶質化されるが、さらにシリコンのイオ
ン注入等により更に非晶質化されるようにしてもよい。
次に、第２図Ｂに示すように、レジストマスク（65）
を介して抵抗体本体となるべき部分の非晶質化されたシ
リコン膜（63a）が残るようにRIE等によりパターニング
する。
を介して抵抗体本体となるべき部分の非晶質化されたシ
リコン膜（63a）が残るようにRIE等によりパターニング
する。
次に、第２図Ｃに示すように、この非晶質化されたシ
リコン膜（63a）に対して500℃〜800℃程度の中温度領
域にて例えばNH3を含むＨガス雰囲気中で10〜60分の熱
処理を行う。この中温度領域の熱処理ではNH3ガスは分
解し、多結晶シリコン中でのダングリングボンドの水素
化（即ちダングリングボンドに水素が結合すること）が
進むと共に、わずかにグレイン成長が進むと考えられ
る。
リコン膜（63a）に対して500℃〜800℃程度の中温度領
域にて例えばNH3を含むＨガス雰囲気中で10〜60分の熱
処理を行う。この中温度領域の熱処理ではNH3ガスは分
解し、多結晶シリコン中でのダングリングボンドの水素
化（即ちダングリングボンドに水素が結合すること）が
進むと共に、わずかにグレイン成長が進むと考えられ
る。
次に、第２図Ｄに示すように、CVD法によりSiO2膜（6
6）を被着形成した後、N2ガス雰囲気中で900℃以上例え
ば1000℃程度の高温熱処理を行い、活性化と共にグレイ
ン成長を行い、多結晶シリコン膜による抵抗体本体（6
7）を形成する。
6）を被着形成した後、N2ガス雰囲気中で900℃以上例え
ば1000℃程度の高温熱処理を行い、活性化と共にグレイ
ン成長を行い、多結晶シリコン膜による抵抗体本体（6
7）を形成する。
次に、SiO2膜（66）に対して対のコンタクトホール
（68）を形成した後、N2ガス雰囲気中で750℃のアニー
ル処理を行い、さらに335℃で水素アニール処理を行
う。次いでAlをスパッタリングし、パターニングして抵
抗体本体（67）の両端に対のAl電極（69A）及び（69B）
を形成し、N2ガス及びH2ガスを含む雰囲気中で400℃の
シンター処理を行って目的の低抵抗の抵抗体（70）を得
る。
（68）を形成した後、N2ガス雰囲気中で750℃のアニー
ル処理を行い、さらに335℃で水素アニール処理を行
う。次いでAlをスパッタリングし、パターニングして抵
抗体本体（67）の両端に対のAl電極（69A）及び（69B）
を形成し、N2ガス及びH2ガスを含む雰囲気中で400℃の
シンター処理を行って目的の低抵抗の抵抗体（70）を得
る。
尚、この抵抗体（70）は前述の高速バイポーラトラン
ジスタと同時に製造することができ、その場合多結晶シ
リコン膜（63）をバイポーラトランジスタ（34）の多結
晶シリコン（18）と同時に形成するを可能とし、また、
900℃以上の高温アニールはバイポーラトランジスタ（3
4）のエミッタ拡散と同じ工程で行うを可とする。
ジスタと同時に製造することができ、その場合多結晶シ
リコン膜（63）をバイポーラトランジスタ（34）の多結
晶シリコン（18）と同時に形成するを可能とし、また、
900℃以上の高温アニールはバイポーラトランジスタ（3
4）のエミッタ拡散と同じ工程で行うを可とする。
上述の製法によれば、多結晶シリコン膜（63）を不純
物（64）のイオン注入により非晶質化し、パターニング
した後、500℃〜800℃、NH3を含むH2ガス雰囲気中で熱
処理し、その後、900℃以上の高温アニールを行うこと
により、不純物（64）を多く注入した所謂高ドーズ量領
域において第４図（ボロン導入の場合）の曲線a1、又は
第５図（リン、ヒ素導入の場合）の曲線b1で示すように
さらに抵抗値を下げることができる。例えば抵抗値の最
低値のところを40％程度下げることが可能である。この
理由は、まだ明らかでないが、NH3を含む雰囲気で500℃
〜800℃程度の熱処理を行うことにより、不純物の偏析
が抑制され、さらに後の活性化のための高温度処理での
再結晶化即ちグレイン成長を促進させるものと考えられ
る。また、この熱処理でNH3を用いるときは中温度領域
でも安全である利点がある。
物（64）のイオン注入により非晶質化し、パターニング
した後、500℃〜800℃、NH3を含むH2ガス雰囲気中で熱
処理し、その後、900℃以上の高温アニールを行うこと
により、不純物（64）を多く注入した所謂高ドーズ量領
域において第４図（ボロン導入の場合）の曲線a1、又は
第５図（リン、ヒ素導入の場合）の曲線b1で示すように
さらに抵抗値を下げることができる。例えば抵抗値の最
低値のところを40％程度下げることが可能である。この
理由は、まだ明らかでないが、NH3を含む雰囲気で500℃
〜800℃程度の熱処理を行うことにより、不純物の偏析
が抑制され、さらに後の活性化のための高温度処理での
再結晶化即ちグレイン成長を促進させるものと考えられ
る。また、この熱処理でNH3を用いるときは中温度領域
でも安全である利点がある。
第３図は、第２図の製法に本発明を適用した例で第２
図と対応する部分には同一符号を附して重複説明を省略
する。本例においては、第１図の窒化シリコン膜と酸化
シリコン膜の２層構造に応用した場合であり、第３図Ａ
〜Ｃの工程（第２図Ａ〜Ｃと同じ工程）を経て後、即ち
NH3を含むH2ガス雰囲気中で500℃〜800℃程度の熱処理
を行った後、第３図Ｄに示すように減圧CVDによるSi3N4
膜（71）とCVDによるSiO2膜（66）を順次被着形成す
る。このSi3N4膜（71）は第３図Ｃ工程の後、ここにSiH
4ガスを導入することにより連続して形成することが可
能となる。以後は第２図と同様であり、コンタクトホー
ルを形成し、Al電極（69A）及び（69B）を形成して第３
図Ｅに示す目的の抵抗体（72）を得る。この第３図の実
施例では、第２図と同様に高ドーズ量領域での更に低抵
抗化が図られると同時に、絶縁膜によるカバレージが良
好な抵抗体（67）が得られるものである。
図と対応する部分には同一符号を附して重複説明を省略
する。本例においては、第１図の窒化シリコン膜と酸化
シリコン膜の２層構造に応用した場合であり、第３図Ａ
〜Ｃの工程（第２図Ａ〜Ｃと同じ工程）を経て後、即ち
NH3を含むH2ガス雰囲気中で500℃〜800℃程度の熱処理
を行った後、第３図Ｄに示すように減圧CVDによるSi3N4
膜（71）とCVDによるSiO2膜（66）を順次被着形成す
る。このSi3N4膜（71）は第３図Ｃ工程の後、ここにSiH
4ガスを導入することにより連続して形成することが可
能となる。以後は第２図と同様であり、コンタクトホー
ルを形成し、Al電極（69A）及び（69B）を形成して第３
図Ｅに示す目的の抵抗体（72）を得る。この第３図の実
施例では、第２図と同様に高ドーズ量領域での更に低抵
抗化が図られると同時に、絶縁膜によるカバレージが良
好な抵抗体（67）が得られるものである。
上例では、第２図Ｃの工程でNH3を含むH2ガス雰囲気
中で中温度による熱処理を行ったが、NH3ガス単独の雰
囲気中で同処理を行うことも可能である。また、上例の
NH3ガスに代えて、SiH4,HCl,SiH2Cl2等のガスを用いる
ことができ、SiH4,HCl,SiH2Cl2夫々の単独のガス雰囲気
中、或は之等ガスを含むH2ガス雰囲気中で同処理を行う
ことも可能である。さらにH2ガス単独の雰囲気中で同処
理を行うことも可能である。
中で中温度による熱処理を行ったが、NH3ガス単独の雰
囲気中で同処理を行うことも可能である。また、上例の
NH3ガスに代えて、SiH4,HCl,SiH2Cl2等のガスを用いる
ことができ、SiH4,HCl,SiH2Cl2夫々の単独のガス雰囲気
中、或は之等ガスを含むH2ガス雰囲気中で同処理を行う
ことも可能である。さらにH2ガス単独の雰囲気中で同処
理を行うことも可能である。
本発明に係る抵抗体の製法によれば、絶縁層上の不純
物を含む半導体膜による抵抗体を含んで全面に窒化シリ
コン膜及びその上に酸化シリコン膜を連続的に被着形成
することにより、カバレージの良い、安定した絶縁膜を
形成することができる。従って、従来のカバレージに基
因する配線の段切れ、エレクトロマイグレーションの発
生を防止することができ、さらに抵抗体とこの上を跨ぐ
配線との間の耐圧を向上することができ、信頼性の高い
抵抗体を作成することができ、半導体装置の歩留りを改
善することができる。
物を含む半導体膜による抵抗体を含んで全面に窒化シリ
コン膜及びその上に酸化シリコン膜を連続的に被着形成
することにより、カバレージの良い、安定した絶縁膜を
形成することができる。従って、従来のカバレージに基
因する配線の段切れ、エレクトロマイグレーションの発
生を防止することができ、さらに抵抗体とこの上を跨ぐ
配線との間の耐圧を向上することができ、信頼性の高い
抵抗体を作成することができ、半導体装置の歩留りを改
善することができる。
また、本発明に係る抵抗体の製法によれば、上記抵抗
体の製法において、抵抗体となるべき半導体膜に不純物
をイオン注入して非晶質化し、半導体膜を水素化合物ガ
ス及び／又は水素ガスの雰囲気中で熱処理し、その後、
活性化のための熱処理を行って抵抗体を形成することに
より、高ドーズ量領域での抵抗値を、従来に比して更に
下げることが可能となる。したがって、半導体装置にお
ける半導体膜による抵抗体の抵抗値設計の自由度を広げ
ることができる。
体の製法において、抵抗体となるべき半導体膜に不純物
をイオン注入して非晶質化し、半導体膜を水素化合物ガ
ス及び／又は水素ガスの雰囲気中で熱処理し、その後、
活性化のための熱処理を行って抵抗体を形成することに
より、高ドーズ量領域での抵抗値を、従来に比して更に
下げることが可能となる。したがって、半導体装置にお
ける半導体膜による抵抗体の抵抗値設計の自由度を広げ
ることができる。
第１図Ａ〜Ｄは本発明に係る抵抗体の製法の一例を示す
工程図、第２図Ａ〜Ｅは本発明の参考例の抵抗体の製法
を示す工程図、第３図Ａ〜Ｅは本発明に係る抵抗体の製
法の他の例を示す工程図、第４図は本発明と従来の多結
晶シリコン抵抗体におけるシート抵抗のボロンドーズ量
依存性を示す模式図、第５図は本発明と従来の多結晶シ
リコン抵抗体におけるシート抵抗におけるリン又はヒ素
ドーズ量依存性を示す模式図、第６図は従来の多結晶シ
リコン抵抗体の例を示す断面図、第７図は多結晶シリコ
ン抵抗体と之の上に配線がクロスオーバした状態の平面
図、第８図Ａ〜Ｄは超高速バイポーラトランジスタの製
法例を示す工程図である。 （41）はシリコン基板、（42）はフィールド絶縁層、
（43）は多結晶シリコン膜、（46）は窒化シリコン膜、
（47）は酸化シリコン膜、（45）は抵抗体本体である。
工程図、第２図Ａ〜Ｅは本発明の参考例の抵抗体の製法
を示す工程図、第３図Ａ〜Ｅは本発明に係る抵抗体の製
法の他の例を示す工程図、第４図は本発明と従来の多結
晶シリコン抵抗体におけるシート抵抗のボロンドーズ量
依存性を示す模式図、第５図は本発明と従来の多結晶シ
リコン抵抗体におけるシート抵抗におけるリン又はヒ素
ドーズ量依存性を示す模式図、第６図は従来の多結晶シ
リコン抵抗体の例を示す断面図、第７図は多結晶シリコ
ン抵抗体と之の上に配線がクロスオーバした状態の平面
図、第８図Ａ〜Ｄは超高速バイポーラトランジスタの製
法例を示す工程図である。 （41）はシリコン基板、（42）はフィールド絶縁層、
（43）は多結晶シリコン膜、（46）は窒化シリコン膜、
（47）は酸化シリコン膜、（45）は抵抗体本体である。
フロントページの続き (56)参考文献 特開 昭64−7550（ＪＰ，Ａ) 特開 昭63−143857（ＪＰ，Ａ) 特開 昭60−116137（ＪＰ，Ａ) 特開 昭59−96736（ＪＰ，Ａ) 特開 平１−308052（ＪＰ，Ａ) 特開 昭61−228661（ＪＰ，Ａ)
Claims (1)
- 【請求項１】基板上に絶縁層を形成し、該絶縁層上に半
導体膜を形成し、 上記半導体膜に不純物をイオン注入して非晶質化し、 上記半導体膜を水素化合物ガス及び／又は水素ガスの雰
囲気中で熱処理し、 その後、活性化のための熱処理を行って不純物を含む半
導体膜による抵抗体を所定のパターンで形成した後、該
抵抗体を含む全面に窒化シリコン膜及びその上に酸化シ
リコン膜を連続的に形成し、 しかる後、上記酸化シリコン膜及び上記窒化シリコン膜
に開口を設け、上記抵抗体に接続する電極を形成するこ
とを特徴とする半導体装置の製法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01337007A JP3082923B2 (ja) | 1989-12-26 | 1989-12-26 | 半導体装置の製法 |
| PCT/JP1990/001698 WO1991010262A1 (en) | 1989-12-26 | 1990-12-26 | Method of manufacturing semiconductor device |
| US07/752,592 US5356825A (en) | 1989-12-26 | 1990-12-26 | Method of manufacturing semiconductor devices |
| DE69028397T DE69028397T2 (de) | 1989-12-26 | 1990-12-26 | Verfahren zur herstellung einer halbleitervorrichtung |
| EP91901552A EP0463174B1 (en) | 1989-12-26 | 1990-12-26 | Method of manufacturing semiconductor device |
| JP10215603A JPH1197451A (ja) | 1989-12-26 | 1998-07-30 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01337007A JP3082923B2 (ja) | 1989-12-26 | 1989-12-26 | 半導体装置の製法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10215603A Division JPH1197451A (ja) | 1989-12-26 | 1998-07-30 | 半導体装置の製法 |
| JP2000129241A Division JP2000323665A (ja) | 2000-01-01 | 2000-04-28 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03196668A JPH03196668A (ja) | 1991-08-28 |
| JP3082923B2 true JP3082923B2 (ja) | 2000-09-04 |
Family
ID=18304603
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01337007A Expired - Lifetime JP3082923B2 (ja) | 1989-12-26 | 1989-12-26 | 半導体装置の製法 |
| JP10215603A Pending JPH1197451A (ja) | 1989-12-26 | 1998-07-30 | 半導体装置の製法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10215603A Pending JPH1197451A (ja) | 1989-12-26 | 1998-07-30 | 半導体装置の製法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5356825A (ja) |
| EP (1) | EP0463174B1 (ja) |
| JP (2) | JP3082923B2 (ja) |
| DE (1) | DE69028397T2 (ja) |
| WO (1) | WO1991010262A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374833A (en) * | 1990-03-05 | 1994-12-20 | Vlsi Technology, Inc. | Structure for suppression of field inversion caused by charge build-up in the dielectric |
| JP2748070B2 (ja) * | 1992-05-20 | 1998-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| KR950034754A (ko) * | 1994-05-06 | 1995-12-28 | 윌리엄 이. 힐러 | 폴리실리콘 저항을 형성하는 방법 및 이 방법으로부터 제조된 저항 |
| US5646057A (en) * | 1994-07-25 | 1997-07-08 | Taiwan Semiconductor Manufacturing Company | Method for a MOS device manufacturing |
| US5872381A (en) * | 1996-05-23 | 1999-02-16 | Sony Corporation | Semiconductor device and its manufacturing method |
| KR100553615B1 (ko) * | 1997-01-31 | 2007-04-11 | 산요덴키가부시키가이샤 | 반도체소자의제조방법 |
| US5966624A (en) * | 1997-07-29 | 1999-10-12 | Siemens Aktiengesellschaft | Method of manufacturing a semiconductor structure having a crystalline layer |
| US6100153A (en) * | 1998-01-20 | 2000-08-08 | International Business Machines Corporation | Reliable diffusion resistor and diffusion capacitor |
| JPH11330385A (ja) * | 1998-05-20 | 1999-11-30 | Mitsumi Electric Co Ltd | Ｃｍｏｓデバイス |
| GB2342776B (en) * | 1998-07-06 | 2000-12-20 | United Microelectronics Corp | Method of fabricating resistors in integrated circuits |
| TW409419B (en) | 1998-07-06 | 2000-10-21 | United Microelectronics Corp | Manufacture method of integrated circuit resistor |
| US6140198A (en) * | 1998-11-06 | 2000-10-31 | United Microelectronics Corp. | Method of fabricating load resistor |
| JP3449535B2 (ja) * | 1999-04-22 | 2003-09-22 | ソニー株式会社 | 半導体素子の製造方法 |
| JP2001217317A (ja) * | 2000-02-07 | 2001-08-10 | Sony Corp | 半導体装置およびその製造方法 |
| US8679936B1 (en) * | 2005-05-26 | 2014-03-25 | National Semiconductor Corporation | Manufacturing resistors with tightened resistivity distribution in semiconductor integrated circuits |
| US9634081B2 (en) * | 2013-10-08 | 2017-04-25 | Infineon Technologies Ag | Methods for producing polysilicon resistors |
| JP6267987B2 (ja) * | 2014-02-13 | 2018-01-24 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444880A (en) * | 1977-09-16 | 1979-04-09 | Nec Corp | Manufacture of semiconductor device |
| JPS558026A (en) * | 1978-06-30 | 1980-01-21 | Matsushita Electric Ind Co Ltd | Semi-conductor device manufacturing method |
| FR2534415A1 (fr) * | 1982-10-07 | 1984-04-13 | Cii Honeywell Bull | Procede de fabrication de resistances electriques dans un materiau semi-conducteur polycristallin et dispositif a circuits integres resultant |
| JPS60109260A (ja) * | 1983-11-15 | 1985-06-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 補償された多結晶シリコン抵抗素子 |
| JPS6196755A (ja) * | 1984-10-17 | 1986-05-15 | Nec Corp | 半導体装置及びその製造方法 |
| JPS6196756A (ja) * | 1984-10-17 | 1986-05-15 | Nec Corp | 半導体装置及びその製造方法 |
| JPS61220452A (ja) * | 1985-03-27 | 1986-09-30 | Nec Corp | 半導体装置の製造方法 |
| JPS63151064A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63155755A (ja) * | 1986-12-19 | 1988-06-28 | Sony Corp | 半導体装置の製造方法 |
| US4762801A (en) * | 1987-02-20 | 1988-08-09 | National Semiconductor Corporation | Method of fabricating polycrystalline silicon resistors having desired temperature coefficients |
| JPS63248157A (ja) * | 1987-04-02 | 1988-10-14 | Nec Corp | 半導体装置の製造方法 |
| KR900005038B1 (ko) * | 1987-07-31 | 1990-07-18 | 삼성전자 주식회사 | 고저항 다결정 실리콘의 제조방법 |
-
1989
- 1989-12-26 JP JP01337007A patent/JP3082923B2/ja not_active Expired - Lifetime
-
1990
- 1990-12-26 EP EP91901552A patent/EP0463174B1/en not_active Expired - Lifetime
- 1990-12-26 DE DE69028397T patent/DE69028397T2/de not_active Expired - Fee Related
- 1990-12-26 US US07/752,592 patent/US5356825A/en not_active Expired - Fee Related
- 1990-12-26 WO PCT/JP1990/001698 patent/WO1991010262A1/ja active IP Right Grant
-
1998
- 1998-07-30 JP JP10215603A patent/JPH1197451A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69028397T2 (de) | 1997-04-10 |
| EP0463174A1 (en) | 1992-01-02 |
| US5356825A (en) | 1994-10-18 |
| JPH1197451A (ja) | 1999-04-09 |
| WO1991010262A1 (en) | 1991-07-11 |
| EP0463174A4 (en) | 1992-04-15 |
| EP0463174B1 (en) | 1996-09-04 |
| DE69028397D1 (de) | 1996-10-10 |
| JPH03196668A (ja) | 1991-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3082923B2 (ja) | 半導体装置の製法 | |
| KR19980033385A (ko) | 측면 방향 게터링을 이용한 반도체 장치 제조 방법 | |
| JPH04226066A (ja) | Ｂｉｃｍｏｓ装置及びその製造方法 | |
| KR20050004874A (ko) | 반도체 디바이스 제조 방법 | |
| JPS6152584B2 (ja) | ||
| US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
| JPH04226064A (ja) | 半導体装置用の相互接続体及びその製造方法 | |
| US6461925B1 (en) | Method of manufacturing a heterojunction BiCMOS integrated circuit | |
| JPS61180482A (ja) | バイポーラトランジスタを製造する方法 | |
| JPH0557741B2 (ja) | ||
| US20030146477A1 (en) | Method of fabricating complementary self-aligned bipolar transistors | |
| JPH0697185A (ja) | 半導体装置 | |
| JPS63140562A (ja) | 選択的エピタキシイＢｉＣＭＯＳプロセス | |
| US5089430A (en) | Method of manufacturing semiconductor integrated circuit bipolar transistor device | |
| JP3282172B2 (ja) | ＢｉＭＯＳ半導体装置の製造方法 | |
| US20050179060A1 (en) | Semiconductor device for integrated injection logic cell and process for fabricating the same | |
| JP2000323665A (ja) | 半導体装置の製法 | |
| JP3212598B2 (ja) | バイポーラトランジスタとｃｍｏｓトランジスタを含む回路の製造方法 | |
| US5227317A (en) | Method of manufacturing semiconductor integrated circuit bipolar transistor device | |
| JP3207883B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JP3189722B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH05235288A (ja) | ＢｉＭＯＳ半導体装置の製造方法 | |
| JP2659798B2 (ja) | 半導体装置 | |
| KR950012742B1 (ko) | 2극성 및 상보 전계효과 트랜지스터들(BiCMOS)을 동시에 제조하는 방법 | |
| JP2002231932A (ja) | バイポーラ型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |