JPS63155755A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63155755A JPS63155755A JP30309786A JP30309786A JPS63155755A JP S63155755 A JPS63155755 A JP S63155755A JP 30309786 A JP30309786 A JP 30309786A JP 30309786 A JP30309786 A JP 30309786A JP S63155755 A JPS63155755 A JP S63155755A
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen
- film
- resistance element
- polycrystalline
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000001257 hydrogen Substances 0.000 claims abstract description 24
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 24
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 75
- -1 hydrogen ions Chemical class 0.000 abstract description 8
- 239000010409 thin film Substances 0.000 abstract description 4
- 238000005984 hydrogenation reaction Methods 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- 239000010410 layer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体材料から成る抵抗素子を有する半導体
装置の製造方法に関し、特に、高抵抗素子を有する半導
体装置の製造方法に関するものである。
装置の製造方法に関し、特に、高抵抗素子を有する半導
体装置の製造方法に関するものである。
本発明は、上記の様な半導体装置の製造方法において、
抵抗素子中で電流に沿う方向へ水素を拡散させることに
よって、抵抗素子の抵抗値を制御性よく高めることがで
き、しかも安定な動作特性を得ることができる様にした
ものである。
抵抗素子中で電流に沿う方向へ水素を拡散させることに
よって、抵抗素子の抵抗値を制御性よく高めることがで
き、しかも安定な動作特性を得ることができる様にした
ものである。
半導体装置の抵抗素子は、やはり半導体材料から成って
いるのが一般的である。この様な抵抗素子の一例として
、ＳＲＡＭのメモリセルにおける多結晶Ｓｉから成る抵
抗素子がある。そしてＳＲＡＭの待機時消費電力は、こ
の抵抗素子の抵抗値によって決定される。
いるのが一般的である。この様な抵抗素子の一例として
、ＳＲＡＭのメモリセルにおける多結晶Ｓｉから成る抵
抗素子がある。そしてＳＲＡＭの待機時消費電力は、こ
の抵抗素子の抵抗値によって決定される。
ところで、半導体ＬＳＩの高集積化に伴って、抵抗素子
の長さも短くなってきている。しかし近年、ハソテリハ
ノクアンプ機器への使用に適する様に、半導体装置の低
消費電力化が求められている。
の長さも短くなってきている。しかし近年、ハソテリハ
ノクアンプ機器への使用に適する様に、半導体装置の低
消費電力化が求められている。
長さの短い抵抗素子でも高い抵抗値を有することができ
るためには、抵抗素子の断面積を小さくするためにこの
抵抗素子を薄膜化すると共に、抵抗素子の構成材料であ
る多結晶Ｓｉ等の比抵抗自体を高める必要がある。
るためには、抵抗素子の断面積を小さくするためにこの
抵抗素子を薄膜化すると共に、抵抗素子の構成材料であ
る多結晶Ｓｉ等の比抵抗自体を高める必要がある。
多結晶Ｓｉの比抵抗を高める方法としては、多結晶Ｓｉ
中へ水素を侵入させる方法が有効である。多結晶Ｓｉ中
へ侵入した水素は、多結晶Ｓｉのダレインバウンダリに
おけるダングリングボンドと結合して、このダングリン
グボンド°を本冬端させる。つまり、多結晶Ｓｉのダレ
インバウンダリにおけるトラップが埋められ、その結果
、多結晶Ｓｉの比抵抗が高くなる。
中へ水素を侵入させる方法が有効である。多結晶Ｓｉ中
へ侵入した水素は、多結晶Ｓｉのダレインバウンダリに
おけるダングリングボンドと結合して、このダングリン
グボンド°を本冬端させる。つまり、多結晶Ｓｉのダレ
インバウンダリにおけるトラップが埋められ、その結果
、多結晶Ｓｉの比抵抗が高くなる。
このために従来は、第５図に示す様に、抵抗部１１ａ及
び導伝部１１ｂ、１１Ｃを有する抵抗素子となっている
多結晶Ｓｉ膜１１中へ、プラズマＣＶＤで形成したＳｉ
Ｎ膜等から発生する水素イオン１２を拡散させていた。
び導伝部１１ｂ、１１Ｃを有する抵抗素子となっている
多結晶Ｓｉ膜１１中へ、プラズマＣＶＤで形成したＳｉ
Ｎ膜等から発生する水素イオン１２を拡散させていた。
ところが、第５図に示した様に少なくとも抵抗部１１ａ
の全面に対して多結晶Ｓｉ膜１１の表面に垂直な方向か
ら水素イオン１２を拡散させると、抵抗部１１ａの全体
が非常に短時間で水素化されてしまう。このために、特
に多結晶Ｓｉ膜１１が薄膜化された場合に、抵抗部１１
ａの抵抗値を制御性よく高めることが困難であった。
の全面に対して多結晶Ｓｉ膜１１の表面に垂直な方向か
ら水素イオン１２を拡散させると、抵抗部１１ａの全体
が非常に短時間で水素化されてしまう。このために、特
に多結晶Ｓｉ膜１１が薄膜化された場合に、抵抗部１１
ａの抵抗値を制御性よく高めることが困難であった。
また、抵抗部１１ａの全面に対して多結晶Ｓｉ膜１１の
表面に垂直な方向から水素イオン１２を拡散させると、
抵抗部１１ａの全体が水素化されてしまう前に拡散を中
止したとしても、抵抗部１１ａの全長に亘って水素化領
域が形成されてしまう。
表面に垂直な方向から水素イオン１２を拡散させると、
抵抗部１１ａの全体が水素化されてしまう前に拡散を中
止したとしても、抵抗部１１ａの全長に亘って水素化領
域が形成されてしまう。
ところが、水素化領域は他の配線層等から電界誘起効果
を受は易い。このために、第６図に示す様に、他の配線
層１３をゲート電極とし、導伝部１１ｂ、Ｉｌｃをソー
ス・ドレインとし、抵抗部１１ａ中の水素化領域をチャ
ネルとする寄生ＭＯ３が形成されてしまう。従って、抵
抗部１１ａの電流値が動作中に大きく変動し、安定な動
作特性を得ることができない。
を受は易い。このために、第６図に示す様に、他の配線
層１３をゲート電極とし、導伝部１１ｂ、Ｉｌｃをソー
ス・ドレインとし、抵抗部１１ａ中の水素化領域をチャ
ネルとする寄生ＭＯ３が形成されてしまう。従って、抵
抗部１１ａの電流値が動作中に大きく変動し、安定な動
作特性を得ることができない。
本発明による半導体装置の製造方法は、抵抗素子２３の
うちの電流に沿う方向における一部に接して開口を有す
る様に前記抵抗素子２３を水素不透過膜２２．２４で囲
繞する工程と、水素含有膜２９からの水素１２が前記水
素不透過膜２２．２４によって遮断されることなく前記
開口にまで拡散し得る様に前記水素含有膜２９を形成す
る工程と、前記水素不透過膜２２．２４及び前記水素含
有膜２９の形成後に熱処理を行う工程とを夫々具備して
いる。
うちの電流に沿う方向における一部に接して開口を有す
る様に前記抵抗素子２３を水素不透過膜２２．２４で囲
繞する工程と、水素含有膜２９からの水素１２が前記水
素不透過膜２２．２４によって遮断されることなく前記
開口にまで拡散し得る様に前記水素含有膜２９を形成す
る工程と、前記水素不透過膜２２．２４及び前記水素含
有膜２９の形成後に熱処理を行う工程とを夫々具備して
いる。
本発明による半導体装置の製造方法では、抵抗素子２３
のうちの電流に沿う方向における一部に接して開口を有
する様に、抵抗素子２３を水素不透過膜２２．２４で囲
繞している。
のうちの電流に沿う方向における一部に接して開口を有
する様に、抵抗素子２３を水素不透過膜２２．２４で囲
繞している。
従って、抵抗素子２３が薄膜状であり電流の方向が薄膜
の表面に平行であれば、熱処理によって水素含有膜２９
から水素不透過膜２２．２４の開口にまで拡散して来た
水素１２は、抵抗素子２３中を電流に沿う方向へ拡散す
る。
の表面に平行であれば、熱処理によって水素含有膜２９
から水素不透過膜２２．２４の開口にまで拡散して来た
水素１２は、抵抗素子２３中を電流に沿う方向へ拡散す
る。
このために、抵抗素子２３の全体を水素化するためには
比較的長時間を要し、抵抗素子２３の全体からすれば水
素化が徐々に行われる。
比較的長時間を要し、抵抗素子２３の全体からすれば水
素化が徐々に行われる。
また、抵抗素子２３中に非水素化領域を残しておけば、
この非水素化領域によって寄生チャネルの発生を防止す
ることができて、動作中の電流値の変動を防止すること
ができる。
この非水素化領域によって寄生チャネルの発生を防止す
ることができて、動作中の電流値の変動を防止すること
ができる。
以下、本発明の第１〜第３実施例を第１図〜第４図を参
照しながら説明する。
照しながら説明する。
第１実施例では、第１Ａ図に示す様に、十層の配線層と
の層間絶縁膜として先ずＳｉＯ□膜２１をＣＶ Ｉ）等
によって形成し、更に減圧ＣＶＤによってＳｉＮ膜２２
を５００〜１０００人の膜厚に形成する。
の層間絶縁膜として先ずＳｉＯ□膜２１をＣＶ Ｉ）等
によって形成し、更に減圧ＣＶＤによってＳｉＮ膜２２
を５００〜１０００人の膜厚に形成する。
そして、ＳｉＮ膜２膜上２上ＶＤによって多結晶Ｓｉ膜
２３を５００〜１０００人の膜厚に形成し、この多結晶
Ｓｉ膜２３を抵抗素子の形状にパターニングする。
２３を５００〜１０００人の膜厚に形成し、この多結晶
Ｓｉ膜２３を抵抗素子の形状にパターニングする。
次に、第１Ｂ図に示す様に、多結晶Ｓｉ膜２３及゛び５
ｉＮｌ！２２上に、再び減圧ＣＶＤによってＳｉＮ膜２
４を形成する。
ｉＮｌ！２２上に、再び減圧ＣＶＤによってＳｉＮ膜２
４を形成する。
次に、第１Ｃ図に示す様に、多結晶Ｓｉ膜２３のうちで
抵抗部となるべき部分に対応する様にＳｉＮ膜２膜上４
上ジスト２５を塗布し、このレジスト２５をマスクとし
てＳｉＮ膜２４をプラズマエツチングする。
抵抗部となるべき部分に対応する様にＳｉＮ膜２膜上４
上ジスト２５を塗布し、このレジスト２５をマスクとし
てＳｉＮ膜２４をプラズマエツチングする。
次に、第１Ｄ図に示す様に、再びレジスト２５をマスク
としてＡｓやＰ等の不純物２６を多結晶Ｓｉ膜２３中へ
イオン注入する。すると、イオン非注入部は抵抗部２３
ａとして残り、イオン注入部は導伝部２３ｂ、２３ｃと
なるので、電流は多結晶Ｓｉ膜２３の表面に平行に流れ
る。
としてＡｓやＰ等の不純物２６を多結晶Ｓｉ膜２３中へ
イオン注入する。すると、イオン非注入部は抵抗部２３
ａとして残り、イオン注入部は導伝部２３ｂ、２３ｃと
なるので、電流は多結晶Ｓｉ膜２３の表面に平行に流れ
る。
ところで、減圧ＣＶＤによって形成されたＳｉＮ膜２２
．２４は膜質が密であり、水素は拡散によってはＳｉＮ
膜２２．２４を透過しない。従って、第１Ｄ図の状態で
は、抵抗素子である多結晶Ｓｉ膜２３のうちの電流に沿
う方向における一部つまり導伝部２３′０１２３ｃに接
して開口を有する様に、水素不透過膜であるＳｉＮ膜２
２．２４が抵抗素子である多結晶Ｓｉ膜２３を囲繞して
いる。
．２４は膜質が密であり、水素は拡散によってはＳｉＮ
膜２２．２４を透過しない。従って、第１Ｄ図の状態で
は、抵抗素子である多結晶Ｓｉ膜２３のうちの電流に沿
う方向における一部つまり導伝部２３′０１２３ｃに接
して開口を有する様に、水素不透過膜であるＳｉＮ膜２
２．２４が抵抗素子である多結晶Ｓｉ膜２３を囲繞して
いる。
次に、第１Ｅ図に示す様に、層間絶縁膜としてのＳｉＯ
□膜２７中２７ｐ電極２８を形成し、更にプラズマＣＶ
ＤによってＳｉＮ膜２９をオーバコートとして形成する
。そしてこの状態で、３５０℃以上の熱処理を行う。
□膜２７中２７ｐ電極２８を形成し、更にプラズマＣＶ
ＤによってＳｉＮ膜２９をオーバコートとして形成する
。そしてこの状態で、３５０℃以上の熱処理を行う。
ところが、プラズマＣＶＤによって形成されたＳｉＮ膜
２９は水素イオンを含有しており、ＳｉＯ□膜２７中２
７極２８は水素を通過させる。従って、上述の熱処理に
よって、ＳｉＮ膜２膜中９中素イオン１２がＳｉＯ□膜
２７中２７電極２８を通過して多結晶Ｓｉ膜２３中へも
拡散しようとする。
２９は水素イオンを含有しており、ＳｉＯ□膜２７中２
７極２８は水素を通過させる。従って、上述の熱処理に
よって、ＳｉＮ膜２膜中９中素イオン１２がＳｉＯ□膜
２７中２７電極２８を通過して多結晶Ｓｉ膜２３中へも
拡散しようとする。
ところが、抵抗部２３ａは水素不透過膜であるＳｉＮ膜
２２．２４によって囲繞されているので、水素イオン１
２は抵抗部２３ａの両端から多結晶Ｓｉ膜２３の表面に
平行につまり電流に沿う方向へ拡散する。一方、抵抗部
２３ａの電流に沿う方向の長さは、膜厚よりも遥かに長
い。従って、以上の様な第１実施例では、第５図に示し
た従来例に較べて、抵抗部２３ａの全体からみればこの
抵抗部２３ａの水素化が徐々に行われる。
２２．２４によって囲繞されているので、水素イオン１
２は抵抗部２３ａの両端から多結晶Ｓｉ膜２３の表面に
平行につまり電流に沿う方向へ拡散する。一方、抵抗部
２３ａの電流に沿う方向の長さは、膜厚よりも遥かに長
い。従って、以上の様な第１実施例では、第５図に示し
た従来例に較べて、抵抗部２３ａの全体からみればこの
抵抗部２３ａの水素化が徐々に行われる。
また、水素イオン１２は抵抗部２３２の電流に沿う方向
へ拡散するので、抵抗部２３ａの全体が水素化されしま
う前に拡散を中止すれば、抵抗部２３ａの全長に亘って
水素化領域が形成されてしまうということはない。従っ
て、水素化領域が電界誘起効果を受けたとしても、第２
図ら明らかな様に、寄生チャネルが形成されてしまうと
いうことがない。
へ拡散するので、抵抗部２３ａの全体が水素化されしま
う前に拡散を中止すれば、抵抗部２３ａの全長に亘って
水素化領域が形成されてしまうということはない。従っ
て、水素化領域が電界誘起効果を受けたとしても、第２
図ら明らかな様に、寄生チャネルが形成されてしまうと
いうことがない。
第３図は、第２実施例のうちで第１実施例の第１Ｄ図に
対応する工程を示している。即ち、この第２実施例では
、５ｉＯｚ膜２７の代わりにＰＳＧやＡｓ５Ｇ等の不純
物含有膜３１を層間絶縁膜として形成し、この不純物含
有膜３１から不純物２６を拡散させることによって導伝
部２３ｂ、２３Ｃを形成する。そしてこの第３図の工程
以外は、第１実施例と実質的に同様である。
対応する工程を示している。即ち、この第２実施例では
、５ｉＯｚ膜２７の代わりにＰＳＧやＡｓ５Ｇ等の不純
物含有膜３１を層間絶縁膜として形成し、この不純物含
有膜３１から不純物２６を拡散させることによって導伝
部２３ｂ、２３Ｃを形成する。そしてこの第３図の工程
以外は、第１実施例と実質的に同様である。
第４図は、第３実施例のうちで第１実施例の第１Ｅ図に
対応する工程を示している。この第３実施例では、層間
絶縁膜であるＳｉｎ、膜２１上に、多結晶Ｓｉ電極３２
、ＳｉＯ□膜２７中２７Ｎ膜２２、多結晶Ｓｔ膜２３
及びＳｉＮ膜２４を順次に形成し、更に図示されてはい
ないがＳｉＮ膜２４の１一層にプラズマＣＶＤによって
ＳｉＮ膜を形成する。
対応する工程を示している。この第３実施例では、層間
絶縁膜であるＳｉｎ、膜２１上に、多結晶Ｓｉ電極３２
、ＳｉＯ□膜２７中２７Ｎ膜２２、多結晶Ｓｔ膜２３
及びＳｉＮ膜２４を順次に形成し、更に図示されてはい
ないがＳｉＮ膜２４の１一層にプラズマＣＶＤによって
ＳｉＮ膜を形成する。
プラズマＣＶＤによって形成した５ｉＮＩＩｉからの水
素イオン１２は、ＳｉＮ膜２２．２４を迂回して、多結
晶Ｓｉ膜２３の下層側からこの多結晶Ｓｉ膜２３中へ拡
散する。
素イオン１２は、ＳｉＮ膜２２．２４を迂回して、多結
晶Ｓｉ膜２３の下層側からこの多結晶Ｓｉ膜２３中へ拡
散する。
なお、上述の第１〜第３実施例の何れにおいても、減圧
ＣＶＤによって形成したＳｉＮ膜２２．２４を水素不透
過膜として用いたが、ＳｉＮ膜以外の水素不透過膜を用
いてもよい。
ＣＶＤによって形成したＳｉＮ膜２２．２４を水素不透
過膜として用いたが、ＳｉＮ膜以外の水素不透過膜を用
いてもよい。
本発明による半導体装置の製造方法では、抵抗素子の水
素化が徐々に行われるので、抵抗素子の抵抗値を制御性
よく高めることができる。
素化が徐々に行われるので、抵抗素子の抵抗値を制御性
よく高めることができる。
また抵抗素子中における動作中の電流値の変動を抑制す
ることができるので、安定な動作特性を得ることができ
る。
ることができるので、安定な動作特性を得ることができ
る。
第１図は本発明の第１実施例を順次に示ず側断面図、第
２図は第１図の第１実施例によって製造された半導体装
置中の抵抗素子の側断面図、第３図及び第４図は夫々第
２及び第３実施例の一部を示す側断面図である。 第５図は本発明の一従来例の一部を示ず側断面図、第６
図は第５図の一従来例によって製造された半導体装置中
の抵抗素子の側断面図である。 なお図面に用いた符号において、 １２−−一−−−−水素イオン ２２−ｍ−−−−−−−−−−３ｉ Ｎ膜２３ −−−
−−−−〜−＝多結晶Ｓｉ膜２４ −−一−−−−−
５ｉ Ｎ膜 ２９−−−−−−−−３ｉ Ｎ膜 である。
２図は第１図の第１実施例によって製造された半導体装
置中の抵抗素子の側断面図、第３図及び第４図は夫々第
２及び第３実施例の一部を示す側断面図である。 第５図は本発明の一従来例の一部を示ず側断面図、第６
図は第５図の一従来例によって製造された半導体装置中
の抵抗素子の側断面図である。 なお図面に用いた符号において、 １２−−一−−−−水素イオン ２２−ｍ−−−−−−−−−−３ｉ Ｎ膜２３ −−−
−−−−〜−＝多結晶Ｓｉ膜２４ −−一−−−−−
５ｉ Ｎ膜 ２９−−−−−−−−３ｉ Ｎ膜 である。
Claims (1)
- 【特許請求の範囲】 半導体材料から成る抵抗素子を有する半導体装置の製
造方法において、 前記抵抗素子のうちの電流に沿う方向における一部に
接して開口を有する様に前記抵抗素子を水素不透過膜で
囲繞する工程と、 水素含有膜からの水素が前記水素不透過膜によって遮断
されることなく前記開口にまで拡散し得る様に前記水素
含有膜を形成する工程と、 前記水素不透過膜及び前記水素含有膜の形成後に熱処理
を行う工程とを夫々具備する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30309786A JPS63155755A (ja) | 1986-12-19 | 1986-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30309786A JPS63155755A (ja) | 1986-12-19 | 1986-12-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63155755A true JPS63155755A (ja) | 1988-06-28 |
Family
ID=17916855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30309786A Pending JPS63155755A (ja) | 1986-12-19 | 1986-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63155755A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326849A (ja) * | 1992-05-20 | 1993-12-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5356825A (en) * | 1989-12-26 | 1994-10-18 | Sony Corporation | Method of manufacturing semiconductor devices |
| US5815223A (en) * | 1994-06-20 | 1998-09-29 | Canon Kabushiki Kaisha | Display device having a silicon substrate, a locos film formed on the substrate, a tensile stress film formed on the locos film, and TFTs formed on the tensile stress film |
-
1986
- 1986-12-19 JP JP30309786A patent/JPS63155755A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5356825A (en) * | 1989-12-26 | 1994-10-18 | Sony Corporation | Method of manufacturing semiconductor devices |
| JPH05326849A (ja) * | 1992-05-20 | 1993-12-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5815223A (en) * | 1994-06-20 | 1998-09-29 | Canon Kabushiki Kaisha | Display device having a silicon substrate, a locos film formed on the substrate, a tensile stress film formed on the locos film, and TFTs formed on the tensile stress film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02159730A (ja) | 薄膜トランジスタの形成方法 | |
| JPH08130246A (ja) | 半導体装置とその製造方法 | |
| JPS61292951A (ja) | 半導体集積回路装置の製法 | |
| JPS62174968A (ja) | 半導体装置 | |
| JPS63155755A (ja) | 半導体装置の製造方法 | |
| JPH0228939A (ja) | Ｍｏｓ型トランジスタ | |
| US6100154A (en) | Using LPCVD silicon nitride cap as a barrier to reduce resistance variations from hydrogen intrusion of high-value polysilicon resistor | |
| JPS6329979A (ja) | 半導体記憶装置 | |
| JPH0581054B2 (ja) | ||
| JPH01149452A (ja) | 半導体記憶装置及びその製造方法 | |
| US5221634A (en) | Method of making semiconductor device employing self diffusion of dopant from contact member for augmenting electrical connection to doped region in substrate | |
| JPS60236257A (ja) | 半導体装置 | |
| JPH0260167A (ja) | 半導体装置 | |
| JPS63143857A (ja) | 半導体装置の製造方法 | |
| JPH02114532A (ja) | 半導体装置 | |
| JP2656159B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05335306A (ja) | 半導体装置 | |
| JPS60229373A (ja) | 半導体装置 | |
| JPH05102484A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2754555B2 (ja) | 半導体装置の製造方法 | |
| JPS60121769A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPS6276562A (ja) | 半導体装置およびその製造方法 | |
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| KR910013527A (ko) | 반도체소자의 컨택 형성방법 | |
| JPH03293759A (ja) | Ｍｏｓ集積回路装置内組み込み用キャパシタ |