JPH05102484A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH05102484A JPH05102484A JP26202091A JP26202091A JPH05102484A JP H05102484 A JPH05102484 A JP H05102484A JP 26202091 A JP26202091 A JP 26202091A JP 26202091 A JP26202091 A JP 26202091A JP H05102484 A JPH05102484 A JP H05102484A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- thin film
- active region
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】高性能化・高移動度化低消費電力化が可能で、
信頼性の高い薄膜トランジスタを、簡単なプロセスによ
り形成する。 【構成】薄膜トランジスタの能動領域に接して基板１０
１と反対側に第１の層間絶縁膜１０５を有し、第１の層
間絶縁膜１０５に自己整合的にソース及びドレイン領域
１０８を形成した後第２の層間絶縁膜１１０を形成す
る。 【効果】マスクの変更無しで形成する第１の層間絶縁膜
により、第２の層間絶縁膜から能動領域への不純物の拡
散や、能動領域からの水素の解離を抑えるとともに、水
素化を行うことができ、容易に高性能化及び高移動度化
が実現できる。
信頼性の高い薄膜トランジスタを、簡単なプロセスによ
り形成する。 【構成】薄膜トランジスタの能動領域に接して基板１０
１と反対側に第１の層間絶縁膜１０５を有し、第１の層
間絶縁膜１０５に自己整合的にソース及びドレイン領域
１０８を形成した後第２の層間絶縁膜１１０を形成す
る。 【効果】マスクの変更無しで形成する第１の層間絶縁膜
により、第２の層間絶縁膜から能動領域への不純物の拡
散や、能動領域からの水素の解離を抑えるとともに、水
素化を行うことができ、容易に高性能化及び高移動度化
が実現できる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置や半導体
集積回路などへの応用が有効な、薄膜トランジスタ及び
その製造方法に関する。
集積回路などへの応用が有効な、薄膜トランジスタ及び
その製造方法に関する。
【０００２】
【従来の技術】図２（ａ）〜（ｃ）は、従来の技術によ
り形成されたゲート電極が能動領域より基板側に位置す
る、逆スタガ型の薄膜トランジスタの１例を、製造工程
ごとの素子断面図により説明した図である。まず、図２
（ａ）に示すように、基板２０１上にゲート電極となる
半導体層を積層し、不純物を導入した後パターニングを
施してゲート電極２０２となし、ついでゲート絶縁膜２
０３と半導体層２０４を順次積層する。その後、前記半
導体層２０４の上部にレジスト２０５を塗布、パターニ
ングを施した後、残されたレジスト２０５をマスクとし
て不純物イオン２０６を打ち込み、レジスト２０５を除
去した後、熱処理を施すことにより、前記打ち込まれた
不純物２０６の活性化を行うと、ソース及びドレイン領
域２０７と能動領域２０８が形成される。この状態が図
２（ｂ）である。その後前記レジスト２０５を除去し、
層間絶縁膜２０９を積層、平坦化のための熱処理を施し
て、コンタクトホール２１０を開口してソース及びドレ
イン電極端子２１１を形成すると、図２（ｃ）に示すよ
うな薄膜トランジスタが完成する。
り形成されたゲート電極が能動領域より基板側に位置す
る、逆スタガ型の薄膜トランジスタの１例を、製造工程
ごとの素子断面図により説明した図である。まず、図２
（ａ）に示すように、基板２０１上にゲート電極となる
半導体層を積層し、不純物を導入した後パターニングを
施してゲート電極２０２となし、ついでゲート絶縁膜２
０３と半導体層２０４を順次積層する。その後、前記半
導体層２０４の上部にレジスト２０５を塗布、パターニ
ングを施した後、残されたレジスト２０５をマスクとし
て不純物イオン２０６を打ち込み、レジスト２０５を除
去した後、熱処理を施すことにより、前記打ち込まれた
不純物２０６の活性化を行うと、ソース及びドレイン領
域２０７と能動領域２０８が形成される。この状態が図
２（ｂ）である。その後前記レジスト２０５を除去し、
層間絶縁膜２０９を積層、平坦化のための熱処理を施し
て、コンタクトホール２１０を開口してソース及びドレ
イン電極端子２１１を形成すると、図２（ｃ）に示すよ
うな薄膜トランジスタが完成する。
【０００３】
【発明が解決しようとする課題】近年、半導体集積回路
の発達に伴って、半導体集積回路の多層化が進んでい
る。したがって、薄膜トランジスタを半導体集積回路に
用いる場合、層間絶縁膜による平坦化が必要となってく
る。この平坦化には通常ＢＰＳＧ（ボロンリンシリケー
ト膜）やＰＳＧ（リンシリケート膜）など、不純物を含
んだ絶縁膜が用いられる事が多い。しかし、先の従来の
技術で述べたような逆スタガ型の薄膜トランジスタで
は、ＢＰＳＧなどの平坦化のための絶縁膜が能動領域の
上部に直接形成されているため、絶縁膜中の不純物が能
動領域に入り込み、特性が変動が起ったり特性の不安定
性を引き起こすという現象があった。
の発達に伴って、半導体集積回路の多層化が進んでい
る。したがって、薄膜トランジスタを半導体集積回路に
用いる場合、層間絶縁膜による平坦化が必要となってく
る。この平坦化には通常ＢＰＳＧ（ボロンリンシリケー
ト膜）やＰＳＧ（リンシリケート膜）など、不純物を含
んだ絶縁膜が用いられる事が多い。しかし、先の従来の
技術で述べたような逆スタガ型の薄膜トランジスタで
は、ＢＰＳＧなどの平坦化のための絶縁膜が能動領域の
上部に直接形成されているため、絶縁膜中の不純物が能
動領域に入り込み、特性が変動が起ったり特性の不安定
性を引き起こすという現象があった。
【０００４】また、薄膜トランジスタには近年様々な改
良及び工夫が加えられてきたが、薄膜トランジスタを液
晶表示装置などにも応用する場合には、更なる高性能化
及び高移動度化が望まれている。薄膜トランジスタの高
性能化及び高移動度化を実現するためには、能動領域で
ある半導体層におけるダングリングボンド（不対電子
対）を減少させることが必要である。能動領域である半
導体層及びＭＯＳ界面にダングリングボンドが存在して
いると、そこにキャリアーがトラップされ、それによる
障壁ポテンシャルが高くなり、電流の流れるのが妨げら
れオン電流の低下を引き起こす。また、逆バイアスを印
加したときには、このトラップ準位を介してのリーク電
流の増加も見られ、低消費電力化が困難になる。従っ
て、この様なダングリングボンドを減少させるために、
通常水素化と呼ばれる、水素によるダングリングボンド
の終端化が行われる。しかしながら、水素は３５０℃程
度の熱により容易に解離してしまうため、前記従来の技
術に於て、ソース及びドレイン領域の不純物の活性化の
ための熱処理により、能動領域及びＭＯＳ界面の水素が
解離しダングリングボンドが増加する事による特性の劣
化がみられる。そのため、水素を再び導入する水素化の
工程が行われることが多いが、多層化して層間膜が厚く
なった場合や、能動領域上部に金属配線がある場合など
は、水素化により特性を向上させることは困難であっ
た。また、近年液晶表示装置の発達にともなって、薄膜
トランジスタを大面積に均一に形成する技術が望まれて
いるが、不純物打ち込みの方法として、イオンインプラ
ンテーション法を用いた場合、大面積化が困難でしかも
スループットも悪い。そこで最近では、大面積化が容易
でスループットも良い、イオンドーピング法が検討され
ているが、この方法を用いた場合、打ち込まれるイオン
が高エネルギーとなるため、マスクとしてレジストを用
いることができない。そのため、熱に強い絶縁薄膜や半
導体薄膜をマスクとして用いることが必要となってく
る。
良及び工夫が加えられてきたが、薄膜トランジスタを液
晶表示装置などにも応用する場合には、更なる高性能化
及び高移動度化が望まれている。薄膜トランジスタの高
性能化及び高移動度化を実現するためには、能動領域で
ある半導体層におけるダングリングボンド（不対電子
対）を減少させることが必要である。能動領域である半
導体層及びＭＯＳ界面にダングリングボンドが存在して
いると、そこにキャリアーがトラップされ、それによる
障壁ポテンシャルが高くなり、電流の流れるのが妨げら
れオン電流の低下を引き起こす。また、逆バイアスを印
加したときには、このトラップ準位を介してのリーク電
流の増加も見られ、低消費電力化が困難になる。従っ
て、この様なダングリングボンドを減少させるために、
通常水素化と呼ばれる、水素によるダングリングボンド
の終端化が行われる。しかしながら、水素は３５０℃程
度の熱により容易に解離してしまうため、前記従来の技
術に於て、ソース及びドレイン領域の不純物の活性化の
ための熱処理により、能動領域及びＭＯＳ界面の水素が
解離しダングリングボンドが増加する事による特性の劣
化がみられる。そのため、水素を再び導入する水素化の
工程が行われることが多いが、多層化して層間膜が厚く
なった場合や、能動領域上部に金属配線がある場合など
は、水素化により特性を向上させることは困難であっ
た。また、近年液晶表示装置の発達にともなって、薄膜
トランジスタを大面積に均一に形成する技術が望まれて
いるが、不純物打ち込みの方法として、イオンインプラ
ンテーション法を用いた場合、大面積化が困難でしかも
スループットも悪い。そこで最近では、大面積化が容易
でスループットも良い、イオンドーピング法が検討され
ているが、この方法を用いた場合、打ち込まれるイオン
が高エネルギーとなるため、マスクとしてレジストを用
いることができない。そのため、熱に強い絶縁薄膜や半
導体薄膜をマスクとして用いることが必要となってく
る。
【０００５】本発明は、この様な薄膜トランジスタの問
題点を解決するもので、その目的とするところは、高速
化・高性能化・低消費電力化が可能で、信頼性の高い低
コストの薄膜トランジスタを提供するところにある。
題点を解決するもので、その目的とするところは、高速
化・高性能化・低消費電力化が可能で、信頼性の高い低
コストの薄膜トランジスタを提供するところにある。
【０００６】
【課題を解決するための手段】ソース及びドレイン領域
と能動領域とゲート絶縁膜とゲート電極とを有し、かつ
ゲート電極が能動領域より基板側に位置する逆スタガ型
の薄膜トランジスタ及びその製造方法に於いて、能動領
域と接して基板と反対側に、窒化珪素膜やその他の絶縁
膜または半導体膜あるいはこれらの組合せにより構成さ
れる第１の層間絶縁膜層を有し、かつソース及びドレイ
ン領域が前記第１の層間絶縁膜に対し自己整合的に形成
されている事を特徴とする。
と能動領域とゲート絶縁膜とゲート電極とを有し、かつ
ゲート電極が能動領域より基板側に位置する逆スタガ型
の薄膜トランジスタ及びその製造方法に於いて、能動領
域と接して基板と反対側に、窒化珪素膜やその他の絶縁
膜または半導体膜あるいはこれらの組合せにより構成さ
れる第１の層間絶縁膜層を有し、かつソース及びドレイ
ン領域が前記第１の層間絶縁膜に対し自己整合的に形成
されている事を特徴とする。
【０００７】
【作用】本発明の薄膜トランジスタの構造によれば、窒
化珪素膜やその他の絶縁膜または半導体薄膜、あるいは
これらの組合せによって構成される第１の絶縁膜が能動
領域全面を覆っているため、不純物を含んだ第２の層間
絶縁膜からの不純物の混入を防ぐことができ、特性の均
一性及び信頼性を得ることができる。また、窒化珪素膜
は水素を通さないため、窒化珪素膜形成後の熱工程によ
る水素の解離を防ぐことができるだけでなく、窒化珪素
膜中の水素を拡散させることにより水素化を行うことも
できる。これにより、薄膜トランジスタの高移動度化及
び高性能化を実現する事が可能になる。また、第１の層
間絶縁膜が窒化珪素膜と、他の絶縁膜あるいは半導体薄
膜との組合せにより構成されている場合には、窒化珪素
膜によるストレスが緩和されるため、更なる特性の向上
あるいは信頼性を得ることもできる。また、ソース及び
ドレイン領域の形成の際の不純物打ち込みのマスクとし
て第１の層間絶縁膜を用いることにより、イオンドーピ
ング法を用いることができるため、基板の大面積化など
低コスト化が可能になる。
化珪素膜やその他の絶縁膜または半導体薄膜、あるいは
これらの組合せによって構成される第１の絶縁膜が能動
領域全面を覆っているため、不純物を含んだ第２の層間
絶縁膜からの不純物の混入を防ぐことができ、特性の均
一性及び信頼性を得ることができる。また、窒化珪素膜
は水素を通さないため、窒化珪素膜形成後の熱工程によ
る水素の解離を防ぐことができるだけでなく、窒化珪素
膜中の水素を拡散させることにより水素化を行うことも
できる。これにより、薄膜トランジスタの高移動度化及
び高性能化を実現する事が可能になる。また、第１の層
間絶縁膜が窒化珪素膜と、他の絶縁膜あるいは半導体薄
膜との組合せにより構成されている場合には、窒化珪素
膜によるストレスが緩和されるため、更なる特性の向上
あるいは信頼性を得ることもできる。また、ソース及び
ドレイン領域の形成の際の不純物打ち込みのマスクとし
て第１の層間絶縁膜を用いることにより、イオンドーピ
ング法を用いることができるため、基板の大面積化など
低コスト化が可能になる。
【０００８】
【実施例】本発明の実施例の１つを、図１（ａ）〜
（ｄ）までの製造工程ごとの素子断面図を用いて、詳し
く説明していく。まず図１（ａ）に示すように、基板１
０１上に半導体層を積層し、所望の形状にパターニング
してゲート電極１０２とした後、ゲート絶縁膜層１０３
と半導体層１０４と第１の層間絶縁膜層１０５を順次積
層する。前記ゲート電極１０２には、高濃度不純物を添
加した半導体層などが減圧ＣＶＤ法やプラズマＣＶＤ法
などにより形成され、使用される。また、前記ゲート絶
縁膜層１０３には、熱酸化法や熱窒化法または常圧ＣＶ
Ｄ法、減圧ＣＶＤ法、プラズマＣＶＤ法、ＥＣＲプラズ
マＣＶＤ法、スパッタ法などによって形成される、二酸
化珪素膜や窒化珪素膜などやこれらの組合せによる絶縁
膜が用いられる。また、前記第１の層間絶縁膜層１０５
には、やはり前記ゲート絶縁膜１０３に用いられたのと
同様の絶縁膜が、やはり同様の方法により形成され、使
用される。この第１の層間絶縁膜としては、不純物の進
入を防ぐことと、水素を通さないこと、水素を多く含む
こと、それからイオン打ち込みの際のマスクとなること
などを考えた場合、窒化珪素膜などが効果が大きい。ま
た、前記第一の層間絶縁膜１０５として窒化珪素膜と、
二酸化珪素膜などの絶縁膜あるいは半導体薄膜などとの
２層構造を用いることも可能である。ついで全面にレジ
スト１０６を塗布し、能動領域上部のレジストのみを残
して除去し、それをマスクとして、前記第１の層間絶縁
膜１０５をパターニングする。この状態が図１（ｂ）で
ある。その後、図１（ｃ）に示すように、レジスト１０
６を除去し、残された第１の層間絶縁膜１０５をマスク
として、不純物イオン１０７をイオンインプランテーシ
ョン法やイオンドーピング法などのイオン注入法により
導入し、不純物の活性化のための熱処理を施して、ソー
ス及びドレイン領域１０８と能動領域１０９を形成す
る。ついで、第２の層間絶縁膜１１０を積層し、平坦化
を施した後、コンタクトホール１１１を開口し、ソース
及びドレイン電極端子１１２を形成して図１（ｄ）と
し、薄膜トランジスタが完成する。前記第２の層間絶縁
膜１１０としては、ＳＯＧ（スピン オン グラス）や
ＢＰＳＧ（ボロンリンシリケート膜）、ＰＳＧ（リンシ
リケート膜）などが、通常用いられる。
（ｄ）までの製造工程ごとの素子断面図を用いて、詳し
く説明していく。まず図１（ａ）に示すように、基板１
０１上に半導体層を積層し、所望の形状にパターニング
してゲート電極１０２とした後、ゲート絶縁膜層１０３
と半導体層１０４と第１の層間絶縁膜層１０５を順次積
層する。前記ゲート電極１０２には、高濃度不純物を添
加した半導体層などが減圧ＣＶＤ法やプラズマＣＶＤ法
などにより形成され、使用される。また、前記ゲート絶
縁膜層１０３には、熱酸化法や熱窒化法または常圧ＣＶ
Ｄ法、減圧ＣＶＤ法、プラズマＣＶＤ法、ＥＣＲプラズ
マＣＶＤ法、スパッタ法などによって形成される、二酸
化珪素膜や窒化珪素膜などやこれらの組合せによる絶縁
膜が用いられる。また、前記第１の層間絶縁膜層１０５
には、やはり前記ゲート絶縁膜１０３に用いられたのと
同様の絶縁膜が、やはり同様の方法により形成され、使
用される。この第１の層間絶縁膜としては、不純物の進
入を防ぐことと、水素を通さないこと、水素を多く含む
こと、それからイオン打ち込みの際のマスクとなること
などを考えた場合、窒化珪素膜などが効果が大きい。ま
た、前記第一の層間絶縁膜１０５として窒化珪素膜と、
二酸化珪素膜などの絶縁膜あるいは半導体薄膜などとの
２層構造を用いることも可能である。ついで全面にレジ
スト１０６を塗布し、能動領域上部のレジストのみを残
して除去し、それをマスクとして、前記第１の層間絶縁
膜１０５をパターニングする。この状態が図１（ｂ）で
ある。その後、図１（ｃ）に示すように、レジスト１０
６を除去し、残された第１の層間絶縁膜１０５をマスク
として、不純物イオン１０７をイオンインプランテーシ
ョン法やイオンドーピング法などのイオン注入法により
導入し、不純物の活性化のための熱処理を施して、ソー
ス及びドレイン領域１０８と能動領域１０９を形成す
る。ついで、第２の層間絶縁膜１１０を積層し、平坦化
を施した後、コンタクトホール１１１を開口し、ソース
及びドレイン電極端子１１２を形成して図１（ｄ）と
し、薄膜トランジスタが完成する。前記第２の層間絶縁
膜１１０としては、ＳＯＧ（スピン オン グラス）や
ＢＰＳＧ（ボロンリンシリケート膜）、ＰＳＧ（リンシ
リケート膜）などが、通常用いられる。
【０００９】
【発明の効果】以上、製造工程ごとに簡単に説明した方
法により形成された薄膜トランジスタの構造及びその製
造方法によれば、平坦化を行うための第２の層間絶縁膜
と能動領域との間に、第１の層間絶縁膜が位置している
ため、第２の層間絶縁膜から拡散してきた不純物が、能
動領域に進入することがなく、特性の信頼性及び安定性
が得られる。また、第１の層間絶縁膜が能動領域を完全
に覆っているため、ソース及びドレイン領域の不純物の
活性化の為の熱処理を施しても、能動領域からの水素の
解離が抑えられ、しかも逆に、第１の層間絶縁膜からの
水素の拡散により水素化を行うことによって、能動領域
のダングリングボンドを減少させることができるため、
層間絶縁膜が厚い場合や能動領域を覆うように金属配線
がある場合なども、容易に薄膜トランジスタの高性能化
及び高移動度化が実現できる。しかも、従来の技術に比
べてもプロセスの大きな変更や、マスクの変更なく、薄
膜トランジスタの高性能化及び高移動度化、低消費電力
化や、高信頼性を得ることが可能である。また、前記第
１の層間絶縁膜は、ソース及びドレイン領域をイオン打
ち込み法により形成する際のマスクとしても用いられる
ため、イオン打ち込みの方法として高エネルギーイオン
を用いたイオンドーピング法などを用いることも可能で
あり、大面積に均一に薄膜トランジスタを形成すること
ができ、低コスト化が、可能となる。また、前記第一の
層間絶縁膜として窒化珪素膜と、二酸化珪素膜などの絶
縁膜あるいは半導体薄膜などとの２層構造を用いると、
窒化珪素膜によるストレスを緩和することもでき、さら
に特性の向上及び信頼性が望める。
法により形成された薄膜トランジスタの構造及びその製
造方法によれば、平坦化を行うための第２の層間絶縁膜
と能動領域との間に、第１の層間絶縁膜が位置している
ため、第２の層間絶縁膜から拡散してきた不純物が、能
動領域に進入することがなく、特性の信頼性及び安定性
が得られる。また、第１の層間絶縁膜が能動領域を完全
に覆っているため、ソース及びドレイン領域の不純物の
活性化の為の熱処理を施しても、能動領域からの水素の
解離が抑えられ、しかも逆に、第１の層間絶縁膜からの
水素の拡散により水素化を行うことによって、能動領域
のダングリングボンドを減少させることができるため、
層間絶縁膜が厚い場合や能動領域を覆うように金属配線
がある場合なども、容易に薄膜トランジスタの高性能化
及び高移動度化が実現できる。しかも、従来の技術に比
べてもプロセスの大きな変更や、マスクの変更なく、薄
膜トランジスタの高性能化及び高移動度化、低消費電力
化や、高信頼性を得ることが可能である。また、前記第
１の層間絶縁膜は、ソース及びドレイン領域をイオン打
ち込み法により形成する際のマスクとしても用いられる
ため、イオン打ち込みの方法として高エネルギーイオン
を用いたイオンドーピング法などを用いることも可能で
あり、大面積に均一に薄膜トランジスタを形成すること
ができ、低コスト化が、可能となる。また、前記第一の
層間絶縁膜として窒化珪素膜と、二酸化珪素膜などの絶
縁膜あるいは半導体薄膜などとの２層構造を用いると、
窒化珪素膜によるストレスを緩和することもでき、さら
に特性の向上及び信頼性が望める。
【図１】 本発明の薄膜トランジスタの、実施例に示し
た製造工程ごとの素子断面図。
た製造工程ごとの素子断面図。
【図２】 従来の技術における薄膜トランジスタの、製
造工程ごとの素子断面図。
造工程ごとの素子断面図。
１０１，２０１・・・基板 １０２，２０２・・・ゲート電極 １０３，２０３・・・ゲート絶縁膜 １０４，２０４・・・半導体層 １０５・・・第１の層間絶縁膜層 １０６，２０５・・・レジスト １０７，２０６・・・不純物イオン １０８，２０７・・・ソース及びドレイン領域 １０９，２０８・・・能動領域 １１０・・・第２の層間絶縁膜層 ２０９・・・層間絶縁膜層 １１１，２１０・・・コンタクトホール １１２，２１１・・・ソース及びドレイン電極端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336
Claims (4)
- 【請求項１】 ソース及びドレイン領域と能動領域とゲ
ート絶縁膜とゲート電極とを有し、かつゲート電極が能
動領域より基板側に位置する逆スタガ型の薄膜トランジ
スタに於いて、第１の層間絶縁膜層が、能動領域を覆う
ように位置し、さらに第２の層間絶縁膜層を全面に有す
る事を特徴とする薄膜トランジスタ。 - 【請求項２】 前記請求項１に記載の薄膜トランジスタ
に於いて、前記能動領域上部の第１の層間絶縁膜層が、
窒化珪素膜である事を特徴とする薄膜トランジスタ。 - 【請求項３】 前記請求項１に記載の薄膜トランジスタ
に於いて、前記能動領域上部の第１の層間絶縁膜層が、
窒化珪素膜と他の絶縁膜または半導体膜とで構成されて
いる事を特徴とする薄膜トランジスタ。 - 【請求項４】 半導体薄膜・絶縁薄膜・導体薄膜よりな
り、ゲート電極形成後にソース及びドレイン領域を形成
する工程を含む、薄膜トランジスタの製造方法に於て、
ゲート電極を形成する工程と、ゲート絶縁膜と半導体薄
膜と第１の層間絶縁膜を順次積層する工程と、全面にレ
ジストを塗布しフォトリソグラフィーを施した後、前記
第１の層間絶縁膜をパターニングする工程と、前記パタ
ーニングされた第１の層間絶縁膜に対して、ソース及び
ドレイン領域を自己整合的に形成する工程と、ソース及
びドレイン領域の活性化を行う工程と、第２の層間絶縁
膜を積層する工程と、コンタクトホールを開口しソース
及びドレイン電極を形成する工程とを含むことを特徴と
する薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26202091A JPH05102484A (ja) | 1991-10-09 | 1991-10-09 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26202091A JPH05102484A (ja) | 1991-10-09 | 1991-10-09 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102484A true JPH05102484A (ja) | 1993-04-23 |
Family
ID=17369906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26202091A Pending JPH05102484A (ja) | 1991-10-09 | 1991-10-09 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102484A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54134391U (ja) * | 1978-03-10 | 1979-09-18 | ||
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6500703B1 (en) | 1993-08-12 | 2002-12-31 | Semicondcutor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
-
1991
- 1991-10-09 JP JP26202091A patent/JPH05102484A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54134391U (ja) * | 1978-03-10 | 1979-09-18 | ||
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6437366B1 (en) | 1993-08-12 | 2002-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6500703B1 (en) | 1993-08-12 | 2002-12-31 | Semicondcutor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376388B1 (ko) | 박막트랜지스터및그형성방법 | |
| JPH08130246A (ja) | 半導体装置とその製造方法 | |
| US6271064B2 (en) | Thin film transistor and method of manufacturing the same | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| JPS5843912B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6274417B1 (en) | Method of forming a semiconductor device | |
| JPH05102484A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP4943576B2 (ja) | Ｍｉｓ電界効果トランジスタ及びその製造方法 | |
| US6624079B2 (en) | Method for forming high resistance resistor with integrated high voltage device process | |
| JP3325717B2 (ja) | 半導体装置の製造方法 | |
| JP3116436B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS61154172A (ja) | 半導体装置の製造方法 | |
| JP2925868B2 (ja) | 半導体装置の製造方法 | |
| JPH05136414A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2656159B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07169849A (ja) | 半導体装置の製造方法 | |
| JPH07221300A (ja) | 半導体装置の製造方法 | |
| JPH08340052A (ja) | 半導体メモリ装置およびその製造方法 | |
| JP2911255B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6016469A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPH05211131A (ja) | 半導体装置 | |
| KR100187660B1 (ko) | 반도체 소자의 제조방법 | |
| JP2685493B2 (ja) | 半導体装置の製造方法 | |
| KR930006851B1 (ko) | 폴리로코스를 이용한 바이 시모스 제조방법 | |
| JPH0745715A (ja) | 半導体装置の製造方法 |