JPH03196668A - 半導体装置の製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製法、特に多結晶半導体膜によ
る抵抗体の製法に関する。

〔発明の概要〕

本発明は、半導体装置特に抵抗体の製法において、絶縁
層上に半導体膜による抵抗体を形成し、この抵抗体を含
む全面に窒化シリコン膜及びその上に酸化シリコン膜を
連続的に被着形成し、しかる後、抵抗体の電極を形成す
ることによって、抵抗体の段差部での絶縁膜の脆弱さを
防止し、電極、配線の段切を防止すると共に、抵抗体と
この上を跨ぐ配線間の耐圧向上を図り、半導体装置の歩
留りを改善するようにしたものである。

また、本発明は、半導体装置特に抵抗体の製法において
、抵抗体となるべき半導体膜に不純物をイオン注入して
非晶質化し、半導体膜を水素化合物ガス又は／及び水素
ガスの雰囲気中で熱処理し、その後、活性化のための熱
処理を行って抵抗体を形成することによって、高不純物
ドーズ量領域での抵抗体の更なる低抵抗化を図るように
したものである。

〔従来の技術〕

従来、半導体装置の抵抗体としては、半導体基体中に形
成した拡散層を抵抗体として用いる拡散抵抗体が主に使
用されていた。この拡散抵抗体は、例えばｎ形エピタキ
シャル層の表面部にボロンを導入しｐ゛拡散領域として
その両端に電極（例えばＭ電極等）を形成して構成され
るものである。

近年、多結晶シリコン膜を抵抗体として用いる多結晶シ
リコン抵抗体が導入されつつある。この多結晶シリコン
抵抗体は、第６図に示すようにシリコン基１）の主面に
形成したフィールド絶縁層（ＳｉＯ□層）（２）上に抵
抗体となる不純物含有の多結晶シリコン膜（３）を形成
し、この多結晶シリコン膜（３）を含む全面にＣＶＤ　
（化学気相成長）法によるＳｉＯ□膜（４）を被着形成
して後、コンタクトホールを通じて多結晶シリコン膜（
３）の両端に対のＭ電極（配線）（６）を形成して構成
される。この多結晶シリコン抵抗体（７）は、上記の拡
散抵抗体に比べて次のような特徴を有している。

（ｉ）　　拡散抵抗体では周囲半導体領域との間に逆バ
イアス電圧を印加して接合分離しているので空乏層によ
って抵抗値が変わる所謂バックバイアス依存性があるが
、多結晶シリコン抵抗体（７）ではこのようなバックバ
イアス依存性がない。

（ｉｉ　）　　拡散抵抗体では之に与える電位で空乏層
の広がりが変わることによって抵抗値が変わる所謂セル
フバイアス依存性があるが、多結晶シリコン抵抗体（７
）ではこのようなセルフバイアス依存性がない。

（ｉｉｉ　）　　拡散抵抗体では面方位により抵抗値が
変わり、また組立時（例えばモールド時）の応力の影響
で抵抗値が変わるが、多結晶シリコン抵抗体（力ではこ
のような面方位影響がなく、組立時応力の影響も少ない
。

（ｉｖ）　　多結晶シリコン抵抗体の方が温度特性に関
して有利である。

一方、従来バイポーラトランジスタにおいて、ベース取
出し電極及びエミッタ取出し電極を多結晶シリコン膜で
形成し、エミッタ取出し用の多結晶シリコン膜からの不
純物拡散でセルソファライン的にベース領域及びエミッ
タ領域を形成して成る超高速バイポーラトランジスタが
提案されている。第８図は、この超高速バイポーラトラ
ンジスタの製法例を示す。第８図Ａに示すように第１導
電形例えばｐ形のシリコン基板（１１）の−主面に第２
導電形即ちｎ形のコレクタ埋込み領域（１２）及びＰ形
チャンネルストップ領域（１３）を形成した後、ｎ形の
エピタキシャル層（１４）を成長する。コレクタ埋込み
ｊＪ（Ｍ（１２）に達する高濃度のｎ形コレクタ取出し
領域（１５）を形成し、このコレクタ取出し領域（１５
）及び爾後ベース領域、エミッタ領域を形成するべき領
域（１４Ａ）を除いて選択酸化によるフィールド絶縁膜
（１６）を形成する。次いで全面に薄い絶縁膜例えば５
ｉＯ１膜（１７）を形成し、領域（１４＾）に対応する
部分を開口した後、ＣＶＤ法によりベース取出し電極と
なる第１の多結晶シリコン膜（１８）を形成し、この多
結晶シリコン膜（１８）にｐ形不純物のボロンをドープ
する。しかる後ベース取出し電極の外形形状に対応する
パターンの第１のレジストマスク（１９）を介してｐ゛
多結晶シリコン膜（１８）をパターニングする。

次に、第８図Ｂに示すようにバターニングしたＰ゛多結
晶シリコン膜（１８）を含む全面にＣＶＤ法によりＳｉ
Ｏ□膜（２０）を被着形成した後、第２のレジストマス
ク（２１）を形成する。そして、このレジストマスク（
２１）を介して真性ベース領域及びエミッタ領域を形成
すべき活性部に対応する部分のＳｉＱ□膜（２０）及び
ｐ゛多結晶シリコン膜（１８）を選択的にエツチング除
去し、開口（２３）を形成すると共に、ｐ゛多結晶シリ
コン膜（１８）からなるベース取出し電極（２２）を形
成する。

次に、第８図Ｃに示すように、この開口（２３）を通じ
てｐ形不純物のボロンをイオン注入し領域（１４Ａ）の
面に爾後形成する外部ベース領域と真性ベース領域とを
接続するためのリンクベース領域（２４）を形成する。

次いで５ｔ（ｈ膜をＣＶＤ法により被着形成した後、９
００°Ｃ程度の熱処理でＣＶＤ５ｉＯ□膜をデンシファ
イ（緻密化）する。このときの熱処理でｐ゛多結晶シリ
コン膜のベース取出し電極（２２）からのボロン拡散で
一部外部ベース領域（２６）が形成される。その後、エ
ッチバックして開口（２３）に臨むベース取出し電極（
２２）の内壁にＳｉｎｇによるサイドウオール（２５）
を形成する。

次に、第８図りに示すようにサイドウオール（２５）で
規制された開口（２７）に最終的にエミッタ取出し電極
となる第２の多結晶シリコン膜（２８）をＣＶＤ法によ
り形成し、多結晶シリコン膜（２８）にｐ形不純物（例
えばＢ又はＢＦｚ）をイオン注入しアニールして活性部
にｐ形真性ベース領域（２９）を形成し、続いてｎ形不
純物（例えばヒ素）をイオン注入しアニールしてｎ形エ
ミッタ領域（３０）を形成する。或は多結晶シリコン膜
（２８）にｐ形不純物及びｎ形不純物をイオン注入した
後、同時にアニールしてＰ形真性ベース領域（２９）及
びｎ形エミッタ領域（３０）を形成する。このベース及
びエミッタ形成時のアニール処理で同時にｐ゛多結晶シ
リコンのベース取出し電極（２２）からのボロン拡散で
最終的に外部ベース領域（２６）が形成される。なお、
真性ベース領域（２９）はリンクベース領域（２４）よ
り不純物濃度は大きい。しかる後、コンタクトホールを
形成し、メタル（例えばＡＩ）によるベース電極（３１
）、コレクタ電極（３２）及びエミッタ電極（３３）を
形成する。この様にして超高速バイポーラトランジスタ
（３４）が構成される。

このような超高速バイポーラトランジスタを含む高速バ
イポーラＬ　Ｓ　Ｉ　、　Ｂｉ　−ＣＭＯＳ　ＬＳＩ等
に上述の多結晶シリコン抵抗体が用いられる。

〔発明が解決しようとする課題〕

しかし乍ら、上述の多結晶シリコン抵抗体はフィールド
絶縁層（２）上に形成されるので段差が増大する。これ
が為に、第６図の段差部ＡにおけるＣＶＤ５ｉＯ□膜（
４）のカバレージに基因して上層Ｍ電極（配線）（６）
に段切れが生じたり、エレクトロマイグレーションが発
生する。また、同じく段差部ＡでのＣＶＤ　ＳｉＯ□膜
（４）が膜質的に脆弱なことにより第７図で示すように
抵抗体（７）上をＭ配線（８）がクロスオーバした場合
、段差の部分Ｂにおいて多結晶シリコン抵抗体（７）　
−Ｍ配線（８）間でのリーク電流の発生が考えられる。

なお、ＣＶＤ　ＳｉＯ□膜（４）の膜質が悪くなる理由
は次のように考えられる。抵抗体とすべく多結晶シリコ
ン膜（３）をレジストマスクを介して例えばＲＩＥ（反
応性イオンエツチング）でパターニングしたときにフィ
ールド絶縁層（２）表面がダメージを受け、また、レジ
ストマスク剥離（アッシング）時に多結晶シリコン膜（
３）表面が汚染され且つダメージを受けるため、この上
に堆積するＣＶＤ　５ｉ（ｈ膜（４）は薄く且つより脆
弱となる。

一方、多結晶シリコン抵抗体の場合、薄膜厚を固定すれ
ば、不純物の種類、ドーズ量等によりシート抵抗をコン
トロールすることができる。しかしながら、ボロン（Ｂ
）、ヒ素（Ａｓ）、リン（Ｐ）等、それぞれに特徴はあ
るも、ある一定量以上ドーズ量を増すと、その不純物の
偏析などの影響によりシート抵抗が下がらず逆に増大す
る傾向を持つ様になる。第４図はボロンドーズ量依存性
の模式図であり、曲線ａ２が従来の場合を示し、第５図
はリン又はヒ素ドーズ量依存性の模式図であり、曲線ｂ
２が従来の場合を示す。この様に薄膜の多結晶シリコン
抵抗体（通常は高抵抗を得るために用いられる）で低抵
抗を得ることは困難であった。

本発明は、上述の点に鑑み、安定した良質の絶縁膜の形
成を可能にし、電極、配線の段切れ、又は抵抗体−配線
間にリーク電流の生じない信輔性の高い抵抗体を形成で
きるようにした半導体装置の製法を提供するものである
。

また、本発明は、高ドーズ量領域で更に低抵抗の抵抗体
が得られるようにした半導体装置の製法を提供するもの
である。

〔課題を解決するための手段〕

本発明は、抵抗体の製法において、絶縁層（４２）上に
半導体膜による抵抗体（４５）を形成し、この抵抗体（
４５）を含む全面に窒化シリコン膜（４６）及びその上
に酸化シリコン膜（４７）を連続的に被着形成し、しか
る後、抵抗体（４５）の電極（４９Ａ）　（４９Ｂ）を
形成するようになす。

また、本発明は、抵抗体の製法において、抵抗体となる
べき半導体膜（６３）に不純物（６４）をイオン注入し
て非晶質化し、半導体膜（６３ａ）を水素化合物ガス及
び／又は水素ガスの雰囲気中で熱処理し、その後、活性
化のための熱処理を行って抵抗体（６７）を形成するよ
うになす。水素化合物ガス及び／又は水素ガスの雰囲気
中での熱処理は５００〜８００°Ｃ程度の中温度領域で
行う。水素化合物ガスとしてはＮＨ，、ＩＣβ＋　Ｓｉ
Ｈ４，５ｉ）ｌｚｃＪ！ｚ等を用いることができる。活
性化のための熱処理は、９００°Ｃ以上の高温度領域で
例えばＮ２雰囲気中で行う。

〔作用〕

上述した第１の発明に係る製法において、抵抗体（４５
）のパターニング時に絶縁層（４２）表面がダメージを
受け、またレジストマスクのアッシング除去時に抵抗体
（４５）表面がダメージ、汚染を受けても、この上の窒
化シリコン膜（４６）は、カバレージ良く且つ緻密な膜
質で形成される。従って、この窒化シリコン膜（４６）
を介して酸化シリコン膜（４７）を形成することにより
、膜質のよい酸化シリコン膜（４７）が形成され、全体
としてカバレージの良い、安定した絶縁膜（５１）が形
成される。従って、絶縁膜（５工）のカバレージに基因
する電極、配線の段切れ、エレクトロマイグレーション
の発生はない。

また抵抗体（４５）上を跨ぐ配線（８）と該抵抗体（４
５）との間の耐圧が向上し、両者間でのリーク電流の発
生もない。

第２の発明に係る製法においては、抵抗体となるべき半
導体膜（６３）に不純物（６４）をイオン注入して非晶
質化し、活性化のための高温熱処理の前に、半導体膜（
６３ａ）を水素化合物ガス及び／又は水素ガスの雰囲気
中で熱処理することにより、不純物イオン注入の高ドー
ズ量領域において、抵抗体（６７）の抵抗値がより低抵
抗化する。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

第１図は本発明に係る半導体装置、特にその抵抗体の製
法の一例である。

本例においては、第１図Ａに示すように半導体基体例え
ばシリコン基体（４１）の主面上にフィールド絶縁層（
４２）形成し、このフィールド絶縁層（４２）上に膜厚
１０００〜４０００人程度の多結晶シリコン膜（４３）
をＣＶＤ法により被着形成する。フィールド絶縁層（４
２）としては、例えば選択酸化（ＬＯＧＯＳ）によるＳ
ｉｎ、層、或はＣＶＤ法によるＳｉＯ□層等で形成する
ことができる。

次に、第１図Ｂに示すように、多結晶シリコン膜（４３
）中に不純物例えばボロンをイオン注入した後、フォト
リソグラフィー技術を用いて多結晶シリコン膜（４３）
の抵抗体となるべき領域上に選択的にレジストマスク（
４４）を形成する。そして、レジストマスク（４４）を
介して例えばＲＩＥによりパタニングして抵抗体本体（
４５）を形成する。

次に、第１図Ｃに示すように、レジストマスク（４４）
をアッシング処理して剥離した後、抵抗体本体（４５）
を含む全面に例えは７００°Ｃの減圧ＣＶＤによる窒化
シリコン（ＳｒｓＮａ）膜（４６）を被着形成し、その
上に例えば３５０°Ｃの常圧ＣＶＤによる酸化シリコン
（ＳｉＯｚ）膜（４７）を被着形成する。ここで、窒化
シリコン膜（４６）は、多結晶シリコン膜のパターニン
グ時でダメージを受けたフィールド絶縁層（４２）上及
びレジストアッシング時で汚染、ダメージを受けた抵抗
体本体（４５）表面上においても、緻密な膜として形成
され、カバレージが極めて良く、ピンホールが少ない。

したがってこの膜質良好な窒化シリコン膜（４６）上に
形成される酸化シリコン膜（４７）もまた膜質よく安定
に形成される。

然る後、酸化シリコン膜（４７）及び窒化シリコン膜（
４６）を選択的に除去して抵抗体本体（４５）の両端に
対応する部分に対のコンタクトホール（４８）を形成し
、例えばＭをスパッタリング形成した後、之をパターニ
ングして抵抗体本体（４５）の両端に対の電極（４９Ａ
）及び（４９Ｂ）を形成し、シンター処理して第１図り
に示す目的の多結晶シリコン抵抗体（５０）を得る。

上述の製法によれば、多結晶シリコン膜（４３）をＲＩ
Ｈによりパターニングしたときはフィールド絶縁層（４
２）の表面がダメージを受け、また抵抗体本体（４５）
上のレジストマスク（４４）をアッシング処理する際に
抵抗体本体（４５）の表面が汚染、ダメージを受けるが
、この上に窒化シリコン膜（４６）及び酸化シリコン膜
（４７）を連続して被着形成することにより、カバレー
ジが良く、且つ膜厚も十分な安定した絶縁膜即ちＣＶＤ
膜（５１）が形成される。即ち、窒化シリコン膜（４６
）はダメージ等を受けた面上においてもカバレージ良く
、緻密な膜として形成されるので、この上に形成される
酸化シリコン膜（４７）はダメージ等の影響を受けずに
、膜質の良い安定な膜となる。従って、カバレージに基
因するＭ電極（４９Ａ）　（４９Ｂ）の段切れはなく、
エレクトロマイグージョンの発生もない。そして、この
ＣＶＤ膜（５１）を介して抵抗体（５０）上を跨ぐＭ配
線（８）（第６図参照）と抵抗体（５０）間の耐圧は十
分に得られ、両者間でリーク電流が生じることのない安
定した抵抗体（５０）を作成することができる。また安
定したＣＶＤ膜（５１）が得られることから、フィール
ド絶縁層による寄生ｖｔｈが安定に得られる。

さらに窒化シリコン膜（４６）により製造ラインでの汚
染の影響も低減される。

第２図は、本発明に係る半導体装置特により低抵抗化を
可能にした抵抗体の製法例である。

本例においては、第２図Ａに示すように半導体基体例え
ばシリコン基体（４１）の主面上にフィールド絶縁層（
４２）を形成し、この上に多結晶シリコン膜（６３）を
ＣＶＤ法により形成する。低抵抗体となるべき部分に選
択的に開口を有するレジストマスク（図示せず）を多結
晶シリコン膜（６３）上に形成し、このレジストマスク
を介して多結晶シリコン膜（６３）に不純物（６４）例
えばボロン（Ｂ）（又はリン（Ｐ）、ヒ素（Ａｓ）等）
をイオン注入により導入する。

このとき、イオン注入するボロン（又はリン、ヒ素等）
のドーズ量が多いために多結晶シリコン膜（６３）は非
晶質化されるが、さらにシリコンのイオン注入等により
更に非晶質化されるようにしてもよい。

次に、第２図Ｂに示すように、レジストマスク（６５）
を介して抵抗体本体となるべき部分の非晶質化されたシ
リコン膜（６３ａ）が残すようにＲＩＥ等によりパター
ニングする。

次に、第２図Ｃに示すように、この非晶質化されたシリ
コン膜（６３ａ）に対して５００℃〜８００℃程度の中
湿度領域にて例えばＮｕｓを含むＨガス雰囲気中で１０
〜６０分の熱処理う行う。この中湿度領域の熱処理では
ＮＨ３ガスは分解し、多結晶シリコン膜中でのダングリ
ングボンドの水素化（即ちダングリングボンドに水素が
結合すること）が進むと共に、わずかにグレイン成長が
進と考えられる。

次に、第２図りに示すように、ＣＶＤ法により５ｉｆｔ
膜（６６）を被着形成した後、Ｎｔガス雰囲気中で９０
０°Ｃ以上例えば１０００°Ｃ程度の高温熱処理を行い
、活性化と共にグレイン成長を行い、多結晶シリコン膜
による抵抗体本体（６７）を形成する。

次に、Ｓｉｎ、膜（６６）に対して対のコンタクトホー
ル（６８）を形成した後、Ｎ２ガス雰囲気中で７５０℃
のアニール処理を行い、さらに３３５°Ｃで水素アニー
ル処理を行う。次いでＭをスパッタリングし、パターニ
ングして抵抗体本体（６７）の両端に対のＭ電極（６９
＾）及び（６９Ｂ）を形成し、Ｎ２ガス及びＮ２ガスを
含む雰囲気中で４００℃のシンター処理を行って目的の
低抵抗の抵抗体（７０）を得る。

尚、この抵抗体（７０）は前述の高速バイポーラトラン
ジスタと同時に製造することができ、その場合多結晶シ
リコン膜（６３）はバイポーラトランジスタ（３４）の
多結晶シリコン（８）と同時に形成するを可とし、また
、９００°Ｃ以上の高温アニールはバイポーラトランジ
スタ（３４）のエミッタ拡散と同じ工程で行うを可とす
る。

上述の製法によれば、多結晶シリコン膜（６３）を不純
物（６４）のイオン注入により非晶質化し、パターニン
グした後、５００°Ｃ〜８００℃、ＮＨ，を含むＮ２ガ
ス雰囲気中で熱処理し、その後、９００°Ｃ以上の高温
アニールを行うことにより、不純物（６４）を多く注入
した所謂高ドーズ量領域において第４図（ボロン導入の
場合）の曲線ａＩ、又は第５図（リン、ヒ素導入の場合
）の曲線す、で示すようにさらに抵抗値を下げることが
できる。例えば抵抗値の最低値のところを４０％程度下
げることが可能である。この理由は、まだ明らかでなは
か、ＮＨ３を含む雰囲気で５００℃〜８００°Ｃ程度の
熱処理を行うことにより、不純物の偏析が抑制され、さ
らに後の活性化のための高温度処理での再結晶化即ちグ
レイン成長を促進させるものと考えられる。

また、この熱処理でＮｌ’ｈを用いるときは中湿度領域
でも安全である利点がある。

第３図は、第２図の他の例を示すもので第２図と対応す
る部分には同一符号を附して重複説明を省略する。本例
においては、第１図の窒化シリコン膜と酸化シリコン膜
の２層構造に応用した場合であり、第３図Ｃ工程の工程
（第２図Ａ−Ｃと同じ工程）を経て後、即ちＮＨ，を含
むＨ！ガス雰囲気中で５００°Ｃ〜８００°Ｃ程度の熱
処理を行った後、第３図りに示すように減圧ＣＶＤによ
るＳｉ、Ｎ、膜（７１）とＣＶＤによるＳｉＯ□膜（６
６）を順次被着形成する。この５ｉｚＮ４膜（７１）は
第３図Ｃ工程の後、ここに５１ｇ４ガスを導入すること
により連続して形成することが可能となる。以後は第２
図と同様であり、コンタクトホールを形成し、Ｍ電極（
６９Ａ）及び（６９Ｂ）を形成して第３図りに示す目的
の抵抗体（７２）を得る。この第３図の実施例では、第
２図と同様に高ドーズ量領域での更に低抵抗化が図られ
ると同時に、絶縁膜によるカバレージが良好な抵抗体（
６７）が得られるものである。

上例では、第２図Ｃの工程でＮＨ３を含むＨ２ガス雰囲
気中で中湿度による熱処理を行ったが、ＮＨｓガス単独
の雰囲気中で同処理を行うことも可能である。また、上
例のＮＨ３ガスに代えて、５ｔＨｎ＋　ＨＣｊ！。

５ｉＨｚＣら等のガスを用いることができ、５ｆＨ４＋
　ＨＣ７！。

５ｉＨｚＣｊ！ｚ夫々の単独のガス雰囲気中、或は２等
ガスを含むＨ２ガス雰囲気中で同処理を行うことも可能
である。さらにＨｚガス単独の雰囲気中で同処理を行う
ことも可能である。

〔発明の効果〕

本発明に係る抵抗体の製法によれば、絶縁層上の半導体
膜による抵抗体を含んで全面に窒化シリコン膜及びその
上に酸化シリコン膜を連続的に被着形成することにより
、カバレージの良い、安定した絶縁膜を形成することが
できる。従って、従来のカバレージに基因する配線の段
切れ、エレクトマイグレーションの発生を防止すること
ができ、さらに抵抗体とこの上を跨ぐ配線との間の耐圧
を向上することができ、信軌性の高い抵抗体を作成する
ことができ、半導体装置の歩留りを改善することができ
る。

また、他の本発明に係る抵抗体の製法によれば、抵抗体
となるべき半導体膜に不純物をイオン注入して非晶質化
し、半導体膜を水素化合物ガス及び／又は水素ガスの雰
囲気中で熱処理し、その後、活性化のための熱処理を行
って抵抗体を形成することにより、高ドーズ量領域での
抵抗値を、従来に比して更に下げることが可能となる。

したがって、半導体装置における半導体膜による抵抗体
の抵抗値設計の自由度を広げることができる。

【図面の簡単な説明】

第１図Ａ−Ｄは本発明に係る抵抗体の製法の一例を示す
工程図、第２図Ａ−Ｅは本発明に係る抵抗体の製法の他
の例を示す工程図、第３図Ｃ工程は本発明に係る抵抗体
の製法のさらに他の例を示す工程図、第４図は本発明と
従来の多結晶シリコン抵抗体におけるシート抵抗のボロ
ンドーズ量依存性を示す模式図、第５図は本発明と従来
の多結晶シリコン抵抗体におけるシート抵抗におけるリ
ン又はヒ素ドーズ量依存性を示す模式図、第６図は従来
の多結晶シリコン抵抗体の例を示す断面図、第７図は多
結晶シリコン抵抗体と之の上に配線がクロスオーバした
状態の平面図、第８図Ａ−Ｄは超高速バイポーラトラン
ジスタの製法例を示す工程図である。 （４１）はシリコン基板、（４２）はフィールド絶縁層
、（４３）は多結晶シリコン膜、（４６）は窒化シリコ
ン膜、（４７）は酸化シリコン膜、（４５）は抵抗体本
体である。

Claims (1)

1. 【特許請求の範囲】 １、絶縁層上に半導体膜による抵抗体を形成し、該抵抗
   体を含む全面に窒化シリコン膜及びその上に酸化シリコ
   ン膜を連続的に被着形成し、しかる後、上記抵抗体の電
   極を形成することを特徴とする半導体装置の製法。 ２、抵抗体となるべき半導体膜に不純物をイオン注入し
   て非晶質化し、 上記半導体膜を水素化合物ガス及び／又は水素ガスの雰
   囲気中で熱処理し、 その後、活性化のための熱処理を行って抵抗体を形成す
   ることを特徴とする半導体装置の製法。