JPH0846139A - ポリシリコン抵抗器とその作成法 - Google Patents
ポリシリコン抵抗器とその作成法Info
- Publication number
- JPH0846139A JPH0846139A JP7108791A JP10879195A JPH0846139A JP H0846139 A JPH0846139 A JP H0846139A JP 7108791 A JP7108791 A JP 7108791A JP 10879195 A JP10879195 A JP 10879195A JP H0846139 A JPH0846139 A JP H0846139A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- resistor
- polysilicon layer
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Abstract
(57)【要約】
【目的】 寄生静電容量が大幅に小さいポリシリコン抵
抗器とその作成法を提供する。 【構成】 ポリシリコン抵抗器は、フィールド酸化物層
と、前記フィールド酸化物層の一部分を被覆するポリシ
リコン層とを有する。前記ポリシリコン層は、予め定め
られた電気抵抗値を有する。窒化物／酸化物積層体が、
前記ポリシリコン層の予め定められた部分を被覆し、そ
して予め定められた抵抗値を達成するためにその上に添
加不純物が注入されない前記ポリシリコン層の少なくと
も１つの露出した位置を形成する。ケイ化物層が露出し
た位置を被覆する。
抗器とその作成法を提供する。 【構成】 ポリシリコン抵抗器は、フィールド酸化物層
と、前記フィールド酸化物層の一部分を被覆するポリシ
リコン層とを有する。前記ポリシリコン層は、予め定め
られた電気抵抗値を有する。窒化物／酸化物積層体が、
前記ポリシリコン層の予め定められた部分を被覆し、そ
して予め定められた抵抗値を達成するためにその上に添
加不純物が注入されない前記ポリシリコン層の少なくと
も１つの露出した位置を形成する。ケイ化物層が露出し
た位置を被覆する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体デバイスの製造
法と、それにより得られるデバイスに関する。さらに詳
細にいえば、本発明は、ポリシリコン抵抗器を作成する
方法と、それにより得られる抵抗器に関する。
法と、それにより得られるデバイスに関する。さらに詳
細にいえば、本発明は、ポリシリコン抵抗器を作成する
方法と、それにより得られる抵抗器に関する。
【０００２】
【従来の技術およびその問題点】ＭＯＳＦＥＴ構造体
と、バイポーラ・トランジスタとを、１個の基板の上に
集積することは、ますます強く要望されてきている。さ
らに、絶縁体の上のシリコン（ｓｉｌｉｃｏｎ ｏｎ
ｉｎｓｕｌａｔｏｒ、ＳＯＩ）技術により、寄生静電容
量が最小にされることによって、与えられた寸法に対し
て最高の特性が得られる。
と、バイポーラ・トランジスタとを、１個の基板の上に
集積することは、ますます強く要望されてきている。さ
らに、絶縁体の上のシリコン（ｓｉｌｉｃｏｎ ｏｎ
ｉｎｓｕｌａｔｏｒ、ＳＯＩ）技術により、寄生静電容
量が最小にされることによって、与えられた寸法に対し
て最高の特性が得られる。
【０００３】当業者には従来からよく知られているよう
に、バイポーラ技術または金属酸化物半導体（ｍｅｔａ
ｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ、ＭＯ
Ｓ）技術のいずれかを用いた集積回路により、ディジタ
ル機能および線形機能が実行されることが多い。もちろ
ん、バイポーラ集積回路は電力消費は大きいけれども、
ＭＯＳ回路に比べた時、特に相補形ＭＯＳ（ＣＭＯＳ）
回路に比べた時、バイポーラ集積回路により高速動作と
大きな駆動電流とが得られる。製造技術の最近の進歩に
より、同じ集積回路の中にバイポーラ・トランジスタと
ＣＭＯＳトランジスタとの両方を利用する（これは通常
ＢｉＣＭＯＳデバイスと呼ばれる）ことができるように
なった。さらに高いレベルのバイポーラ集積回路または
融合バイポーラＣＭＯＳ集積回路を得るのに、バイポー
ラ・トランジスタの大電流駆動性能をさらに利用するこ
とは重要である。
に、バイポーラ技術または金属酸化物半導体（ｍｅｔａ
ｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ、ＭＯ
Ｓ）技術のいずれかを用いた集積回路により、ディジタ
ル機能および線形機能が実行されることが多い。もちろ
ん、バイポーラ集積回路は電力消費は大きいけれども、
ＭＯＳ回路に比べた時、特に相補形ＭＯＳ（ＣＭＯＳ）
回路に比べた時、バイポーラ集積回路により高速動作と
大きな駆動電流とが得られる。製造技術の最近の進歩に
より、同じ集積回路の中にバイポーラ・トランジスタと
ＣＭＯＳトランジスタとの両方を利用する（これは通常
ＢｉＣＭＯＳデバイスと呼ばれる）ことができるように
なった。さらに高いレベルのバイポーラ集積回路または
融合バイポーラＣＭＯＳ集積回路を得るのに、バイポー
ラ・トランジスタの大電流駆動性能をさらに利用するこ
とは重要である。
【０００４】ＢｉＣＭＯＳ集積回路に対する抵抗器は、
典型的には、拡散により作成された抵抗器である。半導
体デバイスの中に拡散形抵抗器を作成する１つの処理工
程は、０．８ミクロンＢｉＣＭＯＳ処理工程を利用す
る。この処理工程により、６００Ω／□拡散形抵抗器が
得られる。この抵抗器の長さは、この抵抗器本体のケイ
化物化を阻止するポリシリコン層により定められる。こ
の抵抗器が使われなくなった１つの理由は、寄生静電容
量が大きいことである。この寄生静電容量は、回路を通
る信号の速度を遅くする。寄生静電容量は、抵抗器とそ
の上のポリシリコン層との間に存在し、および抵抗器と
隣接するＮ形ウエルとの間にも存在する。
典型的には、拡散により作成された抵抗器である。半導
体デバイスの中に拡散形抵抗器を作成する１つの処理工
程は、０．８ミクロンＢｉＣＭＯＳ処理工程を利用す
る。この処理工程により、６００Ω／□拡散形抵抗器が
得られる。この抵抗器の長さは、この抵抗器本体のケイ
化物化を阻止するポリシリコン層により定められる。こ
の抵抗器が使われなくなった１つの理由は、寄生静電容
量が大きいことである。この寄生静電容量は、回路を通
る信号の速度を遅くする。寄生静電容量は、抵抗器とそ
の上のポリシリコン層との間に存在し、および抵抗器と
隣接するＮ形ウエルとの間にも存在する。
【０００５】非同期転送モード（ａｓｙｎｃｈｒｏｎｏ
ｕｓ ｔｒａｎｓｆｅｒ ｍｏｄｅ、ＡＴＭ）電話スイ
ッチング技術や、一般的なアプリケーション特定集積回
路（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎ
ｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ、ＡＳＩＣ）技術の
ような進んだ技術に用いられる、さらに多くのＢｉＣＭ
ＯＳ集積回路に対し、寄生静電容量の問題点は、回路の
特性を許容レベル以下に劣化させる。
ｕｓ ｔｒａｎｓｆｅｒ ｍｏｄｅ、ＡＴＭ）電話スイ
ッチング技術や、一般的なアプリケーション特定集積回
路（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎ
ｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ、ＡＳＩＣ）技術の
ような進んだ技術に用いられる、さらに多くのＢｉＣＭ
ＯＳ集積回路に対し、寄生静電容量の問題点は、回路の
特性を許容レベル以下に劣化させる。
【０００６】
【問題点を解決するための手段】従って、拡散形抵抗器
とその上のポリシリコン層との間に存在する寄生静電容
量がないかまたは大幅に小さい、およびこのような抵抗
器とそれに付随するトランジスタのＮ形ウエルとの間に
存在する寄生静電容量がないかまたは大幅に小さい、改
良された抵抗器を得ること、およびこのような抵抗器を
作成する処理工程を得ることが要請されている。
とその上のポリシリコン層との間に存在する寄生静電容
量がないかまたは大幅に小さい、およびこのような抵抗
器とそれに付随するトランジスタのＮ形ウエルとの間に
存在する寄生静電容量がないかまたは大幅に小さい、改
良された抵抗器を得ること、およびこのような抵抗器を
作成する処理工程を得ることが要請されている。
【０００７】したがって、本発明により、従来の集積回
路抵抗器に付随する制限を解決した、またはこのような
制限が大幅に小さい、ポリシリコン抵抗器およびそれか
ら作成される抵抗器を製造する方法が得られる。本発明
では、従来の拡散形抵抗器はポリシリコン抵抗器で置き
換えられる。ポリシリコン抵抗器は、フィールド酸化物
の上に配置される。このフィールド酸化物の上に、金属
レベル酸化物（ｍｅｔａｌ ｌｅｖｅｌ ｏｘｉｄｅ、
ＭＯＬ）誘電体が備えられる。本発明により、従来の拡
散形抵抗器が有していた寄生静電容量よりも、大幅に小
さな寄生静電容量を有するポリシリコン抵抗器、および
それから作成される抵抗器を製造する方法が得られる。
本発明のポリシリコン抵抗器により、優れた回路特性が
得られ、特に、ＢｉＣＭＯＳ回路において優れた回路特
性が得られる。
路抵抗器に付随する制限を解決した、またはこのような
制限が大幅に小さい、ポリシリコン抵抗器およびそれか
ら作成される抵抗器を製造する方法が得られる。本発明
では、従来の拡散形抵抗器はポリシリコン抵抗器で置き
換えられる。ポリシリコン抵抗器は、フィールド酸化物
の上に配置される。このフィールド酸化物の上に、金属
レベル酸化物（ｍｅｔａｌ ｌｅｖｅｌ ｏｘｉｄｅ、
ＭＯＬ）誘電体が備えられる。本発明により、従来の拡
散形抵抗器が有していた寄生静電容量よりも、大幅に小
さな寄生静電容量を有するポリシリコン抵抗器、および
それから作成される抵抗器を製造する方法が得られる。
本発明のポリシリコン抵抗器により、優れた回路特性が
得られ、特に、ＢｉＣＭＯＳ回路において優れた回路特
性が得られる。
【０００８】本発明の１つの特徴は、フィールド酸化物
層とポリシリコン層とを備えた、ポリシリコン抵抗器で
ある。ポリシリコン層は、フィールド酸化物層の一部分
を被覆し、および予め定められた電気抵抗値を有する。
この予め定められた抵抗値を得るために、添加不純物が
ポリシリコン層の中に注入される。窒化物／酸化物の積
層体がポリシリコン層の予め定められた部分を被覆し、
およびケイ化物化されないポリシリコン層の少なくとも
１つの露出された位置を作成する。ケイ化物層が、ポリ
シリコン層の露出された端部を被覆する。
層とポリシリコン層とを備えた、ポリシリコン抵抗器で
ある。ポリシリコン層は、フィールド酸化物層の一部分
を被覆し、および予め定められた電気抵抗値を有する。
この予め定められた抵抗値を得るために、添加不純物が
ポリシリコン層の中に注入される。窒化物／酸化物の積
層体がポリシリコン層の予め定められた部分を被覆し、
およびケイ化物化されないポリシリコン層の少なくとも
１つの露出された位置を作成する。ケイ化物層が、ポリ
シリコン層の露出された端部を被覆する。
【０００９】本発明のまた別の特徴により、フィールド
酸化物層の上にポリシリコンの層をまず作成する、ポリ
シリコン抵抗器を作成する方法が得られる。予め定めら
れた電気抵抗値を得るために、このポリシリコンにヒ素
の注入が行われる。例えば、１つの実施例では、５００
Ω／□のレベルの抵抗値を有する。ポリシリコン抵抗器
の本体がパターンに作成され、そしてゲート・パターン
作成段階およびエッチング段階で作成が行われる。その
後、酸化物／窒化物側壁積層体が沈着され、そしてパタ
ーン作成が行われ、そしてエッチングが行われる。ポリ
シリコン抵抗器の上に残る酸化物／窒化物積層体は、
（１）後での注入からそれを保護することにより、この
抵抗器の長さを定める目的と、（２）ケイ化物阻止体を
形成することにより、ポリシリコン抵抗器の長さを定め
る目的とを果たす。これは、抵抗器のヘッドをケイ化物
化するだけの処理工程で得られる。１つの実施例では、
抵抗器のヘッドに、残っている酸化物を通してＮ+ ソー
ス／ドレイン注入で、注入を行うことができる。また一
方において、フォトレジストで被覆されたポリシリコン
抵抗器の全体を残すように、Ｎ+ ソース／ドレイン・マ
スクを制御することができる。ソース／ドレイン注入が
完了した後、これらの抵抗器ヘッドの上に残っている酸
化物が、ブランケット・エッチングで除去される。その
後、露出したシリコンがケイ化物化される。その後、本
発明の抵抗器は、適切なＭＬＯ層で被覆される。
酸化物層の上にポリシリコンの層をまず作成する、ポリ
シリコン抵抗器を作成する方法が得られる。予め定めら
れた電気抵抗値を得るために、このポリシリコンにヒ素
の注入が行われる。例えば、１つの実施例では、５００
Ω／□のレベルの抵抗値を有する。ポリシリコン抵抗器
の本体がパターンに作成され、そしてゲート・パターン
作成段階およびエッチング段階で作成が行われる。その
後、酸化物／窒化物側壁積層体が沈着され、そしてパタ
ーン作成が行われ、そしてエッチングが行われる。ポリ
シリコン抵抗器の上に残る酸化物／窒化物積層体は、
（１）後での注入からそれを保護することにより、この
抵抗器の長さを定める目的と、（２）ケイ化物阻止体を
形成することにより、ポリシリコン抵抗器の長さを定め
る目的とを果たす。これは、抵抗器のヘッドをケイ化物
化するだけの処理工程で得られる。１つの実施例では、
抵抗器のヘッドに、残っている酸化物を通してＮ+ ソー
ス／ドレイン注入で、注入を行うことができる。また一
方において、フォトレジストで被覆されたポリシリコン
抵抗器の全体を残すように、Ｎ+ ソース／ドレイン・マ
スクを制御することができる。ソース／ドレイン注入が
完了した後、これらの抵抗器ヘッドの上に残っている酸
化物が、ブランケット・エッチングで除去される。その
後、露出したシリコンがケイ化物化される。その後、本
発明の抵抗器は、適切なＭＬＯ層で被覆される。
【００１０】本発明の１つの技術的な利点は、従来の拡
散形抵抗器が有していた寄生静電容量値に比べて、小さ
な寄生静電容量値を有するポリシリコン抵抗器が作成さ
れることである。
散形抵抗器が有していた寄生静電容量値に比べて、小さ
な寄生静電容量値を有するポリシリコン抵抗器が作成さ
れることである。
【００１１】本発明のまた別の技術的な利点は、従来の
拡散形抵抗器に比べて、優れた回路特性を有するポリシ
リコン抵抗器が得られることである。
拡散形抵抗器に比べて、優れた回路特性を有するポリシ
リコン抵抗器が得られることである。
【００１２】
【実施例】本発明とその使用態様および利点は、添付図
面を参照しての例示的実施例についての下記説明によ
り、最も良く理解することができるであろう。
面を参照しての例示的実施例についての下記説明によ
り、最も良く理解することができるであろう。
【００１３】例示された本発明の実施例は、添付図面を
参照することにより最も良く理解することができる。種
々の添付図面において、それぞれの部品の同等の部分お
よび対応する部分には、同じ番号が付されている。
参照することにより最も良く理解することができる。種
々の添付図面において、それぞれの部品の同等の部分お
よび対応する部分には、同じ番号が付されている。
【００１４】本発明により、ＢｉＣＭＯＳ工程の中に、
ポリシリコン抵抗器を集積化することを取り込むことが
できる。抵抗器が、フィールド酸化物層と金属レベル酸
化物（ＭＬＯ）酸化物層との間に組み込まれる。この抵
抗器は、従来の拡散形抵抗器よりも、大幅に優れた回路
特性を有する。回路特性が優れていることのその一部分
は、最近用いられている拡散形抵抗器が有する寄生静電
容量よりも、ポリシリコン抵抗器が有する寄生静電容量
が小さいことによる。さらに、本発明の実施例の処理工
程はまた、大幅に制御可能である。それは、本発明の処
理工程により得られるポリシリコン抵抗器は、拡散領域
よりはむしろエッチング領域により定められるからであ
る。このエッチングは、ＢｉＣＭＯＳゲート・ポリシリ
コンを定めるのと同じエッチングである。したがって、
このエッチングは、精密でかつ明確に定められた処理工
程である。
ポリシリコン抵抗器を集積化することを取り込むことが
できる。抵抗器が、フィールド酸化物層と金属レベル酸
化物（ＭＬＯ）酸化物層との間に組み込まれる。この抵
抗器は、従来の拡散形抵抗器よりも、大幅に優れた回路
特性を有する。回路特性が優れていることのその一部分
は、最近用いられている拡散形抵抗器が有する寄生静電
容量よりも、ポリシリコン抵抗器が有する寄生静電容量
が小さいことによる。さらに、本発明の実施例の処理工
程はまた、大幅に制御可能である。それは、本発明の処
理工程により得られるポリシリコン抵抗器は、拡散領域
よりはむしろエッチング領域により定められるからであ
る。このエッチングは、ＢｉＣＭＯＳゲート・ポリシリ
コンを定めるのと同じエッチングである。したがって、
このエッチングは、精密でかつ明確に定められた処理工
程である。
【００１５】本発明の方法は、抵抗器の本体の上に誘電
体を残すように側壁スペーサをまずパターンに作成し、
そしてエッチングを行うことにより、ポリシリコン抵抗
器が作成される。それにより、ケイ化物化されることが
防止される。本発明の実施例の特に重要な特徴は、Ｂｉ
ＣＭＯＳ処理工程の中で用いることができることであ
る。さらに本発明では、ＢｉＣＭＯＳ処理工程に添加不
純物としてヒ素を用いる。本明細書に開示された本発明
の例示的実施例は、２つの処理工程を有している。開示
される第１の処理工程は、大部分の応用に対して好まし
い処理工程である。けれども、開示される第２の処理工
程の方が好ましい処理工程であるとする、別の考察もあ
る。
体を残すように側壁スペーサをまずパターンに作成し、
そしてエッチングを行うことにより、ポリシリコン抵抗
器が作成される。それにより、ケイ化物化されることが
防止される。本発明の実施例の特に重要な特徴は、Ｂｉ
ＣＭＯＳ処理工程の中で用いることができることであ
る。さらに本発明では、ＢｉＣＭＯＳ処理工程に添加不
純物としてヒ素を用いる。本明細書に開示された本発明
の例示的実施例は、２つの処理工程を有している。開示
される第１の処理工程は、大部分の応用に対して好まし
い処理工程である。けれども、開示される第２の処理工
程の方が好ましい処理工程であるとする、別の考察もあ
る。
【００１６】第１の処理工程は、図１で開始する。図１
は、フィールド酸化物層１２を備えた、初期段階におけ
る製造処理工程デバイス１０を示している。フィールド
酸化物層１２の上に、ポリシリコン層１４がまず沈着さ
れる。この構造体の上に、矢印１６で示されているよう
に、ヒ素（Ａｓ）の注入が行われる。この段階により、
製造処理工程デバイス１２から本発明の実施例の抵抗器
を作成するための基礎構造体が得られる。けれども、本
発明の実施例の抵抗器を作成する前に、関連するＢｉＣ
ＭＯＳトランジスタを作成することが必要である。した
がって下記において、図１の構造体に到達する種々の段
階を説明する。けれども、これらの段階およびそれらに
より得られる構造体は、図１には示されていない。
は、フィールド酸化物層１２を備えた、初期段階におけ
る製造処理工程デバイス１０を示している。フィールド
酸化物層１２の上に、ポリシリコン層１４がまず沈着さ
れる。この構造体の上に、矢印１６で示されているよう
に、ヒ素（Ａｓ）の注入が行われる。この段階により、
製造処理工程デバイス１２から本発明の実施例の抵抗器
を作成するための基礎構造体が得られる。けれども、本
発明の実施例の抵抗器を作成する前に、関連するＢｉＣ
ＭＯＳトランジスタを作成することが必要である。した
がって下記において、図１の構造体に到達する種々の段
階を説明する。けれども、これらの段階およびそれらに
より得られる構造体は、図１には示されていない。
【００１７】したがって、図１の製造処理工程デバイス
１０に到達する最初の段階は、ポリシリコンの層を１２
５０オングストローム±１００オングストロームの厚さ
に沈着することである。これが、本発明の実施例のスプ
リット・ポリシリコン沈着工程の第１ポリシリコン層で
ある。次に、フォトレジストの層を用いて、関連するト
ランジスタのベース領域が定められる。このパターンは
また、前記ベース・ポリシリコンに穴を開ける。この穴
開けは、その上に２５００オングストロームのポリ抵抗
器を組み立てようとする領域から、そのベース・ポリシ
リコン部分を除去するようにして行われる。もし３７５
０オングストロームのポリシリコン抵抗器が要求される
ならば、このポリ抵抗器はこの新しいパターンでは露出
されなく、そしてこの領域内に残っている１２５０オン
グストロームのポリシリコンが残される。次に、レジス
トの中に露出された領域から第１ポリシリコン層を除去
する、ポリシリコンのエッチングが行われる。その後、
関連するトランジスタの不純物添加ベース領域を作成す
るために、第１ポリシリコンに注入を行う段階が実行さ
れる。もし３７５０オングストロームのポリシリコン抵
抗器が組み立てられるべきであるならば、ポリシリコン
抵抗器領域に対する注入が、フォトレジストにより阻止
される。ポリシリコンのエッチングの後、フォトレジス
トがアシュ（ash ）およびポリ・イア（poly-ears ）処
理工程により除去される。
１０に到達する最初の段階は、ポリシリコンの層を１２
５０オングストローム±１００オングストロームの厚さ
に沈着することである。これが、本発明の実施例のスプ
リット・ポリシリコン沈着工程の第１ポリシリコン層で
ある。次に、フォトレジストの層を用いて、関連するト
ランジスタのベース領域が定められる。このパターンは
また、前記ベース・ポリシリコンに穴を開ける。この穴
開けは、その上に２５００オングストロームのポリ抵抗
器を組み立てようとする領域から、そのベース・ポリシ
リコン部分を除去するようにして行われる。もし３７５
０オングストロームのポリシリコン抵抗器が要求される
ならば、このポリ抵抗器はこの新しいパターンでは露出
されなく、そしてこの領域内に残っている１２５０オン
グストロームのポリシリコンが残される。次に、レジス
トの中に露出された領域から第１ポリシリコン層を除去
する、ポリシリコンのエッチングが行われる。その後、
関連するトランジスタの不純物添加ベース領域を作成す
るために、第１ポリシリコンに注入を行う段階が実行さ
れる。もし３７５０オングストロームのポリシリコン抵
抗器が組み立てられるべきであるならば、ポリシリコン
抵抗器領域に対する注入が、フォトレジストにより阻止
される。ポリシリコンのエッチングの後、フォトレジス
トがアシュ（ash ）およびポリ・イア（poly-ears ）処
理工程により除去される。
【００１８】ポリ・イア処理工程は、逐次に用いられる
２つの異なる湿式化学処理工程、すなわち、ナノストリ
ップ（nanostrip ）処理工程および、その後のメガソニ
ック・ストリップ（megasonic storip）処理工程を有す
る。
２つの異なる湿式化学処理工程、すなわち、ナノストリ
ップ（nanostrip ）処理工程および、その後のメガソニ
ック・ストリップ（megasonic storip）処理工程を有す
る。
【００１９】ポリ・イア・レジストストリップ段階の
後、次の段階は、厚さが３００オングストローム±３０
オングストロームの酸化物層を作成するために、低圧化
学蒸気沈着（ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃ
ａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＬＰＣＶ
Ｄ）処理工程を用いて、酸化物層を沈着する段階であ
る。その後、ＬＰＣＶＤ窒化物処理工程を用いて、窒化
物層が３００オングストローム±３０オングストローム
の厚さに沈着される。沈着されたこれらの酸化物層と窒
化物層が一緒になって、エミッタ誘電体積層体を形成す
る。
後、次の段階は、厚さが３００オングストローム±３０
オングストロームの酸化物層を作成するために、低圧化
学蒸気沈着（ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃ
ａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＬＰＣＶ
Ｄ）処理工程を用いて、酸化物層を沈着する段階であ
る。その後、ＬＰＣＶＤ窒化物処理工程を用いて、窒化
物層が３００オングストローム±３０オングストローム
の厚さに沈着される。沈着されたこれらの酸化物層と窒
化物層が一緒になって、エミッタ誘電体積層体を形成す
る。
【００２０】次の段階は、エミッタ接触体を定めるため
に、前記誘電体の中にシリコンにまで達する穴を作成す
ることである。この段階は、誘電体の中にフォトレジス
トで幅０．６０μｍ±０．０５μｍの接触体のパターン
を定め、そして残っている酸化物の２０オングストロー
ム未満の部分を残すように、露出した誘電体積層体をエ
ッチングすることにより行われる。
に、前記誘電体の中にシリコンにまで達する穴を作成す
ることである。この段階は、誘電体の中にフォトレジス
トで幅０．６０μｍ±０．０５μｍの接触体のパターン
を定め、そして残っている酸化物の２０オングストロー
ム未満の部分を残すように、露出した誘電体積層体をエ
ッチングすることにより行われる。
【００２１】フィールド酸化物層１２の上に、本発明の
実施例のポリシリコン抵抗器１０を作成することができ
る。したがって図１に関して、スプリット・ポリシリコ
ン沈着処理工程の第２部分では、フィールド酸化物層１
２の上に、ポリシリコン層１４が作成される。この段階
において、本発明の実施例では、１０％のフッ化水素酸
化合物を用いて、２０秒間、第１ポリシリコン層を曇り
処理し、そしてその後、第２ポリシリコン層を２５００
オングストローム±２００オングストロームの厚さに沈
着することが行われる。図１のポリシリコン層の全体の
厚さは、第１ポリシリコン層が前記のエッチングで除去
されるかまたは除去されないかにより、２５００オング
ストロームまたは３７５０オングストロームのいずれか
であるであろう。
実施例のポリシリコン抵抗器１０を作成することができ
る。したがって図１に関して、スプリット・ポリシリコ
ン沈着処理工程の第２部分では、フィールド酸化物層１
２の上に、ポリシリコン層１４が作成される。この段階
において、本発明の実施例では、１０％のフッ化水素酸
化合物を用いて、２０秒間、第１ポリシリコン層を曇り
処理し、そしてその後、第２ポリシリコン層を２５００
オングストローム±２００オングストロームの厚さに沈
着することが行われる。図１のポリシリコン層の全体の
厚さは、第１ポリシリコン層が前記のエッチングで除去
されるかまたは除去されないかにより、２５００オング
ストロームまたは３７５０オングストロームのいずれか
であるであろう。
【００２２】もし２５００オングストロームのポリシリ
コン層が作成されるならば、ポリシリコン抵抗器の下の
誘電体積層体は、酸化物／窒化物エミッタ誘電体を有
し、そしてその結果、ポリシリコン抵抗器が窒化物の上
に作成されるであろう。
コン層が作成されるならば、ポリシリコン抵抗器の下の
誘電体積層体は、酸化物／窒化物エミッタ誘電体を有
し、そしてその結果、ポリシリコン抵抗器が窒化物の上
に作成されるであろう。
【００２３】その後、ポリシリコン層１４に対し、要求
された膜抵抗値が得られるように必要な不純物の注入が
行われる。例えば、２５００オングストロームのポリシ
リコン抵抗器の場合、１５０ＫｅＶで６．０×１０
15（６．０Ｅ１５）イオン／ｃｍ 2 のＡｓ注入により、
５００Ω／□の膜抵抗値が得られるであろう。これが、
図１の注入工程１６である。
された膜抵抗値が得られるように必要な不純物の注入が
行われる。例えば、２５００オングストロームのポリシ
リコン抵抗器の場合、１５０ＫｅＶで６．０×１０
15（６．０Ｅ１５）イオン／ｃｍ 2 のＡｓ注入により、
５００Ω／□の膜抵抗値が得られるであろう。これが、
図１の注入工程１６である。
【００２４】次の段階は、残っているすべてのエミッタ
注入から、ポリシリコン抵抗器をフォトレジスト・パタ
ーンで保護することである。それから、本発明の処理工
程では、ポリシリコン層１４を熱（アニール）処理し、
それによりポリシリコン層１４の全体にヒ素を拡散し、
そして活性化を行う。この段階は、例えば、９００℃の
温度で２７分間行われる。
注入から、ポリシリコン抵抗器をフォトレジスト・パタ
ーンで保護することである。それから、本発明の処理工
程では、ポリシリコン層１４を熱（アニール）処理し、
それによりポリシリコン層１４の全体にヒ素を拡散し、
そして活性化を行う。この段階は、例えば、９００℃の
温度で２７分間行われる。
【００２５】図２ａおよび図２ｂを参照する時、ポリシ
リコン・エッチングの前の製造処理工程デバイス１０の
状態がまず示されている。図２ａでは、ポリシリコン層
１４が、フィールド酸化物層１２を被覆する。フォトレ
ジスト・パターン１８は、ポリシリコン層１４の予め定
められた部分を被覆する。次の段階は、ポリシリコン抵
抗器の本体をフォトレジスト工程で定めることである。
リコン・エッチングの前の製造処理工程デバイス１０の
状態がまず示されている。図２ａでは、ポリシリコン層
１４が、フィールド酸化物層１２を被覆する。フォトレ
ジスト・パターン１８は、ポリシリコン層１４の予め定
められた部分を被覆する。次の段階は、ポリシリコン抵
抗器の本体をフォトレジスト工程で定めることである。
【００２６】図２ｂは、ゲート・エッチングの結果と、
得られたポリシリコン抵抗器層２０とを示す。ポリシリ
コン層１４の予め定められた部分をフォトリソグラフィ
によるパターンに作成されたエッチングから保護する、
フォトレジスト・パターン１８の結果として、ポリシリ
コン層１４が残る。ポリシリコン・ゲート・エッチング
段階により、マスクされていないポリシリコンの全部
が、エッチングにより除去される。その後、フォトレジ
ストの除去が行われ、そして３００オングストロームの
キャップ酸化物の沈着が行われる。それから、フォトレ
ジスト工程の後、６０ＫｅＶで６．０×１０13イオン密
度のトランジスタ注入が行われる。フォトレジストのた
めに、この注入工程は、抵抗器に影響を与えることはな
い。次の段階は、存在するフォトレジストを除去するこ
とであり、その後、必要なポリ・イア・レジストの除去
（strip ）が行われる。
得られたポリシリコン抵抗器層２０とを示す。ポリシリ
コン層１４の予め定められた部分をフォトリソグラフィ
によるパターンに作成されたエッチングから保護する、
フォトレジスト・パターン１８の結果として、ポリシリ
コン層１４が残る。ポリシリコン・ゲート・エッチング
段階により、マスクされていないポリシリコンの全部
が、エッチングにより除去される。その後、フォトレジ
ストの除去が行われ、そして３００オングストロームの
キャップ酸化物の沈着が行われる。それから、フォトレ
ジスト工程の後、６０ＫｅＶで６．０×１０13イオン密
度のトランジスタ注入が行われる。フォトレジストのた
めに、この注入工程は、抵抗器に影響を与えることはな
い。次の段階は、存在するフォトレジストを除去するこ
とであり、その後、必要なポリ・イア・レジストの除去
（strip ）が行われる。
【００２７】図３ａおよび図３ｂは、製造処理工程デバ
イス１０に対して存在する、下記のような中間段階の結
果を示す。図３ａに示されているように、フィールド酸
化物層１２の上に、ポリシリコン層２０がある。酸化物
層２２が、ポリシリコン層２０と、ポリシリコン層２０
により被覆されていないフィールド酸化物層部分とを、
被覆する。窒化物層２４は、酸化物層２２を被覆する。
フォトレジスト・パターン２６は、ポリシリコン層２０
を被覆する酸化物層２２と窒化物層２４の予め定められ
た部分を被覆する。このパターンが、ポリシリコン抵抗
器の本体を定める。
イス１０に対して存在する、下記のような中間段階の結
果を示す。図３ａに示されているように、フィールド酸
化物層１２の上に、ポリシリコン層２０がある。酸化物
層２２が、ポリシリコン層２０と、ポリシリコン層２０
により被覆されていないフィールド酸化物層部分とを、
被覆する。窒化物層２４は、酸化物層２２を被覆する。
フォトレジスト・パターン２６は、ポリシリコン層２０
を被覆する酸化物層２２と窒化物層２４の予め定められ
た部分を被覆する。このパターンが、ポリシリコン抵抗
器の本体を定める。
【００２８】図３ｂは、窒化物のエッチングとフォトレ
ジストの除去（strip ）を行った後の、製造処理工程デ
バイス１０を示している。すなわち、酸化物層２２は、
ポリシリコン層２０とフィールド酸化物層の露出した部
分とを被覆したままである。けれども、窒化物のエッチ
ングとフォトレジストの除去の後、窒化物側壁２８と同
じように、窒化物積層体３０が残る。窒化物積層体３０
は、本発明に対し独特のものである。ここでは、厚さが
１０００オングストローム±１００オングストロームの
ＬＰＣＶＤ窒化物層が用いられる。
ジストの除去（strip ）を行った後の、製造処理工程デ
バイス１０を示している。すなわち、酸化物層２２は、
ポリシリコン層２０とフィールド酸化物層の露出した部
分とを被覆したままである。けれども、窒化物のエッチ
ングとフォトレジストの除去の後、窒化物側壁２８と同
じように、窒化物積層体３０が残る。窒化物積層体３０
は、本発明に対し独特のものである。ここでは、厚さが
１０００オングストローム±１００オングストロームの
ＬＰＣＶＤ窒化物層が用いられる。
【００２９】図４は、窒化物／酸化物積層体４２が作成
された後に得られる、本発明の実施例のポリシリコン抵
抗器４０を示す。図４のポリシリコン抵抗器４０をさら
に詳細に見るならば、フィールド酸化物層１２の上に、
側壁２８を備えたポリシリコン層２０が示されている。
ケイ化物層３４が、ポリシリコン層２０の露出した部分
を被覆する。窒化物層３０が酸化物層３２を被覆する。
本発明の実施例では、Ｎ+ ソース／ドレイン注入が行わ
れ、その後、ブランケット・エッチング（blanket etc
h）が行われる。このエッチングにより、ポリシリコン
層２０を被覆しかつ窒化物層３０が被覆しない、酸化物
層３２部分を除去する。次に、ポリシリコン層２０の露
出したポリシリコンがケイ化物化されて、ケイ化物層３
４が作成される。この段階により、ポリシリコン抵抗器
４０の作成が本質的に完成し、そして金属レベル酸化物
（ＭＬＯ）層で被覆する条件が整う。
された後に得られる、本発明の実施例のポリシリコン抵
抗器４０を示す。図４のポリシリコン抵抗器４０をさら
に詳細に見るならば、フィールド酸化物層１２の上に、
側壁２８を備えたポリシリコン層２０が示されている。
ケイ化物層３４が、ポリシリコン層２０の露出した部分
を被覆する。窒化物層３０が酸化物層３２を被覆する。
本発明の実施例では、Ｎ+ ソース／ドレイン注入が行わ
れ、その後、ブランケット・エッチング（blanket etc
h）が行われる。このエッチングにより、ポリシリコン
層２０を被覆しかつ窒化物層３０が被覆しない、酸化物
層３２部分を除去する。次に、ポリシリコン層２０の露
出したポリシリコンがケイ化物化されて、ケイ化物層３
４が作成される。この段階により、ポリシリコン抵抗器
４０の作成が本質的に完成し、そして金属レベル酸化物
（ＭＬＯ）層で被覆する条件が整う。
【００３０】ポリシリコン層の上の窒化物／酸化物積層
体４２は、２つの目的を果たす。第１の目的は、窒化物
／酸化物積層体４２が、また別の注入からポリシリコン
層を保護することにより、例えば、ソース／ドレイン注
入からポリシリコン層を保護することにより、ポリシリ
コン抵抗器４０の長さを定めることである。さらに、窒
化物／酸化物積層体４２は、ケイ化物阻止体を作成する
ことにより、ポリシリコン抵抗器４０の長さを定めるこ
とである。その結果、この抵抗器のヘッドのみがケイ化
物化される。図３ｂの製造処理工程デバイス１０によ
り、酸化物層２２を通して、Ｎ+ ソース／ドレイン注入
で、ポリシリコン層２０のヘッドに注入を行うことがで
きる。けれども、もしこのことが必要でないならば、Ｎ
+ ソース／ドレイン・マスクが、ポリシリコン抵抗器の
全体をフォトレジストで被覆しなければならない。
体４２は、２つの目的を果たす。第１の目的は、窒化物
／酸化物積層体４２が、また別の注入からポリシリコン
層を保護することにより、例えば、ソース／ドレイン注
入からポリシリコン層を保護することにより、ポリシリ
コン抵抗器４０の長さを定めることである。さらに、窒
化物／酸化物積層体４２は、ケイ化物阻止体を作成する
ことにより、ポリシリコン抵抗器４０の長さを定めるこ
とである。その結果、この抵抗器のヘッドのみがケイ化
物化される。図３ｂの製造処理工程デバイス１０によ
り、酸化物層２２を通して、Ｎ+ ソース／ドレイン注入
で、ポリシリコン層２０のヘッドに注入を行うことがで
きる。けれども、もしこのことが必要でないならば、Ｎ
+ ソース／ドレイン・マスクが、ポリシリコン抵抗器の
全体をフォトレジストで被覆しなければならない。
【００３１】ＬＰＣＶＤ窒化物層２４の作成の後、次の
段階は、ポリシリコン抵抗器４０の本体がケイ化物化す
ることを保護するケイ化物阻止積層体４２を作成するた
めに、ケイ化物阻止フォトレジスト段階を実行すること
である。このことにより、ポリシリコン抵抗器４０の長
さが定められる。ポリシリコン抵抗器４０の本体は、ポ
リシリコン層２０よりも短い。その理由は、抵抗器のヘ
ッドが露出される必要があるからである。これらのヘッ
ドは、後でＭＯＬ層と接触するであろう。
段階は、ポリシリコン抵抗器４０の本体がケイ化物化す
ることを保護するケイ化物阻止積層体４２を作成するた
めに、ケイ化物阻止フォトレジスト段階を実行すること
である。このことにより、ポリシリコン抵抗器４０の長
さが定められる。ポリシリコン抵抗器４０の本体は、ポ
リシリコン層２０よりも短い。その理由は、抵抗器のヘ
ッドが露出される必要があるからである。これらのヘッ
ドは、後でＭＯＬ層と接触するであろう。
【００３２】次の段階は、側壁窒化物エッチングを実行
して、厚さが約２００オングストロームより大きい酸化
物層を残すことである。その後、アシュ（ash ）および
ポリ・イア・レジスト除去工程により、不必要なフォト
レジストが除去される。フォトレジストが除去された
後、第１Ｎ+ ソース／ドレイン注入が、５０ＫｅＶのイ
オンを用いた４×１０14イオン／ｃｍ2 のリン注入で行
われる。次に、１２０ＫｅＶで３×１０15イオン／ｃｍ
2 のヒ素注入を用いて、第２Ｎ+ ソース／ドレイン注入
が行われる。その後、リン注入体とヒ素注入体に対し、
８５０℃の処理工程で、抵抗器のヘッドの中に進める熱
（アニール）処理が行われる。
して、厚さが約２００オングストロームより大きい酸化
物層を残すことである。その後、アシュ（ash ）および
ポリ・イア・レジスト除去工程により、不必要なフォト
レジストが除去される。フォトレジストが除去された
後、第１Ｎ+ ソース／ドレイン注入が、５０ＫｅＶのイ
オンを用いた４×１０14イオン／ｃｍ2 のリン注入で行
われる。次に、１２０ＫｅＶで３×１０15イオン／ｃｍ
2 のヒ素注入を用いて、第２Ｎ+ ソース／ドレイン注入
が行われる。その後、リン注入体とヒ素注入体に対し、
８５０℃の処理工程で、抵抗器のヘッドの中に進める熱
（アニール）処理が行われる。
【００３３】本発明の実施例では、このＮ+ ソース／ド
レイン注入体は、ポリシリコン抵抗器４０の内部に進
む。このことにより、ケイ化物と抵抗器本体との間の接
触抵抗値が減少する。次に、Ｐ+ ソース／ドレイン・パ
ターンが抵抗器をマスクする。本発明の実施例では、Ｐ
+ ソース／ドレイン注入は、２０ＫｅＶのエネルギ・レ
ベルで２×１０15イオン／ｃｍ2 のホウ素工程を用いて
行われる。次に、フォトレジストを除去するために、ア
シュおよびポリ・イア・レジスト除去工程が行われる。
フォトレジストが除去された後、ソース／ドレイン熱
（アニール）処理が８５０℃の温度で３０分間行われ、
ヒ素不純物およびリン不純物の活性化と拡散が行われ
る。
レイン注入体は、ポリシリコン抵抗器４０の内部に進
む。このことにより、ケイ化物と抵抗器本体との間の接
触抵抗値が減少する。次に、Ｐ+ ソース／ドレイン・パ
ターンが抵抗器をマスクする。本発明の実施例では、Ｐ
+ ソース／ドレイン注入は、２０ＫｅＶのエネルギ・レ
ベルで２×１０15イオン／ｃｍ2 のホウ素工程を用いて
行われる。次に、フォトレジストを除去するために、ア
シュおよびポリ・イア・レジスト除去工程が行われる。
フォトレジストが除去された後、ソース／ドレイン熱
（アニール）処理が８５０℃の温度で３０分間行われ、
ヒ素不純物およびリン不純物の活性化と拡散が行われ
る。
【００３４】次の段階は、厚さ２０オングストローム未
満の酸化物を残すように、酸化物を除去することであ
る。次にケイ化物に対し、１０％フッ化水素酸を用いて
２０秒間曇り（deglaze ）処理が行われる。その後、６
００オングストローム±５０オングストロームのチタン
の層が沈着される。次に、このチタン沈着体が、５８５
℃の温度で４５分間、ポリシリコンと反応する。その時
残るものは、ポリシリコン抵抗器４０のケイ化物化した
ヘッド（head）である。チタンとの反応の後、チタンＴ
ｉＮ湿式除去工程が行われる。この工程は、約３０分間
続くメガソニック処理工程であることができる。次に、
７５０℃の温度で３０分間熱（アニール）処理工程が行
われ、それにより、ＭＯＬプラズマ増強ＴＥＯＳ沈着ま
たはＰＥＴＥＯＳ沈着に対するポリシリコン抵抗器４０
が４５００オングストローム±２５０オングストローム
の厚さに作成される。これで製造処理工程デバイス４０
に対する本発明の処理工程が完了し、要求されたポリシ
リコン抵抗器が得られる。
満の酸化物を残すように、酸化物を除去することであ
る。次にケイ化物に対し、１０％フッ化水素酸を用いて
２０秒間曇り（deglaze ）処理が行われる。その後、６
００オングストローム±５０オングストロームのチタン
の層が沈着される。次に、このチタン沈着体が、５８５
℃の温度で４５分間、ポリシリコンと反応する。その時
残るものは、ポリシリコン抵抗器４０のケイ化物化した
ヘッド（head）である。チタンとの反応の後、チタンＴ
ｉＮ湿式除去工程が行われる。この工程は、約３０分間
続くメガソニック処理工程であることができる。次に、
７５０℃の温度で３０分間熱（アニール）処理工程が行
われ、それにより、ＭＯＬプラズマ増強ＴＥＯＳ沈着ま
たはＰＥＴＥＯＳ沈着に対するポリシリコン抵抗器４０
が４５００オングストローム±２５０オングストローム
の厚さに作成される。これで製造処理工程デバイス４０
に対する本発明の処理工程が完了し、要求されたポリシ
リコン抵抗器が得られる。
【００３５】本発明の１つの技術的な利点は、従来のＢ
ｉＣＭＯＳ回路の拡散形抵抗器の寄生静電容量よりも小
さな寄生静電容量を有することである。このことは、回
路特性が増強されるプラスの特徴を表す。本発明の実施
例は柔軟性を有する処理工程であることに注目すること
もまた重要である。例えば、ポリシリコン抵抗器の厚さ
は、ポリシリコンの２５００オングストロームから３７
５０オングストロームまでの範囲内にあることができ
る。ポリシリコン抵抗器注入は、ブランケット・ヒ素注
入である。このブランケット・ヒ素注入は、エミッタ注
入の一部分としての役割をまた果たす。したがってエミ
ッタ注入は、要求されたエミッタ注入量とポリシリコン
抵抗器注入量との間で異なるようになる。
ｉＣＭＯＳ回路の拡散形抵抗器の寄生静電容量よりも小
さな寄生静電容量を有することである。このことは、回
路特性が増強されるプラスの特徴を表す。本発明の実施
例は柔軟性を有する処理工程であることに注目すること
もまた重要である。例えば、ポリシリコン抵抗器の厚さ
は、ポリシリコンの２５００オングストロームから３７
５０オングストロームまでの範囲内にあることができ
る。ポリシリコン抵抗器注入は、ブランケット・ヒ素注
入である。このブランケット・ヒ素注入は、エミッタ注
入の一部分としての役割をまた果たす。したがってエミ
ッタ注入は、要求されたエミッタ注入量とポリシリコン
抵抗器注入量との間で異なるようになる。
【００３６】ポリシリコン抵抗器４０ヘッドは、Ｎ+ ソ
ース／ドレイン注入に対して露出されることが可能であ
ることに注目されたい。このことは、ケイ化物とポリシ
リコンとの接触抵抗値を改善するのに役立つが、しかし
ソース／ドレイン熱処理が行われる時、ヒ素およびリン
が抵抗器本体の中の横方向に拡散するという犠牲を伴
う。このことは、抵抗器の実効長を変える。もしヘッド
注入が用いられるならば、Ｎ+ ソース／ドレイン・マス
クは抵抗器の全体を開放しなければならない。酸化物／
窒化物積層体４２は、抵抗器からの注入を阻止する。さ
らに、抵抗器の配向効果を最小にするために、Ｎ+ ソー
ス／ドレイン注入をゼロ度の角度で実行することが必要
であるかも知れない。
ース／ドレイン注入に対して露出されることが可能であ
ることに注目されたい。このことは、ケイ化物とポリシ
リコンとの接触抵抗値を改善するのに役立つが、しかし
ソース／ドレイン熱処理が行われる時、ヒ素およびリン
が抵抗器本体の中の横方向に拡散するという犠牲を伴
う。このことは、抵抗器の実効長を変える。もしヘッド
注入が用いられるならば、Ｎ+ ソース／ドレイン・マス
クは抵抗器の全体を開放しなければならない。酸化物／
窒化物積層体４２は、抵抗器からの注入を阻止する。さ
らに、抵抗器の配向効果を最小にするために、Ｎ+ ソー
ス／ドレイン注入をゼロ度の角度で実行することが必要
であるかも知れない。
【００３７】図１から図４までの図面に関連して説明し
た以外の他の構成体がまた、異なる応用に対して、実際
的であるまたは好ましいということは可能であるであろ
う。例えば、ポリシリコン抵抗器４０は、ポリシリコン
・エミッタに直接に接続することができる。
た以外の他の構成体がまた、異なる応用に対して、実際
的であるまたは好ましいということは可能であるであろ
う。例えば、ポリシリコン抵抗器４０は、ポリシリコン
・エミッタに直接に接続することができる。
【００３８】図５は、フィールド酸化物層１２と、この
フィールド酸化物層１２の上に沈着されたポリシリコン
層２０とを有する、また別のデバイス構造体５０の図面
である。酸化物層２２は、ポリシリコン層２０とフィー
ルド酸化物層１２とを被覆する。窒化物側壁４２は、ポ
リシリコン層２０の側壁の位置で、酸化物層２２に取り
付けられる。この構造体は、このまた別の実施例の窒化
物側壁のエッチングの後に存在する構造体である。通
常、また別の実施例５０の作成は、図１から図４までと
関連した処理工程と本質的に同じ工程で行われるが、処
理工程の中で異なる主要な点は、窒化物側壁のエッチン
グがパターンに作成されないで行われることであり、そ
して抵抗器領域およびモート領域（moatregions ）の上
に少なくとも２００オングストロームの酸化物が残され
ることである。
フィールド酸化物層１２の上に沈着されたポリシリコン
層２０とを有する、また別のデバイス構造体５０の図面
である。酸化物層２２は、ポリシリコン層２０とフィー
ルド酸化物層１２とを被覆する。窒化物側壁４２は、ポ
リシリコン層２０の側壁の位置で、酸化物層２２に取り
付けられる。この構造体は、このまた別の実施例の窒化
物側壁のエッチングの後に存在する構造体である。通
常、また別の実施例５０の作成は、図１から図４までと
関連した処理工程と本質的に同じ工程で行われるが、処
理工程の中で異なる主要な点は、窒化物側壁のエッチン
グがパターンに作成されないで行われることであり、そ
して抵抗器領域およびモート領域（moatregions ）の上
に少なくとも２００オングストロームの酸化物が残され
ることである。
【００３９】もしＮ+ ソース／ドレイン注入が抵抗器ヘ
ッドの中に行われるべきであるならば、Ｎ+ ソース／ド
レイン・マスクはレジストで被覆された抵抗器の本体を
残すであろう。したがって、図６の矢印４４で示されて
いるように、ヒ素注入は、ポリシリコン層２０の上の酸
化物層２２を被覆するフォトレジスト・マスク４６に向
かって行われる。したがって、フォトレジスト・パター
ン４６により、Ｎ+ ソース／ドレイン・フォトレジスト
処理工程が、また別の製造処理工程デバイス５０のポリ
シリコン層２０に注入を行うことができる。ポリシリコ
ン層２０の注入された領域は、ポリシリコン抵抗器５０
のヘッドであるであろう。
ッドの中に行われるべきであるならば、Ｎ+ ソース／ド
レイン・マスクはレジストで被覆された抵抗器の本体を
残すであろう。したがって、図６の矢印４４で示されて
いるように、ヒ素注入は、ポリシリコン層２０の上の酸
化物層２２を被覆するフォトレジスト・マスク４６に向
かって行われる。したがって、フォトレジスト・パター
ン４６により、Ｎ+ ソース／ドレイン・フォトレジスト
処理工程が、また別の製造処理工程デバイス５０のポリ
シリコン層２０に注入を行うことができる。ポリシリコ
ン層２０の注入された領域は、ポリシリコン抵抗器５０
のヘッドであるであろう。
【００４０】次に、また別の製造処理工程デバイス５０
において、ソース／ドレイン注入および熱処理を実行す
ることができ、そしてその後、パターンに作成された酸
化物エッチングを行うことができる。このエッチングに
より、抵抗器の長さが定められ、およびケイ化物化され
るべき領域が開放される。この方式は、静電放電（ｅｌ
ｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ、ＥＳ
Ｄ）構造体に対して有用である。この構造体では、ケイ
化物化されていないモートを有することが好ましい。す
なわち、ＥＳＤ構造体では、この酸化物エッチングの期
間中、モートは露出されないであろう。
において、ソース／ドレイン注入および熱処理を実行す
ることができ、そしてその後、パターンに作成された酸
化物エッチングを行うことができる。このエッチングに
より、抵抗器の長さが定められ、およびケイ化物化され
るべき領域が開放される。この方式は、静電放電（ｅｌ
ｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ、ＥＳ
Ｄ）構造体に対して有用である。この構造体では、ケイ
化物化されていないモートを有することが好ましい。す
なわち、ＥＳＤ構造体では、この酸化物エッチングの期
間中、モートは露出されないであろう。
【００４１】図７に示されているように、また別の製造
処理工程デバイス５０は、酸化物層２２を被覆するフォ
トレジスト・パターン４６を有する。フォトレジスト・
パターン４６は、酸化物層２２の一部分を酸化物のエッ
チングから遮蔽し、そしてそれにより、酸化物層４８を
備えた図８のデバイス５０が作成される。酸化物エッチ
ングの後、ポリシリコン層２０が露出される。側壁４９
は、酸化物と窒化物との両方で構成される。フィールド
酸化物層１２を被覆している酸化物層２２部分が除去さ
れた後、フィールド酸化物層１２が露出する。
処理工程デバイス５０は、酸化物層２２を被覆するフォ
トレジスト・パターン４６を有する。フォトレジスト・
パターン４６は、酸化物層２２の一部分を酸化物のエッ
チングから遮蔽し、そしてそれにより、酸化物層４８を
備えた図８のデバイス５０が作成される。酸化物エッチ
ングの後、ポリシリコン層２０が露出される。側壁４９
は、酸化物と窒化物との両方で構成される。フィールド
酸化物層１２を被覆している酸化物層２２部分が除去さ
れた後、フィールド酸化物層１２が露出する。
【００４２】その後、図９に示されているように、露出
されたポリシリコン層２０がケイ化物化されて、ケイ化
物層５２が作成される。これで、また別のポリシリコン
抵抗器７０の作成が完了する。また別のポリシリコン抵
抗器７０の処理工程は、ＴｉＳｉ2 熱処理をまた有する
ことができる。また別のポリシリコン抵抗器７０が得ら
れる中間および最終の製造処理工程デバイスを作成する
ために必要な個々の処理工程段階が、下記で詳細に説明
される。
されたポリシリコン層２０がケイ化物化されて、ケイ化
物層５２が作成される。これで、また別のポリシリコン
抵抗器７０の作成が完了する。また別のポリシリコン抵
抗器７０の処理工程は、ＴｉＳｉ2 熱処理をまた有する
ことができる。また別のポリシリコン抵抗器７０が得ら
れる中間および最終の製造処理工程デバイスを作成する
ために必要な個々の処理工程段階が、下記で詳細に説明
される。
【００４３】また別のポリシリコン抵抗器７０を作成す
る処理工程の１つの考慮は、Ｎ+ ソース／ドレイン注入
が行われる時、注入を阻止するために、抵抗器本体の上
にもはや十分な酸化物／窒化物がないことである。した
がって、Ｎ+ ソース／ドレイン・マスクは、レジストで
被覆された抵抗器の本体を残す。この場合には、Ｎ+ソ
ース／ドレイン・マスクと抵抗器本体とにより定めら
れ、かつケイ化物阻止パターン端部により定められる、
ヘッド注入は、自己整合してはいないであろう。この考
慮以外に、また別のポリシリコン抵抗器７０は本発明の
概念と同じような概念を実施し、そして前記の図１から
図４までの図面に示されたポリシリコン抵抗器１０の利
点と同じような利点が得られる。
る処理工程の１つの考慮は、Ｎ+ ソース／ドレイン注入
が行われる時、注入を阻止するために、抵抗器本体の上
にもはや十分な酸化物／窒化物がないことである。した
がって、Ｎ+ ソース／ドレイン・マスクは、レジストで
被覆された抵抗器の本体を残す。この場合には、Ｎ+ソ
ース／ドレイン・マスクと抵抗器本体とにより定めら
れ、かつケイ化物阻止パターン端部により定められる、
ヘッド注入は、自己整合してはいないであろう。この考
慮以外に、また別のポリシリコン抵抗器７０は本発明の
概念と同じような概念を実施し、そして前記の図１から
図４までの図面に示されたポリシリコン抵抗器１０の利
点と同じような利点が得られる。
【００４４】また別のポリシリコン抵抗器７０を作成す
るための処理工程は、ポリシリコン抵抗器１０を作成す
る段階と本質的に同じに進み、そしてＬＰＣＤＶ窒化物
を１０００オングストローム±１００オングストローム
の厚さにまで作成する段階を有する。その後、２００オ
ングストロームよりも厚い酸化物を残すように窒化物側
壁エッチングを実行することにより、処理工程が進む。
次の段階は、もし必要ならば、ポリシリコン抵抗器ヘッ
ドを露出するＮ+ ソース／ドレイン・フォトレジスト・
マスクをパターンに作成する段階である。このことによ
り、本質的に、図６に示されたまた別の製造処理工程デ
バイス５０の構造体が得られる。次に、第１Ｎ+ ソース
／ドレイン注入が、５０ＫｅＶのエネルギ・レベルで４
×１０14イオン／ｃｍ2 のリン注入を用いて行われ、そ
してその後、第２Ｎ+ ソース／ドレイン注入が、１２０
ＫｅＶのエネルギ・レベルで３×１０15イオン／ｃｍ2
のヒ素イオン密度で行われる。
るための処理工程は、ポリシリコン抵抗器１０を作成す
る段階と本質的に同じに進み、そしてＬＰＣＤＶ窒化物
を１０００オングストローム±１００オングストローム
の厚さにまで作成する段階を有する。その後、２００オ
ングストロームよりも厚い酸化物を残すように窒化物側
壁エッチングを実行することにより、処理工程が進む。
次の段階は、もし必要ならば、ポリシリコン抵抗器ヘッ
ドを露出するＮ+ ソース／ドレイン・フォトレジスト・
マスクをパターンに作成する段階である。このことによ
り、本質的に、図６に示されたまた別の製造処理工程デ
バイス５０の構造体が得られる。次に、第１Ｎ+ ソース
／ドレイン注入が、５０ＫｅＶのエネルギ・レベルで４
×１０14イオン／ｃｍ2 のリン注入を用いて行われ、そ
してその後、第２Ｎ+ ソース／ドレイン注入が、１２０
ＫｅＶのエネルギ・レベルで３×１０15イオン／ｃｍ2
のヒ素イオン密度で行われる。
【００４５】次に、フォトレジストのアシュおよびポリ
・イア・レジスト除去工程が行われる。その後、酸化物
層２２の上に、Ｐ+ ソース／ドレイン・フォトレジスト
・マスクが作成される。フォトレジストにより、この注
入は抵抗器全体から阻止される。このことにより、この
また別の実施例が、２０ＫｅＶのエネルギ・レベルで２
×１０15イオン／ｃｍ2 のホウ素注入を利用する、Ｐ+
ソース／ドレイン注入を可能にする。フォトレジストを
除去するために、次に、アシュおよびポリ・イア・レジ
スト除去工程が行われる。要求されたＮ+ ソース／ドレ
イン注入と要求されたＰ+ ソース／ドレイン注入とが完
了した後、次の段階はソース／ドレイン熱処理を実行す
ることである。本発明の実施例では、約８５０℃の温度
で３０分間の熱（アニール）処理を行う。
・イア・レジスト除去工程が行われる。その後、酸化物
層２２の上に、Ｐ+ ソース／ドレイン・フォトレジスト
・マスクが作成される。フォトレジストにより、この注
入は抵抗器全体から阻止される。このことにより、この
また別の実施例が、２０ＫｅＶのエネルギ・レベルで２
×１０15イオン／ｃｍ2 のホウ素注入を利用する、Ｐ+
ソース／ドレイン注入を可能にする。フォトレジストを
除去するために、次に、アシュおよびポリ・イア・レジ
スト除去工程が行われる。要求されたＮ+ ソース／ドレ
イン注入と要求されたＰ+ ソース／ドレイン注入とが完
了した後、次の段階はソース／ドレイン熱処理を実行す
ることである。本発明の実施例では、約８５０℃の温度
で３０分間の熱（アニール）処理を行う。
【００４６】次の段階は、酸化物層２２の上に、ケイ化
物阻止フォトレジスト・パターンを作成することであ
る。この段階は、ポリシリコン抵抗器層２０の上に酸化
物を残すための、およびケイ化物化を防止するためのＥ
ＳＤ構造体残すための、パターンを作成する。その後、
図８に示されているように、エッチングされた領域の中
に厚さが２０オングストローム以下の酸化物を残すよう
に、酸化物エッチングが行われる。フォトレジスト・パ
ターン４６を除去するために、本発明の方法は、アシュ
処理工程とポリ・イア・レジスト除去処理工程とを有す
る。その後、ケイ化物の曇り処理工程段階が行われる。
この処理工程段階は、１０％のフッ化水素酸化合物を用
いて２０秒間行われることが好ましい。
物阻止フォトレジスト・パターンを作成することであ
る。この段階は、ポリシリコン抵抗器層２０の上に酸化
物を残すための、およびケイ化物化を防止するためのＥ
ＳＤ構造体残すための、パターンを作成する。その後、
図８に示されているように、エッチングされた領域の中
に厚さが２０オングストローム以下の酸化物を残すよう
に、酸化物エッチングが行われる。フォトレジスト・パ
ターン４６を除去するために、本発明の方法は、アシュ
処理工程とポリ・イア・レジスト除去処理工程とを有す
る。その後、ケイ化物の曇り処理工程段階が行われる。
この処理工程段階は、１０％のフッ化水素酸化合物を用
いて２０秒間行われることが好ましい。
【００４７】また別のポリシリコン抵抗器５０の作成工
程は続いて、チタンを６００オングストローム±５０オ
ングストロームの厚さに沈着し、そしてその後、５８５
℃で４５分間反応処理工程が行われる。次に、チタンお
よび窒化チタンが、メガソニック除去工程を３０分間行
うことにより、除去される。次に、７５０℃の温度で３
０分間、熱処理工程が行われる。本発明の実施例では、
その結果、ケイ化物層５２が得られる。最後に、４５０
０オングストローム±２５０オングストロームのＭＬＯ
層を沈着するために、ＭＬＯ ＰＥＴＥＯＳ沈着が行わ
れる。
程は続いて、チタンを６００オングストローム±５０オ
ングストロームの厚さに沈着し、そしてその後、５８５
℃で４５分間反応処理工程が行われる。次に、チタンお
よび窒化チタンが、メガソニック除去工程を３０分間行
うことにより、除去される。次に、７５０℃の温度で３
０分間、熱処理工程が行われる。本発明の実施例では、
その結果、ケイ化物層５２が得られる。最後に、４５０
０オングストローム±２５０オングストロームのＭＬＯ
層を沈着するために、ＭＬＯ ＰＥＴＥＯＳ沈着が行わ
れる。
【００４８】要約をすれば、本発明の実施例により、フ
ィールド酸化物層と、このフィールド酸化物層の一部分
を被覆するポリシリコン層とを有する、ポリシリコン抵
抗器が得られる。このポリシリコン層により、予め定め
られた電気抵抗値が得られる。この予め定められた電気
抵抗値を定めるために、ポリシリコン層に不純物が注入
される。誘電体層がポリシリコン層の予め定められた部
分を被覆し、そしてポリシリコン層の少なくとも１つの
露出した部分を作成する。さらに、ケイ化物層がポリシ
リコン層の少なくとも１つの露出した部分を被覆する。
最終的に、従来の抵抗器処理工程で得られるよりも小さ
な寄生静電容量を有する、優れた特性のポリシリコン抵
抗器が得られる。
ィールド酸化物層と、このフィールド酸化物層の一部分
を被覆するポリシリコン層とを有する、ポリシリコン抵
抗器が得られる。このポリシリコン層により、予め定め
られた電気抵抗値が得られる。この予め定められた電気
抵抗値を定めるために、ポリシリコン層に不純物が注入
される。誘電体層がポリシリコン層の予め定められた部
分を被覆し、そしてポリシリコン層の少なくとも１つの
露出した部分を作成する。さらに、ケイ化物層がポリシ
リコン層の少なくとも１つの露出した部分を被覆する。
最終的に、従来の抵抗器処理工程で得られるよりも小さ
な寄生静電容量を有する、優れた特性のポリシリコン抵
抗器が得られる。
【００４９】得られた構造体および処理工程に多くの変
更を行うことが可能であることは、当業者には容易に理
解されるであろう。このような変更実施例は、コストお
よび特性の考慮と、パッケージの制約と、材料の入手可
能性と、設計決定の任意性と、およびこれらと同等の配
慮のような多くの他の理由のために、ポリシリコン抵抗
器４０またはさらに別のポリシリコン抵抗器７０に用い
ることができないであろう。これらの変更実施例の多く
は、前記で説明された。もちろん、これは当業者には明
らかである他の実施例に制限なしに実施されるが、時間
と頁の制約のために、ここでは説明を省略する。
更を行うことが可能であることは、当業者には容易に理
解されるであろう。このような変更実施例は、コストお
よび特性の考慮と、パッケージの制約と、材料の入手可
能性と、設計決定の任意性と、およびこれらと同等の配
慮のような多くの他の理由のために、ポリシリコン抵抗
器４０またはさらに別のポリシリコン抵抗器７０に用い
ることができないであろう。これらの変更実施例の多く
は、前記で説明された。もちろん、これは当業者には明
らかである他の実施例に制限なしに実施されるが、時間
と頁の制約のために、ここでは説明を省略する。
【００５０】本発明の１つの変更実施例では、例えば、
好ましいポリシリコン抵抗器またはそのまた別の実施例
を作成するために、多くの他の処理工程段階を有するこ
とができる。したがって、例示された実施例について本
発明が説明されたけれども、これらの説明は、本発明の
範囲がこれらの実施例に限定されることを意味するもの
ではない。例示された実施例を種々に変更した実施例、
および本発明の他の実施例の可能であることは、当業者
には前記実施例の説明から明らかであるであろう。した
がって、このような変更実施例はすべて、本発明の範囲
内に包含されるものと理解しなければならない。
好ましいポリシリコン抵抗器またはそのまた別の実施例
を作成するために、多くの他の処理工程段階を有するこ
とができる。したがって、例示された実施例について本
発明が説明されたけれども、これらの説明は、本発明の
範囲がこれらの実施例に限定されることを意味するもの
ではない。例示された実施例を種々に変更した実施例、
および本発明の他の実施例の可能であることは、当業者
には前記実施例の説明から明らかであるであろう。した
がって、このような変更実施例はすべて、本発明の範囲
内に包含されるものと理解しなければならない。
【００５１】以上の説明に関して更に以下の項を開示す
る。 （１） フィールド酸化物層と、予め定められた電気抵
抗値を得るために前記フィールド酸化物層の一部分を被
覆するポリシリコン層と、前記予め定められた電気抵抗
値を定めるために前記ポリシリコン層に注入される添加
不純物と、前記ポリシリコン層の予め定められた部分を
被覆し、かつ前記ポリシリコン層の少なくとも１つの露
出位置を形成する、誘電体層と、前記ポリシリコン層の
前記少なくとも１つの露出位置を被覆するケイ化物層
と、を有するポリシリコン抵抗器。 （２） 第１項記載のポリシリコン抵抗器において、前
記誘電体層が酸化物／窒化物層で構成される、前記ポリ
シリコン抵抗器。 （３） 第１項記載のポリシリコン抵抗器において、前
記ポリシリコン層の上に酸化物側壁をさらに有する、前
記ポリシリコン抵抗器。 （４） 第１項記載のポリシリコン抵抗器において、前
記誘電体層が、前記ポリシリコン層の予め定められた部
分を付加的不純物添加から保護することにより、前記ポ
リシリコン抵抗器の長さを定める、前記ポリシリコン抵
抗器。 （５） 第１項記載のポリシリコン抵抗器において、前
記誘電体層が、前記ポリシリコン層を被覆しないように
前記ケイ化物層の一部分を阻止することにより、前記ポ
リシリコン抵抗器の長さを定める、前記ポリシリコン抵
抗器。 （６） 第１項記載のポリシリコン抵抗器において、前
記添加不純物がヒ素不純物で構成される、前記ポリシリ
コン抵抗器。 （７） 第１項記載のポリシリコン抵抗器において、前
記ポリシリコン層と、前記誘電体層と、前記ケイ化物層
と、を被覆する金属レベル酸化物層をさらに有する、前
記ポリシリコン抵抗器。
る。 （１） フィールド酸化物層と、予め定められた電気抵
抗値を得るために前記フィールド酸化物層の一部分を被
覆するポリシリコン層と、前記予め定められた電気抵抗
値を定めるために前記ポリシリコン層に注入される添加
不純物と、前記ポリシリコン層の予め定められた部分を
被覆し、かつ前記ポリシリコン層の少なくとも１つの露
出位置を形成する、誘電体層と、前記ポリシリコン層の
前記少なくとも１つの露出位置を被覆するケイ化物層
と、を有するポリシリコン抵抗器。 （２） 第１項記載のポリシリコン抵抗器において、前
記誘電体層が酸化物／窒化物層で構成される、前記ポリ
シリコン抵抗器。 （３） 第１項記載のポリシリコン抵抗器において、前
記ポリシリコン層の上に酸化物側壁をさらに有する、前
記ポリシリコン抵抗器。 （４） 第１項記載のポリシリコン抵抗器において、前
記誘電体層が、前記ポリシリコン層の予め定められた部
分を付加的不純物添加から保護することにより、前記ポ
リシリコン抵抗器の長さを定める、前記ポリシリコン抵
抗器。 （５） 第１項記載のポリシリコン抵抗器において、前
記誘電体層が、前記ポリシリコン層を被覆しないように
前記ケイ化物層の一部分を阻止することにより、前記ポ
リシリコン抵抗器の長さを定める、前記ポリシリコン抵
抗器。 （６） 第１項記載のポリシリコン抵抗器において、前
記添加不純物がヒ素不純物で構成される、前記ポリシリ
コン抵抗器。 （７） 第１項記載のポリシリコン抵抗器において、前
記ポリシリコン層と、前記誘電体層と、前記ケイ化物層
と、を被覆する金属レベル酸化物層をさらに有する、前
記ポリシリコン抵抗器。
【００５２】（８） フィールド酸化物層を作成する段
階と、予め定められた電気抵抗値を得るために前記フィ
ールド酸化物層の一部分をポリシリコン層で被覆する段
階と、前記予め定められた電気抵抗値を定めるために前
記ポリシリコン層の中に添加不純物を注入する段階と、
前記ポリシリコン層の予め定められた部分を、前記ポリ
シリコン層の少なくとも１つの露出位置を形成する誘電
体層で、被覆する段階と、前記ポリシリコン層の前記少
なくとも１つの露出位置をケイ化物層で被覆する段階
と、を有するポリシリコン抵抗器を作成する方法。 （９） 第８項記載の方法において、前記被覆段階が、
前記ポリシリコン層の予め定められた部分を前記ポリシ
リコン層の少なくとも１つの露出位置を形成する酸化物
／窒化物層で被覆する段階をさらに有する、前記方法。 （１０） 第８項記載の方法において、前記ポリシリコ
ン層の上に側壁を作成する段階をさらに有する、前記方
法。 （１１） 第８項記載の方法において、前記誘電体層を
用いて前記ポリシリコン層の予め定められた部分を前記
注入段階の添加不純物から保護することにより、前記ポ
リシリコン抵抗器の長さを定める段階をさらに有する、
前記方法。 （１２） 第８項記載の方法において、前記誘電体層を
用いて前記ポリシリコン層の予め定められた部分を前記
ケイ化物から保護することにより、前記ポリシリコン抵
抗器の長さを定める段階をさらに有する、前記方法。 （１３） 第８項記載の方法において、前記予め定めら
れた抵抗値を決定するために前記ポリシリコン層の中に
ヒ素不純物を注入する段階を前記注入段階がさらに有す
る、前記方法。 （１４） 第８項記載の方法において、前記ポリシリコ
ン層と、前記誘電体層と、前記ケイ化物層とを、金属レ
ベル酸化物層で被覆する段階をさらに有する、前記方
法。
階と、予め定められた電気抵抗値を得るために前記フィ
ールド酸化物層の一部分をポリシリコン層で被覆する段
階と、前記予め定められた電気抵抗値を定めるために前
記ポリシリコン層の中に添加不純物を注入する段階と、
前記ポリシリコン層の予め定められた部分を、前記ポリ
シリコン層の少なくとも１つの露出位置を形成する誘電
体層で、被覆する段階と、前記ポリシリコン層の前記少
なくとも１つの露出位置をケイ化物層で被覆する段階
と、を有するポリシリコン抵抗器を作成する方法。 （９） 第８項記載の方法において、前記被覆段階が、
前記ポリシリコン層の予め定められた部分を前記ポリシ
リコン層の少なくとも１つの露出位置を形成する酸化物
／窒化物層で被覆する段階をさらに有する、前記方法。 （１０） 第８項記載の方法において、前記ポリシリコ
ン層の上に側壁を作成する段階をさらに有する、前記方
法。 （１１） 第８項記載の方法において、前記誘電体層を
用いて前記ポリシリコン層の予め定められた部分を前記
注入段階の添加不純物から保護することにより、前記ポ
リシリコン抵抗器の長さを定める段階をさらに有する、
前記方法。 （１２） 第８項記載の方法において、前記誘電体層を
用いて前記ポリシリコン層の予め定められた部分を前記
ケイ化物から保護することにより、前記ポリシリコン抵
抗器の長さを定める段階をさらに有する、前記方法。 （１３） 第８項記載の方法において、前記予め定めら
れた抵抗値を決定するために前記ポリシリコン層の中に
ヒ素不純物を注入する段階を前記注入段階がさらに有す
る、前記方法。 （１４） 第８項記載の方法において、前記ポリシリコ
ン層と、前記誘電体層と、前記ケイ化物層とを、金属レ
ベル酸化物層で被覆する段階をさらに有する、前記方
法。
【００５３】（１５） フィールド酸化物層を作成する
段階と、前記フィールド酸化物層をポリシリコン層で被
覆する段階と、前記ポリシリコン層の予め定められた部
分をフォトレジスト・パターンで被覆する段階と、ポリ
シリコン・パターンにより定められた前記ポリシリコン
層の予め定められた部分に従い、フォトレジスト処理工
程を用いてポリシリコン抵抗器を定める段階と、ポリシ
リコン層により被覆されていないフィールド酸化物部分
のポリシリコン層を酸化物層で被覆する段階と、前記酸
化物層を窒化物層で被覆する段階と、ポリシリコン抵抗
器の本体を定めるために、前記窒化物層および前記酸化
物層の予め定められた部分を被覆する段階と、窒化物積
層体および窒化物側壁を作成するために、前記窒化物層
にエッチングを行う段階と、前記窒化物積層体と前記窒
化物側壁により被覆されない前記ポリシリコン層部分の
上にケイ化物層を作成する段階と、を有する、ポリシリ
コン抵抗器を作成する方法。
段階と、前記フィールド酸化物層をポリシリコン層で被
覆する段階と、前記ポリシリコン層の予め定められた部
分をフォトレジスト・パターンで被覆する段階と、ポリ
シリコン・パターンにより定められた前記ポリシリコン
層の予め定められた部分に従い、フォトレジスト処理工
程を用いてポリシリコン抵抗器を定める段階と、ポリシ
リコン層により被覆されていないフィールド酸化物部分
のポリシリコン層を酸化物層で被覆する段階と、前記酸
化物層を窒化物層で被覆する段階と、ポリシリコン抵抗
器の本体を定めるために、前記窒化物層および前記酸化
物層の予め定められた部分を被覆する段階と、窒化物積
層体および窒化物側壁を作成するために、前記窒化物層
にエッチングを行う段階と、前記窒化物積層体と前記窒
化物側壁により被覆されない前記ポリシリコン層部分の
上にケイ化物層を作成する段階と、を有する、ポリシリ
コン抵抗器を作成する方法。
【００５４】（１６） 第１５項記載の方法において、
前記ポリシリコン層をまた別の注入から保護することに
より、前記窒化物積層体を用いて前記ポリシリコン抵抗
器の長さを定める段階をさらに有する、前記方法。 （１７） 第１５項記載の方法において、前記窒化物積
層体により被覆された部分の上に前記ケイ化物層の生成
を妨げることにより、前記誘電体層を用いて前記ポリシ
リコン抵抗器の長さを定める段階をさらに有する、前記
方法。 （１８） 第１５項記載の方法において、ポリシリコン
・イア・レジスト除去処理工程を用いてフォトレジスト
を除去する段階をさらに有する、前記方法。 （１９） 第１５項記載の方法において、前記窒化物積
層体により被覆されないポリシリコン層の部分と、前記
窒化物側壁と、前記窒化物積層体との上に、金属レベル
酸化物層を作成する段階をさらに有する、前記方法。 （２０） 第１５項記載の方法において、高温度処理工
程を用いて前記抵抗器のヘッドの中に添加不純物を熱処
理する段階を前記添加不純物注入段階が有する、前記方
法。
前記ポリシリコン層をまた別の注入から保護することに
より、前記窒化物積層体を用いて前記ポリシリコン抵抗
器の長さを定める段階をさらに有する、前記方法。 （１７） 第１５項記載の方法において、前記窒化物積
層体により被覆された部分の上に前記ケイ化物層の生成
を妨げることにより、前記誘電体層を用いて前記ポリシ
リコン抵抗器の長さを定める段階をさらに有する、前記
方法。 （１８） 第１５項記載の方法において、ポリシリコン
・イア・レジスト除去処理工程を用いてフォトレジスト
を除去する段階をさらに有する、前記方法。 （１９） 第１５項記載の方法において、前記窒化物積
層体により被覆されないポリシリコン層の部分と、前記
窒化物側壁と、前記窒化物積層体との上に、金属レベル
酸化物層を作成する段階をさらに有する、前記方法。 （２０） 第１５項記載の方法において、高温度処理工
程を用いて前記抵抗器のヘッドの中に添加不純物を熱処
理する段階を前記添加不純物注入段階が有する、前記方
法。
【００５５】（２１） ポリシリコン抵抗器４０は、フ
ィールド酸化物層１２と、フィールド酸化物層１２の一
部分を被覆するポリシリコン層２０とを有する。ポリシ
リコン層２０は、予め定められた電気抵抗値を有する。
窒化物／酸化物積層体４２が、ポリシリコン層２０の予
め定められた部分を被覆し、そして予め定められた抵抗
値を達成するためにその上に添加不純物が注入されない
ポリシリコン層２０の少なくとも１つの露出した位置を
形成する。ケイ化物層３４が露出した位置を被覆する。
ィールド酸化物層１２と、フィールド酸化物層１２の一
部分を被覆するポリシリコン層２０とを有する。ポリシ
リコン層２０は、予め定められた電気抵抗値を有する。
窒化物／酸化物積層体４２が、ポリシリコン層２０の予
め定められた部分を被覆し、そして予め定められた抵抗
値を達成するためにその上に添加不純物が注入されない
ポリシリコン層２０の少なくとも１つの露出した位置を
形成する。ケイ化物層３４が露出した位置を被覆する。
【図１】本発明の実施例の最初の沈着段階および注入段
階を示した横断面概要図。
階を示した横断面概要図。
【図２】ａはフォトレジスト・エッチング段階を用いて
ポリシリコン抵抗器本体の作成を示した、ポリシリコン
・エッチングを行う前の図。ｂはフォトレジスト・エッ
チング段階を用いてポリシリコン抵抗器本体の作成を示
した、ポリシリコン・エッチングを行った後の図。
ポリシリコン抵抗器本体の作成を示した、ポリシリコン
・エッチングを行う前の図。ｂはフォトレジスト・エッ
チング段階を用いてポリシリコン抵抗器本体の作成を示
した、ポリシリコン・エッチングを行った後の図。
【図３】ａは本発明の実施例に従う酸化物／窒化物積層
体を作成する中間段階における、エッチングおよび除去
段階の前の図。ｂは本発明の実施例に従う酸化物／窒化
物積層体を作成する中間段階における、エッチングおよ
び除去段階の後の図。
体を作成する中間段階における、エッチングおよび除去
段階の前の図。ｂは本発明の実施例に従う酸化物／窒化
物積層体を作成する中間段階における、エッチングおよ
び除去段階の後の図。
【図４】本発明の実施例の完成した抵抗器の横断面概要
図。
図。
【図５】本発明のまた別の実施例の中間段階における製
造処理工程デバイスの図。
造処理工程デバイスの図。
【図６】図５のまた別の実施例に従う酸化物積層体の生
成および注入の図。
成および注入の図。
【図７】図５のまた別の実施例のさらに中間段階の図。
【図８】図５のまた別の実施例の処理工程に従って得ら
れた酸化物積層体の生成の図。
れた酸化物積層体の生成の図。
【図９】ケイ化チタンの熱処理段階の後のまた別の実施
例の完成した抵抗器の横断面図。
例の完成した抵抗器の横断面図。
１２ フィールド酸化物層 ２０ ポリシリコン層 ３４ ケイ化物層 ４０ ポリシリコン抵抗器 ４２ 窒化物／酸化物積層体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デビッド ビー．スコット アメリカ合衆国テキサス州プラノ，クリー ブランド 4524
Claims (2)
- 【請求項１】 フィールド酸化物層と、予め定められた
電気抵抗値を得るために前記フィールド酸化物層の一部
分を被覆するポリシリコン層と、 前記予め定められた電気抵抗値を定めるために前記ポリ
シリコン層に注入される添加不純物と、 前記ポリシリコン層の予め定められた部分を被覆し、か
つ前記ポリシリコン層の少なくとも１つの露出位置を形
成する、誘電体層と、 前記ポリシリコン層の前記少なくとも１つの露出位置を
被覆するケイ化物層と、 を有するポリシリコン抵抗器。 - 【請求項２】 フィールド酸化物層を作成する段階と、 予め定められた電気抵抗値を得るために前記フィールド
酸化物層の一部分をポリシリコン層で被覆する段階と、 前記予め定められた電気抵抗値を定めるために前記ポリ
シリコン層の中に添加不純物を注入する段階と、 前記ポリシリコン層の予め定められた部分を、前記ポリ
シリコン層の少なくとも１つの露出位置を形成する誘電
体層で、被覆する段階と、 前記ポリシリコン層の前記少なくとも１つの露出位置を
ケイ化物層で被覆する段階と、を有するポリシリコン抵
抗器を作成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US23902094A | 1994-05-06 | 1994-05-06 | |
| US239020 | 1994-05-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846139A true JPH0846139A (ja) | 1996-02-16 |
Family
ID=22900272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7108791A Pending JPH0846139A (ja) | 1994-05-06 | 1995-05-02 | ポリシリコン抵抗器とその作成法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5656524A (ja) |
| EP (1) | EP0681320B1 (ja) |
| JP (1) | JPH0846139A (ja) |
| KR (1) | KR950034754A (ja) |
| DE (1) | DE69522992T2 (ja) |
| TW (1) | TW284913B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013041956A (ja) * | 2011-08-15 | 2013-02-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930638A (en) * | 1993-07-12 | 1999-07-27 | Peregrine Semiconductor Corp. | Method of making a low parasitic resistor on ultrathin silicon on insulator |
| TW297158B (ja) * | 1994-05-27 | 1997-02-01 | Hitachi Ltd | |
| US6001663A (en) * | 1995-06-07 | 1999-12-14 | Advanced Micro Devices, Inc. | Apparatus for detecting defect sizes in polysilicon and source-drain semiconductor devices and method for making the same |
| US5670891A (en) * | 1995-06-07 | 1997-09-23 | Advanced Micro Devices, Inc. | Structures to extract defect size information of poly and source-drain semiconductor devices and method for making the same |
| US6236101B1 (en) * | 1997-11-05 | 2001-05-22 | Texas Instruments Incorporated | Metallization outside protective overcoat for improved capacitors and inductors |
| KR100257079B1 (ko) * | 1997-12-05 | 2000-05-15 | 김영환 | 반도체소자 및 이의 제조방법 |
| US6165861A (en) * | 1998-09-14 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Integrated circuit polysilicon resistor having a silicide extension to achieve 100% metal shielding from hydrogen intrusion |
| US6100154A (en) * | 1999-01-19 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company | Using LPCVD silicon nitride cap as a barrier to reduce resistance variations from hydrogen intrusion of high-value polysilicon resistor |
| US6117789A (en) * | 1999-04-02 | 2000-09-12 | United Microelectronics Corp. | Method of manufacturing thin film resistor layer |
| TW471163B (en) * | 2000-08-17 | 2002-01-01 | United Microelectronics Corp | Manufacturing method and structure of thin film resistor having a high resistance value |
| US6647614B1 (en) * | 2000-10-20 | 2003-11-18 | International Business Machines Corporation | Method for changing an electrical resistance of a resistor |
| KR100767540B1 (ko) * | 2001-04-13 | 2007-10-17 | 후지 덴키 홀딩스 가부시끼가이샤 | 반도체 장치 |
| US6586311B2 (en) | 2001-04-25 | 2003-07-01 | Advanced Micro Devices, Inc. | Salicide block for silicon-on-insulator (SOI) applications |
| US6727133B1 (en) * | 2002-11-21 | 2004-04-27 | Texas Instruments Incorporated | Integrated circuit resistors in a high performance CMOS process |
| US6933546B2 (en) | 2003-03-17 | 2005-08-23 | Freescale Semiconductor, Inc. | Semiconductor component |
| US6900502B2 (en) | 2003-04-03 | 2005-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel on insulator device |
| US6882025B2 (en) * | 2003-04-25 | 2005-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained-channel transistor and methods of manufacture |
| US6867433B2 (en) | 2003-04-30 | 2005-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors |
| JP2004342821A (ja) * | 2003-05-15 | 2004-12-02 | Renesas Technology Corp | 半導体装置 |
| US20050012087A1 (en) * | 2003-07-15 | 2005-01-20 | Yi-Ming Sheu | Self-aligned MOSFET having an oxide region below the channel |
| US6936881B2 (en) * | 2003-07-25 | 2005-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor that includes high permittivity capacitor dielectric |
| US6940705B2 (en) | 2003-07-25 | 2005-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor with enhanced performance and method of manufacture |
| US7078742B2 (en) * | 2003-07-25 | 2006-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained-channel semiconductor structure and method of fabricating the same |
| US7101742B2 (en) * | 2003-08-12 | 2006-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel complementary field-effect transistors and methods of manufacture |
| US7112495B2 (en) * | 2003-08-15 | 2006-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit |
| US20050035369A1 (en) * | 2003-08-15 | 2005-02-17 | Chun-Chieh Lin | Structure and method of forming integrated circuits utilizing strained channel transistors |
| US20050035410A1 (en) * | 2003-08-15 | 2005-02-17 | Yee-Chia Yeo | Semiconductor diode with reduced leakage |
| US7071052B2 (en) * | 2003-08-18 | 2006-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistor with reduced leakage |
| US7112535B2 (en) * | 2003-09-30 | 2006-09-26 | International Business Machines Corporation | Precision polysilicon resistor process |
| US7888201B2 (en) | 2003-11-04 | 2011-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors |
| US6806136B1 (en) * | 2004-02-17 | 2004-10-19 | Episil Technologies, Inc. | Method of forming a semiconductor device having a capacitor and a resistor |
| KR100556350B1 (ko) * | 2004-05-10 | 2006-03-03 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조방법 |
| US7034364B2 (en) * | 2004-05-25 | 2006-04-25 | Texas Instruments Incorporated | Reduced finger end MOSFET breakdown voltage (BV) for electrostatic discharge (ESD) protection |
| US7060612B2 (en) * | 2004-08-26 | 2006-06-13 | International Business Machines Corporation | Method of adjusting resistors post silicide process |
| US20060057813A1 (en) * | 2004-09-15 | 2006-03-16 | Cheng-Hsiung Chen | Method of forming a polysilicon resistor |
| US7285472B2 (en) * | 2005-01-27 | 2007-10-23 | International Business Machines Corporation | Low tolerance polysilicon resistor for low temperature silicide processing |
| US7241663B2 (en) * | 2005-04-19 | 2007-07-10 | Texas Instruments Incorporated | Maskless multiple sheet polysilicon resistor |
| US20070096260A1 (en) * | 2005-10-28 | 2007-05-03 | International Business Machines Corporation | Reduced parasitic and high value resistor and method of manufacture |
| US7645660B2 (en) * | 2005-12-21 | 2010-01-12 | Stmicroelectronics, Inc. | Method for manufacturing high-stability resistors, such as high ohmic poly resistors, integrated on a semiconductor substrate |
| US8026556B2 (en) * | 2006-04-21 | 2011-09-27 | Nxp B.V. | Adjustible resistor for use in a resistive divider circuit and method for manufacturing |
| US7393701B2 (en) * | 2006-12-05 | 2008-07-01 | International Business Machines Corporation | Method of adjusting buried resistor resistance |
| US8558278B2 (en) | 2007-01-16 | 2013-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained transistor with optimized drive current and method of forming |
| US7973552B2 (en) * | 2007-12-04 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | On-die terminators formed of coarse and fine resistors |
| US7943961B2 (en) | 2008-03-13 | 2011-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strain bars in stressed layers of MOS devices |
| US7785979B2 (en) * | 2008-07-15 | 2010-08-31 | International Business Machines Corporation | Integrated circuits comprising resistors having different sheet resistances and methods of fabricating the same |
| US8242876B2 (en) | 2008-09-17 | 2012-08-14 | Stmicroelectronics, Inc. | Dual thin film precision resistance trimming |
| US7808051B2 (en) | 2008-09-29 | 2010-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standard cell without OD space effect in Y-direction |
| US20100164001A1 (en) * | 2008-12-30 | 2010-07-01 | Joodong Park | Implant process for blocked salicide poly resistor and structures formed thereby |
| US8400257B2 (en) | 2010-08-24 | 2013-03-19 | Stmicroelectronics Pte Ltd | Via-less thin film resistor with a dielectric cap |
| US8436426B2 (en) | 2010-08-24 | 2013-05-07 | Stmicroelectronics Pte Ltd. | Multi-layer via-less thin film resistor |
| US8659085B2 (en) | 2010-08-24 | 2014-02-25 | Stmicroelectronics Pte Ltd. | Lateral connection for a via-less thin film resistor |
| US8927909B2 (en) | 2010-10-11 | 2015-01-06 | Stmicroelectronics, Inc. | Closed loop temperature controlled circuit to improve device stability |
| US8809861B2 (en) | 2010-12-29 | 2014-08-19 | Stmicroelectronics Pte Ltd. | Thin film metal-dielectric-metal transistor |
| US9159413B2 (en) | 2010-12-29 | 2015-10-13 | Stmicroelectronics Pte Ltd. | Thermo programmable resistor based ROM |
| US8981527B2 (en) * | 2011-08-23 | 2015-03-17 | United Microelectronics Corp. | Resistor and manufacturing method thereof |
| US8526214B2 (en) | 2011-11-15 | 2013-09-03 | Stmicroelectronics Pte Ltd. | Resistor thin film MTP memory |
| US10229966B2 (en) | 2016-12-30 | 2019-03-12 | Texas Instruments Incorporated | Semiconductor resistor structure and method for making |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3864817A (en) * | 1972-06-26 | 1975-02-11 | Sprague Electric Co | Method of making capacitor and resistor for monolithic integrated circuits |
| US4021789A (en) * | 1975-09-29 | 1977-05-03 | International Business Machines Corporation | Self-aligned integrated circuits |
| US4212684A (en) * | 1978-11-20 | 1980-07-15 | Ncr Corporation | CISFET Processing including simultaneous doping of silicon components and FET channels |
| US4210465A (en) * | 1978-11-20 | 1980-07-01 | Ncr Corporation | CISFET Processing including simultaneous implantation of spaced polycrystalline silicon regions and non-memory FET channel |
| US4467519A (en) * | 1982-04-01 | 1984-08-28 | International Business Machines Corporation | Process for fabricating polycrystalline silicon film resistors |
| US4466179A (en) * | 1982-10-19 | 1984-08-21 | Harris Corporation | Method for providing polysilicon thin films of improved uniformity |
| US5010032A (en) * | 1985-05-01 | 1991-04-23 | Texas Instruments Incorporated | Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects |
| JP3024143B2 (ja) * | 1989-06-19 | 2000-03-21 | ソニー株式会社 | 半導体装置の製法 |
| US5135882A (en) * | 1989-07-31 | 1992-08-04 | Micron Technology, Inc. | Technique for forming high-value inter-nodal coupling resistance for rad-hard applications in a double-poly, salicide process using local interconnect |
| US5079177A (en) * | 1989-09-19 | 1992-01-07 | National Semiconductor Corporation | Process for fabricating high performance bicmos circuits |
| JP3082923B2 (ja) * | 1989-12-26 | 2000-09-04 | ソニー株式会社 | 半導体装置の製法 |
| US5231042A (en) * | 1990-04-02 | 1993-07-27 | National Semiconductor Corporation | Formation of silicide contacts using a sidewall oxide process |
| US5169794A (en) * | 1991-03-22 | 1992-12-08 | National Semiconductor Corporation | Method of fabrication of pnp structure in a common substrate containing npn or MOS structures |
| US5285102A (en) * | 1991-07-25 | 1994-02-08 | Texas Instruments Incorporated | Method of forming a planarized insulation layer |
| US5182627A (en) * | 1991-09-30 | 1993-01-26 | Sgs-Thomson Microelectronics, Inc. | Interconnect and resistor for integrated circuits |
| US5236857A (en) * | 1991-10-30 | 1993-08-17 | Texas Instruments Incorporated | Resistor structure and process |
| EP0541122B1 (en) * | 1991-11-08 | 1997-09-24 | Nec Corporation | Method of fabricating a semiconductor device with a polycrystalline silicon resistive layer |
| US5384278A (en) * | 1992-11-16 | 1995-01-24 | United Technologies Corporation | Tight control of resistor valves in a SRAM process |
| US5395783A (en) * | 1993-02-16 | 1995-03-07 | Texas Instruments Incorporated | Electronic device and process achieving a reduction in alpha particle emissions from boron-based compounds essentially free of boron-10 |
| US5424239A (en) * | 1994-02-01 | 1995-06-13 | Texas Instruments Incorporated | Method of fabricating precisely matched polysilicon resistors |
-
1995
- 1995-05-02 JP JP7108791A patent/JPH0846139A/ja active Pending
- 1995-05-02 KR KR1019950010716A patent/KR950034754A/ko not_active Application Discontinuation
- 1995-05-04 DE DE69522992T patent/DE69522992T2/de not_active Expired - Lifetime
- 1995-05-04 EP EP95106722A patent/EP0681320B1/en not_active Expired - Lifetime
- 1995-05-26 TW TW084105322A patent/TW284913B/zh not_active IP Right Cessation
- 1995-06-07 US US08/478,301 patent/US5656524A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013041956A (ja) * | 2011-08-15 | 2013-02-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0681320B1 (en) | 2001-10-04 |
| KR950034754A (ko) | 1995-12-28 |
| TW284913B (ja) | 1996-09-01 |
| DE69522992T2 (de) | 2002-04-25 |
| DE69522992D1 (de) | 2001-11-08 |
| US5656524A (en) | 1997-08-12 |
| EP0681320A1 (en) | 1995-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0846139A (ja) | ポリシリコン抵抗器とその作成法 | |
| US5744395A (en) | Low resistance, self-aligned, titanium silicide structures, using a single rapid thermal anneal procedure | |
| US5668024A (en) | CMOS device structure with reduced risk of salicide bridging and reduced resistance via use of a ultra shallow, junction extension, ion implantation process | |
| JP3544750B2 (ja) | 低抵抗ゲート電極を有する半導体素子の製造方法 | |
| JP3529732B2 (ja) | Ｍｏｓｆｅｔデバイスを形成する方法 | |
| US5637903A (en) | Depleted gate transistor for high voltage operation | |
| JP4027064B2 (ja) | Ｍｏｓｆｅｔデバイスの製造方法 | |
| US5620920A (en) | Process for fabricating a CMOS structure with ESD protection | |
| US6258648B1 (en) | Selective salicide process by reformation of silicon nitride sidewall spacers | |
| JP2002533924A (ja) | 半導体部材とその製造方法 | |
| US6022782A (en) | Method for forming integrated circuit transistors using sacrificial spacer | |
| JPH07176626A (ja) | 半導体集積回路の形成方法 | |
| JPH05166835A (ja) | 自己整合ポリシリコン接触 | |
| US6180462B1 (en) | Method of fabricating an analog integrated circuit with ESD protection | |
| JPH118326A (ja) | 半導体装置の製造方法 | |
| US7094694B2 (en) | Semiconductor device having MOS varactor and methods for fabricating the same | |
| JPH04290447A (ja) | 電荷結合素子を持つ半導体集積回路装置の製造方法 | |
| JPH06104272A (ja) | 半導体装置及び製造方法 | |
| JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002353330A (ja) | 半導体装置及びその製造方法 | |
| JPH10144918A (ja) | 半導体装置及びその製造方法 | |
| US5462888A (en) | Process for manufacturing semiconductor BICMOS device | |
| JP4282328B2 (ja) | 半導体装置の製造方法 | |
| JP3360970B2 (ja) | 半導体装置の製造方法 | |
| JPH0945908A (ja) | 半導体装置およびその製造方法 |