KR100767540B1 - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR100767540B1 KR100767540B1 KR1020020018948A KR20020018948A KR100767540B1 KR 100767540 B1 KR100767540 B1 KR 100767540B1 KR 1020020018948 A KR1020020018948 A KR 1020020018948A KR 20020018948 A KR20020018948 A KR 20020018948A KR 100767540 B1 KR100767540 B1 KR 100767540B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- rcon
- resistance
- semiconductor device
- contact
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 100
- 229920005591 polysilicon Polymers 0.000 claims abstract description 100
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 6
- 238000005259 measurement Methods 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 238000013461 design Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 폴리실리콘 저항을 구비한 반도체장치에 있어서, 상온보다 고온인 환경하에서 저항값의 변동을 억제하는 것을 목적으로 하며, 그것을 위한 수단으로, 폴리실리콘 콘택트의 저항값(Rcon)을, 폴리실리콘 콘택트의 저항값(Rcon)과 폴리실리콘 저항의 저항값(Rpoly)과의 합이 2% 이하로 억제함으로서, 폴리실리콘 콘택트 저항 변화의 영향이 적은 회로를 구성하고, 상온보다 높은 온도 환경하에서의 저항값의 변동을 억제한다.
반도체 기판, 절연막, 폴리실리콘 저항, 금속배선, 저항소자
Description
도 1은 본 발명의 실시 형태에서 사용한 제 1 폴리실리콘 저항으로 이루어지는 반도체장치의 개략 구성을 도시한 평면도.
도 2는 본 발명의 실시 형태에서 사용한 제 2 폴리실리콘 저항으로 이루어지는 반도체장치의 개략 구성을 도시한 평면도.
도 3은 본 발명의 실시 형태에서 사용한 제 3 폴리실리콘 저항으로 이루어지는 반도체장치의 개략 구성을 도시한 평면도.
도 4는 도 1 내지 도 3의 A-A선의 종단면도.
도 5는 본 발명의 실시 형태에서 이용한 제 4 폴리실리콘 저항으로 이루어지는 반도체장치의 개략 구성을 도시한 평면도.
도 6은 도 5의 B-B선의 종단면도.
도 7은 제 1 내지 제 4 폴리실리콘 저항으로 이루어지는 반도체장치에 관해 고온에서의 가속시험을 행한 결과를 도시한 그래프.
도 8은 본 발명에 관한 폴리실리콘 저항으로 이루어지는 반도체장치를 적용한 아날로그 회로의 한 예의 주요부를 도시한 회로도.
도 9는 종래의 폴리실리콘 저항과 확산 저항에 관해, 220℃로 방치하였을 때 의 저항값 변동량을 비교하기 위해 본 발명자 등이 행한 검토 결과를 도시한 그래프.
(도면의 주요부분에 대한 부호의 설명)
1 : 반도체 기판 2 : 절연막
3, 7, 8, 9 : 폴리실리콘 저항 4, 104 : 폴리실리콘 콘택트
5 : 금속 배선 11 : 게이지 회로(센서 소자)
13 : 저항 소자
본 발명은 반도체장치에 관한 것으로서, 특히 높은 온도 환경하에서 이용되는 자동차용, 계측용 또는 교정용 등의 각종 반도체 집적회로에 있어서 저항 소자로서 사용되는 폴리실리콘 저항을 구비한 반도체장치에 관한 것이다.
(종래의 기술)
반도체 집적회로에 있어서, 도체의 변형이나 회로 불량을 야기하는 원인이 되는 일렉트로 마이그레이션의 발생율에 영향을 주는 요소는 전류 밀도, 온도 및 결정 구조인 것으로 알려져 있다(「CM0SVLSI 설계의 원리 시스템의 시점에서」, 토미자와 타카시, 마츠야마 야스오 감수, 마루젠주식회사 발행, 122페이지). 그러나, 이들 3개의 요소중, 온도의 영향에 관해서는 아직 충분한 검토가 되어 있지 않기 때문에, 온도에 관한 구체적인 제약 조건 등에 관해서는 불명확하다.
그런데, 자동차용이나 플랜트 계측용, 그 밖의 높은 온도(예를 들면, 상온보다 높은 온도) 환경하에서 이용되는 반도체 집적회로에서는, 온도적인 스트레스가 반도체 집적회로에 미치는 영향을 충분히 고려하여야 한다. 특히, 각종 센서장치와 같이, 검지한 물리량에 따라서 생성된 아날로그 미소 신호를 50배부터 1000배정도까지 증폭하는 장치에서는, 그 미소 신호가 전파되는 도체의 저항값이 변동되면, 그 영향이 그대로 증폭된다. 그 때문에, 이와 같은 장치에서는, 예를 들면, 폴리실리콘 저항을 금속 배선에 전기적으로 접속하는 폴리실리콘 콘택트 등의 미묘한 단면 구조의 부분에 있어서의 저항 변화에 민감하게 반응한다.
종래부터, 폴리실리콘 저항의 저항값의 편차나 콘택트 저항의 편차를 억제하는 제안이 이루어져 왔다. 예를 들면, 일본 특허공개 평9-232521호 공보에는, 폴리실리콘 저항의 저항값을 모니터하면서 열처리를 행함으로서, 폴리실리콘 저항 위의 BSG막으로부터 불순물을 확산시켜 저항값을 조정하는 구성의 반도체장치 및 그 제조방법이 개시되어 있다. 또한, 일본 특허공개 평11-150010호 공보에는, 폴리실리콘 저항과 금속 배선의 콘택트 위치를 조정함으로서 저항값을 조정하는 방법이 개시되어 있다. 또한, 일본 특허공개 평11-330365호 공보에는, 폴리실리콘 저항 위에 질화막을 형성하여, 콘택트 홀을 개구할 때 폴리실리콘 저항으로의 오버 에칭에 의한 손상을 억제함으로서 콘택트 저항의 편차를 억제하는 구성의 반도체장치 및 그 제조방법이 개시되어 있다. 이들은 모두 제조 단계에서 저항값을 설계치에 가깝게 하기 위한 제안으로서, 고온 환경하에서의 저항값의 경시 변화를 억제하는 것을 목 적으로 한 것은 아니다.
그래서 발명자 등은, 폴리실리콘 저항에 대한 온도의 영향에 관해 검토를 행하였다. 그 때, 폴리실리콘 저항을 폴리실리콘 콘택트를 통하여 금속 배선에 전기적으로 접속한 구성으로 하고, 그 구성은 반도체 집적회로에 있어서 종래부터 일반적으로 이용되고 있는 구성으로 하였다. 그 결과 종래 구성의 폴리실리콘 저항 및 폴리실리콘 콘택트로 이루어지는 반도체장치를 높은 온도 환경하에 방치하면, 도 9에 도시한 바와 같이, 그 저항값이 확산 저항보다 크게 변동되는 것을 알 수 있다.
이것은, 높은 온도 환경하에서, 예를 들면 상온보다 높은 온도 환경하에서 폴리실리콘 콘택트의 저항값이 크게 변동되는 것이 원인이다. 도 9는 종래의 폴리실리콘 저항으로 이루어지는 반도체장치와 확산 저항에 관하여, 220℃로 방치하였을 때 저항값의 변동량을 비교하기 위한 그래프이다. 또한, 자동차용 등의 반도체 집적회로의 사용 환경의 온도는, 최고라도 150℃ 정도이지만, 여기서는 그보다 고온으로 설정하여 가속시험을 행하였다.
따라서 이와 같은 종래 구성의 폴리실리콘 저항으로 이루어지는 반도체장치를, 높은 온도 환경하에서 사용되는 회로의 앰프 증폭회로에 이용한 경우에는, 고온 환경하에 있어서 시간의 경과와 함께 앰프 증폭율이 변동되기 때문에, 장기 신뢰성을 확보하기 어렵다는 문제점이 있었다.
본 발명은 상기 문제점에 감안하여 이루어진 것으로, 고온 환경하에서 사용 하여도, 저항값이 거의 변동하지 않는 폴리실리콘 저항을 구비한 반도체장치를 제공하는 것을 목적으로 한다.
(과제를 해결하기 위한 수단)
상기 목적을 달성하기 위해 본 발명에 관한 반도체장치는 폴리실리콘 저항의 저항값(Rpoly)과, 폴리실리콘 콘택트의 저항값(Rcon)이 다음 식으로 나타내는 관계를 만족시키는 것을 특징으로 한다. 단, Rpoly는 폴리실리콘 저항의 일단측의 폴리실리콘 콘택트와, 폴리실리콘 저항의 타단측의 폴리실리콘 콘택트 사이의 저항값이다. 또한 Rcon은 금속 배선과 폴리실리콘 저항을 전기적으로 접속하기 위한 콘택트 홀 내의 금속막의 저항과, 그 금속막과 폴리실리콘 저항과의 접촉부의 저항을 포함하지만, 접촉부의 저항이 지배적이기 때문에 주로 접촉부의 저항값이다.
Rcon/(Rpoly+Rcon)≤2%
여기서 이 반도체장치는, 동일 반도체 기판상에 집적된 아날로그 회로, 특히 센서 소자로부터 출력된 전기신호를 증폭하는 증폭회로 내의 저항 소자로서 이용될 수 있다. 이 증폭회로는, 높은 온도 환경에서 이용되며, 예를 들면 자동차용이나 계측용이나 교정용의 집적회로에 포함되고 있다.
본 발명에 의하면, 폴리실리콘 콘택트의 저항값(Rcon)이, 폴리실리콘 콘택트의 저항값(Rcon)과 폴리실리콘 저항의 저항값(Rpoly)과의 합이 2% 이하로 억제되기 때문에, 폴리실리콘 콘택트의 저항 변화의 영향이 적은 반도체장치를 구성하는 것이 가능하다.
이하에 본 발명자들이 본 발명을 완성하는데 까지 행한 검토 내용에 관해 설명한다. 이 검토에 있어서는, 이하에 설명하는 제 1 내지 제 4 폴리실리콘 저항을 구비한 반도체장치를 준비하였다. 도 1 내지 도 3은, 각각 제 1 내지 제 3 폴리실리콘 저항을 구비한 반도체장치의 개략 구성을 도시한 평면도이다. 이들 3개의 반도체장치는, 폴리실리콘 저항의 폭 및 저항값이 다를뿐이며, 그 밖의 구성은 동일하다. 따라서 이들의 도 1 내지 도 3의 선 A-A에서의 종단면 구조는 같으며, 도 4에 도시한 구조가 된다. 또한, 도 5 및 도 6은, 제 4 폴리실리콘 저항을 구비한 반도체장치의 개략 구성을 도시한 평면도 및 그 B-B에서의 종단면도이다. 또한, 도 1 내지 도 6에서는, 각 부의 크기나 길이에 관해서는 정확히 나타나 있는 것은 아니다.
제 1 폴리실리콘 저항을 구비한 반도체장치는, 도 1 및 도 4에 도시한 바와 같이, 반도체 기판(1)상에 BPSG나 PSG 등의 절연막(2)을 사이에 두고 사각형 형상의 폴리실리콘 저항(3)이 형성되고, 이 폴리실리콘 저항(3)의 대략 양단이, 각각 산화막 등의 층간절연막(6)을 관통하는 폴리실리콘 콘택트(4)를 통하여 알루미늄 등의 금속 배선(5)에 전기적으로 접속된 구성으로 되어 있다. 폴리실리콘 콘택트(4)는, 금속 배선(5)의 형성시에 콘택트 홀 내에 피착된 금속막으로 구성되어 있다. 여기서 폴리실리콘 저항(3)의 폭은 2㎛이다(도 1 참조). 폴리실리콘 콘택트(4, 4) 사이의 거리, 즉 폴리실리콘 저항(3)의 저항값(Rpoly)에 기여하는 부분의 길이는 100㎛이다(도 4 참조). 이 때 폴리실리콘 저항의 시트 저항을 31Ω/□라고 하면, 폴리실리콘 저항(Rpoly)의 값은 1.55kΩ이다.
또한, 폴리실리콘 콘택트(4)의 크기, 엄밀하게는 콘택트 홀의 개구 치수는, 설계 룰로 정해진 것으로서 이 경우는 2㎛×2㎛이며, 콘택트 저항(Rcon)은 콘택트 1개소에 대하여 54Ω이다. 따라서 본 예에서는, Rcon/(Rpoly+Rcon)은 약 7%가 된다. 또한, 폴리실리콘 콘택트(4)의 크기(2㎛×2㎛)는, 설계 룰로 정해져 있기 때문에 다음에 설명하는 제 2 내지 제 4 폴리실리콘 저항을 구비한 반도체장치에 있어서도 동일하다.
도 2에 도시한 제 2 폴리실리콘 저항을 구비한 반도체장치에서는, 폴리실리콘 저항(7)의 폭은 4㎛이고(도 2 참조), 이 때 Rpoly의 값은 790Ω이다. 따라서 본 예에서는 Rcon/(Rpoly+Rcon)은 약 12%가 된다. 또한, 도 3에 도시한 제 3 폴리실리콘 저항을 구비한 반도체장치에서는, 폴리실리콘 저항(8)의 폭은 7.6㎛이며(도 3 참조), 이 때 Rpoly의 값은 400Ω이다. 따라서 본 예에서는, Rcon/(Rpoly+Rcon)은 약 21%가 된다. 또한, 상기 2개의 경우에 있어서도 마찬가지로 콘택트 홀의 개구 치수는 2㎛×2㎛이며, 콘택트 저항(Rcon)은 콘택트 1개소에 대해 54Ω이다.
도 5 및 도 6에 도시한 제 4 폴리실리콘 저항을 구비한 반도체장치에서는, 폴리실리콘 저항(9)의 폭은 9.2㎛이며, 상기 폴리실리콘 저항(9)상의 폴리실리콘 콘택트(104, 104) 사이의 최단 거리는 400㎛이다. 이 때 Rpoly의 값은 1.35kΩ이다. 따라서 본 예에서는, Rcon/(Rpoly+Rcon)은 1.96%로 된다. 설계 룰에 의해 콘택트 홀의 형상이 정해져 있고, 콘택트 저항은 콘택트 1개소에 대해 54Ω이기 때문에, 소망의 콘택트 저항의 값(Rcon)을 얻기 위해서는, 콘택트 홀을 복수개 마련하 여도 좋고, 도 5에 도시한 예에서는, 한쪽 측에 대해 4개소의 콘택트 홀을 마련하고 있다.
폴리실리콘 콘택트(104)의 저면은, 금속 배선(5)의 형성시에 콘택트 홀 내에 금속 배선(5)과 같은 금속(예를 들면, 알루미늄)을 피착한 금속막으로 폴리실리콘 저항(9)에 접해져 있다. 폴리실리콘 콘택트(104)의 개구부 내는 도시하지 않은 층간절연막 또는 패시베이션막 형성시에 상기 막과 동일 재료로서 평탄화 된다.
폴리실리콘 콘택트(104)를 확실히 폴리실리콘 저항(9)과 접속하기 위해 폴리실리콘 저항(9)의 폴리실리콘 콘택트(104)와의 접속 영역을, 폴리실리콘 콘택트(104)보다 약간 크게 형성하여도 좋다.
폴리실리콘 저항(9)의 저항값(Rpoly)의 값을 소망의 저항값으로 하며, 또한 Rcon/(Rpoly+Rcon)≤2%를 충족하기 위해서는, 콘택트 저항(Rcon)의 값을 규정하면 되고, 설계 룰로 콘택트 홀의 형상이 규정되어 있는 경우에는, 그 개수에 의해 값을 조정하면 된다.
상술한 구성의 제 1 내지 제 4 폴리실리콘 저항을 구비한 반도체장치를 복수개씩 준비하여, 220℃의 고온방치 가속시험을 실시하여, 4시간, 10시간 및 14시간 경과시점에서의 저항값을 측정하였다. 그 결과를 도 7에 도시한다. 도 7에 있어서, Rcon/(Rpoly+Rcon)의 값이 대략 7%의 플롯군은 도 1에 도시한 제 1 폴리실리콘 저항을 구비한 반도체장치의 것이고, 대략 12%의 플롯군은 도 2에 도시한 제 2 폴리실리콘 저항을 구비한 반도체장치의 것이고, 대략 21%의 플롯군은 도 3에 도시한 제 3 폴리실리콘 저항을 구비한 반도체장치의 것이고, 대략 2%의 플롯군은 도 5에 도시한 제 4 폴리실리콘 저항을 구비한 반도체장치의 것이다.
도 7로부터, Rcon/(Rpoly+Rcon)의 값이 어느 값이더라도 방치 시간이 길어짐에 따라 저항값의 변동량이 커지고, 또한, Rcon/( Rpoly+Rcon)의 값이 커짐에 따라 저항값의 변동량이 크게 됨을 알 수 있다. 높은 온도(예를 들면, 상온보다 높은 온도)에 있어서의 저항값 변동량을 0.1% 이하로 억제하는 경우에는, 도 7로부터 Rcon/(Rpoly+Rcon)의 값을 대략 2% 이하로 설정하면 좋은 것을 알 수 있다.
또한, Rcon/(Rpoly+Rcon)의 값은 2% 이하로 한정되는 것은 아니고, 저항값의 변동량의 요구치에 대응하여, 적절히, 도 7로부터 Rcon/(Rpoly+Rcon)의 값을 구하면 좋다. 즉, 저항값의 변동량의 허용치가 0.1%보다 느슨한 경우에는 Rcon/(Rp:01y+Rcon)의 값은 2%보다 큰 값이라도 좋고, 반대로 저항값의 변동량의 허용치가 0.1%보다 엄한 경우에는 Rcon/(Rpoly+Rcon)의 값은 2%보다 작은 값이 된다. 덧붙여서 말하면, 도 9에 도시한 종래 구성의 폴리실리콘 저항 및 폴리실리콘 콘택트로 이루어지는 반도체장치에서는 Rcon/(Rpoly+Rcon)의 값은 30%이다.
다음에, 본 발명에 관한 반도체장치를 적용한 아날로그 회로의 한 예에 관해 설명한다. 도 8은 그 아날로그 회로의 주요부를 도시한 회로도이다. 이 아날로그 회로는 압력, 온도, 가속도, 소리 또는 빛 등의 물리량을 검지하고, 그 검지한 강도에 따른 전기신호를 출력하는 센서 소자를 구비한 센서장치의 일부를 구성한다. 도 8에 있어서, 부호 11은 센서 소자를 구성하는 게이지 회로이고, 부호 12는 게이지 회로(11)의 출력신호를 증폭하는 앰프이고, 부호 13은 본 발명에 관한 반도체장치가 되는 저항 소자, 즉 Rcon/(Rpoly+Rcon)의 값이 예를 들면 2% 이하가 되도록 설계된 폴리실리콘으로 이루어진 저항 소자이다. 이 저항 소자(13)는 게이지 회로(11)나 앰프(12) 등과 함께 동일 반도체 기판상에 제작된다.
상술한 실시 형태에 의하면, Rcon/(Rpoly+Rcon)의 값이 예를 들면 2% 이하로 억제되기 때문에, 폴리실리콘 콘택트의 저항 변화의 영향이 적은 반도체장치를 구성하는 것이 가능하게 된다. 따라서 높은 온도(예를 들면, 상온보다 높은 온도) 환경하에서 사용하더라도, 저항값이 거의 변동하지 않는 폴리실리콘 저항을 구비한 반도체장치가 얻어진다. 그리고, 이 반도체장치를 이용함으로써 장기 신뢰성이 높은 고온용의 반도체 집적회로가 실현된다. 특히, 높은 온도(예를 들면 상온보다 높은 온도) 환경하에서 사용되는 자동차용, 플랜트 계측용 또는 교정용 등의 각종 반도체 집적회로의 저항 소자로서 유효하다.
이상에 있어서 본 발명은 상술한 실시 형태에 제한되는 것이 아니다. 즉, 도 1 내지 도 6에 도시한 각 반도체장치의 폴리실리콘 저항(3, 7, 8, 9)의 치수 및 저항값은 한 예로서, 이들의 값은 실제로 설계할 때 Rcon/(Rpoly+Rcon)≤2%를 만족시키는 범위에서 여러가지로 변경된다.
본 발명에 의하면, 폴리실리콘 콘택트의 저항값(Rcon)이, 폴리실리콘 콘택트의 저항값(Rcon)과 폴리실리콘 저항의 저항값(Rpoly)과의 합의 2% 이하로 억제되기 때문에, 폴리실리콘 콘택트의 저항 변화의 영향이 적은 반도체장치를 구성하는 것이 가능하게 된다. 따라서 높은 온도 환경하에서 사용하여도, 저항값이 거의 변동하지 않는 폴리실리콘 저항을 구비한 반도체장치가 얻어지고, 이것을 이용함으로써 장기 신뢰성이 높은 고온용의 반도체 집적회로가 실현될 수 있다.
Claims (7)
- 반도체 기판상에 절연막을 끼워 형성된 폴리실리콘 저항과, 상기 폴리실리콘 저항 위를 피복하는 층간 절연막에 개구된 제 1의 복수의 콘택트홀과, 상기 폴리실리콘 저항 위를 피복하는 층간 절연막에 개구된 제 2의 복수의 콘택트홀과, 상기 제 1 및 제 2의 콘택트홀 내에서 상기 폴리실리콘 저항과 각각 전기적으로 접속된 2개의 금속배선으로 이루어진 반도체 장치에 있어서,상기 폴리실리콘 저항의 저항치를 Rpoly로 하고, 상기 폴리실리콘 저항과 상기 금속배선의 콘택트 저항치의 합계를 Rcon으로 하면,Rcon/(Rpoly+Rcon)≤0.02의 관계를 만족하는 것을 특징으로 하는 반도체 장치.
- 삭제
- 제 1항에 있어서,동일 반도체 기판상에 집적된 아날로그 회로내의 저항소자로서 이용되는 것을 특징으로 하는 반도체 장치.
- 제 3항에 있어서,상기 아날로그 회로는, 검지된 물리량에 따른 전기신호를 생성하는 센서 소 자에 접속되며, 해당 센서 소자로부터 출력된 전기신호를 증폭하는 증폭회로인 것을 특징으로 하는 반도체 장치.
- 제 4항에 있어서,상기 증폭회로는, 높은 온도환경에서 이용되는 자동차용의 집적회로에 포함되는 것을 특징으로 하는 반도체 장치.
- 제 4항에 있어서,상기 증폭회로는, 높은 온도환경에서 이용되는 계측용의 집적회로에 포함되는 것을 특징으로 하는 반도체 장치.
- 제 4항에 있어서,상기 증폭회로는, 높은 온도환경에서 이용되는 교정용의 집적회로에 포함되는 것을 특징으로 하는 반도체 장치.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001116063 | 2001-04-13 | ||
| JPJP-P-2001-00116063 | 2001-04-13 | ||
| JP2001389375 | 2001-12-21 | ||
| JPJP-P-2001-00389375 | 2001-12-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020079512A KR20020079512A (ko) | 2002-10-19 |
| KR100767540B1 true KR100767540B1 (ko) | 2007-10-17 |
Family
ID=26613603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020018948A KR100767540B1 (ko) | 2001-04-13 | 2002-04-08 | 반도체 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7119657B2 (ko) |
| KR (1) | KR100767540B1 (ko) |
| DE (1) | DE10216017A1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006025210A1 (ja) * | 2004-08-31 | 2008-05-08 | 松下電器産業株式会社 | マイクロマシンデバイス |
| US20070096260A1 (en) * | 2005-10-28 | 2007-05-03 | International Business Machines Corporation | Reduced parasitic and high value resistor and method of manufacture |
| CN104736984B (zh) * | 2012-11-30 | 2017-09-08 | 富士电机株式会社 | 压力传感器装置及压力传感器装置的制造方法 |
| US20150084653A1 (en) * | 2013-09-26 | 2015-03-26 | Qualcomm Incorporated | Current source driven measurement and modeling |
| JP6939497B2 (ja) * | 2017-12-13 | 2021-09-22 | 富士電機株式会社 | 抵抗素子 |
| JP7127413B2 (ja) * | 2018-08-03 | 2022-08-30 | 富士電機株式会社 | 抵抗素子及びその製造方法 |
| JP7275884B2 (ja) | 2019-06-13 | 2023-05-18 | 富士電機株式会社 | 抵抗素子及びその製造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656524A (en) * | 1994-05-06 | 1997-08-12 | Texas Instruments Incorporated | Method of forming a polysilicon resistor using an oxide, nitride stack |
| US5705436A (en) * | 1996-08-26 | 1998-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for forming a poly load resistor |
| KR19980058414A (ko) * | 1996-12-30 | 1998-10-07 | 김영환 | 반도체 소자의 저항 형성방법 |
| JPH11150010A (ja) * | 1997-11-14 | 1999-06-02 | Nec Corp | ポリシリコン抵抗素子の製造方法 |
| JPH11330365A (ja) * | 1998-05-21 | 1999-11-30 | Nec Corp | 半導体装置の製造方法および半導体装置 |
| KR20000007480A (ko) * | 1998-07-03 | 2000-02-07 | 김충환 | 반도체 소자 및 그 제조방법 |
| KR100258493B1 (ko) * | 1995-10-25 | 2000-06-15 | 가네꼬 히사시 | 저항소자를 갖는 반도체장치 및 그의 제조방법 |
| US6140910A (en) * | 1996-06-17 | 2000-10-31 | Telefonaktiebolaget Lm Ericsson | Stabilized polysilicon resistor and a method of manufacturing it |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4446613A (en) * | 1981-10-19 | 1984-05-08 | Intel Corporation | Integrated circuit resistor and method of fabrication |
| KR900008868B1 (ko) * | 1987-09-30 | 1990-12-11 | 삼성전자 주식회사 | 저항성 접촉을 갖는 반도체 장치의 제조방법 |
| US5257005A (en) * | 1992-08-18 | 1993-10-26 | Desroches Alan R | Small value precision integrated circuit resistors |
| KR0138308B1 (ko) * | 1994-12-14 | 1998-06-01 | 김광호 | 층간접촉구조 및 그 방법 |
| US5700716A (en) * | 1996-02-23 | 1997-12-23 | Micron Technology, Inc. | Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers |
| JP2798043B2 (ja) | 1996-02-28 | 1998-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3171323B2 (ja) * | 1997-05-30 | 2001-05-28 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6211769B1 (en) * | 1997-12-22 | 2001-04-03 | Texas Instruments Incorporated | System to minimize the temperature coefficient of resistance of passive resistors in an integrated circuit process flow |
| SE513116C2 (sv) * | 1998-11-13 | 2000-07-10 | Ericsson Telefon Ab L M | Polykiselresistor och sätt att framställa sådan |
| US20010045594A1 (en) * | 1999-01-27 | 2001-11-29 | Kuang-Yeh Chang | One time programmable read only memory |
| US6251777B1 (en) * | 1999-03-05 | 2001-06-26 | Taiwan Semiconductor Manufacturing Company | Thermal annealing method for forming metal silicide layer |
| US6455392B2 (en) * | 2000-01-21 | 2002-09-24 | Bae Systems Information And Electrical Systems Integration, Inc. | Integrated resistor having aligned body and contact and method for forming the same |
| US6433717B1 (en) * | 2000-05-31 | 2002-08-13 | Cygnal Integrated Products, Inc. | D/A resistor strings with cross coupling switches |
-
2002
- 2002-04-08 KR KR1020020018948A patent/KR100767540B1/ko not_active IP Right Cessation
- 2002-04-10 US US10/120,211 patent/US7119657B2/en not_active Expired - Lifetime
- 2002-04-11 DE DE10216017A patent/DE10216017A1/de not_active Ceased
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656524A (en) * | 1994-05-06 | 1997-08-12 | Texas Instruments Incorporated | Method of forming a polysilicon resistor using an oxide, nitride stack |
| KR100258493B1 (ko) * | 1995-10-25 | 2000-06-15 | 가네꼬 히사시 | 저항소자를 갖는 반도체장치 및 그의 제조방법 |
| US6140910A (en) * | 1996-06-17 | 2000-10-31 | Telefonaktiebolaget Lm Ericsson | Stabilized polysilicon resistor and a method of manufacturing it |
| US5705436A (en) * | 1996-08-26 | 1998-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for forming a poly load resistor |
| KR19980058414A (ko) * | 1996-12-30 | 1998-10-07 | 김영환 | 반도체 소자의 저항 형성방법 |
| JPH11150010A (ja) * | 1997-11-14 | 1999-06-02 | Nec Corp | ポリシリコン抵抗素子の製造方法 |
| JPH11330365A (ja) * | 1998-05-21 | 1999-11-30 | Nec Corp | 半導体装置の製造方法および半導体装置 |
| KR19990088042A (ko) * | 1998-05-21 | 1999-12-27 | 가네꼬 히사시 | 저변화저항을갖는반도체장치제조방법 |
| KR20000007480A (ko) * | 1998-07-03 | 2000-02-07 | 김충환 | 반도체 소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10216017A1 (de) | 2002-10-24 |
| US7119657B2 (en) | 2006-10-10 |
| US20020175379A1 (en) | 2002-11-28 |
| KR20020079512A (ko) | 2002-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7926354B2 (en) | Semiconductor pressure sensor and method of producing the same | |
| DE10321482A1 (de) | Verbesserung von Membraneigenschaften bei einer Halbleitervorrichtung mit einer Membran | |
| CN101750123A (zh) | 热式流体流量传感器及其制造方法 | |
| US20170370796A1 (en) | Method for producing a sensor element by means of laser structuring | |
| JP5138134B2 (ja) | 薄膜式センサの製造方法ならびにフローセンサの製造方法 | |
| KR100767540B1 (ko) | 반도체 장치 | |
| WO2009132981A1 (de) | Drucksensor | |
| JP3551527B2 (ja) | 半導体感歪センサの製造方法 | |
| US7617723B2 (en) | Thermal type flow rate measuring apparatus having decrease in coupling capacitance between wiring portions of detection element | |
| US7721599B2 (en) | Reduced resistance thermal flow measurement device | |
| DE102004008148A1 (de) | Sensor mit Membran und Verfahren zur Herstellung des Sensors | |
| JPS6113381B2 (ko) | ||
| DE10344373B4 (de) | Sensor mit Membran | |
| DE102019130755A1 (de) | Sensorvorrichtung, Verfahren zum Herstellen einer Sensorvorrichtung und Sensorbaugruppe | |
| JP3931719B2 (ja) | 半導体装置 | |
| KR100531960B1 (ko) | 좁은 폭 트랜지스터 폴리실리콘 저항 모니터링 패턴 | |
| JPH01236659A (ja) | 半導体圧力センサ | |
| US6602428B2 (en) | Method of manufacturing sensor having membrane structure | |
| JPS6310579B2 (ko) | ||
| KR100559129B1 (ko) | 감열식 공기유량센서 | |
| JP3223961B2 (ja) | 層間膜平坦性測定機能素子および層間膜平坦性評価方法 | |
| JP2006108231A (ja) | 半導体装置 | |
| DE112018006201T5 (de) | Halbleiterelement und Durchflussmengen-Messvorrichtung, die es verwendet | |
| JP6158156B2 (ja) | 熱式流体センサの製造方法 | |
| JPH11326001A (ja) | 流量検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| LAPS | Lapse due to unpaid annual fee |