JP2004342821A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004342821A JP2004342821A JP2003137228A JP2003137228A JP2004342821A JP 2004342821 A JP2004342821 A JP 2004342821A JP 2003137228 A JP2003137228 A JP 2003137228A JP 2003137228 A JP2003137228 A JP 2003137228A JP 2004342821 A JP2004342821 A JP 2004342821A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- semiconductor device
- dual gate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8228—Complementary devices, e.g. complementary transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
Abstract
【解決手段】半導体装置は、PN対向分離膜3によって平面的に互いに隔てられた2種類の活性領域20であるPMOS領域およびNMOS領域を有する半導体基板1と、その上側においてPMOS領域、PN対向分離膜3および上記NMOS領域を一括して横切るように線状に延びるデュアルゲート電極4とを備える。デュアルゲート電極4は、P型部4aと、N型部4bと、これらに挟まれたPN接続部とを含む。PN接続部はシリサイド領域9を含む。シリサイド領域9は、平面的に見てPMOS領域ともNMOS領域とも離れており、PN対向分離膜3の領域の内側に形成されている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体装置、特にCMOS(Complementary Metal Oxide Semiconductor:相補型金属酸化膜半導体)トランジスタを備える半導体装置に関するものである。
【0002】
【従来の技術】
CMOSトランジスタは、NMOSトランジスタとPMOSトランジスタとが対になったものである。デュアルゲート電極とは、NMOSトランジスタとPMOSトランジスタとで共通にゲート電極として用いる1本の連続したゲート電極であり、NMOSトランジスタを構成する領域においてはN+ポリシリコン、PMOSトランジスタを構成する領域においてはP+ポリシリコンからなるものである。
【0003】
CMOSトランジスタを備える半導体装置のうち、特にデュアルゲート電極を採用したCMOSトランジスタを備えるものの場合、従来は、デュアルゲート電極のうちN+ポリシリコン部分とP+ポリシリコン部分との間の低抵抗接続を実現するために、自己整合型高融点金属シリサイド化技術を用いて、活性領域の全域、デュアルゲート電極および配線の全域のみを選択的にシリサイド化していた。その一例は、たとえば、特開昭59−107540号公報(特許文献1)に示される。
【0004】
【特許文献1】
特開昭59−107540号公報
【0005】
【発明が解決しようとする課題】
従来は、活性領域、デュアルゲート電極および配線の全域に対してシリサイド化していたので、シリサイド化した後でデュアルゲート電極の上側を覆うようにデュアルゲート電極と同形の絶縁膜を形成することはできなかった。そのため、このような絶縁膜をストッパ膜として利用して自己整合的にコンタクトホールを開口するようなことができなかった。
【0006】
また、活性領域の全域が高融点金属シリサイド化される場合、シリサイド化の異常進行などの不具合により、活性領域とウェルとの間の電気的リークをもたらすことがしばしば発生していた。そのため、活性領域のシリサイド化は好ましくなかった。
【0007】
そこで、本発明は、デュアルゲート電極を備えるCMOSトランジスタ装置において、自己整合的にコンタクトホールの開口を可能とし、活性領域とウェルとの間の電気的リークの問題を解消できるような、半導体装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するため、本発明に基づく半導体装置は、PN対向分離膜によって平面的に互いに隔てられた2種類の活性領域であるPMOS領域およびNMOS領域を有する半導体基板と、上記半導体基板の上側において上記PMOS領域、上記PN対向分離膜および上記NMOS領域を一括して横切るように線状に延びるデュアルゲート電極とを備える。ただし、上記デュアルゲート電極は、上記PMOS領域上に位置するP型部と、上記NMOS領域上に位置するN型部と、上記P型部と上記N型部とに挟まれたPN接続部とを含む。上記PN接続部は、シリサイド化されたシリサイド領域を含む。上記シリサイド領域は、平面的に見て、上記PMOS領域とも上記NMOS領域とも離れており、上記PN対向分離膜の領域の内側に形成されている。
【0009】
【発明の実施の形態】
(実施の形態1)
(構成)
図1〜図3を参照して、本発明に基づく実施の形態1における半導体装置について説明する。図1は、説明の便宜上、デュアルゲート電極4が直接見えるようにデュアルゲート電極4の上側を覆うシリサイド化防止膜8およびゲートエッチングマスク5を取り去った状態で表示している。図2は、図1におけるII−II線に関する矢視断面図である。図3は、図1におけるIII−III線に関する矢視断面図である。この半導体装置は、図2、図3に示すように半導体基板1とデュアルゲート電極4とを備える。半導体基板1の表面は部分的に分離絶縁膜2に覆われている。半導体基板1は、図1に示すように、分離絶縁膜2の一部であるPN対向分離膜3によって平面的に互いに隔てられた2種類の活性領域20として、PMOS領域、NMOS領域を有する。
【0010】
デュアルゲート電極4は、半導体基板1の上側においてPMOS領域、PN対向分離膜3およびNMOS領域を一括して横切るように線状に延びている。デュアルゲート電極4は、PMOS領域上に位置するP型部としてのP型ポリシリコン部4aと、NMOS領域上に位置するN型部としてのN型ポリシリコン部4bとを含む。さらに、デュアルゲート電極4は、P型ポリシリコン部4aとN型ポリシリコン部4bとに挟まれたPN接続部を含む。PN接続部は、シリサイド領域9を含む。シリサイド領域は、シリサイド化された領域である。シリサイド領域9は、平面的に見て、PMOS領域ともNMOS領域とも離れて、PN対向分離膜3の内側に収まる位置関係にある。
【0011】
図1では、コンタクト12は記号化されて表示されている。コンタクト12は活性領域20に対して電気的接続を確保するためのものであり、平面的に見てデュアルゲート電極4を挟みこむ位置で活性領域20に形成されている。コンタクト12は、平面的に見てデュアルゲート電極4に一部重なる位置にある。
【0012】
図2に示すように、デュアルゲート電極4はPN接続部を除いて、サイドウォール絶縁膜6に覆われ、さらにその上からシリサイド化防止膜8によって覆われている。PN接続部においては、サイドウォール絶縁膜6もシリサイド化防止膜8もなく、サリサイド開口部7となっている。シリサイド領域9はサリサイド開口部7の内部に露出している。図3に示すように、デュアルゲート電極4にコンタクト12が重なる位置においては、シリサイド化防止膜8はないが、デュアルゲート電極4はサイドウォール絶縁膜6に覆われることによってコンタクト12との間の電気的絶縁が保たれている。
【0013】
デュアルゲート電極4のうちシリサイド領域9以外の部分は、実質的にシリサイド化防止膜8に覆われている。この構成であれば、後述のように自己整合的にシリサイド化を行なうことができ、好都合である。
【0014】
(作用・効果)
本実施の形態における半導体装置は、デュアルゲート電極4を備えるCMOSトランジスタ装置でありながら、シリサイド領域9はPN接続部に限られ、デュアルゲート電極4の他の部分は、サイドウォール絶縁膜6に覆われているので、自己整合的にコンタクトホールの開口が可能であり、現に自己整合的に形成されたコンタクト12を備えている。この半導体装置では、活性領域20の全域をシリサイド化しなくてもよいので、活性領域とウェルとの間の電気的リークの問題を解消することができる。
【0015】
特に、この半導体装置では、シリサイド領域9が、平面的に見て、PMOS領域ともNMOS領域とも離れて、PN対向分離膜3の内側に収まる位置関係にあるが、このようになっていることが、シリサイド領域9と活性領域20との間の電気的リークを防止する上で好ましい。
【0016】
この半導体装置では、コンタクト12は、平面的に見てデュアルゲート電極4に一部重なる位置にあるが、全く重ならない位置関係であっても本発明の効果はある程度享受することができる。しかし、本発明を適用する場合、一部重なるようにすることが可能であり、一部重なるようにすることで、トランジスタの占有面積を削減することができるため、一部重なるように配置することが好ましい。試算によれば、コンタクトとデュアルゲート電極との間で距離をとる必要があった従来の構成に比べて、一部重なる構造にすることができる本実施の形態の構成では、トランジスタの占有面積を約3割削減できることがわかっている。
【0017】
また、コンタクト12は、平面的に見てシリサイド領域9を避けた位置に配置されている。すなわち、コンタクト12とシリサイド領域9とは重ならないようになっている。こうすることが、シリサイド領域9とコンタクト12との間の電気的リークを防止する上で好ましい。コンタクト12は、平面的に見てPN対向分離膜3も避けた位置に配置されている。こうすることが、コンタクト12による活性領域20との間の電気的接続を効率良く確保する上で好ましい。
【0018】
シリサイド化防止膜8は、シリコン窒化膜を含んでいることが好ましい。形成容易であり、電極部分のシリサイド化を防止するのに適当な材料だからである。
【0019】
(製造方法)
図4〜図8、図2、図3を参照して、本実施の形態における半導体装置の製造方法について説明する。なお、図4、図6および図8は、図2と同じ見方での断面図である。図5、図7および図9は、図3と同じ見方での断面図である。
【0020】
まず、図4、図5に示すように、半導体基板1の上面にゲート酸化膜13を形成し、その上側にデュアルゲート電極4の材料となるポリシリコン膜を形成する。このポリシリコン膜は、公知技術を用いて、NMOS領域ではN型ポリシリコンとなり、PMOS領域ではP型ポリシリコンとなるように形成する。このポリシリコン膜の上側を覆うようにシリコン窒化膜を含んだ絶縁膜を形成し、この絶縁膜をパターニングしてゲートエッチングマスク5とする。このゲートエッチングマスク5をエッチングマスクに用いて、ポリシリコン膜のパターニングを行なう。こうして、図4、図5に示すデュアルゲート電極4の構造が得られる。
【0021】
図6、図7に示すように、ゲートエッチングマスク5に覆われたデュアルゲート電極4の側面を覆うようにサイドウォール絶縁膜6を形成する。
【0022】
図8、図9に示すように、全面を上側から覆うようにシリサイド化防止膜8を形成する。シリサイド化防止膜8はシリコン窒化膜で形成することが好ましい。シリサイド化防止膜8およびゲートエッチングマスク5をPN接続部のみ開口するようにエッチングなどで除去する。こうして、図8に示すようにサリサイド開口部7が形成される。デュアルゲート電極4のうちこのサリサイド開口部7に露出した部分のみがシリサイド化されるように、シリサイド化を行なう。デュアルゲート電極4のうちシリサイド領域とすべき部分以外は実質的にシリサイド化防止膜8で覆われているのでシリサイド化は自己整合的に行なうことができる。こうして、図8に示すように、シリサイド領域9が形成される。
【0023】
図2、図3に示すように、上側に層間絶縁膜10を堆積させる。この層間絶縁膜10に対して、平面的に見てデュアルゲート電極4にオーバーラップする形で自己整合的にコンタクトホールを開口する。このコンタクトホールの開口の際には、シリサイド化防止膜8はストッパ膜として利用される。コンタクトホールが平面的に見て活性領域20に直接重なり合う部分においてのみコンタクトホールは活性領域20の表面にまで達する。コンタクトホールに導電体を充填し、コンタクト12を形成する。こうして、図1〜図3に示した半導体装置を得ることができる。
【0024】
(ジャンクションリーク特性)
従来の構造でシリサイド領域の上にコンタクトが重なった場合、ジャンクションリークのリーク電流値が図11に示すようにばらつくことがあった。しかし、本発明の適用により、シリサイド領域の上にコンタクトが重ならない構成にした場合、図10に示すように、ジャンクションリークのリーク電流値はばらつきが小さくなり、ジャンクションリーク特性をコントロールすることができるようになる。
【0025】
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【0026】
【発明の効果】
本発明によれば、デュアルゲート電極を備えるCMOSトランジスタ装置において、自己整合的にコンタクトホールの開口を可能とし、活性領域とウェルとの間の電気的リークの問題を解消することができる。
【図面の簡単な説明】
【図1】本発明に基づく実施の形態1における半導体装置の平面図である。
【図2】図1におけるII−II線に関する矢視断面図である。
【図3】図1におけるIII−III線に関する矢視断面図である。
【図4】本発明に基づく実施の形態1における半導体装置の製造方法の第1の工程における縦断面図である。
【図5】本発明に基づく実施の形態1における半導体装置の製造方法の第1の工程における横断面図である。
【図6】本発明に基づく実施の形態1における半導体装置の製造方法の第2の工程における縦断面図である。
【図7】本発明に基づく実施の形態1における半導体装置の製造方法の第2の工程における横断面図である。
【図8】本発明に基づく実施の形態1における半導体装置の製造方法の第2の工程における縦断面図である。
【図9】本発明に基づく実施の形態1における半導体装置の製造方法の第2の工程における横断面図である。
【図10】本発明に基づく実施の形態1における半導体装置のジャンクションリーク特性を示すグラフである。
【図11】従来技術に基づく半導体装置のジャンクションリーク特性を示すグラフである。
【符号の説明】
1 半導体基板、2 分離絶縁膜、3 PN対向分離膜、4 デュアルゲート電極、4a P型ポリシリコン部、4b N型ポリシリコン部、5 ゲートエッチングマスク、6 サイドウォール絶縁膜、7 サリサイド開口部、8 シリサイド化防止膜、9 シリサイド領域、10 層間絶縁膜、11 コンタクトホール、12 コンタクト、13 ゲート酸化膜、14 ソース/ドレイン領域、15 コンタクト、20 活性領域、21 PMOS領域、22 NMOS領域。
Claims (6)
- PN対向分離膜によって平面的に互いに隔てられた2種類の活性領域であるPMOS領域およびNMOS領域を有する半導体基板と、前記半導体基板の上側において前記PMOS領域、前記PN対向分離膜および前記NMOS領域を一括して横切るように線状に延びるデュアルゲート電極とを備え、
前記デュアルゲート電極は、前記PMOS領域上に位置するP型部と、前記NMOS領域上に位置するN型部と、前記P型部と前記N型部とに挟まれたPN接続部とを含み、
前記PN接続部は、シリサイド化されたシリサイド領域を含み、前記シリサイド領域は、平面的に見て、前記PMOS領域とも前記NMOS領域とも離れており、前記PN対向分離膜の領域の内側に形成されている、半導体装置。 - 前記デュアルゲート電極のうち前記シリサイド領域以外の部分は、実質的にシリサイド化防止膜に覆われている、請求項1に記載の半導体装置。
- 前記シリサイド化防止膜は、シリコン窒化膜を含んでいる、請求項2に記載の半導体装置。
- 平面的に見て前記デュアルゲート電極に一部重なるような位置で、前記活性領域上に配置されたコンタクトを備える、請求項1から3のいずれかに記載の半導体装置。
- 前記コンタクトは、平面的に見て前記シリサイド領域を避けた位置に配置されている、請求項4に記載の半導体装置。
- 前記コンタクトは、平面的に見て前記PN対向分離膜を避けた位置に配置されている、請求項4または5に記載の半導体装置。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003137228A JP2004342821A (ja) | 2003-05-15 | 2003-05-15 | 半導体装置 |
US10/724,618 US7145205B2 (en) | 2003-05-15 | 2003-12-02 | Semiconductor device |
TW092136357A TWI232575B (en) | 2003-05-15 | 2003-12-22 | Semiconductor device |
DE102004001502A DE102004001502A1 (de) | 2003-05-15 | 2004-01-09 | Halbleitervorrichtung |
KR1020040002531A KR100678447B1 (ko) | 2003-05-15 | 2004-01-14 | 반도체장치 |
CNB2004100076365A CN100339994C (zh) | 2003-05-15 | 2004-02-27 | 半导体器件 |
US11/601,701 US7320910B2 (en) | 2003-05-15 | 2006-11-20 | Semiconductor device |
US11/980,551 US7485522B2 (en) | 2003-05-15 | 2007-10-31 | Method of manufacturing semiconductor device having dual gate electrode |
US11/980,603 US7476581B2 (en) | 2003-05-15 | 2007-10-31 | Method of manufacturing semiconductor device having dual gate electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003137228A JP2004342821A (ja) | 2003-05-15 | 2003-05-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004342821A true JP2004342821A (ja) | 2004-12-02 |
JP2004342821A5 JP2004342821A5 (ja) | 2006-06-22 |
Family
ID=33410764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003137228A Pending JP2004342821A (ja) | 2003-05-15 | 2003-05-15 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (4) | US7145205B2 (ja) |
JP (1) | JP2004342821A (ja) |
KR (1) | KR100678447B1 (ja) |
CN (1) | CN100339994C (ja) |
DE (1) | DE102004001502A1 (ja) |
TW (1) | TWI232575B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8330234B2 (en) * | 2005-11-22 | 2012-12-11 | Nec Corporation | Semiconductor device and manufacturing process therefor |
US8183644B1 (en) * | 2011-02-11 | 2012-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate structure of a CMOS semiconductor device |
US9041116B2 (en) | 2012-05-23 | 2015-05-26 | International Business Machines Corporation | Structure and method to modulate threshold voltage for high-K metal gate field effect transistors (FETs) |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2680632A (en) * | 1947-10-01 | 1954-06-08 | Modine Mfg Co | Header construction |
JPS55134962A (en) * | 1979-04-09 | 1980-10-21 | Toshiba Corp | Semiconductor device |
JPS59107540A (ja) | 1982-12-13 | 1984-06-21 | Nec Corp | シリサイドを用いた配線接続部を有する半導体装置 |
US4851257A (en) * | 1987-03-13 | 1989-07-25 | Harris Corporation | Process for the fabrication of a vertical contact |
US5066995A (en) * | 1987-03-13 | 1991-11-19 | Harris Corporation | Double level conductor structure |
JPH05267599A (ja) | 1992-03-19 | 1993-10-15 | Sharp Corp | 半導体装置及びその製造方法 |
US5287746A (en) * | 1992-04-14 | 1994-02-22 | Rosemount Inc. | Modular transmitter with flame arresting header |
JP3238820B2 (ja) * | 1994-02-18 | 2001-12-17 | 富士通株式会社 | 半導体装置 |
JPH0846139A (ja) * | 1994-05-06 | 1996-02-16 | Texas Instr Inc <Ti> | ポリシリコン抵抗器とその作成法 |
JPH0883852A (ja) | 1994-06-08 | 1996-03-26 | Hyundai Electron Ind Co Ltd | 半導体素子及びその製造方法 |
US5731522A (en) * | 1997-03-14 | 1998-03-24 | Rosemount Inc. | Transmitter with isolation assembly for pressure sensor |
US5905670A (en) * | 1997-05-13 | 1999-05-18 | International Business Machines Corp. | ROM storage cell and method of fabrication |
US6214656B1 (en) * | 1999-05-17 | 2001-04-10 | Taiwian Semiconductor Manufacturing Company | Partial silicide gate in sac (self-aligned contact) process |
JP3606515B2 (ja) * | 2000-09-05 | 2005-01-05 | 沖電気工業株式会社 | デュアルゲート型cmos半導体装置及びその製造方法 |
JP2002158359A (ja) * | 2000-11-21 | 2002-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6700163B2 (en) * | 2001-12-07 | 2004-03-02 | International Business Machines Corporation | Selective silicide blocking |
JP4000256B2 (ja) * | 2001-12-11 | 2007-10-31 | 富士通株式会社 | 半導体装置及びその製造方法 |
US7274073B2 (en) * | 2004-10-08 | 2007-09-25 | International Business Machines Corporation | Integrated circuit with bulk and SOI devices connected with an epitaxial region |
US20070040222A1 (en) * | 2005-06-15 | 2007-02-22 | Benjamin Van Camp | Method and apparatus for improved ESD performance |
-
2003
- 2003-05-15 JP JP2003137228A patent/JP2004342821A/ja active Pending
- 2003-12-02 US US10/724,618 patent/US7145205B2/en not_active Expired - Fee Related
- 2003-12-22 TW TW092136357A patent/TWI232575B/zh not_active IP Right Cessation
-
2004
- 2004-01-09 DE DE102004001502A patent/DE102004001502A1/de not_active Withdrawn
- 2004-01-14 KR KR1020040002531A patent/KR100678447B1/ko not_active IP Right Cessation
- 2004-02-27 CN CNB2004100076365A patent/CN100339994C/zh not_active Expired - Fee Related
-
2006
- 2006-11-20 US US11/601,701 patent/US7320910B2/en not_active Expired - Fee Related
-
2007
- 2007-10-31 US US11/980,603 patent/US7476581B2/en not_active Expired - Fee Related
- 2007-10-31 US US11/980,551 patent/US7485522B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20040098504A (ko) | 2004-11-20 |
US7476581B2 (en) | 2009-01-13 |
US7485522B2 (en) | 2009-02-03 |
US7320910B2 (en) | 2008-01-22 |
US7145205B2 (en) | 2006-12-05 |
US20040227162A1 (en) | 2004-11-18 |
US20080070358A1 (en) | 2008-03-20 |
KR100678447B1 (ko) | 2007-02-05 |
CN1551354A (zh) | 2004-12-01 |
TW200425472A (en) | 2004-11-16 |
US20080064159A1 (en) | 2008-03-13 |
TWI232575B (en) | 2005-05-11 |
CN100339994C (zh) | 2007-09-26 |
US20070067601A1 (en) | 2007-03-22 |
DE102004001502A1 (de) | 2004-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7488660B2 (en) | Extended raised source/drain structure for enhanced contact area and method for forming extended raised source/drain structure | |
US7569887B2 (en) | C-shaped dummy gate electrode semiconductor device and method of manufacturing the same | |
TWI637520B (zh) | 半導體器件 | |
US20060261477A1 (en) | Method of forming contact for dual liner product | |
EP3217432A1 (en) | Semiconductor device capable of high-voltage operation | |
CN100533739C (zh) | 半导体器件及其制造方法 | |
JP4922753B2 (ja) | 半導体装置およびその製造方法 | |
JP2006196493A (ja) | 半導体装置およびその製造方法 | |
KR100773352B1 (ko) | 스트레스 인가 모스 트랜지스터를 갖는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자 | |
US7825482B2 (en) | Semiconductor device and method for fabricating the same | |
US20070205465A1 (en) | Semiconductor device and fabrication method thereof | |
US7485522B2 (en) | Method of manufacturing semiconductor device having dual gate electrode | |
JP2002353330A (ja) | 半導体装置及びその製造方法 | |
JP2007173356A (ja) | 半導体装置およびその製造方法 | |
JPH07321327A (ja) | 半導体装置及びその製造方法 | |
WO2006070490A1 (ja) | 半導体装置およびその製造方法 | |
WO2011158400A1 (ja) | 半導体装置及びその製造方法 | |
JPH11135781A (ja) | 半導体装置の製造方法および半導体装置 | |
US20100001352A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4604492B2 (ja) | Soi半導体集積回路装置及びその製造方法 | |
JP4701850B2 (ja) | 半導体装置およびその製造方法 | |
KR100265595B1 (ko) | 엠엠엘 반도체소자 및 그 제조방법 | |
JP2005129635A (ja) | Soi半導体集積回路装置及びその製造方法 | |
JP2004055940A (ja) | 横型mosトランジスタ | |
JP2007073938A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060509 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |