JP2005129635A - Soi半導体集積回路装置及びその製造方法 - Google Patents
Soi半導体集積回路装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005129635A JP2005129635A JP2003362008A JP2003362008A JP2005129635A JP 2005129635 A JP2005129635 A JP 2005129635A JP 2003362008 A JP2003362008 A JP 2003362008A JP 2003362008 A JP2003362008 A JP 2003362008A JP 2005129635 A JP2005129635 A JP 2005129635A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- single crystal
- silicon single
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】 SOI基板11において、互いに隣接するN型ウェル領域(N−well)121及びP型ウェル領域(P−well)122を跨いで、ゲート絶縁膜13を介したゲート電極14が形成されている。P+領域171は、ゲート電極14及びサイドウォール16を隔てたPチャネルMOSFET Qpのソース/ドレイン領域、N+領域172は、ゲート電極14及びサイドウォール16を隔てたNチャネルMOSFET Qnのソース/ドレイン領域となる。N−well領域121及びP−well領域122の境界、その近傍において、離間距離d1をもってP+領域171とN+領域172が隣り合っている。
【選択図】 図1
Description
前記ゲート電極は前記第1導電型及び第2導電型のシリコン単結晶基体上に跨る共有電極である。
前記第2導電型の不純物領域と前記第1導電型のシリコン単結晶基体の境界、及び、前記第1導電型の不純物領域と前記第2導電型のシリコン単結晶基体の境界が隣り合っている境界近傍領域を有する。
前記第2導電型の不純物領域と前記第1導電型のシリコン単結晶基体の境界、及び、前記第1導電型の不純物領域と前記第2導電型のシリコン単結晶基体の境界が隣り合っている境界近傍領域を有し、少なくとも前記サイドウォール及び前記境界近傍領域を除く前記第1導電型の不純物領域、前記第2導電型の不純物領域、及び前記ゲート電極上に設けられたシリサイド化物をさらに備えている。
前記ゲート電極及び前記サイドウォール部分上を含み前記第1導電型及び第2導電型のシリコン単結晶基体の境界とその近傍上を選択的に保護層で覆う工程と、少なくとも前記サイドウォール及び前記保護層を除く前記第1導電型の不純物領域、前記第2導電型の不純物領域、及び前記ゲート電極の露出表面上をシリサイド化する工程と、をさらに備えている。
少なくとも前記第1導電型及び第2導電型のシリコン単結晶基体それぞれの設ける領域の比によって前記第1導電型及び第2導電型のシリコン単結晶基体それぞれに設けられるトランジスタの能力を調節する。
SOI基板11は、図示しないベース基板等に設けられた埋め込み絶縁層10上に単結晶基体を配している。素子領域における単結晶基体12は、互いに隣接するN型ウェル領域(N−well)121及びP型ウェル領域(P−well)122で構成されている。N−well領域121及びP−well領域122上を跨いで直線的に、ゲート絶縁膜13を介したゲート電極14が形成されている。ゲート電極14にはサイドウォール16が形成されている。サイドウォール16下には図示しないが不純物イオン注入領域、いわゆるエクステンション領域が存在する。これらゲート電極14及びサイドウォール16を隔ててN−well領域121でなるシリコン単結晶基体の所定領域にはウェル領域より高濃度P型のP+領域171が形成されている。また、これらゲート電極14及びサイドウォール16を隔ててP−well領域122でなるシリコン単結晶基体の所定領域にはウェル領域より高濃度N型のN+領域172が形成されている。P+領域171は、ゲート電極14及びサイドウォール16を隔てたPチャネルMOSFET Qpのソース/ドレイン領域となる。N+領域172は、ゲート電極14及びサイドウォール16を隔てたNチャネルMOSFET Qnのソース/ドレイン領域となる。P+領域171とN+領域172の離間距離d1はだいたい0.3〜0.6μmあればよい。これにより、縦置きのPチャネルMOSFET Qp、NチャネルMOSFET Qnを有するロジックセルが構成される。
図2に示すように、埋め込み絶縁膜10上の素子領域における単結晶基体12では、犠牲酸化膜(図示せず)形成の後、イオン注入法を用いて互いに隣接するN型ウェル領域(N−well)121とP型ウェル領域(P−well)122を形成する。図示しないが、各チャネルのしきい値調整用の不純物イオン注入もなされる。
前記図1(a)の構成において、CVD法により酸化膜等の絶縁膜を堆積し、所定パターンにエッチングする。これにより、ゲート電極14及びサイドウォール16部分上を含み、N−well領域121及びP−well領域122の境界とその近傍上を保護層18で覆うようにする。保護層18は、N−well領域121とP+領域171の境界、P−well領域122とN+領域172の境界上も覆うようにする。すなわち、互いに隣り合う境界近傍領域を保護層18によって保護する形態をとる(図6)。
Claims (7)
- 絶縁層上において互いに隣接する第1導電型及び第2導電型のシリコン単結晶基体と、
前記第1導電型及び第2導電型のシリコン単結晶基体上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極のサイドウォールと、
前記ゲート電極及び前記サイドウォールを隔てて前記第1導電型のシリコン単結晶基体の所定領域に設けられた第2導電型の不純物領域と、
前記ゲート電極及び前記サイドウォールを隔てて前記第2導電型のシリコン単結晶基体の所定領域に設けられた第1導電型の不純物領域と、を含むSOI半導体集積回路装置。 - 前記ゲート電極は、前記第1導電型及び第2導電型のシリコン単結晶基体上に跨る共有電極である請求項1記載のSOI半導体集積回路装置。
- 前記第2導電型の不純物領域と前記第1導電型のシリコン単結晶基体の境界、及び、前記第1導電型の不純物領域と前記第2導電型のシリコン単結晶基体の境界が隣り合っている境界近傍領域を有する請求項1または2記載のSOI半導体集積回路装置。
- 前記第2導電型の不純物領域と前記第1導電型のシリコン単結晶基体の境界、及び、前記第1導電型の不純物領域と前記第2導電型のシリコン単結晶基体の境界が隣り合っている境界近傍領域を有し、少なくとも前記サイドウォール及び前記境界近傍領域を除く前記第1導電型の不純物領域、前記第2導電型の不純物領域、及び前記ゲート電極上に設けられたシリサイド化物をさらに備えた請求項1または2いずれか一つに記載のSOI半導体集積回路装置。
- 絶縁層上において互いに隣接する第1導電型及び第2導電型のシリコン単結晶基体を形成する工程と、
前記第1導電型及び第2導電型のシリコン単結晶基体上にゲート絶縁膜を形成する工程と、
前記第1導電型及び第2導電型のシリコン単結晶基体における所定領域の前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の領域をマスクとした前記第1導電型の前記シリコン単結晶基体上に第2導電型の不純物を導入する工程と、
前記ゲート電極の領域をマスクとした前記第2導電型の前記シリコン単結晶基体上に第1導電型の不純物を導入する工程と、
前記ゲート電極のサイドウォールを形成する工程と、
前記第1導電型のシリコン単結晶基体側に前記ゲート電極及び前記サイドウォールの領域をマスクとして第2導電型の不純物を導入する工程と、
前記第2導電型のシリコン単結晶基体側に前記ゲート電極及び前記サイドウォールの領域をマスクとして第1導電型の不純物を導入する工程と、を含むSOI半導体集積回路装置の製造方法。 - 前記ゲート電極及び前記サイドウォール部分上を含み前記第1導電型及び第2導電型のシリコン単結晶基体の境界とその近傍上を選択的に保護層で覆う工程と、
少なくとも前記サイドウォール及び前記保護層を除く前記第1導電型の不純物領域、前記第2導電型の不純物領域、及び前記ゲート電極の露出表面上をシリサイド化する工程と、をさらに備えた請求項5記載のSOI半導体集積回路装置の製造方法。 - 少なくとも前記第1導電型及び第2導電型のシリコン単結晶基体それぞれの設ける領域の比によって前記第1導電型及び第2導電型のシリコン単結晶基体それぞれに設けられるトランジスタの能力を調節する請求項5または6記載のSOI半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003362008A JP2005129635A (ja) | 2003-10-22 | 2003-10-22 | Soi半導体集積回路装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003362008A JP2005129635A (ja) | 2003-10-22 | 2003-10-22 | Soi半導体集積回路装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005129635A true JP2005129635A (ja) | 2005-05-19 |
Family
ID=34641788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003362008A Withdrawn JP2005129635A (ja) | 2003-10-22 | 2003-10-22 | Soi半導体集積回路装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005129635A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007318108A (ja) * | 2006-04-28 | 2007-12-06 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
US8513072B2 (en) | 2006-04-28 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device with element isolation region formed within |
-
2003
- 2003-10-22 JP JP2003362008A patent/JP2005129635A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007318108A (ja) * | 2006-04-28 | 2007-12-06 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
US8513072B2 (en) | 2006-04-28 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device with element isolation region formed within |
KR101370295B1 (ko) | 2006-04-28 | 2014-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8647947B2 (en) | Semiconductor device including a MOS transistor and production method therefor | |
US6630720B1 (en) | Asymmetric semiconductor device having dual work function gate and method of fabrication | |
KR100363353B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US8603894B2 (en) | Stressed source/drain CMOS and method for forming same | |
JP4664631B2 (ja) | 半導体装置及びその製造方法 | |
US8486788B2 (en) | Semiconductor device and method for fabricating the same | |
EP3217432B1 (en) | Semiconductor device capable of high-voltage operation | |
US20090166744A1 (en) | Semiconductor device with deep trench structure | |
JPWO2005020325A1 (ja) | 半導体装置及びその製造方法 | |
US8076703B2 (en) | Semiconductor device and methods for fabricating same | |
JP2000012851A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP2009004441A (ja) | 半導体装置 | |
JP2003060064A (ja) | Mosfet、半導体装置及びその製造方法 | |
JPH11354785A (ja) | 電界効果トランジスタ、それを有する半導体集積回路装置およびその製造方法 | |
JP2005129635A (ja) | Soi半導体集積回路装置及びその製造方法 | |
JP4604492B2 (ja) | Soi半導体集積回路装置及びその製造方法 | |
US7638837B2 (en) | Stress enhanced semiconductor device and methods for fabricating same | |
JPH07202010A (ja) | デュアルゲート型cmos半導体装置 | |
JP2008034737A (ja) | 半導体装置及びその製造方法 | |
JP2005093875A (ja) | 半導体装置および半導体装置の製造方法 | |
US20090096037A1 (en) | Semiconductor device having recessed field region and fabrication method thereof | |
JP2001007331A (ja) | 半導体装置及びその製造方法 | |
KR19990025213A (ko) | 엠엠엘 반도체소자 및 그 제조방법 | |
JP2005079443A (ja) | 半導体装置及びその製造方法 | |
JP2007073938A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090109 |