JP2005129635A - Soi半導体集積回路装置及びその製造方法 - Google Patents

Soi半導体集積回路装置及びその製造方法 Download PDF

Info

Publication number
JP2005129635A
JP2005129635A JP2003362008A JP2003362008A JP2005129635A JP 2005129635 A JP2005129635 A JP 2005129635A JP 2003362008 A JP2003362008 A JP 2003362008A JP 2003362008 A JP2003362008 A JP 2003362008A JP 2005129635 A JP2005129635 A JP 2005129635A
Authority
JP
Japan
Prior art keywords
conductivity type
region
single crystal
silicon single
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003362008A
Other languages
English (en)
Inventor
Kazuo Taguchi
和男 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003362008A priority Critical patent/JP2005129635A/ja
Publication of JP2005129635A publication Critical patent/JP2005129635A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 レイアウト面積を縮小し、レイアウトまたは配置の自由度を維持するSOI半導体集積回路装置及びその製造方法を提供する。
【解決手段】 SOI基板11において、互いに隣接するN型ウェル領域(Nwell)121及びP型ウェル領域(Pwell)122を跨いで、ゲート絶縁膜13を介したゲート電極14が形成されている。P領域171は、ゲート電極14及びサイドウォール16を隔てたPチャネルMOSFET Qpのソース/ドレイン領域、N領域172は、ゲート電極14及びサイドウォール16を隔てたNチャネルMOSFET Qnのソース/ドレイン領域となる。Nwell領域121及びPwell領域122の境界、その近傍において、離間距離d1をもってP領域171とN領域172が隣り合っている。
【選択図】 図1

Description

本発明は、特にSOI(Silicon On Insulator)基板に形成されるロジックセルを含むSOI半導体集積回路装置及びその製造方法に関する。
SOI(Silicon On Insulator)技術は、埋め込み絶縁膜上に形成されたシリコン単結晶にMOSFETなどの集積回路デバイスを構成する技術として知られている。SOI MOSFETは、通常のバルクMOSFETに比べてソース/ドレイン接合容量が小さく抑えられる利点を有する。SOI MOSFETは、低電圧電源でも高速に動作するため、低消費電力LSIへの応用が検討されている。
SOIにおけるCMOSトランジスタによるロジックセルレイアウトを考えた場合、PチャネルMOSFETとNチャネルMOSFETを所定距離離して配置する。このような構成は、通常のバルクMOSFETの技術と同様である(例えば、特許文献1参照)。両トランジスタの離間領域にはコンタクト形成領域が形成される。
特開平7−161944(第3頁、図1)
PチャネルMOSFETとNチャネルMOSFETの配置距離を離せばその距離だけレイアウト面積が増大する。また、トランジスタと素子分離領域との境界において、ゲート直下に形成される寄生MOSFETの影響が無視できない(狭チャネル効果)。
本発明は上記のような事情を考慮してなされたもので、レイアウト面積を縮小し、レイアウトまたは配置の自由度を維持しつつ、狭チャネル効果を半減するSOI半導体集積回路装置及びその製造方法を提供しようとするものである。
本発明に係るSOI半導体集積回路装置は、絶縁層上において互いに隣接する第1導電型及び第2導電型のシリコン単結晶基体と、前記第1導電型及び第2導電型のシリコン単結晶基体上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極のサイドウォールと、前記ゲート電極及び前記サイドウォールを隔てて前記第1導電型のシリコン単結晶基体の所定領域に設けられた第2導電型の不純物領域と、前記ゲート電極及び前記サイドウォールを隔てて前記第2導電型のシリコン単結晶基体の所定領域に設けられた第1導電型の不純物領域と、を含む。
上記本発明に係るSOI半導体集積回路装置によれば、第1導電型及び第2導電型のシリコン単結晶基体を互いに隣接させ、それぞれの半導体基体内に第2導電型の不純物領域、第1導電型の不純物領域を設けている。これにより、導電型の異なるデバイス間の距離を大幅に縮小する。
上記本発明に係るSOI半導体集積回路装置において、好ましくは次のようないずれかの特徴を有する。
前記ゲート電極は前記第1導電型及び第2導電型のシリコン単結晶基体上に跨る共有電極である。
前記第2導電型の不純物領域と前記第1導電型のシリコン単結晶基体の境界、及び、前記第1導電型の不純物領域と前記第2導電型のシリコン単結晶基体の境界が隣り合っている境界近傍領域を有する。
前記第2導電型の不純物領域と前記第1導電型のシリコン単結晶基体の境界、及び、前記第1導電型の不純物領域と前記第2導電型のシリコン単結晶基体の境界が隣り合っている境界近傍領域を有し、少なくとも前記サイドウォール及び前記境界近傍領域を除く前記第1導電型の不純物領域、前記第2導電型の不純物領域、及び前記ゲート電極上に設けられたシリサイド化物をさらに備えている。
本発明に係るSOI半導体集積回路装置の製造方法は、絶縁層上において互いに隣接する第1導電型及び第2導電型のシリコン単結晶基体を形成する工程と、前記第1導電型及び第2導電型のシリコン単結晶基体上にゲート絶縁膜を形成する工程と、前記第1導電型及び第2導電型のシリコン単結晶基体における所定領域の前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の領域をマスクとした前記第1導電型の前記シリコン単結晶基体上に第2導電型の不純物を導入する工程と、前記ゲート電極の領域をマスクとした前記第2導電型の前記シリコン単結晶基体上に第1導電型の不純物を導入する工程と、前記ゲート電極のサイドウォールを形成する工程と、前記第1導電型のシリコン単結晶基体側に前記ゲート電極及び前記サイドウォールの領域をマスクとして第2導電型の不純物を導入する工程と、前記第2導電型のシリコン単結晶基体側に前記ゲート電極及び前記サイドウォールの領域をマスクとして第1導電型の不純物を導入する工程と、を含む。
上記本発明に係るSOI半導体集積回路装置の製造方法によれば、互いに隣接する第1導電型及び第2導電型のシリコン単結晶基体を形成する。その後、第1導電型のシリコン単結晶基体側と第2導電型のシリコン単結晶基体側にそれぞれゲート電極及び前記サイドウォールの領域をマスクとした逆導電型の不純物を最小限の離間距離で導入する。これにより、導電型の異なるデバイス間の距離を大幅に縮小し、前記離間部分の側にできる寄生MOSトランジスタを除去することができる。
なお、上記本発明に係るSOI半導体集積回路の製造方法において、好ましくは次のようないずれかの特徴を有する。
前記ゲート電極及び前記サイドウォール部分上を含み前記第1導電型及び第2導電型のシリコン単結晶基体の境界とその近傍上を選択的に保護層で覆う工程と、少なくとも前記サイドウォール及び前記保護層を除く前記第1導電型の不純物領域、前記第2導電型の不純物領域、及び前記ゲート電極の露出表面上をシリサイド化する工程と、をさらに備えている。
少なくとも前記第1導電型及び第2導電型のシリコン単結晶基体それぞれの設ける領域の比によって前記第1導電型及び第2導電型のシリコン単結晶基体それぞれに設けられるトランジスタの能力を調節する。
発明を実施するための形態
図1(a),(b),(c)は、それぞれ本発明の第1実施形態に係るSOI半導体集積回路装置の要部構成を示す平面図、(a)に示したB−B線断面図、C−C線断面図である。
SOI基板11は、図示しないベース基板等に設けられた埋め込み絶縁層10上に単結晶基体を配している。素子領域における単結晶基体12は、互いに隣接するN型ウェル領域(Nwell)121及びP型ウェル領域(Pwell)122で構成されている。Nwell領域121及びPwell領域122上を跨いで直線的に、ゲート絶縁膜13を介したゲート電極14が形成されている。ゲート電極14にはサイドウォール16が形成されている。サイドウォール16下には図示しないが不純物イオン注入領域、いわゆるエクステンション領域が存在する。これらゲート電極14及びサイドウォール16を隔ててNwell領域121でなるシリコン単結晶基体の所定領域にはウェル領域より高濃度P型のP領域171が形成されている。また、これらゲート電極14及びサイドウォール16を隔ててPwell領域122でなるシリコン単結晶基体の所定領域にはウェル領域より高濃度N型のN領域172が形成されている。P領域171は、ゲート電極14及びサイドウォール16を隔てたPチャネルMOSFET Qpのソース/ドレイン領域となる。N領域172は、ゲート電極14及びサイドウォール16を隔てたNチャネルMOSFET Qnのソース/ドレイン領域となる。P領域171とN領域172の離間距離d1はだいたい0.3〜0.6μmあればよい。これにより、縦置きのPチャネルMOSFET Qp、NチャネルMOSFET Qnを有するロジックセルが構成される。
上記実施形態の構成によれば、シリコン単結晶基体としてN型ウェル領域(Nwell)121及びP型ウェル領域(Pwell)122を互いに隣接させ、それぞれの基体においてP領域171とN領域172を最小限の離間距離で設けるようにした。このような縦置きのPチャネルMOSFET Qp、NチャネルMOSFET Qnにより、導電型の異なるデバイス間の距離を大幅に縮小する。
また、縦置きのPチャネルMOSFET Qp、NチャネルMOSFET Qnを有するロジックセルが構成されることで、横置きに比べてレイアウトまたは配置の自由度を維持できる。例えば、NチャネルMOSFETは一般にPチャネルMOSFETに比べて駆動能力が大きい。そこで、上記各MOSFET Qp,Qnの駆動能力のバランスを取る場合、ゲート長ではなく、ゲート幅W1,W2の比で調節することができる。各MOSFET Qp,Qnの異なる駆動能力が要求される場合も同様である。
図2〜図4は、それぞれ本発明の第2実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図である。前記図1の構成を実現するための一例方法であり、図1(a)と同様の領域及び周辺に相当する。図1と同様の箇所には同一の符号を付して説明する。
図2に示すように、埋め込み絶縁膜10上の素子領域における単結晶基体12では、犠牲酸化膜(図示せず)形成の後、イオン注入法を用いて互いに隣接するN型ウェル領域(Nwell)121とP型ウェル領域(Pwell)122を形成する。図示しないが、各チャネルのしきい値調整用の不純物イオン注入もなされる。
次に、図3に示すように、ウェットエッチング等で犠牲酸化膜を除去した後、ウェット酸化法等を用いゲート絶縁膜13(破線)を形成する。次いで、例えばCVD法等によりポリシリコン膜を堆積する。次いで、所定の導電性を得るためのイオン注入を経た後、ポリシリコン電極としてパターニングする。これにより、ゲート電極14(破線)を形成する。次に、ゲート電極14の領域をマスクにLDD構造等いわゆるエクステンション領域15としての所定条件で不純物イオンを注入する。この際、図示しないがポケットイオン注入(ハロー)等も所定条件で追加される。
次に、図4に示すように、CVD法によりゲート電極14上を覆うように絶縁膜を堆積し、異方性ドライエッチングを実施する。これにより、サイドウォール16を形成する。次に、Nwell領域121でなるシリコン単結晶基体の所定領域には、ゲート電極14の領域及びサイドウォール16をマスクとした所定条件の不純物イオン注入を実施することによりP領域171を形成する。また、Pwell領域122でなるシリコン単結晶基体の所定領域には、ゲート電極14の領域及びサイドウォール16をマスクとした所定条件の不純物イオン注入を実施することによりN領域172を形成する。ここでは、図示しないイオン注入マスクを用いることによってP領域171とN領域172の離間距離d1を、0.3〜0.6μm程度にする(図1参照)。
上記実施形態の方法によれば、Nwell領域121、Pwell領域122のシリコン単結晶基体を互いに隣接して形成する。その後、Nwell領域121側とPwell領域122側にそれぞれゲート電極14及び前記サイドウォール16の領域をマスクとした逆導電型の不純物を導入する。これにより、導電型の異なるデバイス間の距離を大幅に縮小し、この隣接領域の側に形成される寄生MOSトランジスタを除去することができる。
図5は、本発明の第3実施形態に係る半導体装置の要部構成を示す平面図であり、前記図1(a)の構成にさらにサリサイドプロセスを経た構成である。また、図6は、図5の構成を実現するための製造途中工程を示す平面図である。
前記図1(a)の構成において、CVD法により酸化膜等の絶縁膜を堆積し、所定パターンにエッチングする。これにより、ゲート電極14及びサイドウォール16部分上を含み、Nwell領域121及びPwell領域122の境界とその近傍上を保護層18で覆うようにする。保護層18は、Nwell領域121とP領域171の境界、Pwell領域122とN領域172の境界上も覆うようにする。すなわち、互いに隣り合う境界近傍領域を保護層18によって保護する形態をとる(図6)。
次に、素子領域において、サイドウォール16及び保護層18を除いてゲート電極14及び各ソース/ドレインとしてのP領域171、N領域172の表面を自己整合的にシリサイド化するサリサイドプロセスを経る。これにより、低抵抗化層(シリサイド層)20を形成する。その後、保護層18を除去することにより、図5の構成を得る。この結果、異なるデバイス間の距離を最小にした縦置きで、かつ、いっそうのデバイスの低抵抗化、高速動作に寄与するロジックセルが実現できる。
以上説明したように、各実施形態の構成及び方法によれば、互いに逆導電型のシリコン単結晶基体のNwell領域とPwell領域を隣接して形成する。その後、Nwell領域側とPwell領域側にそれぞれゲート電極及び前記サイドウォールの領域をマスクとした逆導電型の不純物を導入する。これにより、ゲート幅の比で調節することができる縦置きのPチャネルMOSFET及びNチャネルMOSFETを有するロジックセルが構成され、両デバイス間の距離を大幅に縮小することができる。また、かつ、不純物領域の境界近傍領域を保護層によって覆うことにより、ゲート電極及び各ソース/ドレインの領域表面を自己整合的にシリサイド化するサリサイドプロセスを容易に経ることができる。この結果、レイアウト面積を縮小し、レイアウトまたは配置の自由度を維持するSOI半導体集積回路装置及びその製造方法を提供することができる。
第1実施形態に係る半導体装置の要部構成を示す各図。 第2実施形態に係る半導体装置の製造方法を工程順に示す第1断面図。 図2に続く第2の断面図。 図3に続く第3の断面図。 第3実施形態に係る半導体装置の要部構成を示す平面図。 図5の構成を実現するための製造途中工程を示す平面図。
符号の説明
10…埋め込み絶縁膜、11…SOI基板、12…単結晶基体、121…N型ウェル領域(Nwell)、122…P型ウェル領域(Pwell)、13…ゲート絶縁膜、14…ゲート電極、15…エクステンション領域、16…サイドウォール、171…P領域、172…N領域、18…保護層、20…低抵抗化層(シリサイド層)。

Claims (7)

  1. 絶縁層上において互いに隣接する第1導電型及び第2導電型のシリコン単結晶基体と、
    前記第1導電型及び第2導電型のシリコン単結晶基体上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記ゲート電極のサイドウォールと、
    前記ゲート電極及び前記サイドウォールを隔てて前記第1導電型のシリコン単結晶基体の所定領域に設けられた第2導電型の不純物領域と、
    前記ゲート電極及び前記サイドウォールを隔てて前記第2導電型のシリコン単結晶基体の所定領域に設けられた第1導電型の不純物領域と、を含むSOI半導体集積回路装置。
  2. 前記ゲート電極は、前記第1導電型及び第2導電型のシリコン単結晶基体上に跨る共有電極である請求項1記載のSOI半導体集積回路装置。
  3. 前記第2導電型の不純物領域と前記第1導電型のシリコン単結晶基体の境界、及び、前記第1導電型の不純物領域と前記第2導電型のシリコン単結晶基体の境界が隣り合っている境界近傍領域を有する請求項1または2記載のSOI半導体集積回路装置。
  4. 前記第2導電型の不純物領域と前記第1導電型のシリコン単結晶基体の境界、及び、前記第1導電型の不純物領域と前記第2導電型のシリコン単結晶基体の境界が隣り合っている境界近傍領域を有し、少なくとも前記サイドウォール及び前記境界近傍領域を除く前記第1導電型の不純物領域、前記第2導電型の不純物領域、及び前記ゲート電極上に設けられたシリサイド化物をさらに備えた請求項1または2いずれか一つに記載のSOI半導体集積回路装置。
  5. 絶縁層上において互いに隣接する第1導電型及び第2導電型のシリコン単結晶基体を形成する工程と、
    前記第1導電型及び第2導電型のシリコン単結晶基体上にゲート絶縁膜を形成する工程と、
    前記第1導電型及び第2導電型のシリコン単結晶基体における所定領域の前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極の領域をマスクとした前記第1導電型の前記シリコン単結晶基体上に第2導電型の不純物を導入する工程と、
    前記ゲート電極の領域をマスクとした前記第2導電型の前記シリコン単結晶基体上に第1導電型の不純物を導入する工程と、
    前記ゲート電極のサイドウォールを形成する工程と、
    前記第1導電型のシリコン単結晶基体側に前記ゲート電極及び前記サイドウォールの領域をマスクとして第2導電型の不純物を導入する工程と、
    前記第2導電型のシリコン単結晶基体側に前記ゲート電極及び前記サイドウォールの領域をマスクとして第1導電型の不純物を導入する工程と、を含むSOI半導体集積回路装置の製造方法。
  6. 前記ゲート電極及び前記サイドウォール部分上を含み前記第1導電型及び第2導電型のシリコン単結晶基体の境界とその近傍上を選択的に保護層で覆う工程と、
    少なくとも前記サイドウォール及び前記保護層を除く前記第1導電型の不純物領域、前記第2導電型の不純物領域、及び前記ゲート電極の露出表面上をシリサイド化する工程と、をさらに備えた請求項5記載のSOI半導体集積回路装置の製造方法。
  7. 少なくとも前記第1導電型及び第2導電型のシリコン単結晶基体それぞれの設ける領域の比によって前記第1導電型及び第2導電型のシリコン単結晶基体それぞれに設けられるトランジスタの能力を調節する請求項5または6記載のSOI半導体集積回路装置の製造方法。
JP2003362008A 2003-10-22 2003-10-22 Soi半導体集積回路装置及びその製造方法 Withdrawn JP2005129635A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003362008A JP2005129635A (ja) 2003-10-22 2003-10-22 Soi半導体集積回路装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003362008A JP2005129635A (ja) 2003-10-22 2003-10-22 Soi半導体集積回路装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005129635A true JP2005129635A (ja) 2005-05-19

Family

ID=34641788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003362008A Withdrawn JP2005129635A (ja) 2003-10-22 2003-10-22 Soi半導体集積回路装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005129635A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318108A (ja) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
US8513072B2 (en) 2006-04-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device with element isolation region formed within

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318108A (ja) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
US8513072B2 (en) 2006-04-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device with element isolation region formed within
KR101370295B1 (ko) 2006-04-28 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Similar Documents

Publication Publication Date Title
US8647947B2 (en) Semiconductor device including a MOS transistor and production method therefor
US6630720B1 (en) Asymmetric semiconductor device having dual work function gate and method of fabrication
KR100363353B1 (ko) 반도체 장치 및 그 제조 방법
US8603894B2 (en) Stressed source/drain CMOS and method for forming same
JP4664631B2 (ja) 半導体装置及びその製造方法
US8486788B2 (en) Semiconductor device and method for fabricating the same
EP3217432B1 (en) Semiconductor device capable of high-voltage operation
US20090166744A1 (en) Semiconductor device with deep trench structure
JPWO2005020325A1 (ja) 半導体装置及びその製造方法
US8076703B2 (en) Semiconductor device and methods for fabricating same
JP2000012851A (ja) 電界効果型トランジスタ及びその製造方法
JP2003060064A (ja) Mosfet、半導体装置及びその製造方法
JPH11354785A (ja) 電界効果トランジスタ、それを有する半導体集積回路装置およびその製造方法
JP2005129635A (ja) Soi半導体集積回路装置及びその製造方法
JP2009004441A (ja) 半導体装置
JP4604492B2 (ja) Soi半導体集積回路装置及びその製造方法
US7638837B2 (en) Stress enhanced semiconductor device and methods for fabricating same
JPH07202010A (ja) デュアルゲート型cmos半導体装置
JP2008034737A (ja) 半導体装置及びその製造方法
JP2005093875A (ja) 半導体装置および半導体装置の製造方法
US20090096037A1 (en) Semiconductor device having recessed field region and fabrication method thereof
JP2001007331A (ja) 半導体装置及びその製造方法
KR19990025213A (ko) 엠엠엘 반도체소자 및 그 제조방법
JP2005079443A (ja) 半導体装置及びその製造方法
JP2007073938A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090109