JP2005093875A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005093875A JP2005093875A JP2003327755A JP2003327755A JP2005093875A JP 2005093875 A JP2005093875 A JP 2005093875A JP 2003327755 A JP2003327755 A JP 2003327755A JP 2003327755 A JP2003327755 A JP 2003327755A JP 2005093875 A JP2005093875 A JP 2005093875A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- source
- semiconductor device
- gate electrode
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 230000005684 electric field Effects 0.000 claims abstract description 35
- 210000000746 body region Anatomy 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 172
- 239000013078 crystal Substances 0.000 description 28
- 238000000034 method Methods 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 11
- 239000000969 carrier Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 ボディソース接続層の境界でのインパクトイオン化を抑制する。
【解決手段】 ソース層６ａとボディソース接続層７ａ、７ｂとの境界にそれぞれ沿って、ソース層６ａとボディソース接続層７ａ、７ｂとの間の電界を緩和する電界緩和領域８ａ、８ｂを形成するとともに、ソース層６ａおよびボディソース接続層７ａ、７ｂとコンタクトをとるためのソースコンタクトＣ１、Ｃ２を電界緩和領域８ａ、８ｂにそれぞれ跨るように配置する。
【選択図】 図１
【解決手段】 ソース層６ａとボディソース接続層７ａ、７ｂとの境界にそれぞれ沿って、ソース層６ａとボディソース接続層７ａ、７ｂとの間の電界を緩和する電界緩和領域８ａ、８ｂを形成するとともに、ソース層６ａおよびボディソース接続層７ａ、７ｂとコンタクトをとるためのソースコンタクトＣ１、Ｃ２を電界緩和領域８ａ、８ｂにそれぞれ跨るように配置する。
【選択図】 図１
Description
本発明は半導体装置および半導体装置の製造方法に関し、特に、ＳＯＩ（Ｓｉｌｉｃｏｎｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に形成されたボディソース接続型（ソースタイ型）トランジスタに適用して好適なものである。
ＳＯＩ基板上に形成されたＭＯＳトランジスタは、素子分離の容易性、ラッチアップフリー、ソース／ドレイン接合容量が小さいなどの点から、その有用性が注目されている。
特に、完全空乏型ＳＯＩトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、ＳＯＩトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。
特に、完全空乏型ＳＯＩトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、ＳＯＩトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。
しかし、ＳＯＩトランジスタを完全空乏モードで動作させるには、ＳＯＩ膜厚を薄くする必要がある。このため、ドレイン誘起電位障壁低下（ＤＩＢＬ：Ｄｒａｉｎ Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ）に起因してパンチスルー現象が起こり易くなり、ＳＯＩトランジスタのドレイン耐圧が低下する。
一方、ドレイン耐圧の低下を防止するために、ＳＯＩ膜厚を厚くすると、ＳＯＩトランジスタが完全空乏モードから部分空乏モードに変遷し、ＳＯＩトランジスタの低電圧動作が困難になる。
一方、ドレイン耐圧の低下を防止するために、ＳＯＩ膜厚を厚くすると、ＳＯＩトランジスタが完全空乏モードから部分空乏モードに変遷し、ＳＯＩトランジスタの低電圧動作が困難になる。
また、特許文献１には、ＳＯＩトランジスタのドレイン耐圧を向上させ、動作速度の高速化を図るために、ＳＯＩ基板の半導体層に凹部を形成し、ソース／ドレイン領域に挟まれた凹部チャネル領域上にゲート電極を形成する方法が開示されている。
さらに、ＳＯＩトランジスタでは、ＳＯＩ膜厚を薄くし、ソース／ドレイン領域の底面が絶縁層に接触すると、ゲート電極下のボディ領域が孤立化し、ホットキャリアの蓄積により、ドレイン耐圧が劣化を招く。このため、ゲート電極下のボディ領域をソース領域と接続したり（ボディソース接続型）、ボディ領域をゲート電極と接続したり（ダイナミックスレッショールド型）することにより、ボディ領域に蓄積したホットキャリアを逃がす方法がある。
さらに、ＳＯＩトランジスタでは、ＳＯＩ膜厚を薄くし、ソース／ドレイン領域の底面が絶縁層に接触すると、ゲート電極下のボディ領域が孤立化し、ホットキャリアの蓄積により、ドレイン耐圧が劣化を招く。このため、ゲート電極下のボディ領域をソース領域と接続したり（ボディソース接続型）、ボディ領域をゲート電極と接続したり（ダイナミックスレッショールド型）することにより、ボディ領域に蓄積したホットキャリアを逃がす方法がある。
図５（ａ）は、従来の半導体装置の概略構成を示す平面図、図５（ｂ）は、図５（ａ）のＡ２−Ａ２線で切断した断面図、図５（ｃ）は、図５（ａ）のＢ２−Ｂ２線で切断した断面図である。
図５において、絶縁層２１上には単結晶半導体層２３が形成され、単結晶半導体層２３は素子分離絶縁膜２２で分離されている。そして、単結晶半導体層２３上には、ゲート絶縁膜２４を介してゲート電極２５が形成されている。また、単結晶半導体層２３には、ゲート電極２５の両側にそれぞれ配置されたソース層２６ａおよびドレイン層２６ｂが形成されている。なお、図５（ｂ）に示すように、ソース層２６ａおよびドレイン層２６ｂの底面は絶縁層２１に接触し、ゲート電極２５下のボディ領域は、ソース層２６ａとドレイン層２６ｂとの間で孤立化している。
図５において、絶縁層２１上には単結晶半導体層２３が形成され、単結晶半導体層２３は素子分離絶縁膜２２で分離されている。そして、単結晶半導体層２３上には、ゲート絶縁膜２４を介してゲート電極２５が形成されている。また、単結晶半導体層２３には、ゲート電極２５の両側にそれぞれ配置されたソース層２６ａおよびドレイン層２６ｂが形成されている。なお、図５（ｂ）に示すように、ソース層２６ａおよびドレイン層２６ｂの底面は絶縁層２１に接触し、ゲート電極２５下のボディ領域は、ソース層２６ａとドレイン層２６ｂとの間で孤立化している。
また、ソース層２６ａ側の単結晶半導体層２３には、ゲート電極２５下のボディ領域に接するとともに、ソース層２６ａを挟み込むようにしてそれぞれ配置されたボディソース接続層２７ａ、２７ｂが形成されている。そして、ゲート電極２５が形成された単結晶半導体層２３上には層間絶縁膜２９が形成され、ソース層２６ａ側には、ソース層２６ａおよびボディソース接続層２７ａ、２７ｂとコンタクトをとるためのソースコンタクトＣ１１、Ｃ１２が形成されている。
すなわち、層間絶縁膜２９には、図５（ｃ）に示すように、ソース層２６ａとボディソース接続層２７ａ、２７ｂとの境界に跨るようにして配置されたコンタクトホールＫ１１、Ｋ１２が形成されている。そして、ソース層２６ａおよびボディソース接続層２７ａ、２７ｂは、コンタクトホールＫ１１、Ｋ１２をそれぞれ介してソース配線３０ａ、３０ｂに接続されている。
また、ゲート電極２５上には、ゲート電極２５とコンタクトをとるためのゲートコンタクトＣ１５が形成され、ドレイン層２６ｂ上には、ドレイン層２６ｂとコンタクトをとるためのドレインコンタクトＣ１３、Ｃ１４が形成されている。
ここで、単結晶半導体層２３には、ｎチャンネルトランジスタが形成されているものとすると、単結晶半導体層２３およびボディソース接続層２７ａ、２７ｂはｐ型に設定され、ソース層２６ａおよびドレイン層２６ｂはｎ+型に設定される。
ここで、単結晶半導体層２３には、ｎチャンネルトランジスタが形成されているものとすると、単結晶半導体層２３およびボディソース接続層２７ａ、２７ｂはｐ型に設定され、ソース層２６ａおよびドレイン層２６ｂはｎ+型に設定される。
このため、ドレイン端で発生したホールがボディ領域に流れ込んだ場合においても、ボディソース接続層２７ａ、２７ｂを介してソース配線３０ａ、３０ｂに排出させることができ、ボディ領域にホットキャリアが蓄積することを抑制することができる。
特開平５−６７７８５号公報
しかしながら、図５に示すボディソース接続型では、ソース層２６ａに接するようにボディソース接続層２７ａ、２７ｂが配置されているため、ボディ領域からソース層２６ａにホールが流れ込むと、ボディソース接続層２７ａ、２７ｂとの間にできるｐｎ接合にてインパクトイオン化し、ドレイン耐圧を低下させるという問題があった。
そこで、本発明の目的は、ボディソース接続層の境界でのインパクトイオン化を抑制することが可能な半導体装置および半導体装置の製造方法を提供することである。
そこで、本発明の目的は、ボディソース接続層の境界でのインパクトイオン化を抑制することが可能な半導体装置および半導体装置の製造方法を提供することである。
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、絶縁層上に形成された半導体層と、前記半導体層上に配置されたゲート電極と、前記ゲート電極の一方の側に配置され、前記半導体層に形成されたソース層と、前記ゲート電極の他方の側に配置され、前記半導体層に形成されたドレイン層と、前記ゲート電極下のボディ領域と前記ソース層とを接続するボディソース接続層と、前記ソース層と前記ボディソース接続層との間に設けられた電界緩和領域とを備えることを特徴とする。
これにより、ボディソース接続層とソース層との間にできるｐｎ接合の電界を緩和することができる。このため、ボディソース接続層とソース層との間でのインパクトイオン化を抑制することが可能となり、ボディ領域のキャリアを逃がすことを可能としつつ、ドレイン耐圧の低下を抑制することができる。
また、本発明の一態様に係る半導体装置によれば、前記電界緩和領域に跨るように配置され、前記ソース層と前記ボディソース接続層とを接続するコンタクト領域をさらに備えることを特徴とする。
また、本発明の一態様に係る半導体装置によれば、前記電界緩和領域に跨るように配置され、前記ソース層と前記ボディソース接続層とを接続するコンタクト領域をさらに備えることを特徴とする。
これにより、電界緩和領域上にコンタクト領域を設けることで、ソース層とボディソース接続層とを接続することが可能となり、ソース層とボディソース接続層との間に電界緩和領域を設けた場合においても、コンタクト面積の増大を抑制することができる。
また、本発明の一態様に係る半導体装置によれば、前記電界緩和領域は、片階段接合型ｐｎ接合、傾斜接合型ｐｎ接合またはｐｉｎ接合であることを特徴とする。
また、本発明の一態様に係る半導体装置によれば、前記電界緩和領域は、片階段接合型ｐｎ接合、傾斜接合型ｐｎ接合またはｐｉｎ接合であることを特徴とする。
これにより、不純物の濃度または種類を調整することでボディソース接続層とソース層との間に電界緩和領域を形成することが可能となり、ボディソース接続層とソース層との間の電界を容易に緩和することができる。
また、本発明の一態様に係る半導体装置によれば、前記電界緩和領域は、６ＭＶ／ｃｍ以上の電界がかからないように不純物の濃度勾配が設定されていることを特徴とする。
また、本発明の一態様に係る半導体装置によれば、前記電界緩和領域は、６ＭＶ／ｃｍ以上の電界がかからないように不純物の濃度勾配が設定されていることを特徴とする。
これにより、ボディソース接続層とソース層との間でのインパクトイオン化を抑制することが可能となり、ドレイン耐圧の低下を抑制することができる。
また、本発明の一態様に係る半導体装置によれば、前記絶縁層上に形成された半導体層はＳＯＩ基板上に形成されていることを特徴とする。
これにより、ＭＯＳトランジスタの素子分離を容易に行うことが可能となるとともに、ラッチアップを防止することができ、さらに、ソース／ドレイン接合容量を低減させて、ＭＯＳトランジスタの高速化を図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記絶縁層上に形成された半導体層はＳＯＩ基板上に形成されていることを特徴とする。
これにより、ＭＯＳトランジスタの素子分離を容易に行うことが可能となるとともに、ラッチアップを防止することができ、さらに、ソース／ドレイン接合容量を低減させて、ＭＯＳトランジスタの高速化を図ることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、絶縁層上の半導体層上にゲート電極を形成する工程と、前記ゲート電極の両側にそれぞれ配置されたソース／ドレイン層を前記半導体層に形成する工程と、前記ゲート電極下のボディ領域と前記ソース層とを接続するボディソース接続層を前記半導体層に形成する工程と、前記ソース層と前記ボディソース接続層との間に配置された電界緩和領域を前記半導体層に形成する工程とを備えることを特徴とする。
これにより、ボディ領域のキャリアを逃がすことを可能としつつ、ボディソース接続層とソース層との間の電界を緩和することができ、ＳＯＩトランジスタの高耐圧化を図ることができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記電界緩和領域を形成する工程は、前記ボディソース接続層を前記ソース層から所定間隔だけ隔てて配置することを特徴とする。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記電界緩和領域を形成する工程は、前記ボディソース接続層を前記ソース層から所定間隔だけ隔てて配置することを特徴とする。
これにより、ソース／ドレイン層またはボディソース接続層の形成時のレジストパターンを変更することで、ボディ領域のキャリアを逃がすことを可能としつつ、ボディソース接続層とソース層との間の電界を緩和することができ、工程増を抑制しつつ、ＳＯＩトランジスタの高耐圧化を図ることができる。
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態に係る半導体装置の概略構成を示す平面図、図１（ｂ）は、図１（ａ）のＡ１−Ａ１線で切断した断面図、図１（ｃ）は、図１（ａ）のＢ１−Ｂ１線で切断した断面図である。
図１（ａ）は、本発明の第１実施形態に係る半導体装置の概略構成を示す平面図、図１（ｂ）は、図１（ａ）のＡ１−Ａ１線で切断した断面図、図１（ｃ）は、図１（ａ）のＢ１−Ｂ１線で切断した断面図である。
図１において、絶縁層１上には単結晶半導体層３が形成され、単結晶半導体層３は素子分離絶縁膜２で分離されている。なお、単結晶半導体層３の材質としては、例えば、Ｓｉ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮなどを用いることができ、絶縁層１としては、例えば、酸化膜を用いることができる。また、絶縁層１上に半導体層３が形成された半導体基板としては、例えば、ＳＯＩ基板を用いることができ、ＳＯＩ基板としては、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｇｅｎ）基板、貼り合わせ基板またはレーザアニール基板などを用いることができる。また、半導体基板以外にも、サファイア基板またはガラス基板などを用いるようにしてもよい。また、素子分離絶縁膜２としては、ＬＯＣＯＳによるフィールド酸化膜の他、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）などを用いるようにしてもよい。
そして、単結晶半導体層３上には、ゲート絶縁膜４を介してゲート電極５が形成されている。また、単結晶半導体層３には、ゲート電極５の両側にそれぞれ配置されたソース層６ａおよびドレイン層６ｂが形成されている。なお、図１（ｂ）に示すように、ソース層６ａおよびドレイン層６ｂの底面は絶縁層１に接触させることができ、ゲート電極５下のボディ領域はソース層６ａとドレイン層６ｂとの間で孤立化させることができる。
また、ソース層６ａ側の単結晶半導体層３には、ゲート電極５下のボディ領域に接するとともに、ソース層６ａを挟み込むようにしてそれぞれ配置されたボディソース接続層７ａ、７ｂが形成されている。そして、ソース層６ａとボディソース接続層７ａ、７ｂとの境界にそれぞれ沿って、ソース層６ａとボディソース接続層７ａ、７ｂとの間の電界を緩和する電界緩和領域８ａ、８ｂが形成されている。
なお、電界緩和領域８ａ、８ｂは、例えば、片階段接合型ｐｎ接合、傾斜接合型ｐｎ接合またはｐｉｎ接合により構成することができる。また、電界緩和領域８ａ、８ｂでは、６ＭＶ／ｃｍ以上の電界がかからないように不純物の濃度勾配を設定することが好ましい。
そして、ゲート電極５が形成された単結晶半導体層３上には層間絶縁膜９が形成され、ソース層６ａ側には、ソース層６ａおよびボディソース接続層７ａ、７ｂとコンタクトをとるためのソースコンタクトＣ１、Ｃ２が電界緩和領域８ａ、８ｂにそれぞれ跨るように配置されている。すなわち、層間絶縁膜９には、図１（ｃ）に示すように、電界緩和領域８ａ、８ｂにそれぞれ跨るようにして、ソース層６ａ上およびボディソース接続層７ａ、７ｂ上にそれぞれ食み出して配置されたコンタクトホールＫ１、Ｋ２が形成されている。そして、ソース層６ａおよびボディソース接続層７ａ、７ｂは、コンタクトホールＫ１、Ｋ２をそれぞれ介してソース配線１０ａ、１０ｂに接続されている。
そして、ゲート電極５が形成された単結晶半導体層３上には層間絶縁膜９が形成され、ソース層６ａ側には、ソース層６ａおよびボディソース接続層７ａ、７ｂとコンタクトをとるためのソースコンタクトＣ１、Ｃ２が電界緩和領域８ａ、８ｂにそれぞれ跨るように配置されている。すなわち、層間絶縁膜９には、図１（ｃ）に示すように、電界緩和領域８ａ、８ｂにそれぞれ跨るようにして、ソース層６ａ上およびボディソース接続層７ａ、７ｂ上にそれぞれ食み出して配置されたコンタクトホールＫ１、Ｋ２が形成されている。そして、ソース層６ａおよびボディソース接続層７ａ、７ｂは、コンタクトホールＫ１、Ｋ２をそれぞれ介してソース配線１０ａ、１０ｂに接続されている。
また、ゲート電極５上には、ゲート電極５とコンタクトをとるためのゲートコンタクトＣ５が形成され、ドレイン層６ｂ上には、ドレイン層６ｂとコンタクトをとるためのドレインコンタクトＣ３、Ｃ４が形成されている。
ここで、単結晶半導体層３には、ｎチャンネルトランジスタが形成されているものとすると、単結晶半導体層３およびボディソース接続層７ａ、７ｂはｐ型に設定され、ソース層６ａおよびドレイン層６ｂはｎ+型に設定される。また、電界緩和領域８ａ、８ｂは、例えば、ｐ-型に設定することができる。
ここで、単結晶半導体層３には、ｎチャンネルトランジスタが形成されているものとすると、単結晶半導体層３およびボディソース接続層７ａ、７ｂはｐ型に設定され、ソース層６ａおよびドレイン層６ｂはｎ+型に設定される。また、電界緩和領域８ａ、８ｂは、例えば、ｐ-型に設定することができる。
このため、ドレイン端で発生したホールがボディ領域に流れ込んだ場合においても、ボディソース接続層７ａ、７ｂを介してソース配線１０ａ、１０ｂに排出させることができ、ボディ領域にホットキャリアが蓄積することを抑制することができる。
また、ソース層６ａとボディソース接続層７ａ、７ｂとの境界にそれぞれ沿って電界緩和領域８ａ、８ｂを設けることにより、ソース層６ａとボディソース接続層７ａ、７ｂとの間でのインパクトイオン化を抑制することが可能となり、ボディ領域のキャリアを逃がすことを可能としつつ、ドレイン耐圧の低下を抑制することができる。
また、ソース層６ａとボディソース接続層７ａ、７ｂとの境界にそれぞれ沿って電界緩和領域８ａ、８ｂを設けることにより、ソース層６ａとボディソース接続層７ａ、７ｂとの間でのインパクトイオン化を抑制することが可能となり、ボディ領域のキャリアを逃がすことを可能としつつ、ドレイン耐圧の低下を抑制することができる。
図２（ａ）〜図４（ａ）は、本発明の第１実施形態に係る半導体装置の概略構成を示す平面図、図２（ｂ）〜図４（ｂ）は、図２（ａ）〜図４（ａ）のＡ１−Ａ１線でそれぞれ切断した断面図、図２（ｃ）〜図４（ｃ）は、図２（ａ）〜図４（ａ）のＢ１−Ｂ１線でそれぞれ切断した断面図である。
図２において、例えば、ＬＯＣＯＳ法を用いて単結晶半導体層３の選択酸化を行うことにより、単結晶半導体層３を分離する素子分離絶縁膜２を形成する。そして、例えば、単結晶半導体層３の熱酸化などの方法により単結晶半導体層３上にゲート絶縁膜４を形成する。そして、例えば、ＣＶＤなどの方法によりゲート絶縁膜４上に多結晶シリコン膜を堆積し、フォトリソグラフィー技術およびドライエッチング技術を用いて多結晶シリコン膜をパターニングすることにより、ゲート絶縁膜４上にゲート電極５を形成する。
図２において、例えば、ＬＯＣＯＳ法を用いて単結晶半導体層３の選択酸化を行うことにより、単結晶半導体層３を分離する素子分離絶縁膜２を形成する。そして、例えば、単結晶半導体層３の熱酸化などの方法により単結晶半導体層３上にゲート絶縁膜４を形成する。そして、例えば、ＣＶＤなどの方法によりゲート絶縁膜４上に多結晶シリコン膜を堆積し、フォトリソグラフィー技術およびドライエッチング技術を用いて多結晶シリコン膜をパターニングすることにより、ゲート絶縁膜４上にゲート電極５を形成する。
次に、図３に示すように、フォトリソグラフィー技術を用いることにより、ソース層６ａおよびドレイン層６ｂに対応する開口部Ｈ１が設けられたレジスト層Ｒ１を単結晶半導体層３上に形成する。ここで、レジスト層Ｒ１に開口部Ｈ１を設ける場合、図１のボディソース接続層７ａ、７ｂおよび電界緩和領域８ａ、８ｂが覆われるようにすることができる。そして、ゲート電極５およびレジスト層Ｒ１をマスクとして、Ａｓ、ＰまたはＢなどの不純物を単結晶半導体層３にイオン注入することにより、ゲート電極７の両側にそれぞれ配置されたソース層６ａおよびドレイン層６ｂを単結晶半導体層３に形成する。
次に、図４に示すように、レジスト層Ｒ１を除去した後、ボディソース接続層７ａ、７ｂに対応する開口部Ｈ２、Ｈ３がそれぞれ設けられたレジスト層Ｒ２を単結晶半導体層３上に形成する。そして、ゲート電極５およびレジスト層Ｒ２をマスクとして、Ａｓ、ＰまたはＢなどの不純物を単結晶半導体層３にイオン注入することにより、ソース層６ａから所定間隔だけ隔てて配置されたボディソース接続層７ａ、７ｂを形成するとともに、ソース層６ａとボディソース接続層７ａ、７ｂとの間に配置された電界緩和領域８ａ、８ｂを形成する。
そして、レジスト層Ｒ２を除去した後、図１に示すように、ゲート電極５が形成された単結晶半導体層３上に層間絶縁膜９を形成する。そして、層間絶縁膜９にコンタクトホールＫ１、Ｋ２を形成し、コンタクトホールＫ１、Ｋ２をそれぞれ介してソース層６ａおよびボディソース接続層７ａ、７ｂにそれぞれ接続されたソース配線１０ａ、１０ｂを形成する。
これにより、ソース層６ａおよびドレイン層６ｂまたはボディソース接続層７ａ、７ｂの形成時のレジスト層Ｒ１、Ｒ２の形状を変更することで、ボディ領域のキャリアを逃がすことを可能としつつ、ボディソース接続層７ａ、７ｂとソース層６ａとの間の電界を緩和することができ、工程増を抑制しつつ、ＳＯＩトランジスタの高耐圧化を図ることができる。
なお、実施形態では、ソース層６ａの両側にボディソース接続層７ａ、７ｂをそれぞれ形成する方法について説明したが、ソース層６ａの片側にボディソース接続層７ａ、７ｂのいずれか一方を形成するようにしてもよい。
１ 絶縁層、２ 素子分離絶縁膜、３ 単結晶半導体層、４ ゲート絶縁膜、５ ゲート電極、６ａ ソース層、６ｂ ドレイン層、７ａ、７ｂ ボディソース接続層、８ａ、８ｂ 電界緩和領域、９ 層間絶縁膜、１０ａ、１０ｂ ソース配線、Ｋ１、Ｋ２ コンタクトホール、Ｃ１、Ｃ２ ソースコンタクト、Ｃ３、Ｃ４ ドレインコンタクト、Ｃ５ ゲートコンタクト、Ｒ１、Ｒ２ レジスト膜、Ｈ１、Ｈ２、Ｈ３ 開口部
Claims (7)
- 絶縁層上に形成された半導体層と、
前記半導体層上に配置されたゲート電極と、
前記ゲート電極の一方の側に配置され、前記半導体層に形成されたソース層と、
前記ゲート電極の他方の側に配置され、前記半導体層に形成されたドレイン層と、
前記ゲート電極下のボディ領域と前記ソース層とを接続するボディソース接続層と、
前記ソース層と前記ボディソース接続層との間に設けられた電界緩和領域とを備えることを特徴とする半導体装置。 - 前記電界緩和領域に跨るように配置され、前記ソース層と前記ボディソース接続層とを接続するコンタクト領域をさらに備えることを特徴とする請求項１記載の半導体装置。
- 前記電界緩和領域は、片階段接合型ｐｎ接合、傾斜接合型ｐｎ接合またはｐｉｎ接合であることを特徴とする請求項１または２記載の半導体装置。
- 前記電界緩和領域は、６ＭＶ／ｃｍ以上の電界がかからないように不純物の濃度勾配が設定されていることを特徴とする請求項１〜３のいずれか１項記載の半導体装置。
- 前記絶縁層上に形成された半導体層はＳＯＩ基板上に形成されていることを特徴とする請求項１〜４のいずれか１項記載の半導体装置。
- 絶縁層上の半導体層上にゲート電極を形成する工程と、
前記ゲート電極の両側にそれぞれ配置されたソース／ドレイン層を前記半導体層に形成する工程と、
前記ゲート電極下のボディ領域と前記ソース層とを接続するボディソース接続層を前記半導体層に形成する工程と、
前記ソース層と前記ボディソース接続層との間に配置された電界緩和領域を前記半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 前記電界緩和領域を形成する工程は、前記ボディソース接続層を前記ソース層から所定間隔だけ隔てて配置することを特徴とする請求項６記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003327755A JP4700268B2 (ja) | 2003-09-19 | 2003-09-19 | 半導体装置および半導体装置の製造方法 |
| US10/944,260 US7372106B2 (en) | 2003-09-19 | 2004-09-17 | Semiconductor device and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003327755A JP4700268B2 (ja) | 2003-09-19 | 2003-09-19 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005093875A true JP2005093875A (ja) | 2005-04-07 |
| JP4700268B2 JP4700268B2 (ja) | 2011-06-15 |
Family
ID=34457530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003327755A Expired - Fee Related JP4700268B2 (ja) | 2003-09-19 | 2003-09-19 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7372106B2 (ja) |
| JP (1) | JP4700268B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243156A (ja) * | 2006-02-07 | 2007-09-20 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
| US7804132B2 (en) | 2006-04-12 | 2010-09-28 | Renesas Technology Corp. | Semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101626062B (zh) * | 2008-07-11 | 2011-05-04 | 清华大学 | 有机复合材料二极管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02214165A (ja) * | 1989-02-14 | 1990-08-27 | Toshiba Corp | 半導体装置 |
| JP2000269509A (ja) * | 1999-01-11 | 2000-09-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2001094114A (ja) * | 1999-07-16 | 2001-04-06 | Seiko Epson Corp | 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器 |
| JP2004200475A (ja) * | 2002-12-19 | 2004-07-15 | Seiko Instruments Inc | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3103159B2 (ja) | 1991-07-08 | 2000-10-23 | 株式会社東芝 | 半導体装置 |
| DE69529493T2 (de) * | 1994-06-20 | 2003-10-30 | Canon Kk | Anzeigevorrichtung und Verfahren zu ihrer Herstellung |
| JP3392672B2 (ja) * | 1996-11-29 | 2003-03-31 | 三洋電機株式会社 | 表示装置 |
| US6225665B1 (en) * | 1999-01-11 | 2001-05-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having multiple source regions |
| US6825820B2 (en) * | 2000-08-10 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
-
2003
- 2003-09-19 JP JP2003327755A patent/JP4700268B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-17 US US10/944,260 patent/US7372106B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02214165A (ja) * | 1989-02-14 | 1990-08-27 | Toshiba Corp | 半導体装置 |
| JP2000269509A (ja) * | 1999-01-11 | 2000-09-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2001094114A (ja) * | 1999-07-16 | 2001-04-06 | Seiko Epson Corp | 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器 |
| JP2004200475A (ja) * | 2002-12-19 | 2004-07-15 | Seiko Instruments Inc | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243156A (ja) * | 2006-02-07 | 2007-09-20 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
| US7804132B2 (en) | 2006-04-12 | 2010-09-28 | Renesas Technology Corp. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4700268B2 (ja) | 2011-06-15 |
| US7372106B2 (en) | 2008-05-13 |
| US20050104126A1 (en) | 2005-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4664631B2 (ja) | 半導体装置及びその製造方法 | |
| US7301205B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20080035659A (ko) | 스트레스형 ｍｏｓ 디바이스 제조방법 | |
| JP3506694B1 (ja) | Ｍｏｓｆｅｔデバイス及びその製造方法 | |
| KR20040065998A (ko) | 반도체 장치 | |
| KR100248507B1 (ko) | 소이 트랜지스터 및 그의 제조 방법 | |
| KR20120109981A (ko) | 전계 효과 트랜지스터 | |
| JP3742845B2 (ja) | ダブルゲート構造を持つｓｏｉ素子の製造方法及びその製造方法で製造されたダブルゲート構造を持つｓｏｉ素子 | |
| TWI414023B (zh) | 用於製造一半導體器件的方法 | |
| JP4044446B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007158295A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4579512B2 (ja) | 半導体装置およびその製造方法 | |
| CN110383491B (zh) | 半导体装置及制造半导体装置的方法 | |
| JP2008071957A (ja) | 半導体装置及びその製造方法 | |
| JP4700268B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20070095062A (ko) | 핀 전계 효과 트랜지스터 및 그 제조방법 | |
| JP2009026972A (ja) | 半導体装置およびｃｍｏｓ | |
| JP4704416B2 (ja) | Ｓｏｉ基板を用いた半導体装置及びその製造方法 | |
| JP2006012995A (ja) | 半導体装置及びその製造方法 | |
| JP4989921B2 (ja) | 半導体装置 | |
| JP2007073741A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2012227489A (ja) | 半導体装置およびその製造方法 | |
| JP2011204938A (ja) | 半導体装置およびその製造方法 | |
| JP4604492B2 (ja) | Ｓｏｉ半導体集積回路装置及びその製造方法 | |
| JP2005286141A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080218 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110304 |
|
| LAPS | Cancellation because of no payment of annual fees |