JP2004200475A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004200475A JP2004200475A JP2002368221A JP2002368221A JP2004200475A JP 2004200475 A JP2004200475 A JP 2004200475A JP 2002368221 A JP2002368221 A JP 2002368221A JP 2002368221 A JP2002368221 A JP 2002368221A JP 2004200475 A JP2004200475 A JP 2004200475A
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration
- mos transistor
- drain
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】寄生バイポーラ現象によりドレイン近傍に発生する電子もしくはホールの引き抜きを素早く行うこと。
【解決手段】ＳＯＩ基板上のＭＯＳトランジスタのドレイン領域１２の一部に、ドレイン領域とは逆の導電型領域を設けてボディ電位引出し領域とする。ボディ電位引出し領域は低濃度領域１３２と高濃度領域１３１に分かれ、高濃度ボディ電位引出し領域は低濃度ボディ電位引出し領域を介してドレイン領域と接している。
【選択図】 図２
【解決手段】ＳＯＩ基板上のＭＯＳトランジスタのドレイン領域１２の一部に、ドレイン領域とは逆の導電型領域を設けてボディ電位引出し領域とする。ボディ電位引出し領域は低濃度領域１３２と高濃度領域１３１に分かれ、高濃度ボディ電位引出し領域は低濃度ボディ電位引出し領域を介してドレイン領域と接している。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、SOI（Silicon on Insulator）、ガラス基板上の多結晶シリコン、SOS（Silicon on Sapphire）で代表される絶縁性基板上の半導体薄膜に形成されたＭＯＳトランジスタとその集積回路に関する。
【０００２】
【従来の技術】
従来は図６に示すように、寄生バイポーラを抑制する方法としてソース下にボディ電位引出し領域を設ける構造（特許文献１参照）がある。シリコン半導体基板1上に埋め込み酸化膜２を介して半導体層３が形成されている。半導体層３の上には、ゲート酸化膜５を介して多結晶シリコンゲート電極４が形成されている。
【０００３】
多結晶シリコンゲート電極４直下の半導体層３には、（Ｐ型）ボディ領域２１が形成され、その両側の半導体層３には、Ｎ型高濃度ドレイン領域１２およびＮ型高濃度ソース領域１１が形成されている。また、半導体層３のＮ型高濃度ソース領域１１と埋め込み酸化膜の間には、Ｐ型高濃度ボディ電位引出領域１３１が形成されている。
【０００４】
また、図７に示すように、ボディ領域の接続は、ソース領域１１やドレイン領域１２下に形成されていない場合がある。多結晶シリコンゲート電極４直下のチャネル幅方向のボディ領域に接続されたボディ電位引出し領域１３２を介してＰ型高濃度ボディ電位引出領域１３１に接続された構造（特許文献２参照）が知られていた。
【０００５】
【特許文献１】
特開２００２−２５２３５４ 図１（ｂ）
【０００６】
【特許文献２】
特開２００２−２３１９５６ 図１
【０００７】
【発明が解決しようとする課題】
しかしながら、ＳＯＩ ＭＯＳトランジスタにおいてドレインに高電界をかけたときに起こる寄生バイポーラ現象によって発生する電子もしくはホールをボディ領域より引き抜くには、ボディ電位引出し領域がソース領域やソースやドレインとは別に設けられたボディ電位引出し領域より引き抜くのでは電子もしくはホールの発生地点より距離があるために十分引き抜くことができないという問題点を有していた。
【０００８】
本発明は、従来のＳＯＩ Ｍ０Ｓ型トランジスタでは不可能であった、ドレインに高電界をかけても寄生バイポーラ現象を抑制することができるという特徴を有するＳＯＩ ＭＯＳトランジスタを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は次の手段を用いた。
（１）支持基板と、支持基板上に埋め込み絶縁膜を介して設けられた第一導電型のボディ領域と、ボディ領域をはさんで前記埋め込み絶縁膜上に形成された単結晶半導体からなる第二導電型のソース領域およびドレイン領域と、前記ボディ領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に接するように設けられた複数の第一導電型領域を有することを特徴とするＭＯＳトランジスタ。
（２）前記ドレイン領域に接するように設けられた複数の第一導電型領域は、チャネル幅方向にドレイン端となる部分に設けていることを特徴とする請求項１記載のＭＯＳトランジスタ。
（３）前記ドレイン領域内に設けられた複数の第一導電型領域は低濃度領域と高濃度領域に分かれており、高濃度の第一導電型領域と第二導電型であるドレイン領域は低濃度の第一導電型領域を介して接続していることを特徴とする請求項１記載のＭＯＳトランジスタ。
（４）前記ドレイン領域内の低濃度の第一導電型領域の上にはゲート絶縁膜を介して形成されたゲート電極を有することを特徴とする請求項１記載のＭＯＳトランジスタ。
（５）前記ドレイン領域内の高濃度の第一導電型領域と前記第二導電型であるドレイン領域はＬＯＣＯＳを介して接続していることを特徴とする請求項１記載のＭＯＳトランジスタ。
（６）前記ドレイン領域内の高濃度の第一導電型領域と前記第二導電型であるドレイン領域の間の半導体膜は完全に取り除かれていることを特徴とする請求項１記載のＭＯＳトランジスタ。
【００１０】
【発明の実施の形態】
本発明の半導体装置によれば、ドレインに高電界をかけても寄生バイポーラ現象を抑制することができるＳＯＩ基板上のＭＯＳトランジスタを提供すること事ができる。
【００１１】
以下、図面を参照して、本発明にかかる半導体装置の第一実施例を詳細に説明する。図１（ａ）は半導体装置のＮチャネルＭＯＳトランジスタの模式的平面図で、図１（ｂ）、（ｃ）は断面図である。
【００１２】
NチャネルＭＯＳトランジスタは、シリコン半導体基板１上に埋め込み酸化膜２を介して形成されたP型低濃度ボディ領域上２１に形成されたゲート酸化膜５及び多結晶シリコンゲート電極４と、ゲート電極両端の半導体膜３に形成するＮ型高濃度ソース領域１１およびドレイン領域１２、Ｐ型高濃度ボディ電位引出し領域１３１から成っている。Ｐ型高濃度ボディ電位引出し領域１３１は、Ｎ型高濃度ドレイン領域１２の両脇に形成され、P型低濃度ボディ領域上２１と接続されている。
【００１３】
ドレインに高電界をかけることにより起こる寄生バイポーラ現象は、特にＳＯＩ基板上のＭＯＳトランジスタでは1.5V程度の比較的低電圧においても発生する。そして、寄生バイポーラ現象によりドレイン近傍で電子もしくはホールが大量に発生し、ドレイン電流を異常に増大させる原因になる。これを抑制するためにドレイン近傍で発生する電子もしくはホールを素早くＰ型低濃度ボディ領域から引き抜く必要があるが、ボディ電位引出し領域をドレイン領域の一部に設けることにより、素早く引き抜くことができる。特にチャネル幅の大きいＳＯＩトランジスタではそれだけ大量の電子もしくはホールが発生するため、ボディ領域をドレイン領域に接するように多数設けることによりドレインに高電界をかけることができるようになる。上記はＮチャネルＭＯＳトランジスタの実施例を説明したが、逆導電型の不純物を用いてＰチャネルＭＯＳ型トランジスタを形成して同様な効果が得られる。
【００１４】
本発明にかかる半導体装置の第二実施例を詳細に説明する。図２（ａ）は、半導体装置のＮチャネルＭＯＳトランジスタの模式的平面図で、図２（ｂ）（ｃ）は断面図である。
【００１５】
NチャネルＭＯＳトランジスタは、シリコン半導体基板１上に埋め込み酸化膜２を介して形成されたP型低濃度ボディ領域２１上に形成されたゲート酸化膜５及び多結晶シリコンゲート電極４と、ゲート電極両端の半導体膜３に形成するＮ型高濃度ソース領域１１およびドレイン領域１２、Ｐ型高濃度ボディ電位引出し領域１３１およびＰ型低濃度ボディ電位引出し領域１３２から成っている。そしてＮ型高濃度ドレイン領域１１とＰ型高濃度ボディ電位引出し領域１３１はＰ型低濃度ボディ電位引出し領域１３２を介して接続している。つまり、Ｐ型高濃度ボディ電位引出し領域１３１は、Ｐ型低濃度ボディ電位引出し領域１３２を介して、Ｎ型高濃度ドレイン領域１２の両脇に形成され、P型低濃度ボディ領域上２１と接続されている。
【００１６】
高濃度Ｎ型ドレイン領域１２とＰ型高濃度ボディ電位引出し領域１３１の間にＰ型低濃度ボディ電位引出し領域１３２を設けることにより、Ｎ型高濃度ドレイン領域１２とＰ型高濃度ボディ電位引出し領域１３１を直接接続した時に発生するリーク電流を抑制することができる。
【００１７】
上記はＮチャネルＭＯＳトランジスタの実施例を説明したが、逆導電型の不純物を用いてＰチャネルＭＯＳ型トランジスタを形成して同様な効果が得られる。
【００１８】
本発明にかかる半導体装置の第三実施例を詳細に説明する。図３（ａ）は、半導体装置のＮチャネルＭＯＳトランジスタの模式的平面図で、図３（ｂ）、（ｃ）は断面図である。
【００１９】
NチャネルＭＯＳトランジスタは、シリコン半導体基板１上に埋め込み酸化膜２を介して形成されたP型低濃度ボディ領域２１上に形成されたゲート酸化膜５及び多結晶シリコンゲート電極４と、ゲート電極両端の半導体膜３に形成するＮ型高濃度ソース領域１１およびドレイン領域１２、Ｐ型高濃度ボディ電位引出し領域１３１およびＰ型低濃度ボディ電位引出し領域１３２から成っている。Ｐ型高濃度ボディ電位引出し領域１３１およびＰ型低濃度ボディ電位引出し領域１３２は、P型低濃度ボディ領域２１の脇にそれぞれ接続されている。そしてＮ型高濃度ドレイン領域１２とＰ型高濃度ボディ電位引出し領域１３１はＰ型低濃度ボディ電位引出し領域１３２を介して接続しており、Ｐ型低濃度ボディ電位引出し領域１３２の上にはゲート絶縁膜５を介して多結晶シリコンゲート電極４が形成される。
【００２０】
以下はＮチャネルＭＯＳトランジスタについて説明する。Ｐ型高濃度ボディ電位引出し領域１３１とＮ型高濃度ドレイン領域１２が直接接続しているとリーク電流が発生することは第二実施例ですでに述べたが、Ｐ型低濃度ボディ電位引出し領域１３２を形成する方法の１つとして、Ｐ型低濃度ボディ電位引出し領域１３２の上にゲート酸化膜５を介して多結晶シリコンゲート電極４を設け、多結晶シリコンゲート電極４をマスクとしてＮ型高濃度ドレイン領域１２およびＰ型高濃度ボディ電位引出し領域１３１のインプラを行えば実現できる。
【００２１】
上記はＮチャネルＭＯＳトランジスタの実施例を説明したが、逆導電型の不純物を用いてＰチャネルＭＯＳ型トランジスタを形成して同様な効果は得られる。
【００２２】
本発明にかかる半導体装置の第四実施例を詳細に説明する。図４（ａ）は本発明の半導体装置のＮチャネルＭＯＳトランジスタの模式的平面図で、図４（ｂ）（ｃ）は断面図である。NチャネルＭＯＳトランジスタは、シリコン半導体基板１上に埋め込み酸化膜２を介して形成されたP型低濃度ボディ領域２１上に形成されたゲート酸化膜５及び多結晶シリコンゲート電極４と、ゲート電極両端の半導体膜に形成するＮ型高濃度ソース領域１１およびドレイン領域１２、Ｐ型高濃度ボディ電位引出し領域１３１から成っている。Ｎ型高濃度ドレイン領域１２とＰ型高濃度ボディ電位引出し領域の間に２つの領域の分離を目的としてフィールド酸化膜が形成される。
【００２３】
以下はＮチャネルＭＯＳトランジスタについて説明する。Ｐ型高濃度ボディ電位引出し領域１３１とＮ型高濃度ドレイン領域１２が直接接続しているとリーク電流が発生することはすでに第二実施例で述べたが、２つの領域の間にフィールド酸化膜６を形成し完全分離することでドレイン−ボディ間のリーク電流を抑制することができる。
【００２４】
上記はＮチャネルＭＯＳトランジスタの実施例を説明したが、逆導電型の不純物を用いてＰチャネルＭＯＳ型トランジスタを形成して同様な効果は得られる。
【００２５】
本発明にかかる半導体装置の第五実施例を詳細に説明する。図５（ａ）は本発明の半導体装置のＮチャネルＭＯＳトランジスタの模式的平面図で、図５（ａ）（ｃ）は、断面図である。
【００２６】
NチャネルＭＯＳトランジスタは、シリコン半導体基板１上に埋め込み酸化膜２を介して形成されたP型低濃度ボディ領域２１上に形成されたゲート酸化膜５及び多結晶シリコンゲート電極４と、ゲート電極両端の半導体膜３に形成するＮ型高濃度ソース領域１１およびドレイン領域１２、型高濃度ボディ電位引出し領域１３１から成っている。Ｎ型高濃度ドレイン領域１２とＰ型高濃度ボディ電位引出し領域の間に２つの領域の分離を目的として素子分離領域７が形成される。以下はＮチャネルＭＯＳトランジスタについて説明する。
【００２７】
Ｐ型高濃度ボディ電位引出し領域１３１とＮ型高濃度ドレイン領域１２が直接接続しているとリーク電流が発生することはすでに第二実施例で述べたが、２つの領域の間に素子分離領域７を形成し完全分離することでドレイン−ボディ間のリーク電流を抑制することができる。素子分離領域７は例えばフィールド酸化膜を形成してそれを除去する、素子分離領域の半導体膜をドライエッチング等により除去する等の方法を用いればよい。
【００２８】
上記はＮチャネルＭＯＳトランジスタの実施例を説明したが、逆導電型の不純物を用いてＰチャネルＭＯＳ型トランジスタを形成して同様な効果は得られる。
【００２９】
【発明の効果】
上述したように本発明によれば、ＳＯＩのＭＯＳトランジスタにおいてドレイン領域にボディ電位引出し領域を設ければ、寄生バイポーラ現象によりドレイン近傍に発生する電子やホールをボディ領域から素早く引き抜くことが可能となる。そしてドレイン領域とボディ電位引出し領域の間をフィールド酸化膜等で完全に分離することにより、ドレイン−ボディ間のリーク電流を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第一実施例を示すＮチャネルＭＯＳトランジスタの模式的平面図および断面図である。
【図２】本発明の第二実施例を示すＮチャネルＭＯＳトランジスタの模式的平面図および断面図である
【図３】本発明の第三実施例を示すＮチャネルＭＯＳトランジスタの模式的平面図および断面図である。
【図４】本発明の第四実施例を示すＮチャネルＭＯＳトランジスタの模式的平面図および断面図である
【図５】本発明の第５実施例を示すＮチャンネルＭＯＳトランジスタの模式的平面図および断面図である。
【図６】従来例の模式的断面図である。
【図７】他の従来例の模式的平面図である。
【符号の説明】
１ シリコン半導体基板
２ 埋め込み酸化膜
３ 半導体膜
４ 多結晶シリコンゲート電極
５ ゲート酸化膜
６ フィールド酸化膜
７ 素子分離領域
１１ Ｎ型高濃度ソース領域
１２ Ｎ型高濃度ドレイン領域
２１ Ｐ型低濃度ボディ領域
１３１ Ｐ型高濃度ボディ電位引出し領域
１３２ Ｐ型低濃度ボディ電位引出し領域
【発明の属する技術分野】
本発明は、SOI（Silicon on Insulator）、ガラス基板上の多結晶シリコン、SOS（Silicon on Sapphire）で代表される絶縁性基板上の半導体薄膜に形成されたＭＯＳトランジスタとその集積回路に関する。
【０００２】
【従来の技術】
従来は図６に示すように、寄生バイポーラを抑制する方法としてソース下にボディ電位引出し領域を設ける構造（特許文献１参照）がある。シリコン半導体基板1上に埋め込み酸化膜２を介して半導体層３が形成されている。半導体層３の上には、ゲート酸化膜５を介して多結晶シリコンゲート電極４が形成されている。
【０００３】
多結晶シリコンゲート電極４直下の半導体層３には、（Ｐ型）ボディ領域２１が形成され、その両側の半導体層３には、Ｎ型高濃度ドレイン領域１２およびＮ型高濃度ソース領域１１が形成されている。また、半導体層３のＮ型高濃度ソース領域１１と埋め込み酸化膜の間には、Ｐ型高濃度ボディ電位引出領域１３１が形成されている。
【０００４】
また、図７に示すように、ボディ領域の接続は、ソース領域１１やドレイン領域１２下に形成されていない場合がある。多結晶シリコンゲート電極４直下のチャネル幅方向のボディ領域に接続されたボディ電位引出し領域１３２を介してＰ型高濃度ボディ電位引出領域１３１に接続された構造（特許文献２参照）が知られていた。
【０００５】
【特許文献１】
特開２００２−２５２３５４ 図１（ｂ）
【０００６】
【特許文献２】
特開２００２−２３１９５６ 図１
【０００７】
【発明が解決しようとする課題】
しかしながら、ＳＯＩ ＭＯＳトランジスタにおいてドレインに高電界をかけたときに起こる寄生バイポーラ現象によって発生する電子もしくはホールをボディ領域より引き抜くには、ボディ電位引出し領域がソース領域やソースやドレインとは別に設けられたボディ電位引出し領域より引き抜くのでは電子もしくはホールの発生地点より距離があるために十分引き抜くことができないという問題点を有していた。
【０００８】
本発明は、従来のＳＯＩ Ｍ０Ｓ型トランジスタでは不可能であった、ドレインに高電界をかけても寄生バイポーラ現象を抑制することができるという特徴を有するＳＯＩ ＭＯＳトランジスタを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は次の手段を用いた。
（１）支持基板と、支持基板上に埋め込み絶縁膜を介して設けられた第一導電型のボディ領域と、ボディ領域をはさんで前記埋め込み絶縁膜上に形成された単結晶半導体からなる第二導電型のソース領域およびドレイン領域と、前記ボディ領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に接するように設けられた複数の第一導電型領域を有することを特徴とするＭＯＳトランジスタ。
（２）前記ドレイン領域に接するように設けられた複数の第一導電型領域は、チャネル幅方向にドレイン端となる部分に設けていることを特徴とする請求項１記載のＭＯＳトランジスタ。
（３）前記ドレイン領域内に設けられた複数の第一導電型領域は低濃度領域と高濃度領域に分かれており、高濃度の第一導電型領域と第二導電型であるドレイン領域は低濃度の第一導電型領域を介して接続していることを特徴とする請求項１記載のＭＯＳトランジスタ。
（４）前記ドレイン領域内の低濃度の第一導電型領域の上にはゲート絶縁膜を介して形成されたゲート電極を有することを特徴とする請求項１記載のＭＯＳトランジスタ。
（５）前記ドレイン領域内の高濃度の第一導電型領域と前記第二導電型であるドレイン領域はＬＯＣＯＳを介して接続していることを特徴とする請求項１記載のＭＯＳトランジスタ。
（６）前記ドレイン領域内の高濃度の第一導電型領域と前記第二導電型であるドレイン領域の間の半導体膜は完全に取り除かれていることを特徴とする請求項１記載のＭＯＳトランジスタ。
【００１０】
【発明の実施の形態】
本発明の半導体装置によれば、ドレインに高電界をかけても寄生バイポーラ現象を抑制することができるＳＯＩ基板上のＭＯＳトランジスタを提供すること事ができる。
【００１１】
以下、図面を参照して、本発明にかかる半導体装置の第一実施例を詳細に説明する。図１（ａ）は半導体装置のＮチャネルＭＯＳトランジスタの模式的平面図で、図１（ｂ）、（ｃ）は断面図である。
【００１２】
NチャネルＭＯＳトランジスタは、シリコン半導体基板１上に埋め込み酸化膜２を介して形成されたP型低濃度ボディ領域上２１に形成されたゲート酸化膜５及び多結晶シリコンゲート電極４と、ゲート電極両端の半導体膜３に形成するＮ型高濃度ソース領域１１およびドレイン領域１２、Ｐ型高濃度ボディ電位引出し領域１３１から成っている。Ｐ型高濃度ボディ電位引出し領域１３１は、Ｎ型高濃度ドレイン領域１２の両脇に形成され、P型低濃度ボディ領域上２１と接続されている。
【００１３】
ドレインに高電界をかけることにより起こる寄生バイポーラ現象は、特にＳＯＩ基板上のＭＯＳトランジスタでは1.5V程度の比較的低電圧においても発生する。そして、寄生バイポーラ現象によりドレイン近傍で電子もしくはホールが大量に発生し、ドレイン電流を異常に増大させる原因になる。これを抑制するためにドレイン近傍で発生する電子もしくはホールを素早くＰ型低濃度ボディ領域から引き抜く必要があるが、ボディ電位引出し領域をドレイン領域の一部に設けることにより、素早く引き抜くことができる。特にチャネル幅の大きいＳＯＩトランジスタではそれだけ大量の電子もしくはホールが発生するため、ボディ領域をドレイン領域に接するように多数設けることによりドレインに高電界をかけることができるようになる。上記はＮチャネルＭＯＳトランジスタの実施例を説明したが、逆導電型の不純物を用いてＰチャネルＭＯＳ型トランジスタを形成して同様な効果が得られる。
【００１４】
本発明にかかる半導体装置の第二実施例を詳細に説明する。図２（ａ）は、半導体装置のＮチャネルＭＯＳトランジスタの模式的平面図で、図２（ｂ）（ｃ）は断面図である。
【００１５】
NチャネルＭＯＳトランジスタは、シリコン半導体基板１上に埋め込み酸化膜２を介して形成されたP型低濃度ボディ領域２１上に形成されたゲート酸化膜５及び多結晶シリコンゲート電極４と、ゲート電極両端の半導体膜３に形成するＮ型高濃度ソース領域１１およびドレイン領域１２、Ｐ型高濃度ボディ電位引出し領域１３１およびＰ型低濃度ボディ電位引出し領域１３２から成っている。そしてＮ型高濃度ドレイン領域１１とＰ型高濃度ボディ電位引出し領域１３１はＰ型低濃度ボディ電位引出し領域１３２を介して接続している。つまり、Ｐ型高濃度ボディ電位引出し領域１３１は、Ｐ型低濃度ボディ電位引出し領域１３２を介して、Ｎ型高濃度ドレイン領域１２の両脇に形成され、P型低濃度ボディ領域上２１と接続されている。
【００１６】
高濃度Ｎ型ドレイン領域１２とＰ型高濃度ボディ電位引出し領域１３１の間にＰ型低濃度ボディ電位引出し領域１３２を設けることにより、Ｎ型高濃度ドレイン領域１２とＰ型高濃度ボディ電位引出し領域１３１を直接接続した時に発生するリーク電流を抑制することができる。
【００１７】
上記はＮチャネルＭＯＳトランジスタの実施例を説明したが、逆導電型の不純物を用いてＰチャネルＭＯＳ型トランジスタを形成して同様な効果が得られる。
【００１８】
本発明にかかる半導体装置の第三実施例を詳細に説明する。図３（ａ）は、半導体装置のＮチャネルＭＯＳトランジスタの模式的平面図で、図３（ｂ）、（ｃ）は断面図である。
【００１９】
NチャネルＭＯＳトランジスタは、シリコン半導体基板１上に埋め込み酸化膜２を介して形成されたP型低濃度ボディ領域２１上に形成されたゲート酸化膜５及び多結晶シリコンゲート電極４と、ゲート電極両端の半導体膜３に形成するＮ型高濃度ソース領域１１およびドレイン領域１２、Ｐ型高濃度ボディ電位引出し領域１３１およびＰ型低濃度ボディ電位引出し領域１３２から成っている。Ｐ型高濃度ボディ電位引出し領域１３１およびＰ型低濃度ボディ電位引出し領域１３２は、P型低濃度ボディ領域２１の脇にそれぞれ接続されている。そしてＮ型高濃度ドレイン領域１２とＰ型高濃度ボディ電位引出し領域１３１はＰ型低濃度ボディ電位引出し領域１３２を介して接続しており、Ｐ型低濃度ボディ電位引出し領域１３２の上にはゲート絶縁膜５を介して多結晶シリコンゲート電極４が形成される。
【００２０】
以下はＮチャネルＭＯＳトランジスタについて説明する。Ｐ型高濃度ボディ電位引出し領域１３１とＮ型高濃度ドレイン領域１２が直接接続しているとリーク電流が発生することは第二実施例ですでに述べたが、Ｐ型低濃度ボディ電位引出し領域１３２を形成する方法の１つとして、Ｐ型低濃度ボディ電位引出し領域１３２の上にゲート酸化膜５を介して多結晶シリコンゲート電極４を設け、多結晶シリコンゲート電極４をマスクとしてＮ型高濃度ドレイン領域１２およびＰ型高濃度ボディ電位引出し領域１３１のインプラを行えば実現できる。
【００２１】
上記はＮチャネルＭＯＳトランジスタの実施例を説明したが、逆導電型の不純物を用いてＰチャネルＭＯＳ型トランジスタを形成して同様な効果は得られる。
【００２２】
本発明にかかる半導体装置の第四実施例を詳細に説明する。図４（ａ）は本発明の半導体装置のＮチャネルＭＯＳトランジスタの模式的平面図で、図４（ｂ）（ｃ）は断面図である。NチャネルＭＯＳトランジスタは、シリコン半導体基板１上に埋め込み酸化膜２を介して形成されたP型低濃度ボディ領域２１上に形成されたゲート酸化膜５及び多結晶シリコンゲート電極４と、ゲート電極両端の半導体膜に形成するＮ型高濃度ソース領域１１およびドレイン領域１２、Ｐ型高濃度ボディ電位引出し領域１３１から成っている。Ｎ型高濃度ドレイン領域１２とＰ型高濃度ボディ電位引出し領域の間に２つの領域の分離を目的としてフィールド酸化膜が形成される。
【００２３】
以下はＮチャネルＭＯＳトランジスタについて説明する。Ｐ型高濃度ボディ電位引出し領域１３１とＮ型高濃度ドレイン領域１２が直接接続しているとリーク電流が発生することはすでに第二実施例で述べたが、２つの領域の間にフィールド酸化膜６を形成し完全分離することでドレイン−ボディ間のリーク電流を抑制することができる。
【００２４】
上記はＮチャネルＭＯＳトランジスタの実施例を説明したが、逆導電型の不純物を用いてＰチャネルＭＯＳ型トランジスタを形成して同様な効果は得られる。
【００２５】
本発明にかかる半導体装置の第五実施例を詳細に説明する。図５（ａ）は本発明の半導体装置のＮチャネルＭＯＳトランジスタの模式的平面図で、図５（ａ）（ｃ）は、断面図である。
【００２６】
NチャネルＭＯＳトランジスタは、シリコン半導体基板１上に埋め込み酸化膜２を介して形成されたP型低濃度ボディ領域２１上に形成されたゲート酸化膜５及び多結晶シリコンゲート電極４と、ゲート電極両端の半導体膜３に形成するＮ型高濃度ソース領域１１およびドレイン領域１２、型高濃度ボディ電位引出し領域１３１から成っている。Ｎ型高濃度ドレイン領域１２とＰ型高濃度ボディ電位引出し領域の間に２つの領域の分離を目的として素子分離領域７が形成される。以下はＮチャネルＭＯＳトランジスタについて説明する。
【００２７】
Ｐ型高濃度ボディ電位引出し領域１３１とＮ型高濃度ドレイン領域１２が直接接続しているとリーク電流が発生することはすでに第二実施例で述べたが、２つの領域の間に素子分離領域７を形成し完全分離することでドレイン−ボディ間のリーク電流を抑制することができる。素子分離領域７は例えばフィールド酸化膜を形成してそれを除去する、素子分離領域の半導体膜をドライエッチング等により除去する等の方法を用いればよい。
【００２８】
上記はＮチャネルＭＯＳトランジスタの実施例を説明したが、逆導電型の不純物を用いてＰチャネルＭＯＳ型トランジスタを形成して同様な効果は得られる。
【００２９】
【発明の効果】
上述したように本発明によれば、ＳＯＩのＭＯＳトランジスタにおいてドレイン領域にボディ電位引出し領域を設ければ、寄生バイポーラ現象によりドレイン近傍に発生する電子やホールをボディ領域から素早く引き抜くことが可能となる。そしてドレイン領域とボディ電位引出し領域の間をフィールド酸化膜等で完全に分離することにより、ドレイン−ボディ間のリーク電流を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第一実施例を示すＮチャネルＭＯＳトランジスタの模式的平面図および断面図である。
【図２】本発明の第二実施例を示すＮチャネルＭＯＳトランジスタの模式的平面図および断面図である
【図３】本発明の第三実施例を示すＮチャネルＭＯＳトランジスタの模式的平面図および断面図である。
【図４】本発明の第四実施例を示すＮチャネルＭＯＳトランジスタの模式的平面図および断面図である
【図５】本発明の第５実施例を示すＮチャンネルＭＯＳトランジスタの模式的平面図および断面図である。
【図６】従来例の模式的断面図である。
【図７】他の従来例の模式的平面図である。
【符号の説明】
１ シリコン半導体基板
２ 埋め込み酸化膜
３ 半導体膜
４ 多結晶シリコンゲート電極
５ ゲート酸化膜
６ フィールド酸化膜
７ 素子分離領域
１１ Ｎ型高濃度ソース領域
１２ Ｎ型高濃度ドレイン領域
２１ Ｐ型低濃度ボディ領域
１３１ Ｐ型高濃度ボディ電位引出し領域
１３２ Ｐ型低濃度ボディ電位引出し領域
Claims (6)
- 支持基板と、前記支持基板上に埋め込み絶縁膜を介して設けられた第一導電型のボディ領域と、前記ボディ領域をはさんで前記埋め込み絶縁膜上に形成された単結晶半導体からなる第二導電型のソース領域およびドレイン領域と、前記ボディ領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域またはソース領域の両脇に、前記ボディ領域に接するように設けられた複数の第一導電型領域を有することを特徴とするＭＯＳトランジスタ。
- 前記ドレイン領域またはソース領域に接するように設けられた前記複数の第一導電型領域は、チャネル幅方向にドレインまたはソース端となる部分に設けていることを特徴とする請求項１記載のＭＯＳトランジスタ。
- 前記ドレイン領域内に設けられた前記複数の第一導電型領域は低濃度領域と高濃度領域に分かれており、高濃度の第一導電型領域と第二導電型であるドレイン領域は低濃度の第一導電型領域を介して接続していることを特徴とする請求項１記載のＭＯＳトランジスタ。
- 前記ドレイン領域内の低濃度の第一導電型領域の上にはゲート絶縁膜を介して形成されたゲート電極を有することを特徴とする請求項１記載のＭＯＳトランジスタ。
- 前記ドレイン領域内の高濃度の第一導電型領域と前記第二導電型であるドレイン領域はＬＯＣＯＳを介して接続していることを特徴とする請求項１記載のＭＯＳトランジスタ。
- 前記ドレイン領域内の高濃度の第一導電型領域と前記第二導電型であるドレイン領域の間の半導体膜は完全に取り除かれていることを特徴とする請求項１記載のＭＯＳトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002368221A JP2004200475A (ja) | 2002-12-19 | 2002-12-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002368221A JP2004200475A (ja) | 2002-12-19 | 2002-12-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004200475A true JP2004200475A (ja) | 2004-07-15 |
Family
ID=32764855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002368221A Withdrawn JP2004200475A (ja) | 2002-12-19 | 2002-12-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004200475A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093875A (ja) * | 2003-09-19 | 2005-04-07 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
-
2002
- 2002-12-19 JP JP2002368221A patent/JP2004200475A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093875A (ja) * | 2003-09-19 | 2005-04-07 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| US7372106B2 (en) | 2003-09-19 | 2008-05-13 | Seiko Epson Corporation | Semiconductor device and method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437405B2 (en) | Silicon-on-insulator (SOI) substrate, method for fabricating SOI substrate and SOI MOSFET using the SOI substrate | |
| US20110198726A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3506694B1 (ja) | Ｍｏｓｆｅｔデバイス及びその製造方法 | |
| US20010016378A1 (en) | Methods of forming field effect transistors and field effect transistor circuitry | |
| KR100529455B1 (ko) | 부분 공핍형 ｓｏｉ 모스 트랜지스터 및 그 제조 방법 | |
| JPH11243210A (ja) | 半導体デバイス及びその製造方法 | |
| JP2007243156A (ja) | 半導体装置およびその製造方法 | |
| TWI414023B (zh) | 用於製造一半導體器件的方法 | |
| JPH10294465A (ja) | 半導体装置 | |
| JP5099981B2 (ja) | 半導体装置の製造方法およびｍｏｓ電界効果トランジスタ | |
| JP2008251853A (ja) | 半導体素子およびその製造方法 | |
| JP4091304B2 (ja) | 半導体集積回路の製造方法及び半導体集積回路 | |
| JP2008071957A (ja) | 半導体装置及びその製造方法 | |
| US7859063B2 (en) | Semiconductor device using SOI-substrate | |
| US6433372B1 (en) | Dense multi-gated device design | |
| JP2004200475A (ja) | 半導体装置 | |
| JP2000252471A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2004063918A (ja) | 横型ｍｏｓトランジスタ | |
| JP4265890B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP4265889B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| US20050104126A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP4714758B2 (ja) | 半導体集積回路の製造方法及び半導体集積回路 | |
| JPH0945789A (ja) | 半導体装置およびその製造方法 | |
| JP2004304155A (ja) | 半導体装置の製造方法 | |
| JPH0722625A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050805 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070618 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070703 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070903 |