JP2008071957A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008071957A
JP2008071957A JP2006249669A JP2006249669A JP2008071957A JP 2008071957 A JP2008071957 A JP 2008071957A JP 2006249669 A JP2006249669 A JP 2006249669A JP 2006249669 A JP2006249669 A JP 2006249669A JP 2008071957 A JP2008071957 A JP 2008071957A
Authority
JP
Japan
Prior art keywords
region
layer
semiconductor device
isolation
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006249669A
Other languages
English (en)
Inventor
Koichi Tani
幸一 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2006249669A priority Critical patent/JP2008071957A/ja
Priority to US11/798,302 priority patent/US7687348B2/en
Publication of JP2008071957A publication Critical patent/JP2008071957A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ＳＯＩ基板、ＳＯＳ基板、その他の絶縁層を有する半導体基板を用いたトランジスタにおいて、ボディコンタクトを用いることによって、素子領域の面積を増大させることなく、寄生バイポーラ効果及び短チャネル効果を抑制する。
【解決手段】絶縁層１５に達しない深さで作り込まれたソース領域３５の、チャネル領域３９とは反対側の領域に、高濃度ボディ領域２７を形成する。これらソース領域及び高濃度ボディ領域は、絶縁層に達しない深さで設けられた第１分離領域２３によって絶縁されている。そして、チャネル領域と高濃度ボディ領域とは、ソース領域及び第１分離領域の下側領域において接続されている。
【選択図】図３

Description

この発明は、チャネル領域に発生したホットキャリアを引き抜くためのボディコンタクトを具える半導体装置、及びその製造方法に関する。
従来から、絶縁性のウエハ上にＳｉ（シリコン）層を有する半導体基板として、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板等が知られている。
ここで、ＳＯＩ基板は、単結晶Ｓｉ基板中に埋め込み酸化膜（以下、ＢＯＸ層と称する）が形成されることによって構成され、Ｓｉ基板、Ｓｉ基板の上側表面に設けられたＢＯＸ層、及びＢＯＸ層の上側表面に設けられたＳｉ層の三層を有する構造となる。
また、ＳＯＳ基板は、サファイアウエハ上にエピタキシャル成長したＳｉ層が形成されることによって構成される。
これらの半導体基板では、Ｓｉ層に、絶縁層であるＢＯＸ層、またはサファイアウエハに達する深さで素子分離領域を形成することによって、この素子分離領域で画成された個々の素子領域が、互いに電気的に分離される。このとき、各素子領域は、形成された素子分離領域と、絶縁層とによって、側面及び裏面が覆われている。そのため、これらの半導体基板における各素子領域は、絶縁層を有さない半導体基板と比して、より確実に電気的に分離される。従って、これらＳＯＩ基板、ＳＯＳ基板等の半導体基板の素子領域に作り込まれたトランジスタは、互いに他のトランジスタ、または半導体基板からの影響を排除することができる。そのため、これらの半導体基板では、ラッチアップを誘発せず、また、クロストークノイズに対して耐性の強いトランジスタを形成することができる。
一方で、これらＳＯＩ基板、ＳＯＳ基板等の半導体基板では、作り込まれた個々のトランジスタが互いに完全に絶縁されているため、チャネル領域（以下、ボディ領域とも称する）内に発生したホットキャリアが、チャネル領域のソース領域付近に蓄積されてしまう。このように、ホットキャリアがチャネル領域のソース領域付近に蓄積されると、閾値電圧の低下、ソース−ドレイン間電流の増加等、トランジスタ特性の変動の原因となる寄生バイポーラ効果が発生することが知られている。
このような寄生バイポーラ効果を抑制するために、従来から、Ｂｏｄｙ−Ｔｉｅ（ボディ・タイ）構造、または、Ｓｏｕｃｅ−Ｔｉｅ（ソース・タイ）構造を採用した半導体装置の構造が知られている。
以下、これらの構造について図６及び図７を参照して説明する。
図６は、Ｂｏｄｙ−Ｔｉｅ構造の半導体装置を概略的に示した平面図である。このＢｏｄｙ−Ｔｉｅ構造の半導体装置では、素子領域１０１内に、チャネル領域１０３と同じ導電型の不純物が高濃度で導入された領域（以下、高濃度ボディ領域１０５とも称する）が形成されている。この高濃度ボディ領域１０５は、チャネル領域１０３と、このチャネル領域１０３を挟んで形成されている第１及び第２主電極領域１０７ａ及び１０７ｂとに、これら各領域の一端側に隣接するように形成されている。この高濃度ボディ領域１０５は、チャネル幅方向にチャネル領域１０３から延長した膨張領域として形成されている。そして、Ｂｏｄｙ−Ｔｉｅ構造の半導体装置では、この高濃度ボディ領域１０５に各領域１０３，１０７ａ及び１０７ｂから離間して設けられたコンタクト（以下、ボディコンタクト１０９とも称する）によって、高濃度ボディ領域１０５に電位が与えられる。これによって、チャネル領域１０３において発生したホットキャリアは、高濃度ボディ領域１０５に移動し、ボディコンタクト１０９から引き抜かれる。
一方、図７は、Ｓｏｕｃｅ−Ｔｉｅ構造の半導体装置を概略的に示した平面図である。
このＳｏｕｃｅ−Ｔｉｅ構造の半導体装置では、素子領域１１１内に、高濃度ボディ領域１１５が形成されている。この高濃度ボディ領域１１５は、ソース領域として機能する第１主電極領域１１３ａ、またはドレイン領域として機能する第２主電極領域１１３ｂの、チャネル領域とは反対側の領域に、ソース領域と接して設けられている。なお、図７の構成例では、第１主電極領域１１３ａをソース領域とした場合について示す。さらに、Ｓｏｕｃｅ−Ｔｉｅ構造の半導体装置は、チャネル幅方向にチャネル領域１１７から延長した膨張領域として、ホットキャリア移動領域１１９が設けられている。このホットキャリア移動領域１１９は、高濃度ボディ領域１１５及びチャネル領域１１７と同じ導電型の不純物が導入された領域である。そして、Ｓｏｕｃｅ−Ｔｉｅ構造の半導体装置では、上述のＢｏｄｙ−Ｔｉｅ構造の半導体装置と同様に、ソース領域１１３ａから離間して設けられているボディコンタクト１２１によって、高濃度ボディ領域１１５に電位が与えられる。このとき、チャネル領域１１７において発生したホットキャリアは、ホットキャリア移動領域１１９を経て、高濃度ボディ領域１１５に移動する。そして、ホットキャリアは、ボディコンタクト１２１から引き抜かれる。
しかし、これらＢｏｄｙ−Ｔｉｅ構造及びＳｏｕｃｅ−Ｔｉｅ構造を採用した半導体装置では、ホットキャリアを引き抜くに当たり、上述した通り、素子領域に、通常のトランジスタを構成するチャネル領域と、ソース及びドレインとしての第１及び第２主電極領域とに加えて、高濃度ボディ領域、及びホットキャリア移動領域を作り込む必要がある。さらに、これら高濃度ボディ領域、またはホットキャリア移動領域によるトランジスタへの影響を抑制するために、高濃度ボディ領域またはホットキャリア移動領域と、チャネル領域、第１及び第２主電極領域とを電気的に分離する必要がある。この電気的分離の目的で、通常のチャネル制御用ゲート電極部１２３あるいは１２５に加えて、分離用ゲート電極部１２７あるいは１２９を形成する必要がある。すなわち、Ｂｏｄｙ−Ｔｉｅ構造の場合は、高濃度ボディ領域１０５上に、第１主電極領域１０７ａ、チャネル領域１０３、及び第２主電極領域１０７ｂに渡る長さで、分離用ゲート電極部１２７を設けている。また、Ｓｏｕｃｅ−Ｔｉｅ構造の場合は、ホットキャリア移動領域１１９上に高濃度ボディ領域１１５、第１主電極領域１１３ａ、チャネル領域１１７、及び第２主電極領域１１３ｂに渡る長さで、分離用ゲート電極部１２９を設けている。そのため、ゲート電極部の平面形状が従来のチャネル制御用ゲート電極部のＩ字状の形状から、Ｔ字状の形状となっている。そのため、一つの素子領域あたりの面積が、通常のトランジスタと比して増大してしまい、素子の微細化、または高集積デバイスの製造を行う場合に不利となる。
また、これらＢｏｄｙ−Ｔｉｅ構造及びＳｏｕｃｅ−Ｔｉｅ構造を採用した半導体装置では、分離用ゲート電極部１２７及び１２９を形成するため、ゲート面積が拡大する。これによって、ゲート抵抗の増大、遮断周波数の劣化等の問題が生じる可能性がある。
そこで、素子領域の面積を増大させないために、例えば、特許文献１に開示された半導体装置が知られている。特許文献１に開示の半導体装置では、ソース領域及びドレイン領域としての第１及び第２主電極領域は、Ｓｉ層中にＢＯＸ層に達しない深さで形成される。そして、第１または第２主電極領域のチャネル領域と反対側の領域に、チャネル領域と同じ導電型の不純物が高濃度で導入された領域、すなわち高濃度ボディ領域が形成される。この高濃度ボディ領域と、その側部に存在する第１または第２主電極領域のチャネル領域とは、周知のＬＯＣＯＳ法によって形成された酸化膜（以下、第１分離領域とも称する）によって絶縁されている。ここで、この第１分離領域は、チップ間または素子領域間を絶縁するための酸化膜（以下、第２分離領域とも称する）とは異なり、Ｓｉ層中にＢＯＸ層に達しない深さで形成される。さらに、特許文献１に開示の半導体装置によれば、高濃度ボディ領域上に、ホットキャリアを引き抜くためのボディコンタクトが設けられている。
このように、特許文献１に開示の半導体装置では、第１及び第２主電極領域、及び第１分離領域がＳｉ層中にＢＯＸ層に達しない深さで形成されている。従って、高濃度ボディ領域とチャネル領域と、Ｓｉ層中の第１または第２主電極領域、及び第１分離領域と、ＢＯＸ層との間の領域（以下、下側領域とも称する）を経て、ホットキャリアが導通可能な構造となっている。そのため、ボディコンタクトによって、高濃度ボディ領域に電位が与えられたとき、チャネル領域において発生したホットキャリアは、Ｓｉ層中の、第１または第２主電極領域、及び第１分離領域の下側領域を経て、高濃度ボディ領域に移動する。そして、高濃度ボディ領域に移動したホットキャリアは、ボディコンタクトから引き抜かれる。従って、特許文献１に開示の半導体装置では、従来のように、ホットキャリア移動領域を形成する必要がない。また、通常のゲート電極部に加えて、分離用のゲート電極部を形成する必要がない。そのため、素子領域の面積の増大を抑制でき、かつゲート面積の拡大によるゲート抵抗の増大、遮断周波数の劣化等が生じるのを防止することができる。
特開２００３−１２４３４５号公報
しかしながら、特許文献１に開示の半導体装置によれば、ソース領域及びドレイン領域としての第１及び第２主電極領域を、ともにＢＯＸ層に達しない深さで形成している。そのため、トランジスタの駆動時に、チャネル領域とドレイン領域との接合面積が増大し、接合容量が増大する。その結果、特許文献１に開示の半導体装置は、トランジスタの高速動作に不利となる。
また、特許文献１に開示の半導体装置によれば、トランジスタの駆動時に、Ｓｉ層中のドレインの下側領域に空乏層が拡張する。この結果、素子の微細化に伴うゲート長の短小化により、閾値電圧が低下する、いわゆる短チャネル効果が生じる恐れがある。
また、特許文献１に開示の半導体装置の製造方法によれば、第１分離領域を、ＢＯＸ層に達しない深さで形成するに当たり、ＬＯＣＯＳ法を用いる。ここで、第１分離領域は、Ｓｉ層中に、この第１分離領域の下側領域をホットキャリアが導通可能な程度に、ＢＯＸ層から離間して形成される必要がある。しかしながら、ＬＯＣＯＳ法を用いて第１分離領域としての酸化膜を形成する場合、膜厚の調整を正確に行うことが困難である。そのため、特許文献１に開示の製造方法では、Ｓｉ層中で、第１分離領域及びＢＯＸ層間の離間距離が十分に確保できない、あるいは、第１分離領域がＢＯＸ層に達する深さで形成される等の問題が生じる恐れがある。このような問題は、Ｓｉ層の層厚が薄く形成されたＳＯＩ基板に、第１分離領域を形成する場合には、特に顕著となる。このように、第１分離領域及びＢＯＸ層間の離間距離が十分に確保できない、あるいは、第１分離領域がＢＯＸ層に達する深さで形成される等の問題が生じた場合には、チャネル領域に発生したホットキャリアが、第１分離領域の下側領域を移動できない。従って、発生したホットキャリアは、高濃度ボディ領域に移動しないため、ボディコンタクトによって、これらホットキャリアの引き抜きを行うことができない。
この発明の目的は、ＳＯＩ基板、ＳＯＳ基板、その他の絶縁層を有する半導体基板を用いたトランジスタにおいて、素子領域の面積を増大させることなく、寄生バイポーラ効果を抑制でき、更に、短チャネル効果が抑制された半導体装置、及びその製造方法を提案することにある。
そこで、上述の目的の達成を図るため、この発明による半導体装置は、以下のような特徴を有している。
すなわち、この発明による半導体装置は、絶縁層と、この絶縁層上に設けられた第１導電型の半導体層とを有する半導体基板を具えている。そして、この半導体層には、素子領域が設けられている。この素子領域は、半導体層に、半導体層の表面から絶縁層に達する深さで形成された第２分離領域によって画成されている。
また、素子領域には、チャネル領域が作り込まれている。このチャネル領域の上側には、ゲート電極が設けられている。さらに、素子領域には、チャネル領域を挟んで、ソース領域及びドレイン領域が作り込まれている。そして、これらチャネル領域、ゲート電極、ソース領域及びドレイン領域によって、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が構成されている。ここで、ソース領域は、素子領域の表面から絶縁層に達しない深さで作り込まれている。また、ドレイン領域は、素子領域の表面から絶縁層に達する深さで作り込まれている。
また、この半導体装置は、ソース領域の、チャネル領域とは反対側の側縁に隣接し、かつ、素子領域の表面から絶縁層に達しない深さで設けられた第１分離領域を具えている。
さらに、この半導体装置は、第１分離領域及び第２分離領域間の、少なくとも表面層に、チャネル領域と同じ導電型の不純物がチャネル領域よりも高濃度で導入されている高濃度ボディ領域を具えている。この高濃度ボディ領域は、半導体層中の第１分離領域及びソース領域の下側領域を経て、チャネル領域と接続されている。そして、高濃度ボディ領域上には、ボディコンタクトが設けられている。
また、上述の半導体装置の製造方法は、以下の第１工程から第７工程までの各工程を含む。
すなわち、第１工程では、絶縁層と、この絶縁層上に設けられ、第１導電型の不純物が導入された半導体層とを有する半導体基板を用意する。
第２工程では、半導体層に、素子領域を画成する第２分離領域を、半導体層の表面から絶縁層に達する深さまで形成する。
第３工程では、素子領域に、素子領域の表面から前記絶縁層に達しない深さで、第１分離領域をＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いて形成する。そして、この第１分離領域及び第２分離領域間に前駆高濃度ボディ領域を設ける。
第４工程では、前駆高濃度ボディ領域の少なくとも表面層に、第１導電型の不純物を高濃度で導入することによって、この前駆高濃度ボディ領域を高濃度ボディ領域に変える。
第５工程では、素子領域の、第１分離領域に対して高濃度ボディ領域とは反対側の領域の上側に、ゲート電極を形成する。
第６工程では、素子領域の、ゲート電極の両側の第１及び第２領域に、第１導電型と逆の導電型を有する第２導電型の不純物をそれぞれ導入する。これによって、第１分離領域側の第１領域に、絶縁層に達しない深さのソース領域、及び第２領域に、絶縁層に達する深さのドレイン領域がそれぞれ形成される。このとき、ゲート電極の下側の、ソース領域及びドレイン領域間の領域にチャネル領域が形成される。そして、これらチャネル領域、ソース領域、ドレイン領域、及び第５工程において形成されたゲート電極によって、ＭＯＳＦＥＴが形成される。
第７工程では、高濃度ボディ領域上にボディコンタクトを形成する。
この発明の半導体装置によれば、ソース領域は、半導体層中に、絶縁層に達しない深さで作り込まれている。また、このソース領域のチャネル領域とは反対側の領域には、絶縁層に達しない深さで第１分離領域が設けられている。このように、ソース領域及び第１分離領域が、絶縁層に達しない深さで設けられることによって、第１分離領域及び第２分離領域によって区画形成された高濃度ボディ領域と、チャネル領域とは、半導体層中の第１分離領域及びソース領域の下側領域を経て接続されている。
従って、この発明の半導体装置は、チャネル領域に発生したホットキャリアが、半導体層中の第１分離領域及びソース領域の下側領域を経て、高濃度ボディ領域へ導通可能な構造となっている。そのため、ボディコンタクトによって、高濃度ボディ領域に電位が与えられたとき、チャネル領域において発生したホットキャリアは、半導体層中の、ソース領域及び第１分離領域の下側領域を経て、高濃度ボディ領域に移動する。そして、高濃度ボディ領域に移動したホットキャリアは、高濃度ボディ領域の上側表面に設けられたボディコンタクトから引き抜かれる。また、高濃度ボディ領域は、第１分離領域によって、ＭＯＳＦＥＴが形成された領域と電気的に分離されている。そのため、この発明の半導体装置では、分離用のゲート電極部が設けられることなく、高濃度ボディ領域によるトランジスタへの影響が抑制されている。
従って、この発明による半導体装置では、従来の構造、すなわちＢｏｄｙ−Ｔｉｅ構造、またはＳｏｕｃｅ−Ｔｉｅ構造等を採用した半導体装置のように、ホットキャリア移動領域を形成する必要がない。また、通常のゲート電極部に加えて、分離用のゲート電極部を形成する必要がない。そのため、素子領域の面積の増大を抑制でき、かつゲート面積の拡大によるゲート抵抗の増大、遮断周波数の劣化等が生じるのを防止することができる。
また、この発明の半導体装置によれば、ドレイン領域は、半導体層中に、絶縁層に達する深さで作り込まれている。
従って、この発明の半導体装置は、特許文献１に開示の半導体装置とは異なり、第１及び第２主電極領域がともに浅く、すなわち絶縁層に達しない深さで設けられている構造と比して、ドレイン領域及びチャネル領域間の接合面積が小さい。そのため、この発明の半導体装置は、特許文献１に開示の半導体装置と比して、トランジスタの駆動時に、チャネル領域及びドレイン領域間の接合容量が減少する。この結果、この発明の半導体装置は、特許文献１に開示の半導体装置と比して、トランジスタの高速動作に有利である。
また、この発明の半導体装置は、ドレイン領域が半導体層中に、絶縁層に達する深さで作り込まれているため、ドレイン領域の下側に半導体層が存在しない。
従って、この発明の半導体装置は、特許文献１に開示の半導体装置のように、トランジスタの駆動時に、ドレイン領域下部の半導体層に空乏層が拡張することがない。そのため、この発明の半導体装置は、短チャネル効果の発生を防止することができる。
また、この発明の半導体装置の製造方法によれば、第３工程において、従来周知のＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いて、第１分離領域を形成する。このＳＴＩ法は、ＬＯＣＯＳ法と比して、形成する第１分離領域の厚みの制御が容易である。そのため、この発明の半導体装置の製造方法は、ＬＯＣＯＳ法を用いて第１分離領域を形成する特許文献１の半導体装置の製造方法と比して、より確実に第１分離領域を絶縁層から離間して形成することができる。従って、この発明の製造方法によって製造された半導体装置は、より正確に、半導体層中において、ホットキャリアが導通可能な程度に、第１分離領域と絶縁層とを離間させることができる。そのため、この発明の半導体装置の製造方法では、特許文献１に開示の製造方法のように、半導体層中で、第１分離領域及び絶縁層間の離間距離が十分に確保できない、あるいは、第１分離領域が絶縁層に達する深さで形成される等の問題が生じるのを防止することができる。従って、半導体層の層厚が薄く形成されたＳＯＩ基板またはＳＯＳ基板に、第１分離領域を形成する場合でも、第１分離領域及び絶縁層間の離間距離を調節することが容易である。そのため、この発明の製造方法によって製造された半導体装置では、チャネル領域に発生したホットキャリアを、第１分離領域の下側領域から高濃度ボディ領域へ移動させることができる。そして、特許文献１に開示の製造方法によって製造された半導体装置と比して、より確実に、ボディコンタクトによって、これらホットキャリアの引き抜きを行うことができる。
以下、図面を参照して、この発明に係る半導体装置及びその製造方法について説明する。なお、各図は、この発明が理解できる程度に、各構成要素の形状、大きさ、及び配置関係を概略的に示してあるに過ぎない。従って、この発明の構成は、何ら図示の構成例にのみ限定されるものではない。
〈第１の実施の形態〉
第１の実施の形態では、絶縁層と、この絶縁層の上側表面に設けられた半導体層とを有する半導体基板を用いた、ＭＯＳＦＥＴを有する半導体装置であって、チャネル領域から、ソース領域及び第１分離領域より下側の半導体基板中の領域、すなわち下側領域を経て、ホットキャリアを引き抜くための高濃度ボディ領域、及びボディコンタクトを具えた半導体装置、及びその製造方法について説明する。この製造方法は、第１工程から第７工程までを含んでいる。以下、第１工程から順に各工程につき説明する。
図１（Ａ）〜（Ｃ）は、この発明の第１の実施の形態を説明する工程図である。また、図２（Ａ）〜（Ｃ）は、図１（Ｃ）に続く工程図である。また、図３は、図２（Ｃ）に続く工程図である。これらの各図は、それぞれ、各製造段階で得られた構造体の断面の切り口で示してある。なお、図１（Ｃ）は、図４に示すＩ−Ｉ線における断面の、矢印方向から見た端面図である。また、図３は、図５に示すＩＩ−ＩＩ線における断面の、矢印方向から見た端面図である。
まず、第１工程では、図１（Ａ）に示すような半導体基板を用意する。
この半導体基板は、絶縁層と、この絶縁層の上側表面に設けられた半導体層とを有する半導体基板である。そして、半導体層には、第１導電型の不純物が導入されている。ここで、この第１の実施の形態では、このような絶縁層と、この絶縁層の上側表面に設けられた半導体層とを有する半導体基板として、ＳＯＩ基板１１を用いた場合を例に挙げて説明する。なお、ＳＯＩ基板１１を単に半導体基板１１と称することもある。
このＳＯＩ基板１１は、従来周知の方法を用いて形成される。すなわち、単結晶Ｓｉ基板の表面から酸素イオンを導入し、その後、高温アニールを行う。この高温アニールにより、基板内部において、導入された酸素イオンと基板を構成するシリコンとが結合し、絶縁層として機能する酸化シリコン層が形成される。これにより、Ｓｉ基板１３、Ｓｉ基板１３の上側表面に設けられた絶縁層１５、及び絶縁層１５の上側表面に設けられた半導体層としてのＳｉ層１７の三層からなるＳＯＩ基板１１が得られる。ここで、この実施の形態では、Ｓｉ基板１３の上側表面に設けられた絶縁層１５を、特にＢＯＸ層１５とも称する。また、ＳＯＩ基板１１中のＢＯＸ層１５の上側表面に設けられたＳｉ層１７を、特にＳＯＩ層１７とも称する。
ここで、用意するＳＯＩ基板１１のＳＯＩ層１７の層厚は、３００〜６００Åの層厚で形成されているのが好ましい。このように、ＳＯＩ層１７の層厚が３００〜６００Åの範囲で形成されていることによって、製造された半導体装置を完全空乏型とすることができ、形成されたＭＯＳＦＥＴを駆動させる際に、完全空乏動作させることができる。そのため、この実施の形態によって製造された半導体装置は、短チャネル効果を抑制でき、かつ高速動作が可能な、完全空乏型の特性を有する。なお、この層厚の３００〜６００Åの値は、製造された半導体装置を完全空乏型とするという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
また、ＳＯＩ層１７には、第１導電型の不純物が導入されている。この第１導電型の不純物は、後の工程において構成するＭＯＳＦＥＴが、ｐ型の場合には、ｎ型の不純物、例えば、Ａｓ（砒素）、Ｐ（リン）等である。また、第１導電型の不純物は、構成するＭＯＳＦＥＴがｎ型の場合には、ｐ型の不純物、例えば、Ｇａ（ガリウム）、Ｉｎ（インジウム）等である。
次に、第２工程では、ＳＯＩ層１７に、素子領域１９を画成する第２分離領域２１を、ＳＯＩ層１７の表面からＢＯＸ層１５に達する深さまで形成して図１（Ｂ）に示すような構造体を得る。
第２分離領域２１は、ＳＯＩ基板１１上の各素子領域１９を電気的に分離する目的で、ＬＯＣＯＳ法、ＳＴＩ法等の従来周知の方法を用いて形成する。ここで、この第２分離領域２１は、各素子領域１９を確実に電気的に分離するために、ＳＯＩ層１７の上側表面から、ＢＯＸ層１５に達する深さで形成する。
次に、第３工程では、素子領域１９に、ＢＯＸ層１５に達しない深さで第１分離領域２３を形成して図１（Ｃ）に示すような構造体を得る。ここで、図１（Ｃ）は、図４に示すＩ−Ｉ線における断面の、矢印方向から見た端面図である。
第１分離領域２３は、前駆高濃度ボディ領域２５、すなわち続く第４工程において、高濃度ボディ領域となる予定領域を、第２分離領域２１とともに区画するために、形成される。このように、第１分離領域２３及び第２分離領域２１によって、前駆高濃度ボディ領域２５を区画することによって、後の工程において形成されるＭＯＳＦＥＴと高濃度ボディ領域とを電気的に分離することができ、高濃度ボディ領域によるトランジスタへの影響を抑制することができる。
また、第１分離領域２３は、素子領域１９に、ＢＯＸ層１５に達しない深さで形成される。従って、第１分離領域２３とＢＯＸ層１５との間には、素子領域１９の領域部分、すなわちＳＯＩ層１７の領域部分１７ａが残存する。よって、後の工程においてＭＯＳＦＥＴのチャネル領域に発生したホットキャリアが、第１分離領域２３の下側領域のＳＯＩ層１７の領域部分１７ａを経て、高濃度ボディ領域へ導通可能となる。このように、ホットキャリアを、チャネル領域から高濃度ボディ領域へ移動させるために、第１分離領域２３は、ＳＯＩ層１７の層厚の３分の１の厚みで形成するのが好ましい。なお、この層厚の３分の１の値は、ホットキャリアを、チャネル領域から高濃度ボディ領域へ移動させるという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
また、この第１分離領域２３は、好ましくは、従来周知のＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いて形成する。すなわち、第１分離領域２３の形成箇所であるＳＯＩ層１７を、周知のエッチング技術を用いて除去する。そして、ＳＯＩ層１７の除去された箇所に例えば酸化膜等の絶縁性の膜を埋め込むことによって、第１分離領域２３が形成される。このＳＴＩ法は、例えばＬＯＣＯＳ法等の素子分離技術と比して、形成する第１分離領域２３の厚みの制御が容易である。従って、この実施の形態では、ＳＴＩ法を用いることによって、第１分離領域２３をＢＯＸ層１５から正確に離間させて、すなわちＢＯＸ層１５に達しない深さで、ＳＯＩ層１７に作り込むことができる。
次に、第４工程では、前駆高濃度ボディ領域２５の少なくとも表面層に、第１導電型の不純物を高濃度で導入することによって、高濃度ボディ領域２７に変えて図２（Ａ）に示すような構造体を得る。
ここで、表面層とは、素子領域１９、従ってＳＯＩ層１７の表面に露出していて、ＳＯＩ層１７中に、その表面から表面に近い深さの領域である。高濃度ボディ領域２７は、場合によっては、下方のＢＯＸ層１５に達する深さの領域として形成しても良く、どの程度の深さで形成するかは、設計上の問題である。
既に説明したように、前駆高濃度ボディ領域２５を含むＳＯＩ層１７には、第１導電型の不純物が導入されている。そして、この第４工程では、まず、上述の第３工程において第１分離領域２３及び第２分離領域２１によって区画された前駆高濃度ボディ領域２５に、第１導電型の不純物と同様の不純物を導入する。従って、この第４工程において導入される不純物は、後の工程において形成するＭＯＳＦＥＴがｐ型のＭＯＳＦＥＴ（以下、ｐＭＯＳとも称する）である場合には、ｎ型の不純物、例えば、Ａｓ（砒素）、Ｐ（リン）等である。また、不純物は、後の工程において形成するＭＯＳＦＥＴがｎ型のＭＯＳＦＥＴ（以下、ｎＭＯＳとも称する）である場合には、ｐ型の不純物、例えば、Ｇａ（ガリウム）、Ｉｎ（インジウム）等である。
この第４工程における不純物の導入は、周知のインプランテーション等の技術を用いて行われる。この不純物が導入された前駆高濃度ボディ領域２５は、ＳＯＩ層１７の他の領域部分と比して、不純物濃度の高い高濃度ボディ領域となる。そして、不純物を導入した後に、この導入された不純物を活性化させる目的で、周知のＲＴＡ（Ｒａｐｉｄ Ｔｅｍｐｅｒａｔｕｒｅ Ａｎｎｅａｌｉｎｇ）技術等を用いて９００℃の温度で熱処理を行う。これによって、不純物が導入された前駆高濃度ボディ領域２５から、高濃度ボディ領域２７が形成される。なお、この９００℃の値は、不純物を活性化するという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
このように、不純物濃度の高い高濃度ボディ領域２７を形成することによって、後の工程において、高濃度ボディ領域２７の上側に形成されるボディコンタクトと、この高濃度ボディ領域２７が作り込まれたＳＯＩ層１７との間の接触抵抗を低減することができる。
ここで、ボディコンタクトとＳＯＩ層１７との間の接触抵抗を低減するためには、前駆高濃度ボディ領域２５に対して、１Ｅ１５ｃｍ−２の濃度で不純物を導入するのが好ましい。なお、この１Ｅ１５ｃｍ−２の値は、ボディコンタクトとＳＯＩ層１７との間の接触抵抗の低減という効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
次に、第５工程では、素子領域１９の第１分離領域２３に対して高濃度ボディ領域２７とは反対側の領域の上側に、ゲート酸化膜２９及びゲート電極３１を有するゲート電極部３３を形成して図２（Ｂ）に示すような構造体を得る。
ゲート酸化膜２９及びゲート電極３１の形成は、従来周知の方法を用いて行われる。すなわち、ゲート酸化膜２９は、素子領域１９上に例えば熱酸化を行うことによって形成される。このゲート酸化膜２９上にＰｏｌｙ−Ｓｉ（ポリシリコン）膜を、例えばＣＶＤ法等を用いて成膜し、ゲート電極３１を形成する。そして、このゲート酸化膜２９及びゲート電極３１を公知のホトリソエッチング技術、ドライエッチング技術、その他を用いてパターニングすることによって、ゲート電極部３３を形成する。
次に、第６工程では、素子領域１９の、前駆チャネル領域の、チャネル長方向における両側の領域に、第２導電型の不純物を導入することによってソース領域３５及びドレイン領域３７をそれぞれ形成する。そして、同時に、これらソース領域３５ドとレイン領域３７との間にチャネル領域３９を形成して図２（Ｃ）に示すような構造体を得る。
ソース領域３５は、ゲート電極部３３の両側の領域のうちの第１領域、すなわち第１分離領域と前駆チャネル領域との間の領域に、第２導電型の不純物が導入されることによって形成される。
また、ドレイン領域３７は、ゲート電極部３３の両側の領域のうちの第２領域、すなわち、すなわちソース領域３５が形成される側と反対の領域に、第２導電型の不純物が導入されることによって形成される。
導入される第２導電型の不純物は、第１導電型とは反対の導電型を有する不純物である。従って、第２導電型の不純物は、形成するＭＯＳＦＥＴがｐ型の場合には、ｐ型の不純物、例えば、Ｇａ（ガリウム）、Ｉｎ（インジウム）である。また、第２導電型の不純物は、形成するＭＯＳＦＥＴがｎ型の場合には、ｎ型の不純物、例えば、Ａｓ（砒素）、Ｐ（リン）等である。
第２導電型を有する不純物の導入は、Ｓ／Ｄ（ソース／ドレイン）インプランテーション等の従来周知の方法で行われる。
ここで、この実施の形態では、ソース領域３５を、ＢＯＸ層１５に達しない深さで形成する。従って、ソース領域３５は、素子領域１９の表面から素子領域１９の、ＢＯＸ層１５とは離間した中途の位置にまで形成される。また、ドレイン領域３７を、ＢＯＸ層１５に達する深さで形成する。そのために、この第６工程では、ソース領域３５及びドレイン領域３７を、それぞれ別の段階に分けて形成する。
まず、周知のホトリソ技術を用いて、ソース領域３５を形成する領域、すなわち第１領域であって、第１分離領域２３と前駆チャネル領域との間の領域を除く素子領域１９の上側表面にマスクを形成する（図示せず）。しかる後、このマスクを利用し、周知のＳ／Ｄインプランテーション等を用いて、第２導電型の不純物を導入する。そして、この第２導電型の不純物が導入された素子領域１９の箇所が、ソース領域３５となる。このとき、ソース領域３５は、ＢＯＸ層１５に達しない深さで形成される。そのために、導入エネルギーを調整することによって、第２導電型の不純物は、ＢＯＸ層１５に達しない深さで導入される。そして、好ましくは、ＳＯＩ層１７の、ＢＯＸ層１５の上側表面から最小でも２５０Åの距離となる深さとなるように、ソース領域３５が形成されるように、第２導電型の不純物を導入するのが良い。そして、ソース領域３５を形成した後に、マスクを除去する。
次に、ソース領域３５を形成したのと同様の方法でドレイン領域３７を形成する。周知のホトリソ技術を用いて、ドレイン領域３７を形成する領域、すなわち第２領域であって、ソース領域３５が形成される側と反対側の領域を除く素子領域１９の上側表面にマスクを形成する（図示せず）。しかる後、このマスクを利用し、周知のＳ／Ｄインプランテーション等を用いて、第２導電型の不純物を導入する。そして、この第２導電型の不純物が導入された素子領域１９の箇所が、ドレイン領域３７となる。ここで、このドレイン領域３７は、ＢＯＸ層１５に達する深さで形成される。そのために、第２導電型の不純物は、ＢＯＸ層１５に達する深さで導入される。そして、ドレイン領域３７を形成した後に、マスクを除去する。
このように、ソース領域３５及びドレイン領域３７を、それぞれ別の段階に分けて形成することによって、ＢＯＸ層１５に達しない深さのソース領域３５、及びＢＯＸ層１５に達する深さのドレイン領域３７をそれぞれ形成することができる。なお、上述の説明では、まずソース領域３５を形成し、次いでドレイン領域３７を形成する方法について説明した。しかし、当然のことながら、ソース領域３５及びドレイン領域３７は、まずドレイン領域３７、次いでソース領域３５の順に形成しても良い。
ここで、ソース領域３５及びドレイン領域３７が形成される際に、ゲート電極部３３の下側領域、すなわち前駆チャネル領域は、第２導電型の不純物が導入されずに、第１導電型が導入された領域として残存する。この第１導電型の不純物導入領域として残存した前駆チャネル領域がチャネル領域３９となる。このチャネル領域３９の形成により、第１分離領域２３は、ソース領域３５の、チャネル領域３９とは反対側の側縁に隣接して位置する。
そして、これらチャネル領域３９、ソース領域３５、ドレイン領域３７、及び第５工程において形成されたゲート電極部３３によって、ＭＯＳＦＥＴが構成される。
ここで、既に説明したように、このＭＯＳＦＥＴを構成するソース領域３５は、チャネル領域３９及び第１分離領域２３間に、ＢＯＸ層１５に達しない深さで形成されている。また、第１分離領域２３についても、ＢＯＸ層１５に達しない深さで形成されている。従って、チャネル領域３９と、第１分離領域２３及び第２分離領域２１によって区画された高濃度ボディ領域２７とは、ソース領域３５及び第１分離領域２３の下側領域のＳＯＩ層１７の領域部分、すなわちこれら領域３５及び２３の下側領域を経て接続されている。そして、ソース領域３５及び第１分離領域２３の下側領域、チャネル領域３９、及び高濃度ボディ領域２７は、同じ導電型、すなわち第１導電型の不純物が導入されている。そのため、ＭＯＳＦＥＴの駆動時において、チャネル領域３９に発生したホットキャリアは、ソース領域３５及び第１分離領域２３の下側領域を経て、高濃度ボディ領域２７へ導通可能となる。そして、既に説明したように、ソース領域３５は、ＳＯＩ層１７の、ＢＯＸ層１５の上側表面から最小でも２５０Åの距離となる深さで形成されているのが好ましい。このように、ＳＯＩ層１７におけるソース領域３５及びＢＯＸ層１５の離間距離を設定することによって、ホットキャリアを確実に、チャネル領域３９から高濃度ボディ領域２７へ移動させることができる。なお、この２５０Åの値は、ホットキャリアを、チャネル領域３９から高濃度ボディ領域２７へ移動させるという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
次に、第７工程では、高濃度ボディ領域２７上にボディコンタクト４１を形成して図３に示すような構造体を得る。図３は、図５に示すＩＩ−ＩＩ線における断面の、矢印方向から見た端面図である。
ボディコンタクト４１は、チャネル領域３９に発生したホットキャリアを引き抜くために、チャネル領域３９と接続された高濃度ボディ領域２７に対して、電位を与える目的で形成される。そして、ボディコンタクト４１は、例えば、Ｗ（タングステン）、不純物含有のＰｏｌｙ−Ｓｉ（ポリシリコン）、その他を材料として、従来周知のＣＶＤ法等を用いて形成される。また、このボディコンタクト４１は、素子領域１９の面積に応じて、複数形成しても良い。なお、図５の構成例では、ボディコンタクト４１を３つ形成した場合を示している。
第１の実施の形態による半導体装置によれば、ソース領域３５は、ＳＯＩ層１７中に、ＢＯＸ層１５に達しない深さで作り込まれている。また、このソース領域３５のチャネル領域３９とは反対側の領域には、ＢＯＸ層１５に達しない深さで第１分離領域２３が設けられている。このように、ソース領域３５及び第１分離領域２３が、ＢＯＸ層１５に達しない深さで設けられることによって、第１分離領域２３及び第２分離領域によって区画形成された高濃度ボディ領域２７と、チャネル領域３９とは、ＳＯＩ層１７中の第１分離領域２３及びソース領域３５の下側領域を経て接続されている。
従って、第１の実施の形態による半導体装置は、チャネル領域３９に発生したホットキャリアが、ＳＯＩ層１７中の第１分離領域２３及びソース領域３５の下側領域を経て、すなわち、これら領域２３及び３５とＢＯＸ層１５との間の領域を経て、高濃度ボディ領域２７へ導通可能な構造となっている。そのため、ボディコンタクト４１によって、高濃度ボディ領域２７に電位が与えられたとき、チャネル領域３９において発生したホットキャリアは、ＳＯＩ層１７中の、ソース領域３５及び第１分離領域２３の下側領域を経て、高濃度ボディ領域２７に移動する。そして、高濃度ボディ領域２７に移動したホットキャリアは、高濃度ボディ領域２７の上側表面に設けられたボディコンタクト４１から引き抜かれる。また、高濃度ボディ領域２７は、第１分離領域２３によって、ＭＯＳＦＥＴが形成された領域と電気的に分離されている。そのため、第１の実施の形態による半導体装置では、分離用のゲート電極部が設けられることなく、高濃度ボディ領域２７によるＭＯＳＦＥＴへの影響が抑制されている。
従って、第１の実施の形態による半導体装置では、従来の構造、すなわちＢｏｄｙ−Ｔｉｅ構造、またはＳｏｕｃｅ−Ｔｉｅ構造等を採用した半導体装置のように、ホットキャリア移動領域を形成する必要がない。また、ゲート電極部３３に加えて、分離用のゲート電極部を形成する必要がない。そのため、素子領域１９の面積の増大を抑制でき、かつゲート面積の拡大によるゲート抵抗の増大、遮断周波数の劣化等が生じるのを防止することができる。
また、第１の実施の形態による半導体装置によれば、ドレイン領域３７は、ＳＯＩ層１７中に、ＢＯＸ層１５に達する深さで作り込まれている。
従って、第１の実施の形態による半導体装置は、特許文献１に開示の半導体装置のように、第１及び第２主電極領域がともに浅く、すなわちＢＯＸ層１５に達しない深さで設けられている構造と比して、ドレイン領域３７及びチャネル領域３９間の接合面積が小さい。そのため、第１の実施の形態による半導体装置は、特許文献１に開示の半導体装置と比して、ＭＯＳＦＥＴの駆動時に、チャネル領域３９及びドレイン領域３７間の接合容量が減少する。この結果、第１の実施の形態による半導体装置は、特許文献１に開示の半導体装置と比して、ＭＯＳＦＥＴの高速動作に有利である。
また、第１の実施の形態による半導体装置は、ドレイン領域３７がＳＯＩ層１７中に、ＢＯＸ層１５に達する深さで作り込まれているため、ドレイン領域３７の下側にＳＯＩ層１７が存在しない。
従って、第１の実施の形態による半導体装置は、特許文献１に開示の半導体装置のように、ＭＯＳＦＥＴの駆動時に、ドレイン領域３７下部のＳＯＩ層１７に空乏層が拡張することがない。そのため、第１の実施の形態による半導体装置は、短チャネル効果の発生を防止することができる。
また、第１の実施の形態による半導体装置の製造方法によれば、第３工程において、従来周知のＳＴＩ法を用いて、第１分離領域２３を形成する。このＳＴＩ法は、ＬＯＣＯＳ法と比して、形成する第１分離領域２３の厚みの制御が容易である。そのため、第１の実施の形態による半導体装置の製造方法は、ＬＯＣＯＳ法を用いて第１分離領域２３を形成する特許文献１の半導体装置の製造方法と比して、より確実に第１分離領域２３をＢＯＸ層１５から離間して形成することができる。従って、第１の実施の形態の製造方法によって製造された半導体装置は、より正確に、ＳＯＩ層１７中において、ホットキャリアが導通可能な程度に、第１分離領域２３とＢＯＸ層１５とを離間させることができる。そのため、第１の実施の形態による半導体装置の製造方法では、特許文献１に開示の製造方法とは異なり、ＳＯＩ層１７中で、第１分離領域２３及びＢＯＸ層１５間の離間距離が十分に確保できない、あるいは、第１分離領域２３がＢＯＸ層１５に達する深さで形成される等の問題が生じるのを防止することができる。従って、ＳＯＩ層１７の層厚が薄く形成されたＳＯＩ基板に、第１分離領域２３を形成する場合でも、第１分離領域２３及びＢＯＸ層１５間の離間距離を調節することが容易である。そのため、第１の実施の形態による製造方法によって製造された半導体装置では、チャネル領域３９に発生したホットキャリアを、第１分離領域２３の下側領域から高濃度ボディ領域２７へ移動させることができる。そして、特許文献１に開示の製造方法によって製造された半導体装置と比して、より確実に、ボディコンタクト４１によって、これらホットキャリアの引き抜きを行うことができる。
ここで、この第１の実施の形態では、半導体基板としてＳＯＩ基板１１を用いた場合を例に挙げて説明した。しかし、このような、絶縁層と、この絶縁層の上側表面に設けられたＳｉ層とを有する半導体基板であれば、ＳＯＩ基板のみでなく、例えば、ＳＯＳ基板等の半導体基板においても、この実施の形態に係る半導体装置、及びその製造方法を適用することができる。
（Ａ）〜（Ｃ）は、この発明の第１の実施の形態を説明する工程図である。 （Ａ）〜（Ｃ）は、この発明の第１の実施の形態を説明する工程図であり、図１（Ｃ）に続く工程図である。 この発明の第１の実施の形態を説明する工程図であり、図２（Ｃ）に続く工程図である。 この発明の第１の実施の形態における第３工程で得られた構造体を説明する平面図である。 この発明の第１の実施の形態で得られた構造体を説明する平面図である。 従来技術の半導体装置を説明する平面図である。 従来技術の半導体装置を説明する平面図である。
符号の説明
１１：ＳＯＩ基板
１３：Ｓｉ基板
１５：絶縁層（ＢＯＸ層）
１７：Ｓｉ層（ＳＯＩ層）
１７ａ：領域部分
１９、１０１、１１１：素子領域
２１：第２分離領域
２３：第１分離領域
２５：前駆高濃度ボディ領域
２７、１０５、１１５：高濃度ボディ領域
２９：ゲート酸化膜
３１：ゲート電極
３３、１２３、１２５：ゲート電極部
３５：ソース領域
３７：ドレイン領域
３９、１０３、１１７：チャネル領域
４１、１０９、１２１：ボディコンタクト
１０７ａ、１１３ａ：第１主電極領域
１０７ｂ、１１３ｂ：第２主電極領域
１１９：ホットキャリア移動領域
１２７、１２９：分離用ゲート電極部

Claims (8)

  1. 絶縁層及び該絶縁層上に設けられた第１導電型の半導体層を有する半導体基板と、
    前記半導体層に設けられた素子領域と、
    前記半導体層に、該半導体層の表面から前記絶縁層に達する深さで形成されていて、前記素子領域を画成する第２分離領域と、
    前記素子領域にチャネル領域を挟んでそれぞれ作り込まれているソース領域及びドレイン領域であって、前記素子領域の表面から前記絶縁層に達しない深さで作り込まれた当該ソース領域、及び前記素子領域の表面から前記絶縁層に達する深さで作り込まれた当該ドレイン領域と、
    前記チャネル領域の上側に設けられたゲート電極と、
    前記ソース領域の、前記チャネル領域とは反対側の側縁に隣接し、かつ、前記素子領域の表面から前記絶縁層に達しない深さで設けられた第１分離領域と、
    該第１分離領域及び前記第２分離領域間の、少なくとも表面層に設けられていて、前記チャネル領域と同じ導電型の不純物が該チャネル領域よりも高濃度で導入されている高濃度ボディ領域と、
    該高濃度ボディ領域上に設けられたボディコンタクトと
    を具えることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１分離領域は、前記半導体層の層厚の３分の１の厚みで形成されている
    ことを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記半導体層は、３００Å〜６００Åの層厚である
    ことを特徴とする半導体装置。
  4. 請求項１、２、及び３のいずれか一項に記載の半導体装置において、
    前記ソース領域は、前記絶縁層から最小でも２５０Åの距離だけ離間して設けられている
    ことを特徴とする半導体装置。
  5. 絶縁層及び該絶縁層上に設けられ、第１導電型の不純物が導入された半導体層を有する半導体基板を用意する第１工程と、
    前記半導体層に、素子領域を画成する第２分離領域を、該半導体層の表面から前記絶縁層に達する深さまで形成する第２工程と、
    前記素子領域に、該素子領域の表面から前記絶縁層に達しない深さで、第１分離領域をＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いて形成して、該第１分離領域及び前記第２分離領域間に前駆高濃度ボディ領域を設ける第３工程と、
    該前駆高濃度ボディ領域の少なくとも表面層に、前記第１導電型の不純物を高濃度で導入することによって、該前駆高濃度ボディ領域を高濃度ボディ領域に変える第４工程と、
    前記素子領域の、前記第１分離領域に対して前記高濃度ボディ領域とは反対側の領域の上側に、ゲート電極を形成する第５工程と、
    前記素子領域の、前記ゲート電極の両側の第１及び第２領域に、前記第１導電型と逆の導電型を有する第２導電型の不純物をそれぞれ導入することによって、前記第１分離領域側の前記第１領域に、前記絶縁層に達しない深さのソース領域、及び前記第２領域に、前記絶縁層に達する深さのドレイン領域をそれぞれ形成するとともに、前記ゲート電極の下側の、前記ソース領域及び前記ドレイン領域間の領域にチャネル領域を形成する第６工程と、
    前記高濃度ボディ領域上にボディコンタクトを形成する第７工程と
    を含むことを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法において、
    前記第３工程で、前記第１分離領域を、前記半導体層の層厚の３分の１の厚みで形成する
    ことを特徴とする半導体装置の製造方法。
  7. 請求項５または６に記載の半導体装置の製造方法において、
    前記第１工程で、前記半導体層が３００Å〜６００Åの層厚で形成されている前記半導体基板を用意する
    ことを特徴とする半導体装置の製造方法。
  8. 請求項５、６、及び７のいずれか一項に記載の半導体装置の製造方法において、
    前記第６工程で、前記ソース領域を、前記絶縁層から最小でも２５０Åの距離だけ離間させて形成する
    ことを特徴とする半導体装置の製造方法。
JP2006249669A 2006-09-14 2006-09-14 半導体装置及びその製造方法 Withdrawn JP2008071957A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006249669A JP2008071957A (ja) 2006-09-14 2006-09-14 半導体装置及びその製造方法
US11/798,302 US7687348B2 (en) 2006-09-14 2007-05-11 Semiconductor device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006249669A JP2008071957A (ja) 2006-09-14 2006-09-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008071957A true JP2008071957A (ja) 2008-03-27

Family

ID=39187685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006249669A Withdrawn JP2008071957A (ja) 2006-09-14 2006-09-14 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7687348B2 (ja)
JP (1) JP2008071957A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015198878A1 (ja) * 2014-06-25 2015-12-30 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2019110296A (ja) * 2017-12-15 2019-07-04 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、その製造方法及びこれを含む表示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097930B2 (en) * 2008-08-08 2012-01-17 Infineon Technologies Ag Semiconductor devices with trench isolations
US8409989B2 (en) 2010-11-11 2013-04-02 International Business Machines Corporation Structure and method to fabricate a body contact
US10580890B2 (en) * 2017-12-04 2020-03-03 Texas Instruments Incorporated Drain extended NMOS transistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124345A (ja) 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US20040031996A1 (en) * 2002-08-16 2004-02-19 Brian Li Chi Nan Semiconductor device and method for forming

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015198878A1 (ja) * 2014-06-25 2015-12-30 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US10854660B2 (en) 2014-06-25 2020-12-01 Sony Semiconductor Solutions Corporation Solid-state image capturing element to suppress dark current, manufacturing method thereof, and electronic device
JP2019110296A (ja) * 2017-12-15 2019-07-04 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、その製造方法及びこれを含む表示装置
US10693015B2 (en) 2017-12-15 2020-06-23 Lg Display Co., Ltd. Thin film transistor, method for manufacturing the same and display device comprising the same

Also Published As

Publication number Publication date
US7687348B2 (en) 2010-03-30
US20080067591A1 (en) 2008-03-20

Similar Documents

Publication Publication Date Title
US10756115B2 (en) Semiconductor device and manufacturing method of the same
US8227865B2 (en) Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
KR100968182B1 (ko) 고이동도 벌크 실리콘 ｐｆｅｔ
KR100523310B1 (ko) 반도체 장치
US7482656B2 (en) Method and structure to form self-aligned selective-SOI
TWI421951B (zh) 以不對稱間隔物作為閘極之橫向擴散金屬氧化物半導體（ｌｄｍｏｓ）電晶體
JP5567247B2 (ja) 半導体装置およびその製造方法
JP5925740B2 (ja) トンネル電界効果トランジスタ
KR20030004144A (ko) 반도체장치 및 그 제조방법
JPH11243210A (ja) 半導体デバイス及びその製造方法
KR100279264B1 (ko) 더블 게이트 구조를 갖는 에스·오·아이 트랜지스터 및 그의제조방법
JP5535486B2 (ja) 絶縁体上に半導体が設けられた構造（ｓｏｉ）を有するボディコンタクト素子の形成方法及び装置
KR101326393B1 (ko) 반도체 장치
JP2008071957A (ja) 半導体装置及びその製造方法
JP4713415B2 (ja) 半導体素子
JP6840199B2 (ja) 半導体装置
KR100259593B1 (ko) 반도체장치의 제조 방법
JP4989921B2 (ja) 半導体装置
JP2007287913A (ja) 電界効果型トランジスタ及びその製造方法
JP4265890B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JP2006120814A (ja) 半導体装置の製造方法
JP4833527B2 (ja) 絶縁ゲート型半導体装置及びその駆動方法
JP2008060590A (ja) 半導体装置
JP4265889B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JP2008021671A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091201