JP4091304B2 - 半導体集積回路の製造方法及び半導体集積回路 - Google Patents
半導体集積回路の製造方法及び半導体集積回路 Download PDFInfo
- Publication number
- JP4091304B2 JP4091304B2 JP2002000702A JP2002000702A JP4091304B2 JP 4091304 B2 JP4091304 B2 JP 4091304B2 JP 2002000702 A JP2002000702 A JP 2002000702A JP 2002000702 A JP2002000702 A JP 2002000702A JP 4091304 B2 JP4091304 B2 JP 4091304B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity region
- conductivity type
- forming
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000012535 impurity Substances 0.000 claims description 109
- 239000000758 substrate Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 38
- 238000005468 ion implantation Methods 0.000 claims description 23
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 21
- 150000002500 ions Chemical class 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 17
- 230000000694 effects Effects 0.000 description 14
- 150000004767 nitrides Chemical class 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000002513 implantation Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
Description
【発明の属する技術分野】
本発明はSOIウェハ上に形成されるトランジスタにおいて、インパクト・イオン化を低減することができる構造のトランジスタを形成する方法に関する。特に支持基板の電位をGNDもしくは低電圧に固定しているSOIトランジスタを形成する方法に関する。
【0002】
【従来の技術】
図4に従来のSOIトランジスタの製造方法、図5に従来のSOIトランジスタの構造上面図と断面図を示す。ここでは、P型の支持基板上に埋め込み絶縁膜を介してP型の半導体膜を形成したウェハを用いてトランジスタを形成するものとする。
【0003】
従来のSOIトランジスタは、図5に示すように埋め込み絶縁膜に達したLOCOS11で囲まれた領域の半導体膜1に形成され、各々のトランジスタはLOCOS11で完全に分離される。N型トランジスタの場合、半導体膜1がP型であるため、ソース・ドレイン領域14、15にN型のイオン注入をすることでトランジスタが形成される。
【0004】
一方、P型トランジスタの場合は、LOCOS11で囲まれた半導体膜1にN型のイオン注入を行い、半導体膜1をN型にした状態でP型のイオンをソース・ドレイン領域14、15に注入し、トランジスタを形成する。
【0005】
製造方法は図4に示すように、最初に窒化膜8を成膜、パターニングして熱酸化を行い、LOCOS11を形成する。LOCOS11の厚さは埋め込み絶縁膜2まで達する厚さに酸化する。次に、レジスト6をマスクとしてイオン注入を行い、ウェル7を形成する(図4A)。この時、イオン注入のエネルギーは半導体膜中に濃度のピークが来るように制御する。
【0006】
次に、熱処理を行い、注入したイオンを活性化、拡散させる。LOCOS11を形成した後、ゲート酸化膜13形成、ゲート電極12形成、トランジスタのソース・ドレイン領域14、15へのイオン注入を行い、層間絶縁膜18を成膜する(図4C)。更に、層間絶縁膜18をパターニング、エッチングしてゲート電極12、ソース・ドレイン領域14、15へコンタクト19を形成し、配線20を行う(図4D)。
【0007】
ここで、SOIトランジスタでは支持基板3の電位がトランジスタの特性に影響を及ぼすため、支持基板3の電位は固定しておく必要がある。そこで支持基板3の電位は、パッケージに実装する時に導電性の台座に導電接着剤で接着して台座から電位を取る。通常、支持基板3は接地端子と接続するか、電源電圧端子と接続する。
【0008】
【発明が解決しようとする課題】
従来のSOIトランジスタの形成方法では、支持基板と半導体膜の間に埋め込み絶縁膜があるため、半導体膜上のトランジスタと支持基板は電気的に接続されず、支持基板の電位はフローティングとなる。しかし完全空乏型SOIトランジスタ等では、半導体膜の厚み方向全体が空乏化し、埋め込み絶縁膜まで達するため、トランジスタの特性は支持基板の電位に大きく影響され、支持基板の電位変化がバルクトランジスタのバックゲート効果と同じような特性を示す。
【0009】
このため、支持基板の電位を固定する必要がある。通常、支持基板の電位固定方法は、パッケージに実装する時に導電性の台座に導電接着剤で接着し、台座の電位を固定することで支持基板の電位を固定する。支持基板の電位は接地端子と接続するか、電源電圧端子と接続する。もしくは半導体膜、埋め込み絶縁膜を貫通し、支持基板の一部まで達する貫通孔を設け、支持基板の電位を固定する方法がある。
【0010】
上記のような接続方法で支持基板電位を固定した場合、支持基板をゲートとする寄生トランジスタが形成され、寄生トランジスタのゲートとなる支持基板の電位をGNDにすることによりドレインとの間の電位差が大きくなってボディのドレイン近傍にはインパクト・イオン化が起こる。
【0011】
従来のバルクトランジスタでは、SOIトランジスタのように寄生トランジスタが形成されない。従って、インパクト・イオン化はドレイン近傍の基板表面付近にしか集中的に発生しないが、SOIトランジスタでは寄生トランジスタが形成されるためにドレイン近傍の基板表面付近以外にドレイン近傍の埋め込み絶縁膜付近でもインパクト・イオンが発生する。インパクト・イオンの発生が多くなることにより、電子−ホールペアのうちN型トランジスタではホールがバイポーラ電流としてソースに流れ込む寄生バイポーラ現象が発生しやすくなる。これにより、ゲート電圧によるトランジスタの動作制御が効かなくなってしまっていた。
【0012】
また、寄生バイポーラ現象の発生を抑制する方法として図6のようにボディ電位をとり、ホールをボディから強制的に引き抜く方法があるが、バルクトランジスタで用いるトランジスタのレイアウトを著しく異なるため、SOIデバイスを用いた回路設計を行う際の従来とのレイアウト変更が大きな負担となっていた。更に、本来SOIデバイスではラッチアップフリーの構造であるため、トランジスタのガードリングなどが必要なく、面積縮小の効果が大きい。しかし、ボディ電位をとり、ホールをボディから強制的に引く抜く方法では、SOIデバイスの面積縮小効果を半減してしまうというデメリットがあった。
【0013】
【課題を解決するための手段】
本発明は、第1導電型の支持基板の上に埋め込み絶縁膜を介して設けられた第1導電型の半導体膜上にCMOSトランジスタを形成する半導体集積回路の製造方法において、埋め込み絶縁膜まで達する熱酸化を行い、トランジスタ間の素子分離を行うためのLOCOSを形成する工程と、第1導電型トランジスタのゲート酸化膜を形成する工程と、第1導電型トランジスタを形成する領域に、前記半導体膜上で前記埋め込み絶縁膜まで達する第1導電型の不純物領域を形成する工程と、第1導電型トランジスタのゲート電極となるポリシリコンを成膜し、第2導電型の不純物を形成する工程と、ソース領域およびドレイン領域の極浅部分に第2導電型の不純物を形成する工程と、前記極浅部分の第2導電型の不純物領域よりも下部分に濃度の薄い第2導電型の不純物領域を形成する工程と、前記濃度の薄い第2導電型の不純物領域よりもさらに下部分で前記埋め込み絶縁膜よりも上部分に前記極浅部分の第2導電型の不純物領域と同じ濃度の第2導電型不純物領域を形成する工程と、前記ソース領域及び前記ドレイン領域、ゲート電極の上に絶縁膜を形成する工程と、前記ソース領域及び前記ドレイン領域、ゲート電極の上に形成した絶縁膜をドライエッチングすることによりゲート電極の周りにサイドウォールを形成する工程と、前記ソース領域及び前記ドレイン領域に第2導電型の不純物領域を形成する工程と、層間絶縁膜を成膜し、前記ソース領域及び前記ドレイン領域、ゲート電極にコンタクトホールを形成する工程と、前記層間絶縁膜上に配線を形成する工程からなる。
【0014】
これにより半導体膜上に形成されたトランジスタは、ドレイン領域で濃度が濃い部分ではドレインとボディの電位差により生じた空乏層をボディ側に伸ばすことができ、ドレイン領域で濃度が薄い部分では空乏層を積極的にドレイン側に伸ばすことができるため、ドレイン近傍のボディ表面付近や埋め込み絶縁膜付近での電界集中を低減することができ、インパクト・イオンの発生を低減することができる。
【0015】
さらにSOIトランジスタではインパクト・イオン化により発生するホールをボディ端子から引き抜く方法をとることにより面積縮小効果が半減してしまうというデメリットがあったが、本発明によるSOIトランジスタはボディ端子を設けずにインパクト・イオンの発生自体を低減しているため、SOIデバイスのメリットである面積縮小効果を有効にする効果がある。
【0016】
また、第1導電型の支持基板の上に埋め込み絶縁膜を介して設けられた第1導電型の半導体膜上にCMOSトランジスタを形成する半導体集積回路の製造方法において、埋め込み絶縁膜まで達する熱酸化を行い、トランジスタ間の素子分離を行うためのLOCOSを形成する工程と、第1導電型トランジスタのゲート酸化膜を形成する工程と、第1導電型トランジスタを形成する領域に、前記半導体膜上で前記埋め込み絶縁膜まで達する第1導電型の不純物領域を形成する工程と、第1導電型トランジスタのゲート電極となるポリシリコンを成膜し、第2導電型の不純物を形成する工程と、ソース領域およびドレイン領域の極浅部分に第2導電型の不純物を形成する工程と、前記極浅部分の第2導電型の不純物領域よりも下部分に濃度の薄い第2導電型の不純物領域を形成する工程と、前記濃度の薄い第2導電型の不純物領域よりもさらに下部分で前記埋め込み絶縁膜よりも上部分に前記極浅部分の第2導電型の不純物領域と同じ濃度の第2導電型不純物領域を形成する工程と、前記ゲート電極および前記ソース領域及び前記ドレイン領域の一部をマスクし、前記ソース領域及び前記ドレイン領域に第2導電型の不純物領域を形成する工程と、層間絶縁膜を成膜し、前記ソース領域及び前記ドレイン領域、ゲート電極にコンタクトホールを形成する工程と、前記層間絶縁膜上に配線を形成する工程からなるトランジスタは、ドレイン領域の濃度の薄い部分のチャネル長方向の幅がマスク幅に起因する。このためゲート電極にサイドウォールを設けてドレイン領域に濃度の薄い部分を形成するよりもチャネル長方向の幅が制御しやすい。よってドレイン近傍の空乏層の伸びが均一になるように調整することができ、ドレイン近傍のボディ表面付近や埋め込み絶縁膜付近でのインパクト・イオン化を低減させることができる。
【0017】
また、第1導電型の支持基板の上に埋め込み絶縁膜を介して設けられた第1導電型の半導体膜上にCMOSトランジスタを形成する半導体集積回路の製造方法において、埋め込み絶縁膜まで達する熱酸化を行い、トランジスタ間の素子分離を行うためのLOCOSを形成する工程と、第1導電型トランジスタのゲート酸化膜を形成する工程と、第1導電型トランジスタを形成する領域に、前記半導体膜上で前記埋め込み絶縁膜まで達する第1導電型の不純物領域を形成する工程と、前記第1導電型の不純物領域の中でドレイン近傍となる部分の半導体膜に、前記第1導電型の不純物領域よりも濃度の濃い第1導電型の不純物領域を形成する工程と、第1導電型トランジスタのゲート電極となるポリシリコンを成膜し、第2導電型の不純物を形成する工程と、前記ソース領域及び前記ドレイン領域に第2導電型の不純物領域を形成する工程と、層間絶縁膜を成膜し、前記ソース領域及び前記ドレイン領域、ゲート電極にコンタクトホールを形成する工程と、前記層間絶縁膜上に配線を形成する工程からなるトランジスタは、ドレイン近傍の第1導電型の不純物領域の濃度が薄い部分はボディ側に、濃度が濃い部分はドレイン側に空乏層を伸ばすことによりドレイン近傍の空乏層の伸びを均一にすることができ、インパクト・イオンの発生を低減させることができる。
【0018】
【発明の実施の形態】
本発明の第1の実施の形態を図1及び図2を基に説明する。
本発明の第1の実施の形態で述べる半導体集積回路の製造方法では、P型支持基板上に埋め込み絶縁膜を介して形成されたP型の半導体膜にN型トランジスタとP型トランジスタを形成する方法について述べる。尚、N型支持基板上に埋め込み絶縁膜を介して形成されたN型の半導体膜にトランジスタを形成する方法についても同様である。即ち、第1導電型をP型、第2導電型をN型とする場合と、第1導電型をN型、第2導電型をP型とする場合が想定される。
【0019】
ここでは第1導電型をN型とするN型SOIトランジスタにおける実施例のみ述べているが、更に、同一のN型の支持基板上に形成するP型SOIトランジスタについてもN型トランジスタと導電型をまったく逆に形成することにより実施することができる。
【0020】
以下に、本発明よる半導体集積回路の製造方法について説明する。
図1(A)に示すように、支持基板3の上に埋め込み絶縁膜2を介して設けられた半導体膜1を持つSOIウェハを熱酸化して熱酸化膜5を数百nm形成し、その上に窒化膜8を1600nm程度形成する。次に、LOCOS11を形成する。初めにアライメント&露光を行い、LOCOS11のパターニングを行う。
【0021】
次に、窒化膜8をエッチングして、LOCOS形成部を開口させる。この状態で熱酸化炉に投入し、P型トランジスタ形成領域9及びN型トランジスタ形成領域10を素子分離するため、LOCOS11を形成する。LOCOS11厚は、LOCOS11が支持基板3上の埋め込み絶縁膜2に達するように形成する。図1(B)では、P型トランジスタ形成領域9とN型トランジスタ形成領域10に熱酸化膜5と窒化膜8のマスクが形成された状態を示している。LOCOS11が形成された後、窒化膜8を除去し、さらにLOCOS11以外の部分の酸化膜をすべて除去してゲート酸化工程を行う。
【0022】
図1(C)はLOCOS11以外の酸化膜をすべて除去した状態を示している。
更に、図1(D)はゲート酸化工程を行った後の状態を示している。ゲート酸化膜13上にレジスト6でパターニングを行い、ウェル7のイオン注入のための開口部を形成する。次に、図1(D)に示すように、レジスト6をマスクとしてゲート酸化膜13越しにイオン注入を行う。これにより、レジスト6の開口部のみにイオンが注入される。この時、イオン注入のエネルギーは半導体膜1に濃度分布のピークが来るように調整する。
【0023】
次に、図1(E)に示すようにポリシリコンを成膜した後に、アライメント&露光を行い、ゲート電極12のパターニングを行う。次に、ドライエッチングによってポリシリコンをエッチングし、ゲート電極12を形成する。
【0024】
次に、図1(F)に示すようにN型トランジスタソース領域14とN型トランジスタドレイン領域15およびゲート電極12の上に数百Å程度の絶縁膜16を形成し、浅いイオン注入を行うため、例えば、40KeV程度のエネルギーで、1E18/cm3程度の極浅高濃度N型ソース領域141および極浅高濃度N型ドレイン領域151を形成する。
【0025】
次に、図2(A)に示すように、ドレイン領域14及びソース領域15の中間程度の深さにイオン注入するため、例えば、60KeV程度のエネルギーで1E17/cm3程度の低濃度N型ソース領域142および低濃度N型ドレイン領域152を形成する。
【0026】
更に、図2(B)に示すように、深いイオン注入を行うため、例えば、100KeV程度のエネルギーで1E18/cm3程度の埋め込み絶縁膜付近高濃度N型ソース領域143および埋め込み絶縁膜付近ドレイン領域153を形成する。
次に、図2(C)に示すようにソース領域とドレイン領域およびゲート電極の上の絶縁膜16をドライエッチングし、ゲート電極の周りにサイドウォール17を形成する。このサイドウォール17はこの後のソースおよびドレインへのインプラの際にインプラマスクとなるものである。
【0027】
次に、図2(D)に示すようにソース領域およびドレイン領域に60KeV程度のエネルギーで1E18/cm3程度の高濃度N型ソース領域144および高濃度N型ドレイン領域154を形成する。このインプラを行うことによりソース領域およびドレイン領域の一部のみが低濃度であるN型不純物領域を形成することができる。これ以降は、通常のCMOS製造工程と同様のステップで進む。図2(E)に示すように層間絶縁膜18を形成し、トランジスタのソース・ドレイン領域のコンタクト19形成を行う。
【0028】
次に、図2(F)に示すように、メタルを成膜し、レジストを塗布、アライメント&露光を行って、配線のパターニング、エッチングを行う。その後、配線上に保護膜を形成、ボンディングパッドの形成をして半導体集積回路が完成する。
【0029】
図3は本発明の第1の製造方法のトランジスタの構造を示す上面図と断面図である。(A)の上面図のA−A1の断面が、(B)の断面図である。図3において、符号の説明は、図1及び図2と同じであるので省略する。図3に示すように、製造したトランジスタのドレイン近傍の空乏層は半導体膜1の中央付近で積極的にドレイン側つまりN型ドレイン低濃度領域側152に伸ばすことができるので、ボディ側への空乏層の伸びを抑制することができる。よって、空乏層のチャネル長方向の幅はドレイン近傍のボディ表面付近や埋め込み絶縁膜2付近とあまり変わらなくなり、ボディ表面付近や埋め込み絶縁膜2付近での電界集中を抑制することができる。従って、インパクト・イオンの発生を低減させることができる。
【0030】
更に、SOIトランジスタでは、インパクト・イオン化により発生するホールを、ボディ端子を設けてそこから引き抜く方法を採った場合、面積縮小効果が半減してしまうというデメリットがあった。これに対し、本発明によるSOIトランジスタは、ボディ端子を設けず、SOIデバイスのメリットである面積縮小効果を損なわずに、インパクト・イオンの発生自体を低減する効果がある。
【0031】
次に、本発明の第2の実施の形態を図7及び図8を基に説明する。
【0032】
以下に本発明よる半導体集積回路の製造方法について説明する。
図7(A)に示すように、支持基板3の上に埋め込み絶縁膜2を介して設けられた半導体膜1を持つSOIウェハを熱酸化して熱酸化膜5を数百nm形成し、その上に窒化膜8を1600nm程度形成する。
【0033】
次に、LOCOS11を形成する。初めにアライメント&露光を行い、LOCOS11のパターニングを行う。次に窒化膜8をエッチングして、LOCOS形成部を開口させる。この状態で熱酸化炉に投入し、LOCOS11を形成する。LOCOS11厚は、LOCOS11が支持基板3上の埋め込み絶縁膜2に達するように形成する。図7(B)では、P型トランジスタ形成領域9とN型トランジスタ形成領域10に熱酸化膜5と窒化膜8のマスクが形成された状態を示している。LOCOS11が形成された後、窒化膜8を除去し、さらにLOCOS11以外の部分の酸化膜をすべて除去してゲート酸化工程を行う。
【0034】
図7(C)は、LOCOS11以外の酸化膜をすべて除去した状態を示している。
【0035】
更に、図7(D)はゲート酸化工程を行ったあとの状態を示している。ゲート酸化膜13上にレジスト6でパターニングを行い、ウェル7イオン注入のための開口部を形成する。次に、図7(D)に示すように、レジスト6をマスクとしてゲート酸化膜13越しにイオン注入を行う。これにより、レジスト6の開口部のみにイオンが注入される。この時、イオン注入のエネルギーは半導体膜1に濃度分布のピークが来るように調整する。
【0036】
次に、図7(E)に示すようにポリシリコンを成膜した後にアライメント&露光を行い、ゲート電極12のパターニングを行う。そして、ドライエッチングによってポリシリコンをエッチングし、ゲート電極12を形成する。
【0037】
次に、図7(F)に示すように、浅いイオン注入を行うため、例えば、40KeV程度のエネルギーで、1E18/cm3程度の極浅高濃度N型ソース領域141および極浅高濃度N型ソース領域ドレイン領域151を形成する。
【0038】
次に、図8(A)に示すように、ドレイン領域14及びソース領域15の中間程度の深さにイオン注入するため、例えば、60KeV程度のエネルギーで、1E17/cm3程度の低濃度N型ソース領域142および低濃度N型ドレイン領域152を形成する。
【0039】
さらに図8(B)に示すように、深いイオン注入を行うため、例えば、100KeV程度のエネルギーで、1E18/cm3程度の埋め込み絶縁膜付近高濃度N型ソース領域143およびドレイン領域153を形成する。
次に、実施の形態1とは異なり、本実施の形態においては、図8(C)に示すようにゲート電極12及びソース領域14とドレイン領域15の上にレジスト6を塗布し、アライメント&露光を行ってゲート電極12およびソース領域14とドレイン領域16の一部にマスクを施す。
【0040】
そして、図8(D)に示すようにソース領域およびドレイン領域に、例えば、60KeV程度のエネルギーで1E18/cm3程度の高濃度N型ソース領域144およびドレイン領域154を形成する。このインプラを行うことによりソース領域およびドレイン領域の一部のみが低濃度であるN型不純物領域を形成することができる。
【0041】
これ以降は実施の形態1と同様に、通常のCMOS製造工程と同様のステップで進む。図8(E)に示すように層間絶縁膜18を形成し、トランジスタのソース・ドレイン領域のコンタクト19の形成を行う。
次に、図8(F)に示すように、メタルを成膜し、レジストを塗布、アライメント&露光を行って、配線20のパターニング、エッチングを行う。その後、配線20上に保護膜を形成、ボンディングパッドの形成をして半導体集積回路が完成する。
【0042】
図9に、本発明の第2の製造方法により製造したトランジスタの構造を示す上面図(A)と断面図(B)である。尚(A)の上面図のA−A1の断面が、(B)の断面図である。図9において、符号の説明は、図7及び図8と同じであるので省略する。図9に示すように、トランジスタのドレイン近傍の空乏層は半導体膜1の中央付近で積極的にドレイン側、つまりN型ドレイン低濃度領域152側に伸ばすことができるので、ボディ側への空乏層の伸びを抑制することができる。よって、空乏層のチャネル長方向の幅はドレイン近傍のボディ表面付近や埋め込み絶縁膜2付近とあまり変わらなくなり、ボディ表面付近や埋め込み絶縁膜2付近での電界集中を抑制することができ、インパクト・イオンの発生を低減させることができる。
【0043】
ここで、実施の形態1ではゲート電極12の周りにサイドウォール17を設けてソースおよびドレイン領域へ14、15のインプラの際のマスクとした場合はN型ドレイン低濃度領域の幅は0.1ミクロン程度である。これに対し本実施の形態では、ゲート電極12及びソース領域14、ドレイン領域15の一部にマスクをしてソース領域14及びドレイン領域15への高濃度インプラを行う。従って、N型ドレイン低濃度領域の幅21をマスク幅で調整することができるため、ボディ側への空乏層の伸びがボディ表面付近から埋め込み絶縁膜2付近まで均一になるようにすることができる。
【0044】
また、N型低濃度領域はドレイン側のみに必要であり、インパクト・イオンが発生しないソース側には必要のない領域である。図10は、本発明の第2の製造方法の第2のトランジスタの構造を示す上面図と断面図である。ここで、ゲート領域12およびソース領域14、ドレイン領域15の一部にマスクをしてソース領域14およびドレイン領域15への高濃度インプラを行った場合、図10の様にドレイン側のみN型低濃度領域を設けることができる。
【0045】
次に、本発明の第3の実施の形態を図11及び図12を基に説明する。
以下に、本発明よる半導体集積回路の製造方法について説明する。
図11(B)に示すように、支持基板3の上に埋め込み絶縁膜2を介して設けられた半導体膜1を持つSOIウェハにLOCOS11を形成する。初めに、熱酸化膜5を数百Å形成し、その上に窒化膜8を1600Å程度形成する。次にアライメント&露光を行い、LOCOS11のパターニングを行う。次に、窒化膜8をエッチングして、LOCOS形成部を開口させる。図11(A)では、P型トランジスタ領域9とN型トランジスタ領域10に熱酸化膜5と窒化膜8のマスクが形成された状態を示している。この状態で熱酸化炉に投入し、図11(B)に示すように、P型トランジスタ形成領域9及びN型トランジスタ形成領域10を素子分離するため、LOCOS11を形成する。LOCOS11厚は、LOCOS11が支持基板3上の埋め込み絶縁膜2に達するように形成する。LOCOS11を形成した後、窒化膜8を除去し、更に、LOCOS11以外の部分の酸化膜をすべて除去してゲート酸化工程を行い、ゲート酸化膜13を形成する(図11(C))。
【0046】
次に、ゲート酸化膜13上にレジスト6でパターニングを行い、ウェル7イオン注入のための開口部を形成する。次に、図11(D)に示すように、レジスト6をマスクとしてゲート酸化膜13越しにイオン注入を行う。これにより、レジスト6の開口部のみにイオンが注入される。この時、イオン注入のエネルギーは半導体膜1に濃度分布のピークが来るように調整する。
次に、図11(E)に示すように、フォトリソグラフィ及びイオン注入により、ウェルの中でドレイン近傍となる部分を開口させたマスク越しにイオン注入し、半導体膜の中間の深さの部分に、ウェルよりも濃度の濃いP型の不純物領域22を形成する。
【0047】
更に、図11(F)に示すようにポリシリコンを成膜した後にアライメント&露光を行い、ゲート電極12のパターニングを行う。次に、ドライエッチングによってポリシリコンをエッチングし、ゲート電極12を形成する。
次に図12(A)に示すようにゲート電極をマスクとして、ソース領域およびドレイン領域に60KeV程度のエネルギーで1E18/cm3程度の高濃度N型ソース領域144およびドレイン領域154を形成する。
これ以降は実施の形態1と同様に、通常のCMOS製造工程と同様のステップで進む。図12(B)に示すように層間絶縁膜18を形成し、トランジスタのソース・ドレイン領域のコンタクト19の形成を行う。
次に、図12(C)に示すように、メタルを成膜し、レジストを塗布、アライメント&露光を行って、配線20のパターニング、エッチングを行う。その後、配線20上に保護膜19を形成し、更に、ボンディングパッドの形成をして半導体集積回路が完成する。
【0048】
図13に、本発明の第3の製造方法により製造したトランジスタの構造を示す上面図(A)と断面図(B)である。尚(A)の上面図のA−A1の断面が、(B)の断面図である。図13において、符号の説明は、図11及び図13と同じであるので省略する。図9に示すように、トランジスタのドレイン近傍の空乏層は半導体膜1の中央付近のボディ濃度が濃くなっている。
【0049】
従って、ボディ側への空乏層の伸びを抑制することができる。これにより、空乏層のチャネル長方向の幅はドレイン近傍のボディ表面付近や埋め込み絶縁膜2付近とあまり変わらなくなり、ボディ表面付近や埋め込み絶縁膜2付近での電界集中を抑制することができ、結果として、インパクト・イオンの発生を低減させることができる。
【0050】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を有する。
第1導電型の支持基板の上に埋め込み絶縁膜を介して設けられた第1導電型の半導体膜上にCMOSトランジスタを形成する半導体集積回路の製造方法において、埋め込み絶縁膜まで達する熱酸化を行い、トランジスタ間の素子分離を行うためのLOCOSを形成する工程と、第1導電型トランジスタのゲート酸化膜を形成する工程と、第1導電型トランジスタを形成する領域に、前記半導体膜上で前記埋め込み絶縁膜まで達する第1導電型の不純物領域を形成する工程と、第1導電型トランジスタのゲート電極となるポリシリコンを成膜し、第2導電型の不純物を形成する工程と、ソース領域およびドレイン領域の極浅部分に第2導電型の不純物を形成する工程と、前記極浅部分の第2導電型の不純物領域よりも下部分に濃度の薄い第2導電型の不純物領域を形成する工程と、前記濃度の薄い第2導電型の不純物領域よりもさらに下部分で前記埋め込み絶縁膜よりも上部分に前記極浅部分の第2導電型の不純物領域と同じ濃度の第2導電型不純物領域を形成する工程と、前記ソース領域及び前記ドレイン領域、ゲート電極の上に絶縁膜を形成する工程と、前記ソース領域及び前記ドレイン領域、ゲート電極の上に形成した絶縁膜をドライエッチングすることによりゲート電極の周りにサイドウォールを形成する工程と、前記ソース領域及び前記ドレイン領域に第2導電型の不純物領域を形成する工程と、層間絶縁膜を成膜し、前記ソース領域及び前記ドレイン領域、ゲート電極にコンタクトホールを形成する工程と、前記層間絶縁膜上に配線を形成する工程からなる。これにより半導体膜上に形成されたトランジスタは、ドレイン領域で濃度が濃い部分ではドレインとボディの電位差により生じた空乏層をボディ側に伸ばすことができ、ドレイン領域で濃度が薄い部分では空乏層を積極的にドレイン側に伸ばすことができるため、ドレイン近傍のボディ表面付近や埋め込み絶縁膜付近での電界集中を低減することができ、インパクト・イオンの発生を低減することができる。さらにSOIトランジスタではインパクト・イオン化により発生するホールをボディ端子から引き抜く方法をとることにより面積縮小効果が半減してしまうというデメリットがあったが、本発明によるSOIトランジスタはボディ端子を設けずにインパクト・イオンの発生自体を低減しているため、SOIデバイスのメリットである面積縮小効果を有効にする効果がある。
【0051】
また、第1導電型の支持基板の上に埋め込み絶縁膜を介して設けられた第1導電型の半導体膜上にCMOSトランジスタを形成する半導体集積回路の製造方法において、埋め込み絶縁膜まで達する熱酸化を行い、トランジスタ間の素子分離を行うためのLOCOSを形成する工程と、第1導電型トランジスタのゲート酸化膜を形成する工程と、第1導電型トランジスタを形成する領域に、前記半導体膜上で前記埋め込み絶縁膜まで達する第1導電型の不純物領域を形成する工程と、第1導電型トランジスタのゲート電極となるポリシリコンを成膜し、第2導電型の不純物を形成する工程と、ソース領域およびドレイン領域の極浅部分に第2導電型の不純物を形成する工程と、前記極浅部分の第2導電型の不純物領域よりも下部分に濃度の薄い第2導電型の不純物領域を形成する工程と、前記濃度の薄い第2導電型の不純物領域よりもさらに下部分で前記埋め込み絶縁膜よりも上部分に前記極浅部分の第2導電型の不純物領域と同じ濃度の第2導電型不純物領域を形成する工程と、前記ゲート電極および前記ソース領域及び前記ドレイン領域の一部をマスクし、前記ソース領域及び前記ドレイン領域に第2導電型の不純物領域を形成する工程と、層間絶縁膜を成膜し、前記ソース領域及び前記ドレイン領域、ゲート電極にコンタクトホールを形成する工程と、前記層間絶縁膜上に配線を形成する工程からなるトランジスタは、ドレイン領域の濃度の薄い部分のチャネル長方向の幅がマスク幅に起因する。このためゲート電極にサイドウォールを設けてドレイン領域に濃度の薄い部分を形成するよりもチャネル長方向の幅が制御しやすい。よってドレイン近傍の空乏層の伸びが均一になるように調整することができ、ドレイン近傍のボディ表面付近や埋め込み絶縁膜付近でのインパクト・イオン化を低減させることができる。
【0052】
また、第1導電型の支持基板の上に埋め込み絶縁膜を介して設けられた第1導電型の半導体膜上にCMOSトランジスタを形成する半導体集積回路の製造方法において、埋め込み絶縁膜まで達する熱酸化を行い、トランジスタ間の素子分離を行うためのLOCOSを形成する工程と、第1導電型トランジスタのゲート酸化膜を形成する工程と、第1導電型トランジスタを形成する領域に、前記半導体膜上で前記埋め込み絶縁膜まで達する第1導電型の不純物領域を形成する工程と、前記第1導電型の不純物領域の中でドレイン近傍となる部分の半導体膜に、前記第1導電型の不純物領域よりも濃度の濃い第1導電型の不純物領域を形成する工程と、第1導電型トランジスタのゲート電極となるポリシリコンを成膜し、第2導電型の不純物を形成する工程と、前記ソース領域及び前記ドレイン領域に第2導電型の不純物領域を形成する工程と、層間絶縁膜を成膜し、前記ソース領域及び前記ドレイン領域、ゲート電極にコンタクトホールを形成する工程と、前記層間絶縁膜上に配線を形成する工程からなるトランジスタは、ドレイン近傍の第1導電型の不純物領域の濃度が薄い部分はボディ側に、濃度が濃い部分はドレイン側に空乏層を伸ばすことによりドレイン近傍の空乏層の伸びを均一にすることができ、インパクト・イオンの発生を低減させることができる。
【図面の簡単な説明】
【図1】 本発明の第1の製造方法を示すプロセスフロー図(1)である。
【図2】 本発明の第1の製造方法を示すプロセスフロー図(2)である。
【図3】 本発明の第1の製造方法のトランジスタの構造を示す上面図と断面図である。
【図4】 従来の製造方法を示すプロセスフロー図である。
【図5】従来の製造方法のトランジスタの構造を示す上面図である。
【図6】従来の製造方法のホール引き抜き法を示す上面図である。
【図7】本発明の第2の製造方法を示すプロセスフロー図(1)である。
【図8】本発明の第2の製造方法を示すプロセスフロー図(2)である。
【図9】本発明の第2の製造方法のトランジスタの構造を示す上面図と断面図である。
【図10】本発明の第2の製造方法の第2のトランジスタの構造を示す上面図と断面図である。
【図11】本発明の第3の製造方法を示すプロセスフロー図(1)である。
【図12】本発明の第3の製造方法を示すプロセスフロー図(2)である。
【図13】本発明の第3の製造方法のトランジスタの構造を示す上面図と断面図である。
【符号の説明】
1 半導体膜
2 埋め込み絶縁膜
3 支持基板
4 コンタクトホール
5 熱酸化膜
6 レジスト
7 ウェル
8 窒化膜
9 P型トランジスタ形成領域
10 N型トランジスタ形成領域
11 LOCOS
12 ゲート電極
13 ゲート酸化膜
14 N型トランジスタソース領域
15 N型トランジスタドレイン領域
16 絶縁膜
17 サイドウォール
18 層間絶縁膜
19 コンタクト
20 配線
21 N型ドレイン低濃度領域の幅
22 ウェルよりも濃度の濃いP型不純物領域
23 ボディ端子領域
141 極浅高濃度N型ソース領域
142 低濃度N型ソース領域
143 埋め込み絶縁膜付近N型ソース領域
144 高濃度N型ソース領域
151 極浅高濃度N型ドレイン領域
152 低濃度N型ドレイン領域
153 埋め込み絶縁膜付近N型ドレイン領域
154 高濃度N型ドレイン領域
Claims (4)
- 支持基板の上に埋め込み絶縁膜を介して設けられた半導体膜上にMOSトランジスタを形成する半導体集積回路の製造方法であって、
熱酸化を行いトランジスタ間の素子分離を行うためのLOCOSを前記半導体膜中に形成する工程と、
第1導電型トランジスタのゲート酸化膜を形成する工程と、
第1導電型トランジスタを形成する領域に、前記ゲート酸化膜と前記埋め込み絶縁膜の間に第2導電型の不純物領域を形成する工程と、
前記ゲート酸化膜上にポリシリコンを成膜し、エッチングを行って第1導電型トランジスタのゲート電極を形成する工程と、
前記ゲート領域に隣接するソース領域およびドレイン領域における前記半導体膜の表面近傍のみに第1導電型の第1の不純物領域を形成する工程と、
前記第1の不純物領域の下方に、前記第1の不純物領域の底部と接して、前記半導体膜の厚み方向の中間部分に、前記第1の不純物領域の不純物濃度よりも濃度の低い第1導電型の第2の不純物領域を形成する工程と、
前記第2の不純物領域の下方に、前記第2の不純物領域の底部から前記埋め込み絶縁膜の上面にわたり、前記第2の不純物領域の不純物濃度よりも濃度の高い第1導電型の第3の不純物領域を形成する工程と、
前記第1の不純物領域、前記第2の不純物領域および前記第3の不純物領域とからなる前記ソース領域およびドレイン領域、ゲート電極の上に絶縁膜を形成する工程と、
前記ソース領域および前記ドレイン領域、ゲート電極の上に形成した絶縁膜をドライエッチングすることによりゲート電極の周りにサイドウォールを形成する工程と、
前記サイドウォールをマスクとしてイオン注入を行い、前記ソース領域及び前記ドレイン領域に第1導電型の高濃度の不純物領域を形成する工程と、
を有することを特徴とする半導体集積回路の製造方法。 - 支持基板の上に埋め込み絶縁膜を介して設けられた半導体膜上にMOSトランジスタを形成する半導体集積回路の製造方法であって、
熱酸化を行いトランジスタ間の素子分離を行うためのLOCOSを前記半導体膜中に形成する工程と、
第1導電型トランジスタのゲート酸化膜を形成する工程と、
第1導電型トランジスタを形成する領域に、前記ゲート酸化膜と前記埋め込み絶縁膜の間に第2導電型の不純物領域を形成する工程と、
前記ゲート酸化膜上にポリシリコンを成膜し、エッチングを行って第1導電型トランジスタのゲート電極を形成する工程と、
前記ゲート領域に隣接するソース領域およびドレイン領域における前記半導体膜の表面近傍のみに第1導電型の第1の不純物領域を形成する工程と、
前記第1の不純物領域の下方に、前記第1の不純物領域の底部と接して、前記半導体膜の厚み方向の中間部分に、前記第1の不純物領域の不純物濃度よりも濃度の低い第1導電型の第2の不純物領域を形成する工程と、
前記第2の不純物領域の下方に、前記第2の不純物領域の底部から前記埋め込み絶縁膜の上面にわたり、前記第2の不純物領域の不純物濃度よりも濃度の高い第1導電型の第3の不純物領域を形成する工程と、
前記第1の不純物領域、前記第2の不純物領域および前記第3の不純物領域とからなる前記ソース領域及び前記ドレイン領域の一部をレジストによりマスクし、更にイオン注入を行って前記ソース領域及び前記ドレイン領域に第1導電型の高濃度の不純物領域を形成する工程と、を有することを特徴とする半導体集積回路の製造方法。 - 支持基板の上に埋め込み絶縁膜を介して設けられた半導体膜上にMOSトランジスタが形成された半導体集積回路であって、
前記半導体膜中に形成された第1導電型のソース領域及びドレイン領域と、前記半導体膜の上面に形成されたゲート酸化膜と、前記ゲート絶縁膜の上面に形成されたゲート電極と、を有しており、
前記ソース領域は、前記ゲート電極の下方に形成されるチャネル領域との界面近傍において、前記半導体膜の表面近傍のみに配置された第1導電型の第1の不純物領域と、
前記第1の不純物領域の下方に、前記第1の不純物領域の底部と接して、前記半導体膜の厚み方向の中間部分に配置された、前記第1の不純物領域の不純物濃度よりも濃度の低い第1導電型の第2の不純物領域と、
前記第2の不純物領域の下方に、前記第2の不純物領域の底部から前記埋め込み絶縁膜の上面にわたり配置された、前記第2の不純物領域の不純物濃度よりも濃度の高い第1導電型の第3の不純物領域と、を有し、
前記ドレイン領域は、前記ゲート電極の下方に形成されるチャネル領域との界面近傍において、前記半導体膜の表面近傍のみに配置された第1導電型の第1の不純物領域と、
前記第1の不純物領域の下方に、前記第1の不純物領域の底部と接して、前記半導体膜の厚み方向の中間部分に配置された、前記第1の不純物領域の不純物濃度よりも濃度の低い第1導電型の第2の不純物領域と、
前記第2の不純物領域の下方に、前記第2の不純物領域の底部から前記埋め込み絶縁膜の上面にわたり配置された、前記第2の不純物領域の不純物濃度よりも濃度の高い第1導電型の第3の不純物領域と、を有することを特徴とする半導体集積回路。 - 前記ゲート電極の側壁にサイドウォールを有することを特徴とする請求項4記載の半導体集積回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002000702A JP4091304B2 (ja) | 2002-01-07 | 2002-01-07 | 半導体集積回路の製造方法及び半導体集積回路 |
US10/267,365 US6713325B2 (en) | 2002-01-07 | 2002-10-09 | Method of manufacturing a semiconductor integrated circuit and semiconductor integrated circuit |
CNB031009263A CN1307711C (zh) | 2002-01-07 | 2003-01-07 | 半导体集成电路的制造方法及半导体集成电路 |
US10/766,587 US7253048B2 (en) | 2002-01-07 | 2004-01-28 | Method of manufacturing a semiconductor integrated circuit and semiconductor integrated circuit |
US11/391,668 USRE42223E1 (en) | 2002-01-07 | 2006-03-28 | Method of manufacturing a semiconductor integrated circuit and semiconductor integrated circuit |
US11/821,977 US7586160B2 (en) | 2002-01-07 | 2007-06-26 | Method of manufacturing a semiconductor integrated circuit and semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002000702A JP4091304B2 (ja) | 2002-01-07 | 2002-01-07 | 半導体集積回路の製造方法及び半導体集積回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008024196A Division JP4714758B2 (ja) | 2008-02-04 | 2008-02-04 | 半導体集積回路の製造方法及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003203921A JP2003203921A (ja) | 2003-07-18 |
JP4091304B2 true JP4091304B2 (ja) | 2008-05-28 |
Family
ID=19190535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002000702A Expired - Fee Related JP4091304B2 (ja) | 2002-01-07 | 2002-01-07 | 半導体集積回路の製造方法及び半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (4) | US6713325B2 (ja) |
JP (1) | JP4091304B2 (ja) |
CN (1) | CN1307711C (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2444649C (en) * | 2001-04-20 | 2012-10-02 | The Penn State Research Foundation | Methods for nucleic acid manipulation |
JP4091304B2 (ja) * | 2002-01-07 | 2008-05-28 | セイコーインスツル株式会社 | 半導体集積回路の製造方法及び半導体集積回路 |
TWI263339B (en) * | 2002-05-15 | 2006-10-01 | Semiconductor Energy Lab | Light emitting device and method for manufacturing the same |
JP4449076B2 (ja) * | 2004-04-16 | 2010-04-14 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2007115734A (ja) * | 2005-10-18 | 2007-05-10 | Nec Electronics Corp | 半導体装置の製造方法 |
CN102646592B (zh) * | 2011-05-03 | 2014-12-03 | 京东方科技集团股份有限公司 | 薄膜场效应晶体管器件及其制备方法 |
US9411440B2 (en) * | 2014-08-22 | 2016-08-09 | Qualcomm Incorporated | Digital ultrasonic emitting base station |
JP2018107253A (ja) * | 2016-12-26 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
US10756187B1 (en) | 2019-03-28 | 2020-08-25 | Texas Instruments Incorporated | Extended drain MOS with dual well isolation |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5719425A (en) * | 1996-01-31 | 1998-02-17 | Micron Technology, Inc. | Multiple implant lightly doped drain (MILDD) field effect transistor |
US5998274A (en) * | 1997-04-10 | 1999-12-07 | Micron Technology, Inc. | Method of forming a multiple implant lightly doped drain (MILDD) field effect transistor |
JP3061004B2 (ja) * | 1997-06-18 | 2000-07-10 | 日本電気株式会社 | 半導体装置 |
JP3701469B2 (ja) * | 1998-06-12 | 2005-09-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
JP2000124450A (ja) * | 1998-10-13 | 2000-04-28 | Mitsubishi Electric Corp | 半導体装置 |
US6245618B1 (en) * | 1999-02-03 | 2001-06-12 | Advanced Micro Devices, Inc. | Mosfet with localized amorphous region with retrograde implantation |
JP2001308318A (ja) * | 2000-04-19 | 2001-11-02 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
JP2002026313A (ja) * | 2000-07-06 | 2002-01-25 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US6621725B2 (en) * | 2000-08-17 | 2003-09-16 | Kabushiki Kaisha Toshiba | Semiconductor memory device with floating storage bulk region and method of manufacturing the same |
US6433391B1 (en) * | 2001-06-08 | 2002-08-13 | Advanced Micro Devices, Inc. | Bonded SOI for floating body and metal gettering control |
JP4091304B2 (ja) * | 2002-01-07 | 2008-05-28 | セイコーインスツル株式会社 | 半導体集積回路の製造方法及び半導体集積回路 |
-
2002
- 2002-01-07 JP JP2002000702A patent/JP4091304B2/ja not_active Expired - Fee Related
- 2002-10-09 US US10/267,365 patent/US6713325B2/en not_active Expired - Lifetime
-
2003
- 2003-01-07 CN CNB031009263A patent/CN1307711C/zh not_active Expired - Fee Related
-
2004
- 2004-01-28 US US10/766,587 patent/US7253048B2/en not_active Expired - Lifetime
-
2006
- 2006-03-28 US US11/391,668 patent/USRE42223E1/en not_active Expired - Lifetime
-
2007
- 2007-06-26 US US11/821,977 patent/US7586160B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070254426A1 (en) | 2007-11-01 |
JP2003203921A (ja) | 2003-07-18 |
US6713325B2 (en) | 2004-03-30 |
US20040191967A1 (en) | 2004-09-30 |
CN1307711C (zh) | 2007-03-28 |
USRE42223E1 (en) | 2011-03-15 |
US20030129792A1 (en) | 2003-07-10 |
US7586160B2 (en) | 2009-09-08 |
CN1433065A (zh) | 2003-07-30 |
US7253048B2 (en) | 2007-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100252866B1 (ko) | 반도체소자 및 이의 제조방법 | |
KR100259097B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
US7586160B2 (en) | Method of manufacturing a semiconductor integrated circuit and semiconductor integrated circuit | |
US6238985B1 (en) | Semiconductor device and method for fabricating the same | |
JP4499967B2 (ja) | 半導体集積回路の製造方法 | |
JP3057436B2 (ja) | 半導体デバイス及びその製造方法 | |
JP4227341B2 (ja) | 半導体集積回路の構造及びその製造方法 | |
US7859063B2 (en) | Semiconductor device using SOI-substrate | |
JP4714758B2 (ja) | 半導体集積回路の製造方法及び半導体集積回路 | |
JPH09135029A (ja) | Mis型半導体装置及びその製造方法 | |
JP2007123519A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100732023B1 (ko) | 반도체 장치 | |
JP4103983B2 (ja) | 半導体集積回路の製造方法 | |
JP3714396B2 (ja) | 半導体装置の製造方法 | |
JPH067556B2 (ja) | Mis型半導体装置 | |
JP4265889B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
JP4172628B2 (ja) | 半導体装置およびその製造方法 | |
JPH0945789A (ja) | 半導体装置およびその製造方法 | |
JP2003188186A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
JP2004063600A (ja) | 半導体装置およびその製造方法 | |
JP2010232270A (ja) | 半導体装置及びその製造方法 | |
JP2004200475A (ja) | 半導体装置 | |
JP2004207529A (ja) | 半導体装置及びその製造方法 | |
JPH098122A (ja) | 半導体装置の製造方法 | |
JP2013258432A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4091304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |