CN102646592B - 薄膜场效应晶体管器件及其制备方法 - Google Patents
薄膜场效应晶体管器件及其制备方法 Download PDFInfo
- Publication number
- CN102646592B CN102646592B CN201110113190.4A CN201110113190A CN102646592B CN 102646592 B CN102646592 B CN 102646592B CN 201110113190 A CN201110113190 A CN 201110113190A CN 102646592 B CN102646592 B CN 102646592B
- Authority
- CN
- China
- Prior art keywords
- thin film
- layer
- soi substrate
- monocrystalline silicon
- gate insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 119
- 238000002360 preparation method Methods 0.000 title claims abstract description 40
- 230000005669 field effect Effects 0.000 title abstract 3
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 77
- 239000012212 insulator Substances 0.000 claims abstract description 62
- 238000005530 etching Methods 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000001259 photo etching Methods 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- 238000002161 passivation Methods 0.000 claims description 40
- 238000000151 deposition Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 230000008021 deposition Effects 0.000 claims description 16
- 239000002210 silicon-based material Substances 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 8
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000004506 ultrasonic cleaning Methods 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000000428 dust Substances 0.000 claims description 2
- 238000007654 immersion Methods 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000004062 sedimentation Methods 0.000 claims description 2
- 238000002791 soaking Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 14
- 239000013078 crystal Substances 0.000 abstract 1
- 230000008569 process Effects 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000007715 excimer laser crystallization Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical group O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- GRPQBOKWXNIQMF-UHFFFAOYSA-N indium(3+) oxygen(2-) tin(4+) Chemical class [Sn+4].[O-2].[In+3] GRPQBOKWXNIQMF-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜场效应晶体管器件及其制备方法，该方法包括：对SOI衬底的绝缘薄膜层上面的单晶硅薄膜层进行光刻和刻蚀，以刻蚀后的单晶硅薄膜层作为沟道；在制备出单晶硅沟道的SOI衬底的上面制备栅极绝缘层；制备栅极，以及制备漏电极和源电极。采用SOI衬底上的单晶硅薄膜作为沟道材料，提高了薄膜场效应晶体管器件的均匀性和载流子迁移率。
Description
技术领域
本发明涉及半导体技术领域，尤指一种薄膜场效应晶体管器件及其制备方法。
背景技术
传统的薄膜场效应晶体管(Thin Film Transistor，TFT)开关器件一般是在玻璃衬底上沉积非晶硅薄膜作为沟道材料，或在后续工艺中继续采用准分子激光晶化(ELA)、金属诱导(MIC)或固相晶化(SPC)等工艺手段使其结晶制作沟道区。
采用非晶硅薄膜作为沟道材料时，由于非晶硅的本征载流子的迁移率很低，一般小于1cm2V-1s-1(平方厘米/伏/秒)，不能够满足目前迅速发展的有机发光显示的要求。
因而目前也广泛采用多晶硅以及微晶硅等载流子迁移率相对较高的硅薄膜，来取代非晶硅薄膜作为TFT器件的沟道材料，但是多晶硅薄膜往往存在晶化不均匀性而导致的TFT器件性能不均匀的问题。进一步的，会大大地影响TFT器件的基础上制备的有机发光二极管(Organic Light-Emitting Diode，OLED)的良率。
可见，现有技术中采用载流子迁移率较低的非晶硅、多晶硅、微晶硅作为沟道材料制备TFT器件以及制备TFT-OLED，由于沟道材料的载流子迁移率低或者所制备的TFT器件和TFT-OLED均匀性不良，良率低。
发明内容
本发明实施例提供一种薄膜场效应晶体管器件及其制备方法，用以解决现有技术中存在由于沟道材料的载流子迁移率低或者TFT器件均匀性不良，良率低的问题。
一种薄膜场效应晶体管器件制备方法，包括：
对SOI衬底(Silicon-On-Insulator，SOI)的绝缘薄膜层上面的单晶硅薄膜层进行刻蚀，以刻蚀后的单晶硅薄膜层作为沟道；
在制备出单晶硅沟道的SOI衬底的上面制备栅极绝缘层；
制备栅极，以及制备漏电极和源电极。
一种薄膜场效应晶体管器件，包括：
SOI衬底，所述SOI衬底包括单晶硅衬底、绝缘薄膜层和单晶硅薄膜层，所述单晶硅薄膜层刻蚀后形成沟道；
所述SOI衬底上覆盖的栅极绝缘层；
制备的栅极、源电极和漏电极。
本发明有益效果如下：
本发明实施例提供的薄膜场效应晶体管器件及其制备方法，对SOI衬底的绝缘薄膜层上面的单晶硅薄膜层进行光刻并刻蚀，以刻蚀后的单晶硅薄膜层作为沟道；在刻蚀后的SOI衬底的上面制备栅极绝缘层；并制备栅极、源电极和漏电极。采用SOI衬底上的单晶硅薄膜层制作沟道，以单晶硅作为沟道材料，采用改进的制作工艺，制作得到的薄膜场效应晶体管器件，具有很高的载流子迁移率，且使器件的整体均匀性得到提高，从而进一步提高了TFT器件的良率。
附图说明
图1a为本发明实施例中薄膜场效应晶体管器件制备方法的流程图；
图1b为本发明实施例中薄膜场效应晶体管器件制备方法的具体流程图；
图2为本发明实施例一中薄膜场效应晶体管器件制备方法的流程图；
图3为本发明实施例一中SOI衬底的结构示意图；
图4为本发明实施例一中SOI衬底光刻和刻蚀后的结构示意图；
图5为本发明实施例一中SOI衬底上制备栅极绝缘层后的结构示意图；
图6为本发明实施例一中SOI衬底上制备栅极金属层后的结构示意图；
图7为本发明实施例一中SOI衬底上光刻和刻蚀得到金属栅极后的结构示意图；
图8为本发明实施例一中SOI衬底上制备钝化层后的结构示意图；
图9为本发明实施例一中SOI衬底上的钝化层上光刻和刻蚀出沉积孔后的结构示意图；
图10为本发明实施例一中制备源、漏电极后的薄膜场效应晶体管器件的结构示意图；
图11为本发明实施例二中薄膜场效应晶体管器件制备方法的流程图；
图12为本发明实施例二中薄膜场效应晶体管器件的结构示意图。
具体实施方式
为了改善现有技术中薄膜场效应晶体管TFT器件载流子迁移率低、均匀性不佳的问题，本发明实施例提供一种薄膜场效应晶体管器件及其制备方法。
本发明实施例提供的薄膜场效应晶体管器件制备方法，其流程如图1a所示，包括如下步骤：
步骤S1：对SOI衬底的绝缘薄膜层上面的单晶硅薄膜层进行光刻和刻蚀，以刻蚀后的单晶硅薄膜层作为沟道。
其中绝缘衬底上的硅(Silicon-On-Insulator，SOI)，也称SOI衬底是向普通单晶硅硅片中注入氧元素，形成一层深埋的绝缘层，将两侧的单晶硅隔开。包括单晶硅衬底层、绝缘薄膜层和单晶硅薄膜层，对单晶硅薄膜层进行光刻和刻蚀，以刻蚀后的单晶硅薄膜层作为沟道。
SOI衬底包括的单晶硅衬底层的厚度为100～500微米，绝缘薄膜层的厚度为5纳米～4微米，单晶硅薄膜层的厚度为5～1500nm。
步骤S2：在刻蚀后的SOI衬底的上面制备栅极绝缘层。
在制备出单晶硅沟道的SOI衬底的上面制备栅极绝缘层，栅极绝缘层可以是氮化硅或氧化硅，栅极绝缘层的厚度为1～250纳米。
步骤S3：制备栅极、源电极和漏电极。
制备沟道和栅极绝缘层后，再制备栅极、源电极和漏电极，得到薄膜场效应晶体管器件。
本发明实施例提供的薄膜场效应晶体管器件制备方法的具体流程如图1b所示，其中具体说明了如何制备栅极、源电极和漏电极，该方法具体包括如下步骤：
步骤S11：对SOI衬底的绝缘薄膜层上面的单晶硅薄膜层进行光刻和刻蚀，以刻蚀后的单晶硅薄膜层作为沟道。
参见步骤S1。
步骤S12：在刻蚀后的SOI衬底的上面制备栅极绝缘层。
参见步骤S2。
步骤S13：在栅极绝缘层上制备的金属栅极或以SOI衬底包含的绝缘薄膜层下面的单晶硅衬底层作为栅极。
金属栅极的栅极金属可以包括Mo、Al或Cr等导电技术材料或合金或其他复合材料，喷溅形成的金属栅极的厚度为30～1000纳米。
步骤S14：在栅极绝缘层与金属栅极上或在栅极绝缘层上覆盖的钝化层。
钝化层可以是氧化硅、氮化硅或有机材料等绝缘物质。例如：可以采用等离子体增强化学气相沉积(PECVD)的方式沉积的氮化硅，钝化层的厚度为30～1500纳米。
步骤S15：在钝化层上的选定位置处，制备贯穿栅极绝缘层和钝化层后与单晶硅薄层接触的漏电极和源电极。
源电极和漏电极的电极金属可以包括Mo、Al或Cr等导电技术材料或合金或其他复合材料，源电极和漏电极的厚度为30～1000纳米。
步骤S13-S15实现了步骤S3所述的制备栅极、源电极和漏电极的过程，除上述的方式外，还可以采用现有任意的方式制备栅极、源电极和漏电极。本发明的关键在于用SOI衬底的绝缘薄膜层上面的单晶硅薄膜层制备沟道。
下面通过具体的实施例分别描述在栅极绝缘层上制备的金属栅极或以SOI衬底包含的绝缘薄膜层下面的单晶硅衬底层作为栅极的具体制备流程及其制备得到的薄膜场效应晶体管器件。
实施例一：
本发明实施例一提供的薄膜场效应晶体管器件制备方法，在栅极绝缘层上制备的金属栅极制备得到薄膜场效应晶体管器件。该方法流程如图2所示，执行步骤如下：
步骤S101：在SOI衬底的单晶硅薄膜层上涂覆光刻胶并通过光刻工艺在需要制备沟道的区域外的区域的进行曝光和显影。
SOI衬底的结构如图3所示，包括单晶硅衬底层11、绝缘薄膜层12和表面的单晶硅薄膜层13。涂覆光刻胶时在SOI衬底的单晶硅薄膜层一侧旋涂，可以采用AZ系列光刻胶，通过曝光和显影将需要刻蚀掉的单晶硅薄膜层上的光刻胶去除，以便对单晶硅薄膜层进行刻蚀。
单晶硅衬底层的厚度为100～500微米，优选的，可以是100～300微米；绝缘薄膜层的厚度为5纳米～4微米，优选的，可以是30～500纳米；单晶硅薄膜层的厚度为5～1500nm，优选的，可以是5～500纳米。
SOI衬底包括的单晶硅衬底层11和单晶硅薄膜层13同为n型或同为p型硅材料，其电阻率一般为1×10-4Ωcm(欧姆·厘米)～100Ωcm。在实际应用中SOI衬底的选用并不局限于固定的电阻率及固定的导电类型。
根据需要，可对单晶硅薄膜层的表面层的n型硅或p型硅材料进行掺杂，将其转变为p型硅或n型硅材料。具体可以有选择性的进行掺杂和活化处理来实现器件所需的功能，例如：可以将单晶硅薄膜层的表层的某些区域的n型硅材料掺杂硼之后转变为p型硅材料，实现互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)功能。
步骤S102：将曝光和显影之后裸露出的单晶硅薄膜层刻蚀掉，以刻蚀后的单晶硅薄膜层作为沟道。
如图4所示，对单晶硅薄膜层13进行光刻和刻蚀后得到刻蚀后的单晶硅薄膜层13a，作为沟道。具体可以采用干法刻蚀的方式将裸露部分的单晶硅薄膜层蚀刻掉。
上述步骤S101和步骤S102实现了对SOI衬底的绝缘薄膜层上面的单晶硅薄膜层进行光刻和刻蚀，以刻蚀后的单晶硅薄膜层作为沟道。
步骤S103：在制备出单晶硅沟道的SOI衬底的上方制备栅极绝缘层。
如图5所示，在光刻并刻蚀后的SOI衬底上方制备栅极绝缘层14，将单晶硅薄膜层13a和裸露的绝缘薄膜层12覆盖起来。
在SOI衬底上制备栅极绝缘层的方式可以有下列三种：
方式一：在刻蚀后的SOI衬底上沉积氧化硅，得到栅极绝缘层。
采用PEVCD的方式沉积氧化硅，在刻蚀后的SOI衬底上沉积的氧化硅，来制备栅极绝缘层。
方式二：对刻蚀后的SOI衬底进行热氧化，得到栅极绝缘层。
对刻蚀后的SOI衬底的上面表层的硅材料进行干法热氧化，热氧化的温度为400～1500℃，环境为纯氧环境，通过热氧化得到的栅极绝缘层。
方式三：在刻蚀后的SOI衬底上沉积氮化硅，得到栅极绝缘层。
采用PEVCD的方式沉积氮化硅，在刻蚀后的SOI衬底上沉积的氮化硅，来制备栅极绝缘层。
上述几种方式制备的栅极绝缘层的厚度为1～250纳米，优选的，其厚度为栅极绝缘层的厚度为30～250纳米。
步骤S104：在栅极绝缘层上喷溅栅极金属，形成栅极金属层。
在大气压不大于10Pa的真空条件下，喷溅栅极金属，形成栅极金属层。优选的，在1×10-5Pa的真空条件下，喷溅栅极金属mo。如图6所示，通过喷溅栅极金属形成栅极金属层15。
步骤S105：在栅极金属层上涂覆光刻胶，在需要制备金属栅极的区域之外的区域进行曝光和显影。
通过在栅极金属层上涂覆光刻胶，然后通过曝光和显影将需要制备金属栅极的区域之外的区域的光刻胶去除掉，从而实现将需要制备金属栅极的部分覆盖起来，以便将不需要制备金属栅极的部分刻蚀掉。优选的，也可以选用AZ系列光刻胶进行旋涂覆盖。
步骤S106：将曝光和显影后裸露出的区域的栅极金属层刻蚀掉，以刻蚀后的栅极金属层作为金属栅极。
可以采用干法蚀刻的方式将暴露区域的栅极金属蚀刻干净。如图7所示，对栅极金属层15进行光刻和刻蚀后得到金属栅极15a。
上述步骤S104-步骤S106实现了在栅极绝缘层上制备的金属栅极。
步骤S107：在栅极绝缘层与金属栅极上覆盖的钝化层。
采用等离子体增强化学气相沉积(PECVD)的方式在栅极绝缘层与金属栅极上沉积氮化硅，得到钝化层。如图8所示，在栅极绝缘层14与金属栅极15a上覆盖的钝化层16。
步骤S108：在钝化层上涂覆光刻胶，在需要制备源电极和漏电极的区域进行曝光和显影。
根据源电极和漏电极的设定图案，将不需要制备源电极和漏电极的区域覆盖起来。优选的，也可以选用AZ系列光刻胶进行旋涂覆盖。通过在钝化层上涂覆光刻胶，然后通过曝光和显影将需要制备源电极和漏电极的区域的光刻胶去除掉，从而实现将不需要制备源电极和漏电极的区域覆盖起来。
步骤S109：在曝光和显影后裸露出的钝化层上刻蚀出贯穿栅极绝缘层和钝化层的源电极和漏电极的沉积孔。
可以采用干法蚀刻的方式蚀刻掉栅极绝缘层和钝化层，暴露出作为沟道的单晶硅薄膜层，得到沉积孔。如图9所示，得到源电极和漏电极的两个沉积孔17。
步骤S110：在沉积孔中溅射沉积电极金属，得到与单晶硅薄层接触的源电极和漏电极。
如图10所示，在沉积孔17中沉积电极金属后，得到源电极和漏电极17a，其中一般可选的，源电极和漏电极可以如图10所示的高出钝化层设定高度。
上述步骤S108-步骤S110实现了在钝化层上的选定位置处，制备贯穿栅极绝缘层和钝化层后与所述单晶硅薄层接触的漏电极和源电极。
采用本发明实施例一提供的上述薄膜场效应晶体管器件制备方法，制备得到的薄膜场效应晶体管器件的结构如上图10所示，该薄膜场效应晶体管器件包括：SOI衬底，SOI衬底包括单晶硅衬底层11、绝缘薄膜层12和单晶硅薄膜层13，单晶硅薄膜层光刻及刻蚀后形成沟道；SOI衬底上覆盖的栅极绝缘层14；制备的栅极15a、源电极和漏电极17a。其中，栅极为栅极绝缘层14上制备的金属栅极15a；栅极绝缘层14与金属栅极15a上覆盖的钝化层16；钝化层16上的选定位置处制备的源电极和漏电极17a，其中，源电极和漏电极贯穿栅极绝缘层14和钝化层16，与单晶硅薄膜层13接触。
优选的，SOI衬底包括的单晶硅衬底层和单晶硅薄膜层同为n型或同为P型硅材料。优选的，单晶硅薄膜层的表面层为对n型硅或p型硅材料进行掺杂转变得到的P型硅或n型硅材料。
优选的，上述薄膜场效应晶体管器件还可以包括绝缘隔离层和作为阳极的氧化铟锡电极，该绝缘隔离层在制备完源电极和漏电极的SOI衬底外表面，除源电极之外的像素区域沉积得到；该氧化铟锡电极在此像素区域沉积得到。
实施例二：
本发明实施例二提供的薄膜场效应晶体管器件制备方法，以SOI衬底包含的绝缘薄膜层下面的单晶硅衬底层作为栅极制备得到薄膜场效应晶体管器件。该方法流程如图11所示，执行步骤如下：
步骤S201-步骤S203分别同步骤S101-步骤S103，此处不再赘述。
步骤S204：在栅极绝缘层上覆盖的钝化层。
如图12所示，在栅极绝缘层14上覆盖的钝化层16。
以SOI衬底包含的绝缘薄膜层12下面的单晶硅衬底层11作为栅极。
步骤S205-步骤S207分别同步骤S108-步骤S110，此处不再赘述。
可选的，也可以不执行步骤S203或不执行步骤S204。或者说在本实施例中栅极绝缘层和钝化层可以合并为一个绝缘层即可。
采用本发明实施例二提供的上述薄膜场效应晶体管器件制备方法，制备得到的薄膜场效应晶体管器件的结构如上图12所示，该薄膜场效应晶体管器件与实施例一中图10所示的薄膜场效应晶体管器件不同的是，该薄膜场效应晶体管器件没有单独制备金属栅极，而是以SOI衬底包含的绝缘薄膜层下面的单晶硅衬底层11作为栅极，并在栅极绝缘层14上覆盖的钝化层。
采用该方式制备薄膜场效应晶体管器件，可以进一步减少掩膜板(Mask)的使用。
优选的，本发明实施例提供的上述薄膜场效应晶体管器件制备方法还包括：在执行步骤S11对SOI衬底的绝缘薄膜层上方的单晶硅薄膜层进行光刻之前，针对具体实施例一则是在执行步骤S101之前，针对具体实施例二则是在执行步骤S201之前，对SOI衬底进行清洗，去除SOI衬底表面的氧化硅的过程。其中对SOI衬底进行清洗，具体包括：采用丙酮和乙醇进行超声波清洗，采用HF溶液进行浸泡去除表面的氧化硅和灰尘后，采用离子水进行超声波清洗。其中：
采用丙酮和乙醇进行超声波清洗的时间为5～60分钟。
进行浸泡的HF溶液的浓度为0.01～40％，浸泡的时间为30秒～10分钟。
采用离子水进行超声波清洗的时间为1～60分钟。
优选的，本发明实施例提供的上述薄膜场效应晶体管器件制备方法还包括：制备源电极和漏电极之后，在制备完源电极和漏电极的SOI衬底外表面，除源电极之外的像素区域沉积绝缘隔离层；以及在此像素区域沉积氧化铟锡(ITO)等导电薄膜材料得到氧化铟锡电极作为阳极，并通过接触孔与背板的源电极接触，并在此之上进而制备有机发光二极管(OLED)器件，即可得到主动模式的有机发光显示屏(AMOLED)。
本发明实施例提供的上述薄膜场效应晶体管器件制备方法，既可以用于制备顶栅结构的TFT器件，也可以用于采用SOI衬底制备其他结构，例如底栅结构的TFT器件，在制备TFT器件的基础上进一步进行器件转移等工艺，制备TFT-OLED器件等。
本发明实施例提供的薄膜场效应晶体管器件及其制备方法，采用SOI衬底上的单晶硅薄膜层制作沟道，使沟道区与绝缘层之间接触十分良好；以单晶硅作为沟道材料，采用改进的制作工艺，制作得到薄膜场效应晶体管器件，使得制备得到的薄膜场效应晶体管器件具体有良好的导电性，大大提高了器件的导电性能；采用具有较高的载流子迁移率的单晶硅作为沟道材料制造沟道，大大提高了薄膜场效应晶体管器件的均匀性和载流子迁移率，使均匀性和载流子迁移率问题不再成为薄膜场效应晶体管器件的主要障碍问题，从而进一步提高了TFT器件的良率。这不仅极大地方便采用GOA(Gate On Array)技术，也同时使得制备得到电子器件与发光器件的集成成为可能。
上述方法通过对沟道材料和TFT器件制备工艺的改进，制造出具有较高均匀性和载流子迁移率的TFT器件，并进一步封装制备出性能良好的TFT-OLED器件。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，本技术领域所属技术人员，在不脱离本发明的创造精神和范围内，可做些许变动及改进，因此本发明的保护范围以权利要求所界定的范围为准，说明书中公开的技术内容仅用于对权利要求进行解释和说明。
Claims (25)
1.一种薄膜场效应晶体管器件制备方法，其特征在于，包括：
对SOI衬底的绝缘薄膜层上面的单晶硅薄膜层进行刻蚀，以刻蚀后的单晶硅薄膜层作为沟道；
在制备出单晶硅沟道的SOI衬底的上面制备栅极绝缘层；
以所述SOI衬底包含的绝缘薄膜层下面的单晶硅衬底层作为栅极，以及制备漏电极和源电极。
2.如权利要求1所述的方法，其特征在于，所述制备漏电极和源电极，具体包括：
在所述栅极绝缘层上覆盖的钝化层；
在所述钝化层上的选定位置处，制备贯穿所述栅极绝缘层和钝化层后与所述单晶硅薄层接触的漏电极和源电极。
3.如权利要求1所述的方法，其特征在于，所述对SOI衬底的绝缘薄膜层上面的单晶硅薄膜层进行刻蚀，以刻蚀后的单晶硅薄膜层作为沟道，具体包括：
在SOI衬底的单晶硅薄膜层上涂覆光刻胶，在需要制备沟道的区域外的区域进行曝光和显影，将曝光和显影后裸露出的单晶硅薄膜层刻蚀掉，以刻蚀后的单晶硅薄膜层作为沟道。
4.如权利要求3所述的方法，其特征在于，所述单晶硅衬底层的厚度为100～500微米，所述绝缘薄膜层的厚度为5纳米～4微米，所述单晶硅薄膜层的厚度为5～1500nm。
5.如权利要求3所述的方法，其特征在于，所述SOI衬底包括的单晶硅衬底层和单晶硅薄膜层同为n型或同为p型硅材料。
6.如权利要求5所述的方法，其特征在于，还包括：对单晶硅薄膜层的表面层的n型硅或p型硅材料进行掺杂，将其转变为p型硅或n型硅材料。
7.如权利要求1所述的方法，其特征在于，所述在制备出单晶硅沟道的SOI衬底的上面制备栅极绝缘层，包括：
在刻蚀后的SOI衬底上沉积氧化硅，得到栅极绝缘层；或
对刻蚀后的SOI衬底进行热氧化，得到栅极绝缘层，其中，热氧化的温度为400～1500℃，环境为氧环境；或
在刻蚀后的SOI衬底上沉积氮化硅，得到栅极绝缘层。
8.如权利要求7所述的方法，其特征在于，所述栅极绝缘层的厚度为1～250纳米。
9.如权利要求2所述的方法，其特征在于，在所述栅极绝缘层上覆盖的钝化层，具体包括：
采用等离子体增强化学气相沉积的方式在所述栅极绝缘层上沉积氮化硅，得到钝化层。
10.如权利要求9所述的方法，其特征在于，所述钝化层的厚度为30～1500纳米。
11.如权利要求2所述的方法，其特征在于，在所述钝化层上的选定位置处，制备贯穿所述栅极绝缘层和钝化层后与所述单晶硅薄层接触的漏电极和源电极，具体包括：
在所述钝化层上涂覆光刻胶，在需要制备源电极和漏电极的区域进行曝光和显影，在曝光和显影后裸露出的钝化层上刻蚀出贯穿所述栅极绝缘层和钝化层的源电极和漏电极的沉积孔；
在所述沉积孔中溅射沉积电极金属，得到与所述单晶硅薄层接触的源电极和漏电极。
12.如权利要求11所述的方法，其特征在于，溅射的电极金属为Mo、Al或Cr，所述源电极和漏电极的厚度为30～1000纳米。
13.如权利要求1-12任一所述的方法，其特征在于，所述对SOI衬底的绝缘薄膜层上方的单晶硅薄膜层进行光刻之前，还包括：对所述SOI衬底进行清洗，去除所述SOI衬底表面的氧化硅和灰尘。
14.如权利要求13所述的方法，其特征在于，对所述SOI衬底进行清洗，具体包括：
采用丙酮和乙醇进行超声波清洗，采用HF溶液进行浸泡去除表面的氧化硅后，采用离子水进行超声波清洗。
15.如权利要求14所述的方法，其特征在于，采用丙酮和乙醇进行超声波清洗的时间为5～60分钟；
进行浸泡的HF溶液的浓度为0.01～40％，浸泡的时间为30秒～10分钟；
采用离子水进行超声波清洗的时间为1～60分钟。
16.如权利要求11所述的方法，其特征在于，制备源电极和漏电极之后，还包括：
在制备完源电极和漏电极的SOI衬底外表面，除源电极之外的区域沉积绝缘隔离层作为像素区；以及
在所述像素区域沉积氧化铟锡电极作为阳极并通过接触孔与所述源电极接触，制备有机发光二极管OLED器件。
17.一种薄膜场效应晶体管器件，其特征在于，包括：
SOI衬底，所述SOI衬底包括单晶硅衬底、绝缘薄膜层和单晶硅薄膜层，所述单晶硅薄膜层刻蚀后形成沟道；
所述SOI衬底上覆盖的栅极绝缘层；
制备的栅极、源电极和漏电极，其中，以SOI衬底包含的单晶硅衬底作为所述栅极。
18.如权利要求17所述的薄膜场效应晶体管器件，其特征在于，
所述源电极和漏电极，位于钝化层上的选定位置处，贯穿所述栅极绝缘层和钝化层，与所述单晶硅薄膜层接触；所述钝化层覆盖在所述栅极绝缘层上。
19.如权利要求17所述的薄膜场效应晶体管器件，其特征在于，所述单晶硅衬底层的厚度为100～500微米，所述绝缘薄膜层的厚度为5纳米～4微米，所述单晶硅薄膜层的厚度为5～1500nm。
20.如权利要求19所述的薄膜场效应晶体管器件，其特征在于，所述包括：所述SOI衬底包括的单晶硅衬底层和单晶硅薄膜层同为n型或同为p型硅材料。
21.如权利要求20所述的薄膜场效应晶体管器件，其特征在于，所述单晶硅薄膜层的表面层为对n型硅或p型硅材料进行掺杂转变得到的p型硅或n型硅材料。
22.如权利要求17所述的薄膜场效应晶体管器件，其特征在于，所述栅极绝缘层的厚度为1～250纳米。
23.如权利要求18所述的薄膜场效应晶体管器件，其特征在于，所述钝化层的厚度为30～1500纳米。
24.如权利要求18所述的薄膜场效应晶体管器件，其特征在于，所述源电极和漏电极电极金属为Mo、Al或Cr，所述源电极和漏电极的厚度为30～1000纳米。
25.如权利要求18-24任一所述的薄膜场效应晶体管器件，其特征在于，还包括：
绝缘隔离层，所述绝缘隔离层在制备完源电极和漏电极的SOI衬底外表面，除源电极之外的区域沉积得到；
作为阳极的氧化铟锡电极，所述氧化铟锡电极在除源电极之外的区域沉积得到，并通过接触孔与背板的源电极接触。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110113190.4A CN102646592B (zh) | 2011-05-03 | 2011-05-03 | 薄膜场效应晶体管器件及其制备方法 |
| US13/461,905 US20120280235A1 (en) | 2011-05-03 | 2012-05-02 | Thin film fet device and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110113190.4A CN102646592B (zh) | 2011-05-03 | 2011-05-03 | 薄膜场效应晶体管器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102646592A CN102646592A (zh) | 2012-08-22 |
| CN102646592B true CN102646592B (zh) | 2014-12-03 |
Family
ID=46659351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110113190.4A Active CN102646592B (zh) | 2011-05-03 | 2011-05-03 | 薄膜场效应晶体管器件及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120280235A1 (zh) |
| CN (1) | CN102646592B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11676945B1 (en) * | 2012-12-22 | 2023-06-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US9224755B2 (en) | 2013-09-06 | 2015-12-29 | Globalfoundries Inc. | Flexible active matrix display |
| CN104681624A (zh) * | 2014-12-24 | 2015-06-03 | 上海交通大学 | 单晶硅基底tft器件 |
| CN105990522A (zh) * | 2015-01-28 | 2016-10-05 | 泓准达科技(上海)有限公司 | 一种柔性铁电存储器及其制备方法 |
| CN107359262A (zh) * | 2017-07-07 | 2017-11-17 | 安徽熙泰智能科技有限公司 | 一种透明oled微显示器件及其制作方法 |
| CN108493252A (zh) * | 2018-03-22 | 2018-09-04 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| KR20200113079A (ko) | 2019-03-21 | 2020-10-06 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100430764C (zh) * | 2005-11-18 | 2008-11-05 | 中国科学院半导体研究所 | 一种基于soi的光子晶体分束器及制法 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2278235B (en) * | 1991-10-21 | 1996-05-08 | Holm Kennedy James W | Method and device for biochemical sensing |
| US5846708A (en) * | 1991-11-19 | 1998-12-08 | Massachusetts Institiute Of Technology | Optical and electrical methods and apparatus for molecule detection |
| US5355002A (en) * | 1993-01-19 | 1994-10-11 | Industrial Technology Research Institute | Structure of high yield thin film transistors |
| GB9315798D0 (en) * | 1993-07-30 | 1993-09-15 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin-film transistors |
| JPH09203721A (ja) * | 1995-11-24 | 1997-08-05 | Horiba Ltd | ｐＨセンサおよびそれを用いたワンチップｐＨセンサ |
| WO1997039145A1 (en) * | 1996-04-17 | 1997-10-23 | Motorola Inc. | Transistor-based molecular detection apparatus and method |
| US7195960B2 (en) * | 1996-06-28 | 2007-03-27 | Seiko Epson Corporation | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor |
| JP3265569B2 (ja) * | 1998-04-15 | 2002-03-11 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| ATE450895T1 (de) * | 1999-07-21 | 2009-12-15 | E Ink Corp | Bevorzugte methode, elektrische leiterbahnen für die kontrolle eines elektronischen displays herzustellen |
| TW480576B (en) * | 2000-05-12 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing same |
| US6583440B2 (en) * | 2000-11-30 | 2003-06-24 | Seiko Epson Corporation | Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus |
| TW575775B (en) * | 2001-01-29 | 2004-02-11 | Hitachi Ltd | Liquid crystal display device |
| JP4926329B2 (ja) * | 2001-03-27 | 2012-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法、電気器具 |
| CA2456765A1 (en) * | 2001-08-08 | 2003-02-20 | The Arizona Board Of Regents | Nucleic acid field effect transistor |
| JP4091304B2 (ja) * | 2002-01-07 | 2008-05-28 | セイコーインスツル株式会社 | 半導体集積回路の製造方法及び半導体集積回路 |
| US6841434B2 (en) * | 2002-03-26 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| JP2003332582A (ja) * | 2002-05-13 | 2003-11-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6936895B2 (en) * | 2003-10-09 | 2005-08-30 | Chartered Semiconductor Manufacturing Ltd. | ESD protection device |
| US6955932B2 (en) * | 2003-10-29 | 2005-10-18 | International Business Machines Corporation | Single and double-gate pseudo-FET devices for semiconductor materials evaluation |
| KR20050052029A (ko) * | 2003-11-28 | 2005-06-02 | 삼성에스디아이 주식회사 | 박막트랜지스터 |
| TWI292281B (en) * | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| JP5003013B2 (ja) * | 2006-04-25 | 2012-08-15 | 株式会社日立製作所 | シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。 |
| US7863612B2 (en) * | 2006-07-21 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
| US7791012B2 (en) * | 2006-09-29 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes |
| JP5503876B2 (ja) * | 2008-01-24 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
| US7833891B2 (en) * | 2008-07-23 | 2010-11-16 | International Business Machines Corporation | Semiconductor device manufacturing method using oxygen diffusion barrier layer between buried oxide layer and high K dielectric layer |
| MY172111A (en) * | 2009-10-30 | 2019-11-14 | Semiconductor Energy Lab | Semiconductor device |
| JP5706670B2 (ja) * | 2009-11-24 | 2015-04-22 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| WO2011109693A2 (en) * | 2010-03-04 | 2011-09-09 | University Of Florida Research Foundation Inc. | Semiconductor devices including an electrically percolating source layer and methods of fabricating the same |
| KR101519623B1 (ko) * | 2010-12-13 | 2015-05-12 | 한국전자통신연구원 | 오탐률을 줄이기 위한 분산 서비스 거부 공격 탐지 장치 및 방법, 분산 서비스 거부 공격 탐지 및 방어 장치 |
-
2011
- 2011-05-03 CN CN201110113190.4A patent/CN102646592B/zh active Active
-
2012
- 2012-05-02 US US13/461,905 patent/US20120280235A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100430764C (zh) * | 2005-11-18 | 2008-11-05 | 中国科学院半导体研究所 | 一种基于soi的光子晶体分束器及制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120280235A1 (en) | 2012-11-08 |
| CN102646592A (zh) | 2012-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102646592B (zh) | 薄膜场效应晶体管器件及其制备方法 | |
| US9748280B2 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| US11177293B2 (en) | Array substrate and fabricating method thereof, and display device | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| WO2013131380A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| KR101456354B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| WO2015100898A1 (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
| CN103325841A (zh) | 薄膜晶体管及其制作方法和显示器件 | |
| WO2015081673A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| WO2015196633A1 (zh) | 一种阵列基板的制造方法、阵列基板及显示装置 | |
| WO2016206206A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| WO2019061813A1 (zh) | Esl型tft基板及其制作方法 | |
| WO2013170574A1 (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN104600083A (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置 | |
| CN107910302A (zh) | 阵列基板及其制造方法和显示装置 | |
| WO2013086909A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| US20210366943A1 (en) | Manufacturing method of thin film transistor substrate and thin film transistor substrate | |
| CN103018990A (zh) | 一种阵列基板和其制备方法、及液晶显示装置 | |
| KR20150004536A (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
| WO2014169544A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| KR20150007000A (ko) | 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법 | |
| CN101419944B (zh) | 平板显示器的制备方法 | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| US20150279690A1 (en) | Trench forming method, metal wiring forming method, and method of manufacturing thin film transistor array panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |