DE69028397T2 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung

Info

Publication number
DE69028397T2
DE69028397T2 DE69028397T DE69028397T DE69028397T2 DE 69028397 T2 DE69028397 T2 DE 69028397T2 DE 69028397 T DE69028397 T DE 69028397T DE 69028397 T DE69028397 T DE 69028397T DE 69028397 T2 DE69028397 T2 DE 69028397T2
Authority
DE
Germany
Prior art keywords
film
resistor
polycrystalline silicon
manufacturing
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69028397T
Other languages
English (en)
Other versions
DE69028397D1 (de
Inventor
Shinichi Araki
Hiroki Hozumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of DE69028397D1 publication Critical patent/DE69028397D1/de
Publication of DE69028397T2 publication Critical patent/DE69028397T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/136Resistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/909Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

    TECHNISCHES GEBIET
  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung.
  • STAND DER TECHNIK
  • Als Widerstand für eine Halbleitervorrichtung wird häufig ein Diffusionswiderstand benutzt, der als Diffusionsschicht auf dem Halbleitersubstrat ausgebildet ist. Der Diffusionswiderstand ist derart gestaltet, daß Bor zum Beispiel in einem Abschnitt der Oberfläche einer n-leitenden epitaxialen Schicht dotiert ist, um einen p+ Diffusionsbereich zu bilden. Anschlieflend werden Elektroden (z.B. Al-Elektroden usw.) an gegenüberliegenden Enden des Diffusionsbereichs ausgebildet.
  • Bisher wird als Widerstandsmaterial ein polykristalliner Siliziumfilm benutzt. Der polykristalline Siliziumwiderstand ist in der in Fig. 6 dargestellten Art und Weise so gestaltet, daß ein als Widerstand dienender polykristalliner Silizium film 3 mit Verunreinigungen auf einer feldisolierenden Schicht 2 (SiO&sub2;-Schicht) ausgebildet ist, die ihrerseits auf einer Hauptoberfläche eines Siliziumsubstrats ausgebildet ist. Danach wird eine SiO&sub2;- Schicht 4 auf der gesamten Oberfläche des polykristallinen Siliziumfilms 3 durchchemische Dampfablagerung (CVD) aufgebracht und es werden dann zwei Al-Elektroden durch Kontaktlöcher an gegenüberliegenden Enden des polykristallinen Silizium films 3 ausgebildet. Dieser derart gestaltete polykristalline Siliziumwiderstand 7 besitzt die folgenden Eigenschaften, wenn er mit dem vorstehend beschriebenen Diffusionswiderstand verglichen wird:
  • (i) Der Diffusionswiderstand hat jene Eigenschaft, daß ein Widerstandswert sich in Abhängigkeit von einer Verarmungsschicht ändert, die sogenannte rückwirkende Vorspannungsabhängigkeit, da ein Zonenübergang durch Anlegen der umgekehrten Vorspannung zwischen ihm und dem benachbarten Halbleiterbereich getrennt wird, wohingegen der polykristalline Siliziumwiderstand diese rückwirkende Vorspannungsabhängigkeit nicht besitzt;
  • (ii) der Diffusionswiderstand hat jene Eigenschaft, daß eine Ausweitung einer Verarmungsschicht in Abhängigkeit von einer daran angelegten Spannung verändert wird, um dadurch einen Widerstandswert, die sogenannte Eigenvorspannungsabhängigkeit, zu ändern, wohingegen der polykristalline Siliziumwiderstand 7 diese Eigenvorspannungsabhängigkeit nicht besitzt;
  • (iii) der Diffusionswiderstand wird in seinem Widerstandswert in Abhängigkeit von der Orientierung eines Wafers und durch den Einfluß der auf ihn während des Herstellungsprozesses ausgeübten mechanischen Belastung (z.B. während des Vergußprozesses) verändert, wohingegen der polykristalline Siliziumwiderstand 7 in seinem Widerstandswert durch die Orientierung des Wafers nicht und durch die mechanische Belastung während des Herstellungsprozesses kaum beeinflußt wird;
  • und
  • (iv) der polykristalline Siliziumwiderstand ist weitaus vorteilhafter hinsichtlich der Temperatureigenschaften.
  • Als einer der bipolaren Transistoren, wurde nun ein Ultrahochgeschwindigkeits - Bipolartransistor vorgeschlagen, der derart konstruiert ist, daß sowohl eine von der Basis als auch eine vom Emitter wegführende Elektrode durch einen polykristallinen Siliziumfilm gebildet werden. Anschließend werden ein Basisbereich und ein Emitterbereich mittels Seibstausrichtung durch aus dem polykristallinen Siliziumfilm diffundierende Verunreinigungen gebildet, wobei der polykristalline Siliziumfilm als die vom Emitter wegführende Elektrode dient. Fig. 8 zeigt ein Beispiel eines Herstellungsverfahrens für den Ultrahochgeschwindigkeits - Bipolartransistor.
  • Wie in Fig. 8A dargestellt ist, sind auf einer Hauptoberfläche eines ersten, wie z.B. einem p-leitenden Siliziumsubstrat 11, ein zweiter Leitfähigkeitstyp, wie z.B. ein n-leitender Kollektor mit vergrabenem Bereich 12 und ein p-leitender Kanalsperrbereich 13 ausgebildet, und darauf wächst dann eine n-leitende epitaxiale Schicht 14 auf. Danach wird ein vom Kollektor wegführender und mit dem vergrabenen Bereich 12 des Kollektors in Verbindung stehender hochdotierter, n-leitender Bereich 15 ausgebildet, und ein feldisolierender Film 16 wird durch lokale Oxidation in den Bereichen mit Ausnahme des vom Kollektor wegführenden Bereichs 15 und eines Bereichs 14A ausgebildet, auf denen Basis- und Kollektorbereiche in nachfolgenden Schritten ausgebildet werden. Eine dünne isolierende Schicht, wie z.B. eine SiO&sub2; - Schicht 17, wird dann auf der gesamten Oberfläche ausgebildet und ein Abschnitt davon, der dem Bereich 14A entspricht ist freigelassen, um einen ersten polykristallinen Siliziumfilm 18 durch das CVD - Verfahren auszubilden, der als eine von der Basis wegführende Elektrode dient. Anschließend wird der polykristalline Siliziumfilm 18 mit Bor als p-leitende Verunreinigung dotiert. Danach wird der p+ polykristalline Siliziumfilm 18 einem Maskierungsverfahren durch eine erste Abschirmmaske 19 hindurch unterzogen, die ein der externen Konfiguration der von der Basis wegführenden Elektrode entsprechendes Muster besitzt.
  • Bezugnehmend auf Fig. 8B wird ein SiO&sub2; - Film 20 durch das CVD - Verfahren auf der gesamten Oberfläche einschließlich dem den Maskierungsprozeß unterzogenen p+ polykristallinen Siliziumfilm 18 aufgebracht, und danach wird darauf eine zweite Abschimmaske 21 ausgebildet. Ein Teil des SiO&sub2; - Films 20 und des p+ polykristallinen Siliziumfilms 18, der einem aktiven Abschnitt zur Ausbildung eines intrinsischen Basisbereich und eines Emitterbereichs entspricht, werden selektiv mit einem Ätzverfahren durch die Abschirmmaske 21 hindurch entfernt, um dadurch eine Öffnung 23 und ebenso eine von der Basis wegführende aus dem p+ polykristallinen Siliziumfilm 18 gebildete Elektrode 22 auszubilden.
  • Anschließend, wie in Fig. 8C gezeigt, wird die p4eitende Verunreitügung Bor mit einer Ionenimplantationstechnik durch die Öffnung 23 implantiert, um einen Basisverbindungsbereich 24 auf dem Bereich 14A auszubilden, wodurch ein noch auszubildender externer Basisbereich und der noch auszubildende intrinsische Basisbereich verbunden werden. Mittels des CVD - Verfahrens wird dann ein SiO&sub2; - Film aufgebracht und der vorstehend durch das CVD -Verfahren aufgebrachte SiO&sub2; - Film wird mittels einer Wärmebehandlung bei ungefahr 900 ºC verdichtet. Aufgrund der Wärmebehandlung bei diesem Schritt diffundiert die Verunreinigung Bor aus der von der Basis wegführenden Elektrode 22 des p+ polykristallinen Siliziumfilms, um einen Teil eines externen Basisbereichs 26 auszubilden. Anschließend wird mittels eines Rückätzverfahrens eine Seitenwand 25 aus SiO&sub2; an der inneren Wand der von der Basis wegführenden Elektrode 22 ausgebildet, die auf die Öffnung 23 zeigt.
  • Wie in Fig. 8D gezeigt, wird danach letztendlich ein zweiter polykristalliner Siliziumfilm 28, der als die vom Emitter wegführende Elektrode dient, durch ein CVD - Verfahren an einer durch die Seitenwand 25 bestimmten Öffnung 27 ausgebildet, und eine p-leitende Verunreinigung (wie z.B. B oder BF&sub2;) wird durch ein Ionenimplantationsverfahren in den polykristallinen Siliziumfilm 28 implantiert, der im Gegenzug getempert wird, um einen p- leitenden intrinsischen Basisbereich 29 am aktiven Abschnitt auszubilden. Anschließend wird eine n-leitende Verunreinigung (wie z.B. Arsen) in den Film durch ein Ionenimplantationsverfahren implantiert und der Film wird getempert, um einen n-leitenden Emitterbereich 30 auszubilden. Der p-leitende intrinsische Basisbereich 29 und der n- leitende Emitterbereich 30 können anstatt nach dem oben beschriebenen Verfahren in der Weise hergestellt werden, daß die p-leitende Verunreinigung und die n-eitende Verunreinigung nacheinander in den polykristallinen Siliziumfilm 28 durch ein Ionenimplantationsverfahren implantiert und gleichzeitig getempert werden. Aufgrund des Temperverfahrens zur Ausbildung der Basis- und Emitterelektroden diffundiert die Verunreinigung Bor aus der von der Basis wegführenden Elektrode 22 des p+ polykristallinen Siliziumfilms 21, um letztendlich den externen Basisbereich 26 auszubilden. Der intrinsische Basisbereich 29 besitzt nun eine höhere Verunreinigungsdichte als der Basisverbindungsbereich 24. Danach werden Kontaktlöcher ausgebildet, und eine Basiselektrode 31, eine Kollektorelektrode 32 und eine Emitterelektrode 33 werden aus Metall (wie z.B. Al) hergestellt, wodurch ein Ultrahochgeschwindigkeits - Bipolartransistor 34 gebildet wird.
  • Der vorstehend beschriebene polykristalline Siliziumwiderstand wird bei einem Ultrahochgeschwindigkeits - Bipolar - LSI, Bi-CMOS usw. einschließlich des vorstehend beschriebenen Ultrahochgeschwindigkeits - Bipolartransistors verwendet.
  • Da der vorstehend beschriebene polykristalline Siliziumwiderstand jedoch auf einer feldisolierenden Schicht 2 ausgebildet wird, wird eine Stufe größer, wodurch eine Unterbrechung der Stufe und Elektronenwanderung an der Al -Elektrode 6 (Durchverbindung) der oberen Schicht aufgrund der Bedeckung des durch das CVD - Verfahren abgeschiedenen SiO&sub2; - Films 4 an einem Stufenabschnitt A (Fig. 6) auftreten können. Desweiteren kann, da der durch das CVD - Verfahren abgeschiedene SiO&sub2; - Film 4 angesichts der Filmqualität empfindlich ist, falls die Al - Durchverbindung 8, wie in Fig. 7 gezeigt ist, über den Widerstand 7 greift, ein zwischen dem polykristallinem Siliziumwiderstand 7 und der Al - Durchverbindung 8 an einem Stufenabschnitt B ein Leckstrom erzeugt werden.
  • Der Grund, daß die Qualität des durch das CVD - Verfahren abgeschiedenen SiO&sub2; - Films 4 verschlechtert wird, ist folgender. Wenn nämlich der polykristalline Siliziumfilm 3, der ein Widerstand wird, dem Maskierungsverfahren, wie z.B. dem reaktiven Ionenätzverfahren (RIE) durch eine Abschirmmaske hindurch, unterzogen wird, wird eine Oberfläche der feldisolierenden Schicht 2 beschädigt, und eine Oberfläche des polykristallinen Siliziumfilms 3 wird verschmutzt und beschädigt, wenn das mit Rückständen verbundene Abtragen der Abschirmmaske durchgeführt wird, so daß der durch das CVD - Verfahren auf dem polykristallinen Siliziumfilm abgeschiedene SiO&sub2; - Film 4 in der Dicke abnimmt und brüchig wird.
  • Im Falle des polykristallinen Siliziumwiderstands kann nun bei konstanter Dicke der Wert des Schichtwiderstands in Übereinstimmung mit der Art der Verunreinigung und der Höhe der Dosis kontrolliert werden. Obwohl Bor (B), Arsen (As) und Phosphor (P) usw. jedoch verschiedene Eigenschaften besitzen, so weist doch jede dieser Verunreinigungen eine gemeinsame Tendenz auf, nämlich, daß falls eine Höhe der Dosis dieser Verunreinigungen weit über einen vorbestimmten Wert erhöht wird, ein Wert des Schichtwiderstands nicht verkleinert, sondern aufgrund der Entmischung der Verunreinigungen usw. vergrößert wird. Fig. 4 ist eine graphische Darstellung, die die Abhängigkeit des Schichtwiderstands von der Höhe der Dosis an Bor darstellt, wobei die Kurve a&sub2; einen konventionellen Fall zeigt. Fig. 5 ist eine graphische Darstellung, die die Abhängigkeit des Schichtwiderstands von der Höhe der Dosis an Arsen oder Phosphor darstellt, wobei die Kurve b&sub2; einen konventionellen Fall zeigt. Wie aus diesen Zeichnungen deutlich ersichtlich ist, ist es schwer gewesen, bei Verwendung des polykristallinen Siliziumwiderstands mit einem dünnen Film (normalerweise zur Herstellung eines hohen Widerstandswerts verwendet) einen kleinen Widerstandswert zu erhalten.
  • Ein Herstellungsverfahren für einen Halbleiter ist aus JP-A-61-96756 bekannt, das darauf abzielt, eine Verminderung des Widerstandes zu vermeiden, sogar wenn eine Passivierungs- oder eine isolierende P-SiN - Film - Zwischenschicht vorhanden sind, die durch eine CVD - Plasmatechnik hergestellt sind. Um dieses Ziel zu erreichen, wird ein Si&sub3;N&sub4; - Film auf dem isolierenden Zwischenschichtfilm durch das thermische CVD - Verfahren ausgebildet.
  • Desweiteren offenbart EP-A-0 281 276 ein Verfahren zur Ausbildung eines polykristallinen Siliziumwiderstands, das die Schritte, Aufbringen der Schicht aus polykristallinem Silizium, Implantieren der Schicht mit Silizium, um die Schicht amorph zu machen, Einfügen einer Verunreinigung zur Dotierung der Schicht und Tempern der Schicht in einer inerten und anschließend in einer Wasserstoff- Atmosphäre, umfaßt.
  • Eine Aufgabe einer Ausführungsform der gegenwärtigen Erfindung ist es, ein Verfahren zur Herstellung einer Halbleitervorrichtung zur Verfügung zu stellen, das fähig ist einen stabilen, isolierenden Film mit guter Qualität auszubilden und einen Widerstand mit hoher Zuverlässigkeit erzeugt, der keine Unterbrechung der Stufe der Elektroden und keine Durchverbindung oder einen Leckstrom zwischen dem Widerstand und der Durchverbindung verursacht. Im besonderen sollte das Verfahren einen Widerstand mit einem geringeren Widerstandswert in hochdotierten Bereichen zur Verfügung stellen.
  • Zur Lösung der vorstehenden Aufgabe stellt die gegenwärtige Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung zur Verfügung, das die Schritte umfaßt:
  • Ausbilden eines Halbleiterfilms, der ein Widerstand wird, auf einer Isolierschicht;
  • Einbringen einer Verunreimgung mittels Ionenimplantation in den Halbleiterfilm, der der Widerstand wird, um ihn amorph zu machen;
  • anschließende Wärmebehandlung des Halbleiterfilms bei einem mittleren Temperaturbereich von ungefahr 500ºC bis 800ºC in einer Atmosphäre, die Gas einer Wasserstofferbindung und/oder Wasserstoffgas enthält;
  • sequentielles Aufbringen eines Sillziumdioxidfilms auf der gesamten Oberfläche einschließlich dem Bereich, der der Widerstand wird;
  • danach abermals eine Wärmebehandlung des Halbleiterfilms bei einem höheren Temperaturbereich von mehr als 900ºC, um diesen dadurch zur Ausbildung des Widerstandes zu aktivieren; und
  • danach Ausbilden der Elektroden des Widerstandes.
  • Bei einer bevorzugten Ausführungsform beträgt der höhere Temperaturbereich ungefähr 1000ºC.
  • Eine spezielle Ausführungsform stellt eine Aulbringung eines Siliziumnitridfilms auf der gesamten Oberfläche vor dem Aufbringen des Siliziumdioxidfilms zur Verfügung.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Fig. 1A-1D sind Darstellungen einer Ausführungsform des Verfahrens zur Herstellung eines Widerstands;
  • Fig. 2A-2E sind Darstellungen einer Ausführungsform des Verfahrens zur Herstellung eines Widerstands gemäß der gegenwärtigen Erfindung;
  • Fig. 3A-3E sind Darstellungen einer anderen Ausführungsform des Verfahrens zur Herstellung eines Widerstands gemäß der gegenwärtigen Erfindung;
  • Fig. 4 ist ein Diagramm, das eine Abhängigkeit eines Schichtwiderstandswerts sowohl von einem konventionellen polykristallinen Siliziumwiderstand als auch von der gegenwärtigen Erfindung in Abhängigkeit von der Höhe der Bordosis darstellt;
  • Fig. 5 ist ein Diagramm, das eine Abhängigkeit eines Schichtwiderstandswerts sowohl von einem konventionellen polykristallinen Siliziumwiderstand als auch von der gegenwärtigen Erfindung in Abhängigkeit von der Höhe der Phosphor- oder Arsendosis darstellt;
  • Fig. 6 ist ein Schnitt, der ein Beispiel eines herkömmlichen polykristallinen Siliziumwiderstands zeigt;
  • Fig. 7 ist eine Draufsicht, die den Zustand darstellt, an dem eine Durchverbindung den polykristallinen Siliziumwiderstand überquert; und
  • Fig. 8 sind Darstellungen eines Beispiels des Verfahrens zur Herstellung eines Ultrahochgeschwindigkeits - Bipolartransistors.
  • BEVORZUGTE AUSFÜHRUNGSFORM ZUR AUSFÜHRUNG DER ERFINDUNG
  • Die Ausführungsformen der gegenwärtigen Erfindung werden unter Bezugnahme auf die beigefügte Zeichnung beschrieben.
  • Fig. 1 zeigt ein Beispiel eines Verfahrens zur Herstellung einer Halbleitervorrichtung und im besonderen einen Widerstand nach diesem Verfahren.
  • In dem in Fig. 1A dargestellten Beispiel ist eine feldisolierende Schicht 42 auf einer Hauptoberfläche eines Halbleitersubstrats, wie z.B. einem Siliziumsubstrat 41 ausgebildet, und ein polykristalliner Siliziumfilm 43 mit einer Dicke von ungefahr 100-400 nm ist auf der feldisolierenden Schicht 42 mittels eines CVD - Verfahrens aufgetragen. Die feldisolierende Schicht 42 kann eine mittels eines Verfahrens, wie z.B. durch lokale Oxidation (LOCOS) oder ein CVD - Verfahren, hergestellte SiO&sub2; - Schicht sein.
  • Gemäß Fig. 1B wird eine Verunreinigung, wie z.B. Bor, durch eine Ionenimplantationstechnik in den polykristallinen Siliziumfilm 43 eingebracht, dann wird selektiv eine Abschirmmaske 44 auf einem Bereich des polykristallinen Sillziumfilms, der ein Widerstand werden soll, mittels einer photolithographischen Technik ausgebildet, und der Bereich wird durch die Abschirmmaske 44 hindurch einem Maskierungsverfahren, wie z.B. einem RIE - Verfahren, unterzogen, um somit einen Widerstandskörper 45 auszubilden.
  • Als nächstes, wie in Fig. 1C dargestellt ist, wird die Abschirmmaske 44 durch ein mit Rückständen behaftetes Verfahren abgetragen, und ein Siliziumnitridfilm 46 (Si&sub3;N&sub4;) wird auf der gesamten Oberfläche der Vorrichtung einschließlich dem Widerstandskörper 45 z.B. durch ein Niederdruck CVD - Verfahren bei einer Temperatur von 700ºC aufgetragen, und anschließend wird darauf ein Siliziumdioxidfilm 47 (SiO&sub2;) z.B. durch das Normaldruck CVD - Verfahren bei einer Temperatur von 350ºC aufgetragen. Der Siliziumnitridfilm 46 kann sogar als ein dichter Film auf der feldisolierenden Schicht 42, die im Maskierungsverfahren des polykristallinen Siliziufilms beschädigt wurde, und auf der Oberfläche des Widerstandskörpers 45, der während des mit Rückständen verbundenen Abtragens der Abschirmmaske verschmutzt oder beschädigt wurde, ausgebildet werden, wodurch eine gute Bedeckung und weniger Fadenlunker zur Verfügung gestellt werden. Somit kann der auf dem die gute Filmqualität besitzende Siliziumnitridfilm 46 ausgebildete Sillziumdioxidfilm 47 ebenso widerstandsfähig ausgebildet werden, um eine gute Filmqualität zu erhalten.
  • Danach werden der Siliziumdioxidfilm 47 und der Siliziumnitridfilm 46 selektiv entfernt, um zwei Kontaktlöcher 48 an diesen Abschnitten auszubilden, die den gegenüberliegenden Enden des Widerstandskörpers 45 entsprechen, und darauf wird Al z.B. durch ein Sputterverfahren ausgebildet und anschließend wird es einem Maskierungsverfahren zur Ausbildung von zwei Elektroden 49A und 49B an gegenüberliegenden Enden des Widerstandskörpers 45 unterzogen, dadurch erhält man mittels des Sinterverfahrens einen in Fig. 1D dargestellten fertigen polykristallinen Siliziumwiderstand 50.
  • Gemäß dem vorstehend beschriebenen Verfahren zur Herstellung, wird die Oberfläche der feldioslierenden Schicht 42 beschädigt, falls der polykristalline Siliziumfilm 43 einem Maskierungsverfahren nach einem RIE-Verfahren unterzogen wird, und die Oberfläche des Widerstandskörpers 45 wird verschmutzt und beschädigt, wenn die Abschirmmaske 44 auf dem Widerstandskörper 45 dem mit Rückständen verbundenem Abtragen unterzogen wird, aber ein stabiler, isolierender Film mit einer guten Bedeckung und einer ausreichenden Dicke, wie z.B. ein CVD - Film 51, kann darauf durch sequentielle Ablagerung des Siliziumnitridfilms 46 und des Siliziumdioxidfilms 47 ausgebildet werden. Der Siliziumnitridfilm 46 kann nämlich mit einer guten Bedeckung als dichter Film sogar auf einer beschädigten Oberfläche usw. ausgebildet werden, so daß der auf dem Siliziumnitridfilm 46 ausgebildete Siliziumdioxidfilm 47 einen stabilen Film mit guter Filmqualität darstellt, ohne dabei durch die beschädigte Oberfläche oder Ähnlichem beeinflußt zu werden. Somit kann eine Unterbrechung der Stufen der Al-Elektroden 49A und 49B aufgrund der Bedeckung und ebenso das Auftreten der Elektronenwanderung vermieden werden. Ferner erreicht die Haltespannung zwischen dem Widerstand 50 und einer Al-Durchverbindung 8 (siehe. Fig. 7), die sich quer über den Widerstand 50 durch den CVD - Film 51 erstreckt einen ausreichenden Wert, so daß das Auftreten eines Leckstroms dazwischen verhindert ist, wodurch die Herstellung eines stabilen Widerstands 50 ermöglicht ist. Desweiteren kann eine Störung Vth aufgrund der feldisolierenden Schicht nicht als störend betrachtet werden, da ein stabiler CVD - Film 51 erzielbar ist. Darüber hinaus kann der Einfluß der durch das Herstellungsverfahren erzeugten Verschmutzung auf die Vorrichtung durch den Siliziumnitridfilm 46 reduziert werden.
  • Fig. 2 zeigt eine Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der gegenwärtigen Erfindung, und im besonderen ein Verfahren zur Herstellung eines Widerstands, das es ermöglicht, dessen Widerstandswert zu reduzieren.
  • In der in Fig. 2A dargestellten Ausführungsform ist eine feldisolierende Schicht 42 auf einer Hauptoberfläche eines Halbleitersubstrats, wie z.B. Siliziumsubstrat 41, ausgebildet, und ein polykristalliner Siliziumfilm 63 ist darauf mittels eines CVD - Verfahrens aufgebracht. Eine Abschirmmaske (nicht dargestellt) mit selektiven Öffnungen an den Abschnitten, an denen ein kleinerer Widerstand ausgebildet werden soll, ist auf dem polykristallinen Siliziumfilm 63 ausgebildet. Dann wird ein Verunreinigungsmaterial, wie z.B. Bor (B) (oder Phosphor (P), Arsen (As) usw.), in den polykristallinen Siliziumfilm 63 durch die Ionenimplantationstechnik eingefügt. In diesem Fall ist die Höhe der Dosis des durch die Ionenimplantationstechnik eingefügten Bors (oder des Phosphors, des Arsens usw.) hoch, so daß der Zustand des polykristallinen Siliziumfilms 63 in einen amorphen Zustand umgewandelt wird. Wechselweise kann der amorphe Zustand des polykristallinen Siliziumfilms 63 in einen noch mehr amorpheren Zustand durch Einfügen von Silizium mittels der Ionenimplantationstechnik usw. übergeführt werden.
  • Anschließend wird darauf, wie in Fig. 2B dargestellt ist, ein Maskierungsverfahren durch eine Abschirmmaske 65 hindurch mittels des RIE - Verfahrens usw. derart angewendet, daß der amorphe Siliziumfilm 63a in den Abschnitten übrigbleibt, die den Widerstandskörper darstellen sollen.
  • Anschließend wird, wie in Fig. 2C dargestellt ist, der amorphe Siliziumfilm 63a für ungefahr 10 bis 60 Minuten bei einem mittleren Temperaturbereich von ungefähr 500ºC bis 800ºC in einer H&sub2; - Gasatmosphäre erhitzt, die z.B. NH&sub3; - Gas enthält. Während der Wärmebehandlung bei dem mittleren Temperaturbereich nimmt man an, daß das NH&sub3; - Gas sich zersetzt und somit die Hydratisierung der freien Bindung (wie z.B. Wasserstoff geht mit der freien Bindung eine Bindung ein) im polykristallinen Siliziumfilm vorantreibt und ebenso das Kornwachstum leicht verbessert.
  • Danach wird darauf, wie in Fig. 2D dargestellt ist, ein SiO&sub2; - Film 66 mittels des CVD - Verfahrens aufgebracht, und anschließend wird die Vorrichtung bei hohen Temperaturen von mehr als 900ºC erhitzt, wie z.B. bei 1000ºC in N&sub2; - Gesatmosphäre, um sie zu aktivieren und das Kornwachstum darin zu fördern, wodurch ein Widerstandskörper 67 des polykristallinen Films gebildet wird.
  • Zwei Kontaktlöcher 68 werden dann durch den SiO&sub2; - Film 66 hindurch ausgebildet, und die Vorrichtung wird anschließend einem Temperverfahren bei einer Temperatur von 750ºC in einer N&sub2; - Gasatmosphäre und danach einem Temperverfahen bei einer Temperatur von 335ºC in Wasserstoffatmosphäre unterzogen. Dann werden zwei Al- Elektroden 69A und 69B an gegenüberliegenden Enden des Widerstandskörpers 67 durch das Sputterverfahren von Al und dem Maskierungsverfahren ausgebildet, wodurch man einen Endwiderstand 70 mit einem kleinen Widerstandswert durch Sintern der Vorrichtung bei einer Temperatur von 400ºC in einer Atmosphäre aus N&sub2; - Gas und H&sub2; - Gas erhält.
  • Der Widerstand 70 kann gleichzeitig mit dem vorstehend beschriebenen Hochgeschwindigkeits - Bipolartransistor hergestellt werden. In diesem Fall kann der polykristalline Siliziumfilm 63 gleichzeitig mit dem polykristallinen Siliziumfilm 18 des Bipolartransistors 34 ausgebildet werden, und das Verfahren des Hochtemperaturtemperns bei einer Temperatur von mehr als 900ºC kann mit dem gleichen Verfahren wie dem Emitter-Diffusionsverfahren des Bipolartransistors 34 durchgeführt werden.
  • Gemäß dem vorstehend beschriebenen Verfahren zur Herstellung, kann der Zustand des polykristallinen Siliziumfilms 63 in einen amorphen Zustand durch Einbringen einer Verunreinigung mittels einer Ionenimplantationstechnik darin umgewandelt und anschließend einem Maskierungsverfahren unterworfen werden. Dann wird das Bauteil bei einem Temperaturbereich von ungefahr 500ºC bis 800ºC in einer H&sub2; - Gasatmosphäre mit NH&sub3; - Gas erhitzt und danach bei einer hohen Temperatur von mehr als 900ºC getempert, so daß ein Widerstandswert in einem Bereich, in dem die Verunreinigung vermehrt eingebracht wurde, wie z.B. in den sogenannten hochdotierten Bereichen, verringert werden kann, wie das in einer Kurve a&sub1; aus Fig. 4 (Bor eingebracht) oder in einer Kurve b&sub1; aus Fig. 5 (Phosphor oder Arsen eingebracht) gezeigt ist. Ein unterer Wert dieses Widerstandswerts kann z.B. um ungefähr 40% verringert werden, wobei die Gründe hierfür nicht geklärt worden sind, aber es scheint, daß durch Erhitzen der Vorrichtung bei einer Temperatur von ungefahr 500ºC bis 800ºC in der Atmosphäre mit NH&sub3; - Gas das Auseinanderwandern der Verunreinigung unterdrückt und zusätzlich die Rekristallisation, wie z.B. das Kornwachstum, während dem nachfolgenden Hochtemperaturverfahren zur Aktivierung des amorphen Siliziumfilms gefördert wird. Es ist von Vorteil, daß die Wärmebehandlung mit dem NH&sub3; - Gas sogar bei der Wärmebehandlung bei einem mittleren Temperaturbereich sicher ausgeführt werden kann.
  • Fig. 3 zeigt eine andere Ausführungsform des in Fig. 2 dargestellten Verfahrens zur Herstellung. Hier sind die den in Fig. 2 entsprechenden Teile mit dem gleichen Bezugszeichen versehen und brauchen somit nicht mehr beschrieben werden. Bei dieser Ausführungsform wird das Verfahren zur Herstellung auf die Vorrichtung aus Fig. 1 angewandt, die die zwei Schichten aus dem Siliziumnitrid- und dem Siliziumdioxidfilm besitzt. Bei dieser Ausführungsform nämlich werden zuerst die in Fig. 3A bis 3C dargestellten Verfahren (entsprechend den in Fig. 2A bis 2C dargestellten Verfahren) durchgeführt. Die Verfahren sind: Erhitzen der Vorrichtung bei einer Temperatur von ungefahr 500ºC bis 800ºC in einer H&sub2; - Gasatmosphäre zusammen mit NH&sub3; - Gas und dann anschließend sequentielles Aufbringen eines Si&sub3;N&sub4; - Films 71 und eines SiO&sub2; - Films 66 durch das Niederdruck CVD - Verfahren bzw. durch das CVD - Verfahren, wie in Fig. 3D dargestellt. Der Si&sub3;N&sub4; - Film 71 kann kontinuierlich gemäß dem in Fig. 3C dargestellten Verfahren durch Einleiten von SiH&sub4; - Gas ausgebildet werden. Danach werden in der gleichen Art und Weise wie bei dem Verfahren aus Fig. 2 die Kontaktlöcher und anschließend die Al-Elektroden 69A und 69B ausgebildet, wodurch man einen wie Fig. 3D dargestellten Endwiderstand 72 erhält. Gemaß der Ausführungsform aus Fig. 3 kann ein Widerstandswert am hoch dotieren Bereich in ähnlicher Weise wie bei der Ausführungsform aus Fig. 2 zunehmend verringert werden, und ebenso wird der Widerstand 72 mit einem isolierenden Film mit guter Bedeckung zur Verfügung gestellt.
  • Bei der vorstehend beschriebenen Ausführungsform wird die Wärmebehandlung beim mittleren Temperaturbereich in der H&sub2;- Gas Atmosphäre mit NH&sub3;- Gas nach dem in Fig. 2C dargestellten Verfahren ausgeführt, aber diese Wärmebehandlung kann in einer Gasatmosphäre durchgeführt werden, die nur NH&sub3;- Gas enthält. Desweiteren kann SiH&sub4; - Gas, HCl - Gas, SiH&sub2;Cl&sub2; - Gas oder Ähnliches an Stelle vom NH&sub3;- Gas verwendet werden, und somit kann die Wärmebehandlung sowohl in einer Gasatmosphare durchgeführt werden, die nur SiH&sub4; - Gas, HCl - Gas oder SiH&sub2;Cl&sub2; - Gas als auch in einer Gasatmosphäre, die H&sub2;- Gas und die vorstehend erwähnten Gase enthält. Darüber hinaus kann die Wärmebehandlung in einer Gasatmosphäre durchgeführt werden, die nur H&sub2; - Gas enthält.

Claims (3)

1. Verfahren zur Herstellung einer Halbleitervorrichtung, mit folgenden Schritten: Ausbilden eines als Widerstand (67) bestimmten Halbleiterfilms (63) auf einer Isolierschicht (42);
Einbringen einer Verunreinigung (64) mittels Ionenimplantation in den als Widerstand (67) vorgesehenen Halbleiterfilm (63), um ihn amorph zu machen;
anschließende Wärmebehandlung des Halbleiterfilms (63a) bei einem mittleren Temperaturbereich von ungefähr 500ºC bis 800ºC in einer Atmosphäre, die Gas einer Wasserstoffverbindung und/oder Wasserstoffgas enthält;
sequentielles Aufbringen eines Siliziumdioxidfilms (47, 66) auf der gesamten Oberfläche einschließlich des Bereichs, der der Widerstand (67) wird;
danach abermals Wärmebehandlung des Halbleiterfilms bei einem höheren Temperaturbereich von mehr als 900ºC, um die Ausbildung des Widerstandes (67) zu aktivieren; und danach Ausbilden der Elektroden des Widerstandes.
2. Verfahren zur Herstellung einer Halbleitervorrichtung gemäß Anspruch 1, wobei der höhere Temperaturbereich ungefähr 1000ºC beträgt.
3. Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem der vorherigen Ansprüche, wobei als Halbleiterfilm ein Siliziumnitridfilm (71) auf der gesamten Oberfläche vor dem Siliziumdioxidfilm aufgebracht wird.
DE69028397T 1989-12-26 1990-12-26 Verfahren zur herstellung einer halbleitervorrichtung Expired - Fee Related DE69028397T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01337007A JP3082923B2 (ja) 1989-12-26 1989-12-26 半導体装置の製法
PCT/JP1990/001698 WO1991010262A1 (en) 1989-12-26 1990-12-26 Method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
DE69028397D1 DE69028397D1 (de) 1996-10-10
DE69028397T2 true DE69028397T2 (de) 1997-04-10

Family

ID=18304603

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69028397T Expired - Fee Related DE69028397T2 (de) 1989-12-26 1990-12-26 Verfahren zur herstellung einer halbleitervorrichtung

Country Status (5)

Country Link
US (1) US5356825A (de)
EP (1) EP0463174B1 (de)
JP (2) JP3082923B2 (de)
DE (1) DE69028397T2 (de)
WO (1) WO1991010262A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374833A (en) * 1990-03-05 1994-12-20 Vlsi Technology, Inc. Structure for suppression of field inversion caused by charge build-up in the dielectric
JP2748070B2 (ja) * 1992-05-20 1998-05-06 三菱電機株式会社 半導体装置およびその製造方法
JPH0846139A (ja) * 1994-05-06 1996-02-16 Texas Instr Inc <Ti> ポリシリコン抵抗器とその作成法
US5646057A (en) * 1994-07-25 1997-07-08 Taiwan Semiconductor Manufacturing Company Method for a MOS device manufacturing
US5872381A (en) * 1996-05-23 1999-02-16 Sony Corporation Semiconductor device and its manufacturing method
KR100553615B1 (ko) * 1997-01-31 2007-04-11 산요덴키가부시키가이샤 반도체소자의제조방법
US5966624A (en) * 1997-07-29 1999-10-12 Siemens Aktiengesellschaft Method of manufacturing a semiconductor structure having a crystalline layer
US6100153A (en) * 1998-01-20 2000-08-08 International Business Machines Corporation Reliable diffusion resistor and diffusion capacitor
JPH11330385A (ja) * 1998-05-20 1999-11-30 Mitsumi Electric Co Ltd Cmosデバイス
GB2342776B (en) * 1998-07-06 2000-12-20 United Microelectronics Corp Method of fabricating resistors in integrated circuits
TW409419B (en) 1998-07-06 2000-10-21 United Microelectronics Corp Manufacture method of integrated circuit resistor
US6140198A (en) * 1998-11-06 2000-10-31 United Microelectronics Corp. Method of fabricating load resistor
JP3449535B2 (ja) * 1999-04-22 2003-09-22 ソニー株式会社 半導体素子の製造方法
JP2001217317A (ja) * 2000-02-07 2001-08-10 Sony Corp 半導体装置およびその製造方法
US8679936B1 (en) * 2005-05-26 2014-03-25 National Semiconductor Corporation Manufacturing resistors with tightened resistivity distribution in semiconductor integrated circuits
US9634081B2 (en) * 2013-10-08 2017-04-25 Infineon Technologies Ag Methods for producing polysilicon resistors
JP6267987B2 (ja) * 2014-02-13 2018-01-24 エスアイアイ・セミコンダクタ株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5444880A (en) * 1977-09-16 1979-04-09 Nec Corp Manufacture of semiconductor device
JPS558026A (en) * 1978-06-30 1980-01-21 Matsushita Electric Ind Co Ltd Semi-conductor device manufacturing method
FR2534415A1 (fr) * 1982-10-07 1984-04-13 Cii Honeywell Bull Procede de fabrication de resistances electriques dans un materiau semi-conducteur polycristallin et dispositif a circuits integres resultant
JPS60109260A (ja) * 1983-11-15 1985-06-14 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 補償された多結晶シリコン抵抗素子
JPS6196756A (ja) * 1984-10-17 1986-05-15 Nec Corp 半導体装置及びその製造方法
JPS6196755A (ja) * 1984-10-17 1986-05-15 Nec Corp 半導体装置及びその製造方法
JPS61220452A (ja) * 1985-03-27 1986-09-30 Nec Corp 半導体装置の製造方法
JPS63151064A (ja) * 1986-12-16 1988-06-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS63155755A (ja) * 1986-12-19 1988-06-28 Sony Corp 半導体装置の製造方法
US4762801A (en) * 1987-02-20 1988-08-09 National Semiconductor Corporation Method of fabricating polycrystalline silicon resistors having desired temperature coefficients
JPS63248157A (ja) * 1987-04-02 1988-10-14 Nec Corp 半導体装置の製造方法
KR900005038B1 (ko) * 1987-07-31 1990-07-18 삼성전자 주식회사 고저항 다결정 실리콘의 제조방법

Also Published As

Publication number Publication date
JPH03196668A (ja) 1991-08-28
WO1991010262A1 (en) 1991-07-11
DE69028397D1 (de) 1996-10-10
EP0463174B1 (de) 1996-09-04
US5356825A (en) 1994-10-18
EP0463174A1 (de) 1992-01-02
EP0463174A4 (en) 1992-04-15
JP3082923B2 (ja) 2000-09-04
JPH1197451A (ja) 1999-04-09

Similar Documents

Publication Publication Date Title
DE69028397T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP0022474B1 (de) Verfahren zum Herstellen von niederohmigen, diffundierten Bereichen bei der Silizium-Gate-Technologie
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3752191T2 (de) Selbstausrichtender Feldeffekttransistor für ultrahohe Frequenz und Methode zur Herstellung desselben
DE69506951T2 (de) Methode zur Bildung von Metallsilizidschichten auf Source- und Draingebiete
DE3888883T2 (de) Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht.
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
EP0491976A1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
DE2618965A1 (de) Bipolares halbleiterbauelement
DE69419806T2 (de) Herstellungsverfahren von Kontakten mit niedrigem Widerstand an den Übergang zwischen Gebieten mit verschiedenen Leitungstypen
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE4420052A1 (de) Verfahren zur Herstellung eines Gates in einer Halbleitereinrichtung
DE69427913T2 (de) Bipolarer Hochfrequenztransistor und Verfahren zur Herstellung
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE69131376T2 (de) Verfahren zur Herstellung von doppelt-diffundierten integrierten MOSFET-Zellen
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE2926334A1 (de) Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen
DE3525550C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit isoliertem Gate und hoher Ansprechgeschwindigkeit in integrierten Schaltungen hoher Dichte
DE102004003618A1 (de) Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur, verarbeitet mittels Seitennitridieren in Ammoniakatmosphäre
DE4128211A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE2942236A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP0062883B1 (de) Verfahren zur Herstellung eines integrierten bipolaren Planartransistors

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee