DE4128211A1 - Halbleitervorrichtung und verfahren zur herstellung derselben - Google Patents
Halbleitervorrichtung und verfahren zur herstellung derselbenInfo
- Publication number
- DE4128211A1 DE4128211A1 DE4128211A DE4128211A DE4128211A1 DE 4128211 A1 DE4128211 A1 DE 4128211A1 DE 4128211 A DE4128211 A DE 4128211A DE 4128211 A DE4128211 A DE 4128211A DE 4128211 A1 DE4128211 A1 DE 4128211A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- polysilicon
- gate oxide
- oxide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 229920005591 polysilicon Polymers 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 8
- 230000002452 interceptive effect Effects 0.000 claims description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract 1
- -1 Phosphorus ions Chemical class 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 229910019213 POCl3 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 210000001520 comb Anatomy 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine
Halbleitervorrichtung sowie auf ein Verfahren zur
Herstellung derselben, bei dem die Eigenschaften der
Vorrichtung durch Verhindern der Degradation des Oxids
hoher Integrationsdichte verbessert werden.
Allgemein besitzt ein Metalloxidhalbleiter (MOS) vier
Klemmen, nämlich jeweils eine für die Source, das Drain,
das Gate und das Subtrat. Bei einer solchen
MOS-Vorrichtung wird der zwischen der Source und dem Drain
fließende Strom durch ein elektrisches Feld gesteuert, das
an der Oberfläche des Substrates durch das Oxid induziert
wird, wenn Spannung an das metallische Gate angelegt wird.
Das Metallgate besitzt jedoch schlechte elektrische
Eigenschaften und ist wärmeempfindlich, wodurch die
Zuverlässigkeit der Vorrichtung verschlechtert wird. Daher
wird Polysilizium als Gatematerial verwendet, des gute
elektrische Eigenschaften und einen hohen Schmelzpunkt
besitzt. Des Polysiliziumgate besitzt ferner den Vorteil
hoher Integrationsdichte, da die Source und das Drain durch
Selbstausrichtung erzeugt werden.
In neuerer Zeit sind durch Verwendung des Polysiliziumgates
hohe Integrationsdichten bei gleichzeitiger Verringerung
der Bausteinfläche erreicht worden.
Dabei konnte jedoch die an das Gate angelegte Spannung
nicht proportional zur maßstäblichen Änderung der
Vorrichtungsfläche reduziert werden, während die Dicke der
Oxidschicht dünner gemacht wurde. Somit wird das Oxid mit
einer hohen Durchbruchspannung benötigt.
Fig. 1 stellt eine Querschnittsansicht einer herkömmlichen
MOS-Vorrichtung dar.
Bezugnehmen auf Fig. 1 wird auf einem vorbestimmten
Abschnitt des p-leitenden Substrates 1 ein Feldoxid 3
aufgebracht, und es werden die n-leitenden Source- und
Drain-Bereiche 8 und 9 gebildet. Weiter wird nach dem
Aufwachsen des Gateoxids 5 auf dem Substrat zwischen den
Source- und Drain-Bereichen 8 und 9 eine Gateelektrode 7
erzeugt. Das Gate 5 wird mit Phosphor dotiert, um die
elektrische Leitfähigkeit zu verbessern.
Nachfolgend wird das Herstellungsverfahren der
beschriebenen MOS-Vorrichtung erläutert.
Nach dem Aufbringen des Feldoxids 3 durch das
LOCOS-Verfahren (Local Oxidation of Silicon) auf den
vorbestimmten Abschnitten des p-leitenden Substrates wird
das Gateoxid 5 auf derjenigen Oberfläche des Substrates
gebildet, auf der kein Feldoxid aufgebracht wurde.
Als nächstes wird Polysilizium auf der gesamten Oberfläche
der Struktur aufgebracht, mit anschließender Beschichtung
durch POCl3 bei hoher Temperatur, um die elektrische
Leitfähigkeit zu verbessern. Dabei diffundieren
Phosphorionen des POCl3 entlang der Korngrenzen in das
Polysilizim. Anschließend wird durch das übliche
photolithographische Verfahren die Gitterelektrode 7
erzeugt, und der exponierte Abschnitt des Gateoxids 5 wird
entfernt.
Falls die Phosphorionen in das Gateoxid 7 diffundieren,
wenn das POCl3 auf der Polysiliziumschicht aufgebracht
wird, reagieren die Siliciumionen im Gateoxid mit den
diffundierten Phosphorionen unter Bildung des
polykristallinen Abschnittes miteinander, was zu einer
Volumenexpansion führt. Die Dicke des Gateoxids im
polykristallinen Abschnitt wird dabei dünn. Weiter werden
aufgrund der Volumenexpansion als Folge der Reaktion der
Siliziumionen mit den Phosphorionen entlang der Korngrenzen
des Polysiliziums Oxidstege gebildet, die viel Phosphor
enthalten.
Wenn das Gateoxid dünnschichtig wird oder wenn Oxidstege
gebildet werden, konzentriert sich beim Anlegen der
Spannung an das Gate das elektrische Feld auf diese
Bereiche, was zum Oxiddurchschlag führt.
Es ist das Ziel der vorliegenden Erfindung, eine
MOS-Vorrichtung zu schaffen, bei der der Schutz gegen die
Durchbruchspannung durch Verhindern der Reaktion des
Gateoxids mit Störatomen gesteigert wird, die zur
Verbesserung der elektrischen Leitfähigkeit des Gates
eingebracht werden.
Ein weiteres Ziel der Erfindung besteht in der Schaffung
eines Herstellungsverfahrens für eine derartige
MOS-Vorrichtung.
Gemäß dem ersten Aspekt der Erfindung wird eine
MOS-Vorrichtung geschaffen, die folgende Komponenten
aufweist:.
ein Halbleitersubstrat, sowie jeweils einen Source- und Drain-Bereich auf vorbestimmten Abschnitten der Oberfläche des Halbleitersubstrats; ein Gateoxid, das auf der Oberfläche des Substrats zwischen den Source- und Drain-Bereichen aufgebracht ist; und ein Polysiliziumgate auf dem Gateoxid, wobei die untere Gateschicht ein größeres Korn als die obere Gateschicht besitzt.
ein Halbleitersubstrat, sowie jeweils einen Source- und Drain-Bereich auf vorbestimmten Abschnitten der Oberfläche des Halbleitersubstrats; ein Gateoxid, das auf der Oberfläche des Substrats zwischen den Source- und Drain-Bereichen aufgebracht ist; und ein Polysiliziumgate auf dem Gateoxid, wobei die untere Gateschicht ein größeres Korn als die obere Gateschicht besitzt.
Gemäß dem zweiten Aspekt der vorliegenden Erfindung wird
ein Verfahren zur Herstellung einer MOS-Vorrichtung
geschaffen, das folgende Schritte aufweist:
Bilden eines Feldoxids auf einem Halbleitersubstrat zum Trennisolieren der Vorrichtung; Bilden eines Gateoxids auf derjenigen Oberfläche des Halbleitersubstrats, wo kein Feldoxid vorhanden ist; nacheinander erfolgendes Aufbringen von amorphem Silizium und Polysilizium auf der gesamten Oberfläche des Substrates; Eindotieren von Störatomen in das Polysilizium und Umwandeln des amorphen Siliziums in Polysilizium; Bilden eines Gates unter Verwendung der beiden Polysiliziumschichten; und Bilden von Source- und Drain-Bereichen auf der Oberfläche des Halbleitersubstrates.
Bilden eines Feldoxids auf einem Halbleitersubstrat zum Trennisolieren der Vorrichtung; Bilden eines Gateoxids auf derjenigen Oberfläche des Halbleitersubstrats, wo kein Feldoxid vorhanden ist; nacheinander erfolgendes Aufbringen von amorphem Silizium und Polysilizium auf der gesamten Oberfläche des Substrates; Eindotieren von Störatomen in das Polysilizium und Umwandeln des amorphen Siliziums in Polysilizium; Bilden eines Gates unter Verwendung der beiden Polysiliziumschichten; und Bilden von Source- und Drain-Bereichen auf der Oberfläche des Halbleitersubstrates.
Nachfolgend wird der wesentliche Gegenstand der Figuren
kurz beschrieben.
Fig. 1 stellt eine Querschnittsansicht durch eine
herkömmliche MOS-Vorrichtung dar;
Fig. 2 stellt eine Querschnittsansicht durch eine
MOS-Vorrichtung gemäß der vorliegenden Erfindung
dar;
Fig. 3 und 4 stellen Diagramme der Durchbruchsspannungs
kennlinien zum Vergleichen der herkömmlichen
MOS-Vorrichtung und der MOS-Vorrichtung gemäß der
vorliegenden Erfindung dar;
Fig. 5(A) bis 5(C) stellen Querschnittsansichten durch die
neue MOS-Vorrichtung zur Erläuterung des
Herstellungsverfahrens der in Fig. 2
veranschaulichten Vorrichtung dar.
Nunmehr wird die Erfindung unter Bezugnahme auf die
beigefügten Zeichnungen näher beschrieben.
Fig. 2 stellt eine Querschnittsansicht durch eine
bevorzugte Ausführungsform der Erfindung dar.
Gemäß Fig. 2 wird auf einem vorbestimmten Abschnitt eines
p-leitenden Substrates 11 ein Feldoxid 13 aufgebracht, und
weiter werden jeweils die n-leitenden Source- und
Drain-Bereiche 21 und 22 gebildet. Zwischen den Source- und
Drain-Bereichen 21 und 22 wird auf dem Substrat ein
Gateoxid 15 aufgebracht. Ferner wird auf dem Gateoxid 15
eine Gateelektrode 20 erzeugt, die aus einer ersten und
zweiten Polysiliziumschicht 18 und 19 besteht.
Die zweite Polysiliziumschicht 18 besitzt ein größeres Korn
als die Polysiliziumschicht 19, so daß ein Diffundieren der
Phosphorionen in das Gateoxid 15 entlang der Korngrenzen
des Polysiliziums auf ein Mindestmaß reduziert wird, wenn
POCl3 auf der ersten Polysiliziumschicht 19 zur
Verbesserung der elektrischen Leitfähigkeit der
Gateelektrode 20 aufgebracht wird. Damit wird das
Dünnerwerden des Oxids aufgrund der Volumenexpansion und
die Erzeugung von Oxidkämmen aufgrund der Reaktion des
Gateoxids mit den diffundierten Phosphoratomen auf ein
Minimum herabgesetzt.
Die Fig. 3 und 4 zeigen Diagramme der
Durchbruchsspannungskennlinie der MOS-Vorrichtung gemäß der
vorliegenden Erfindung, wobei sich das Symbol A auf die
herkömmliche MOS-Vorrichtung und das Symbol B auf die
MOS-Vorrichtung gemäß der Erfindung beziehen.
Fig. 3 bezieht sich auf eine Ausführungsform, bei der das
Gateoxid 15 durch Naßoxidation gebildet wird, während sich
Fig. 4 auf eine Ausführungsform bezieht, bei der das
Gateoxid 15 durch Trockenoxidation gebildet wird.
Für beide Fig. 3 und 4 ist die Durchbruchspannung des
Gateoxids 15 für einen Strom von 1 µA definiert, der
durch das Gateoxid 15 fließt, wobei auf der waagerechten
Achse das am Gate angelegte elektrische Feld abgetragen
ist, d. h., die angelegte Gatespannung dividiert durch die
Gateoxiddicke, während an der senkrechten Achse die
relative Ausfallrate abgetragen ist.
Wie aus den Fig. 3 und 4 hervorgeht, ist die Ausfallrate
bei der MOS-Vorrichtung gemäß der vorliegenden Erfindung
wesentlich kleiner als bei der herkömmlichen
MOS-Vorrichtung, was bedeutet, daß die
Durchbruchsspannungskennlinie des Gateoxids 15 verbessert
wurde.
Die Fig. 5(A) bis 5(C) veranschaulichen das Verfahren zur
Herstellung der in Fig. 2 dargestellten MOS-Vorrichtung.
Bezugnehmend auf Fig. 5(A) wird auf einem vorbestimmten
Abschnitt des p-leitenden Substrates 11 das Feldoxid 13 von
5000-6000 A durch das herkömmliche LOCOS-Verfahren
erzeugt.
Anschließend wird nach der Bildung des Gateoxids 15 von 100
bis 300 A durch thermisches Oxidieren der gesamten
Oberfläche der Struktur eine amorphe Siliziumschicht 17 von
200 bis 1000 A sowie anschließend eine Polysiliziumschicht
19 vOn 2500 bis 3000 A erzeugt.
Die amorphe Siliziumschicht 17 und die Polysiliziumschicht
19 werden durch das herkömmliche LPCVD-Verfahren (Low
Pressure Chemical Vapor Deposition) in einem einzigen
Verfahren erzeugt. Im LPCVD-Prozeß wird also zuerst die
amorphe Siliziumschicht 17 bei einer niedrigen Temperatur
von 510 bis 560°C aufgebracht, und dann wird die
Polysiliziumschicht 19 bei einer Temperatur von 610 bis
640°C gebildet.
Bezugnehmend auf Fig. 5(B) werden Phosphorionen in die
Oberfläche der ersten Polysiliziumschicht 19 durch
Beschichten mit POCl3 eindotier. Das Verfahren zur
Beschichtung mit POCl3 wird in einem Diffusionsofen bei
einer hohen Temperatur von 850 bis 950°C in
Inertgasatmosphäre bestehend aus N2 oder Ar durchgeführt.
Wenn das POCl3 aufgebracht ist, diffundieren die
Phosphorionen entlang der Korngrenzen in die
Polysiliziumschicht 19.
Während dieses Vorganges wird die Schicht 17 aus amorphem
Silizium durch die hohe Temperatur in eine zweite
Polysiliziumschicht 18 mit großem Korn umgewandelt. Damit
wird die Diffusion der Phosphorionen in das Gateoxid 15
durch die zweite Polysiliziumschicht 18 verhindert.
Gemäß Fig. 5(C) besteht die Gatelektrode 20 aus einer
ersten und einer zweiten Polysiliziumschicht 18 und 19 und
wird durch das herkömmliche photolithographische Verfahren
hergestellt. Dabei wird der exponierte Teil des Gateoxids
15 entfernt. Anschließend werden die Source- und
Drain-Bereiche 21 und 22 durch Implantation von n-leitenden
Störatomen wie beispielsweise As gebildet.
Wie obenerwähnt, werden nach der Bildung der amorphen
Siliziumschicht und der Polysiliziumschicht auf dem
Gateoxid die Störatome bei hoher Temperatur eindotiert, um
die elektrische Leitfähigkeit zu verbessern. Die Schicht
aus amorphem Silizium wird in eine großkörnige
Polysiliziumschicht umgewandelt, wodurch eine Reaktion der
Störatome mit dem Silizium des Gateoxids verhindert wird.
Die Erfindung minimiert also die durch die Reaktion der
Verunreinigung mit dem Silizium des Gateoxids
herbeigeführte Volumenexpansion, wodurch die
Schichtverdünnung des Gateoxids und die Erzeugung von
Oxidkämmen verhindert wird.
Obwohl die vorliegende Erfindung nur für eine
MOS-Vorrichtung mit einem einzelnen Gate beschrieben wurde,
erstreckt sich ihr Anwendungsbereich auf alle Arten von
Halbleitervorrichtungen wie etwa lösch- und programmierbare
Nur-Lese-Speicher (EPROM) und elektrisch lösch- und
programmierbare ROMs (EEPROM), die Polysiliziumgates
besitzen.
Die Erfindung ist in keiner Weise auf das oben beschriebene
besondere Ausführungsbeispiel beschränkt. Für Fachleute
bieten sich aufgrund der Erfindungsbeschreibung
verschiedene Modifikationen sowie auch andere
Ausführungsformen der Erfindung an.
Claims (8)
1. MOS-Vorrichtung, dadurch gekennzeichnet, daß sie
folgende Komponenten aufweist:
ein Halbleitersubstrat, sowie jeweils einen Source- und Drain-Bereich auf vorbestimmten Abschnitten der Oberfläche des Halbleitersubstrats;
ein Gateoxid, das auf der Oberfläche des Substrats zwischen den Source- und Drain-Bereichen aufgebracht ist; und
ein Polysiliziumgate auf dem Gateoxid, wobei die untere Gateschicht ein größeres Korn als die obere Gateschicht besitzt.
ein Halbleitersubstrat, sowie jeweils einen Source- und Drain-Bereich auf vorbestimmten Abschnitten der Oberfläche des Halbleitersubstrats;
ein Gateoxid, das auf der Oberfläche des Substrats zwischen den Source- und Drain-Bereichen aufgebracht ist; und
ein Polysiliziumgate auf dem Gateoxid, wobei die untere Gateschicht ein größeres Korn als die obere Gateschicht besitzt.
2. MOS-Vorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß weiter, bei gleichem Aufbau, ein
Gateoxid auf der oberen Oberfläche des genannten
Gateoxids aufgebracht ist.
3. Verfahren zur Herstellung einer MOS-Vorrichtung,
dadurch gekennzeichnet, daß es folgende Schritte
aufweist:
Bilden eines Feldoxids auf einem Halbleitersubstrat zum Trennisolieren der Vorrichtung;
Bilden eines Gateoxids auf derjenigen Oberfläche des Halbleitersubstrats, wo kein Feldoxid vorhanden ist;
nacheinander erfolgendes Aufbringen von amorphem Silizium und Polysilizium auf der gesamten Oberfläche des Substrates;
Eindotieren von Störatomen in das Polysilizium und Umwandeln des amorphen Siliziums in Polysilizium;
Bilden eines Gates unter Verwendung der beiden Polysiliziumschichten; und
Bilden von Source- und Drain-Bereichen auf der Oberfläche des Halbleitersubstrates.
Bilden eines Feldoxids auf einem Halbleitersubstrat zum Trennisolieren der Vorrichtung;
Bilden eines Gateoxids auf derjenigen Oberfläche des Halbleitersubstrats, wo kein Feldoxid vorhanden ist;
nacheinander erfolgendes Aufbringen von amorphem Silizium und Polysilizium auf der gesamten Oberfläche des Substrates;
Eindotieren von Störatomen in das Polysilizium und Umwandeln des amorphen Siliziums in Polysilizium;
Bilden eines Gates unter Verwendung der beiden Polysiliziumschichten; und
Bilden von Source- und Drain-Bereichen auf der Oberfläche des Halbleitersubstrates.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß
das amorphe Silizium und das Polysilizium im gleichen
Prozeß durch das chemische
Niederdruck-Dampfbeschichtungsverfahren (LPCVD)
aufgebracht wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß
das amorphe Silizium bei einer Temperatur von 510 bis
560°C gebildet wird.
6. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß
das Polysilizium bei einer Temperatur von 610 bis
640°C gebildet wird.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
die LPCVD-Methode in einer Inertgasatmosphäre
bestehend aus N2 oder Ar durchgeführt wird.
8. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß
die Störatome bei einer Temperatur von 850 bis 950°C
eindotiert werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910006292A KR920020763A (ko) | 1991-04-19 | 1991-04-19 | 반도체장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4128211A1 true DE4128211A1 (de) | 1992-10-22 |
Family
ID=19313463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4128211A Ceased DE4128211A1 (de) | 1991-04-19 | 1991-08-26 | Halbleitervorrichtung und verfahren zur herstellung derselben |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH04326766A (de) |
| KR (1) | KR920020763A (de) |
| DE (1) | DE4128211A1 (de) |
| GB (1) | GB2254960A (de) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468666A (en) * | 1993-04-29 | 1995-11-21 | Texas Instruments Incorporated | Using a change in doping of poly gate to permit placing both high voltage and low voltage transistors on the same chip |
| DE4440857C2 (de) * | 1993-11-16 | 2002-10-24 | Hyundai Electronics Ind | Verfahren zur Herstellung einer Gateelektrode einer Halbleitervorrichtung |
| JP3599290B2 (ja) * | 1994-09-19 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体装置 |
| CN1076865C (zh) * | 1995-04-28 | 2001-12-26 | 现代电子产业株式会社 | 形成半导体器件中的栅极电极的方法 |
| JP2904341B2 (ja) * | 1996-03-06 | 1999-06-14 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH11307765A (ja) * | 1998-04-20 | 1999-11-05 | Nec Corp | 半導体装置及びその製造方法 |
| JP2000150882A (ja) * | 1998-09-04 | 2000-05-30 | Toshiba Corp | Ｍｉｓ型半導体装置及びその製造方法 |
| AU7478400A (en) * | 1999-09-14 | 2001-04-17 | General Semiconductor, Inc. | Trench dmos transistor having improved trench structure |
| KR100559036B1 (ko) * | 1999-11-09 | 2006-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| US6781196B2 (en) | 2002-03-11 | 2004-08-24 | General Semiconductor, Inc. | Trench DMOS transistor having improved trench structure |
| US6902993B2 (en) * | 2003-03-28 | 2005-06-07 | Cypress Semiconductor Corporation | Gate electrode for MOS transistors |
| JP2005277318A (ja) * | 2004-03-26 | 2005-10-06 | Semiconductor Leading Edge Technologies Inc | 高誘電体薄膜を備えた半導体装置及びその製造方法 |
| JP6335334B2 (ja) * | 2015-01-09 | 2018-05-30 | 株式会社日立製作所 | パワー半導体素子、パワーモジュール、および電力変換装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4249968A (en) * | 1978-12-29 | 1981-02-10 | International Business Machines Corporation | Method of manufacturing a metal-insulator-semiconductor utilizing a multiple stage deposition of polycrystalline layers |
| US4845047A (en) * | 1987-06-25 | 1989-07-04 | Texas Instruments Incorporated | Threshold adjustment method for an IGFET |
| JP2662877B2 (ja) * | 1988-05-17 | 1997-10-15 | 富士通株式会社 | 半導体装置の製造方法 |
-
1991
- 1991-04-19 KR KR1019910006292A patent/KR920020763A/ko not_active IP Right Cessation
- 1991-08-19 JP JP3206896A patent/JPH04326766A/ja active Pending
- 1991-08-23 GB GB9118260A patent/GB2254960A/en not_active Withdrawn
- 1991-08-26 DE DE4128211A patent/DE4128211A1/de not_active Ceased
Non-Patent Citations (2)
| Title |
|---|
| Handbook of Semiconductor Silicon Technology, pp. 684-711, ed. William C. O'Mura, Noyes Public. 1990 * |
| IEEE El. Dev. Lett., Vol. 11, 1990, pp. 365-367 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920020763A (ko) | 1992-11-21 |
| JPH04326766A (ja) | 1992-11-16 |
| GB2254960A (en) | 1992-10-21 |
| GB9118260D0 (en) | 1991-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3689158T2 (de) | Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür. | |
| DE2623009C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2817430C2 (de) | Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode | |
| DE4010618C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE3587231T2 (de) | Verfahren zum herstellen einer dmos-halbleiteranordnung. | |
| DE68911715T2 (de) | Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren. | |
| DE3688057T2 (de) | Halbleitervorrichtung und Methode zur Herstellung. | |
| DE3030385C2 (de) | Verfahren zur Herstellung einer MOS-Halbleitervorrichtung | |
| DE2445879C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
| DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
| DE4420052C2 (de) | Verfahren zur Herstellung eines Silizid-Gates für MOS-Halbleitereinrichtungen | |
| DE4128211A1 (de) | Halbleitervorrichtung und verfahren zur herstellung derselben | |
| DE2823967A1 (de) | Npn-transistor | |
| DE69028397T2 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| DE2922015A1 (de) | Verfahren zur herstellung einer vlsi-schaltung | |
| DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE19518133C2 (de) | Verfahren zur Herstellung einer Gateelektrode für eine EEPROM-Halbleitervorrichtung | |
| DE3625860A1 (de) | Halbleitervorrichtung mit einem kontakt und vorrichtung zur herstellung derselben | |
| DE69105621T2 (de) | Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung. | |
| DE2926334A1 (de) | Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen | |
| DE69022710T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung. | |
| DE2927227C2 (de) | Verfahren zur Herstellung von Halbleiter-Bauelementen | |
| EP0062883B1 (de) | Verfahren zur Herstellung eines integrierten bipolaren Planartransistors | |
| DE69025784T2 (de) | Nichtflüchtige Speicher-Halbleiteranordnung | |
| DE19703223B4 (de) | Verfahren zur Herstellung einer Elektrode einer Halbleitereinrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |