DE19615324A1 - Verfahren zum Herstellen eines vertikalen bipolaren Transistors - Google Patents

Verfahren zum Herstellen eines vertikalen bipolaren Transistors

Info

Publication number
DE19615324A1
DE19615324A1 DE19615324A DE19615324A DE19615324A1 DE 19615324 A1 DE19615324 A1 DE 19615324A1 DE 19615324 A DE19615324 A DE 19615324A DE 19615324 A DE19615324 A DE 19615324A DE 19615324 A1 DE19615324 A1 DE 19615324A1
Authority
DE
Germany
Prior art keywords
region
buried layer
conductivity type
type
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19615324A
Other languages
English (en)
Inventor
Dae-Heon Shon
Kyung-Hwa Jo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WiniaDaewoo Co Ltd
Original Assignee
Daewoo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daewoo Electronics Co Ltd filed Critical Daewoo Electronics Co Ltd
Publication of DE19615324A1 publication Critical patent/DE19615324A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/01Bipolar transistors-ion implantation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/011Bipolar transistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/039Displace P-N junction

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines vertikalen bipolaren Transistors, und insbesondere auf ein Verfahren zur reproduzierbaren Herstellung eines dünnen Basisbe­ reichs des vertikalen bipolaren Transistors hierin, so daß sich eine hohe Transfergeschwindigkeit ergibt und eine Stromtreiber­ kraft erhöht wird. Auch geht es um einen guten Isoliereffekt des vertikalen bipolaren Transistors.
Nach dem Stand der Technik gibt es im allgemeinen zwei Typen bipolarer Transistoren: d. h. einen lateralen bipolaren Transi­ stor und einen vertikalen bipolaren Transistor, die weit ver­ breitet sind. Beim lateralen bipolaren Transistor wird die Ver­ arbeitbarkeit des Hochfrequenzsignals gesenkt und die Stromtrei­ berkraft nimmt ab, da ein Strom um eine Fläche des lateralen bipolaren Transistors fließt. Wenn daher eine große Stromtrei­ berkraft notwendig wird oder wenn die Frequenz des angelegten Stroms hoch ist, bevorzugt man die Verwendung des vertikalen bipolaren Transistors. Beim vertikalen Transistor ist die Strom­ treiberkraft ausgezeichnet, da der Strom in Richtung senkrecht hierzu im Halbleitersubstrat des bipolaren Transistors fließt. Auch kann eine dünne Basisbreite durch Kontrolle der Basisbreite erhalten werden, somit läßt sich ein Hochfrequenzsignal verar­ beiten.
Ein Beispiel eines vertikalen bipolaren Transistors ist be­ schrieben in der US-PS 5,302,534 (ausgegeben auf David J. Monk et al). Der vertikale bipolare Transistor ist vom PNP-Typ und verfügt über eine dünne Epitaxialschicht und damit kann eine dünne Basisbreite im Verhältnis zur dünnen Epitaxialschicht gebildet werden.
Fig. 1 zeigt im Querschnitt den oben genannten vertikalen PNP- Transistor.
Nach dieser Fig. 1 verfügt der vertikale PNP-Transistor über ein Halbleitersubstrat 11 vom P-Typ.
Eine vergrabene Schicht 13 vom N-Typ ist auf dem oberen Teil des Substrats 11 vom P-Typ ausgebildet. Eine Epitaxialschicht 15 vom P-Typ, die als ein Kollektorbereich arbeitet, hat man auf dem Substrat 11 vom P-Typ wachsen lassen, wobei eine vergrabene Schicht 13 vom N-Typ auf einem Oberflächenteil hiervon vorgese­ hen wird. Eine Senke vom N-Typ ist der Epitaxialschicht 15 von der Oberfläche der Epitaxialschicht 15 zur vergrabenen Schicht 13 vom N-Typ ausgebildet, so daß die Senke 16 vom N-Typ die vergrabene Schicht 13 vom N-Typ überlappt (oder kontaktiert), um die Elemente des vertikalen Transistors in der horizontalen Richtung zu trennen, indem eine Wanne 17 vom P-Typ in der Epit­ axialschicht 15 definiert wird. Eine Basismaske 19 ist mit einer Öffnung 21 ausgebildet und legt einen Teil der Wanne 17 vom P- Typ auf der Oberfläche der Epitaxialschicht 15 frei. Eine Kol­ lektoranreicherung 23 vom P-Typ ist oberhalb der vergrabenen Schicht 13 vom N-Typ ausgebildet, indem ein Dotiermittel durch eine Öffnung 21 der Basismaske 19 eingepflanzt wird. Ein Basis­ bereich 25 vom N-Typ ist oberhalb der Kollektoranreicherung 23 vorgesehen, indem ein Dotiermittel durch die Öffnung 21 der Basismaske 19 eingepflanzt wird. Ein Polysilikon im Emitterkon­ taktbereich 27 ist auf einem Teil einer Oberfläche eines Basis­ bereichs 25 ausgebildet. Ein Emitterbereich 29 vom P-Typ ist unter dem Emitterkontaktbereich 27 und an einem oberen Teil des Basisbereichs 25 gebildet, indem das Dotiermittel vom Emitter­ kontaktbereich 27 diffundiert wird. Ein Basiskontaktbereich 31 vom N-Typ ist an einem anderen oberen Teil des Basisbereichs 25 ausgebildet und eine Vielzahl von Kollektorkontaktbereichen 33 und 34 sind an Oberflächenteilen der Wanne vom P-Typ 17 ausge­ bildet, abgesehen von dem Teil, wo der Basisbereich 25 ausgebil­ det ist.
Ein Verfahren zum Herstellen des oben genannten vertikalen PNP- Transistors wird im folgenden nun beschrieben.
Anschließend wird ein dotierter Bereich vom N-Typ an einem obe­ ren Teil des Halbleiterbereichs 11 vom P-Typ ausgebildet, indem ein konventionelles Verfahren zur Anwendung gebracht wurde und dann der dotierte Bereich vom N-Typ sowie das Substrat 11 von der Epitaxialschicht 15 vom P-Typ zur Bildung einer eingegrabe­ nen Schicht 13 vom N-Typ abgedeckt werden. Dann wird eine Senke 16 vom N-Typ von der Oberfläche der Epitaxialschicht 15 zur vergrabenen Schicht 13 vom N-Typ ausgebildet, um die vergrabene Schicht 13 vom N-Typ durch vertikales Einpflanzen einer Verun­ reinigung vom N-Typ von der Fläche der Epitaxialschicht 15 aus zu kontaktieren. Somit wird ein Teil der Epitaxialschicht 15 definiert durch eine vergrabene Schicht 13 vom N-Typ und eine Senke vom N-Typ 16 zur Bildung einer Wanne 17 vom P-Typ. Dann wird die Epitaxialschicht 15 mit der Basismaske 19 abgedeckt, die eine Öffnung 21 hat, um einen Teil der Wanne 17 vom P-Typ freizulegen; eine Kollektoranreicherung 23 vom P-Typ wird an einem ersten Teil (mit einer ersten Tiefe) der Wanne 17 vom P- Typ oberhalb der vergrabenen Schicht 13 vom N-Typ ausgebildet, indem ein Dotiermittel durch die Öffnung 21 der Basismaske 19 eingepflanzt wird. Auch wird ein Basisbereich 25 vom N-Typ an einer zweiten Stelle oberhalb der Kollektoranreicherung 23 vom P-Typ ausgebildet (mit einer zweiten Tiefe flacher als die erste Tiefe der Kollektoranreicherung 23 vom P-Typ) der Wanne 17 vom P-Typ, indem eine Verunreinigung vom N-Typ durch die Öffnung 21 der Basismaske 19 eingepflanzt wird. Anschließend wird der Poly­ silikonemitterkontaktbereich 27 auf einem ersten Oberflächenteil des Basisbereichs ausgebildet, so daß eine Diffusion von Ionen vom Polysilikonemitterkontaktbereich 27 eintritt, wodurch ein Emitterbereich 29 vom P-Typ gebildet wird. Der Basiskontaktbe­ reich 31 ist an einem zweiten oberen Teil des Basisbereichs 25 ausgebildet, um benachbart dem Emitterbereich 29 positioniert zu sein. Weiterhin werden Kollektorkontaktbereiche 33 und 34 an den oberen Oberflächenteilen der Wanne 17 vom P-Typ, ausgenommen der Teil, wo der Basisbereich 25 gebildet wird, ausgebildet.
Nach dem oben beschriebenen üblichen vertikalen PNP-Transistor jedoch, wird, da die Senke ausgebildet wird, indem eine Verun­ reinigung wie Phosphor von der Oberfläche der Epitaxialschicht eingepflanzt wird, nachdem man die Epitaxialschicht hat wachsen lassen, die Differenz im Konzentrationsgradienten von der Ober­ fläche der Epitaxialschicht zur vergrabenen Schicht vom N-Typ erzeugt. So kann die Trennung der Transistorelemente am Kontakt­ bereich zwischen der Senke und der vergrabenen Schicht vom N-Typ nicht sichergestellt werden. Somit ist das schwierige Einpflan­ zen der Verunreinigung vom N-Typ notwendig, um die Trennung der Transistorelemente herzustellen. Auch kann die Charakteristik des Transistors aufgrund der parasitären Kapazität gesenkt wer­ den, die aus der Verlängerung des aktiven Bereichs resultiert, der von der seitlichen Diffusion der Senke erzeugt wurde, da die Senke gebildet wurde, indem die eingepflanzte Verunreinigung nach dem Wachsenlassen der Epitaxialschicht diffundieren gelas­ sen wird. Da der konventionelle vertikale PNP- Transistor über eine dünne Epitaxialschicht verfügt, wird jede der Verunreini­ gungen des Basisbereichs und die Kollektoranreicherung durch den Einfluß der aufeinanderfolgenden Prozesse diffundiert, Prozesse, die der Bildung des Basisbereichs und der Kollektoranreicherung folgen. Dies passiert sogar, selbst wenn der Basisbereich und die Kollektoranreicherung gebildet werden, indem Verunreinigun­ gen durch die Öffnung der Maske eingepflanzt werden. Somit ist die präzise Positionsregelung sowohl des Basisbereichs wie der Kollektoranreicherung schwierig.
Unter Berücksichtigung der vorgenannten Probleme ist es erste Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstel­ lung eines vertikalen bipolaren Transistors anzugeben, das genau eine dünne Basisbreite und eine Position der Basis kontrolliert.
Es ist eine zweite Aufgabe der vorliegenden Erfindung, ein Ver­ fahren zum Herstellen eines vertikalen bipolaren Transistors anzugeben, der definitiv die Elemente des vertikalen bipolaren Transistors trennt und die Größe eines aktiven Bereichs des vertikalen bipolaren Transistors minimiert, um einen vertikalen bipolaren Transistor, der über verbesserte Eigenschaften ver­ fügt, zu erzeugen.
Um die oben genannten Aufgaben zu erreichen, umfaßt das Verfah­ ren zur Herstellung eines vertikalen bipolaren Transistors nach der Erfindung die folgenden Stufen:
  • i) Einpflanzen einer ersten Verunreinigung eines zweiten Leitfä­ higkeitstyps in einen Oberflächenteil eines Halbleitersubstrats von einem ersten Leitfähigkeitstyp und Hocherhitzen (Glühen) der ersten eingepflanzten Verunreinigung vom zweiten Leitfähigkeits­ typ zur Bildung einer ersten vergrabenen Schicht;
  • ii) Einpflanzen einer zweiten Verunreinigung des zweiten Leitfä­ higkeitstyps in einen oberen Umfangsteil der ersten vergrabenen Schicht und Aktivieren der eingepflanzten zweiten Verunreinigung des zweiten Leitfähigkeitstyps;
  • iii) Definieren eines aktiven Bereichs, indem man eine Epitaxi­ alschicht vom ersten Leitfähigkeitstyp auf dem Halbleitersub­ strat wachsen kann, der über die erste vergrabene Schicht hierin verfügt und gleichzeitiges Ausdiffundieren der aktivierten zwei­ ten Verunreinigung des oberen Umfangsteils der ersten vergrabe­ nen Schicht zur Bildung einer zweiten vergrabenen Schicht des zweiten Leitfähigkeitstyps mit einer höheren Verunreinigungskon­ zentration als der der ersten vergrabenen Schicht, wobei sowohl die erste vergrabene Schicht und die zweite vergrabene Schicht einen Teil der Epitaxialschicht als dem aktiven Bereich definie­ ren:
  • iv) Bilden eines Subkollektorbereichs des ersten Leitfähigkeits­ typs in einen Teil des aktiven Bereichs oberhalb der ersten vergrabenen Schicht;
  • v) Bilden eines isolierenden Oxidfilms auf einem Teil des akti­ ven Bereichs und auf der Epitaxialschicht, ausgenommen dem akti­ ven Bereich;
  • vi) Bilden eines Basisbereichs vom zweiten Leitfähigkeitstyp durch Einpflanzen einer dritten Verunreinigung vom zweiten Leit­ fähigkeitstyp in einen ersten oberen Teil des aktiven Bereichs und Hocherwärmen (Glühen) der eingepflanzten dritten Verunreini­ gung vom zweiten Leitfähigkeitstyp;
  • vii) Bilden eines Emitterbereichs vom ersten Leitfähigkeitstyp an einem ersten oberen Teil des Basisbereichs gleichzeitig wie der Bildung eines Kollektorkontaktbereichs vom ersten Leitfähig­ keitstyp an einem zweiten oberen Teil des aktiven Bereichs, wobei der Kollektorkontaktbereich über eine höhere Verunreini­ gungskonzentration als die der Epitaxialschicht verfügt;
  • viii) Bilden eines Basiskontaktbereichs vom ersten Leitfähig­ keitstyp an einem zweiten oberen Teil des Basisbereichs, wobei der Basiskontaktbereich eine höhere Verunreinigungskonzentration als die des Basisbereichs hat; und
  • ix) Bilden einer Basiselektrode auf einer Oberfläche des Basis­ kontaktbereichs, einer Emitterelektrode auf der Oberfläche des Emitterbereichs und einer Kollektorelektrode auf einer Oberflä­ che des Kollektorkontaktbereichs.
Die erste vergrabene Schicht kann gebildet werden, indem die erste Verunreinigung vom zweiten Leitfähigkeitstyp bei einer Engergie zwischen etwa 20KeV und 60KeV und einer Dosierung von etwa 1 × 10¹⁵ Atome/cm² bis 1 × 10¹⁶ Atome/cm² eingepflanzt wird und die eingepflanzte erste Verunreinigung des zweiten Leitfä­ higkeitstyps bei einer Temperatur zwischen 1150°C und 1250°C und 200 bis 300 Minuten lang in einer Sauerstoffatmosphäre geglüht wird.
Als zweite Verunreinigung des zweiten Leitfähigkeitstyps wird Phosphor verwendet. Die zweite eingegrabene Schicht kann gebil­ det werden, indem das Phosphor bei einer Energie zwischen etwa 20KeV bis 50KeV und einer Dosierung von etwa 5 × 10¹⁵ Atome/cm² bis 5 × 10¹⁶ Atome/cm² eingepflanzt wird und dann das einge­ pflanzte Phosphor bei einer Temperatur zwischen 1000 bis 1150°C und 30 bis 60 Minuten lang in einer Sauerstoffatmosphäre, um aktiviert zu werden, geglüht wird.
Der Subkollektorbereich kann gebildet werden, indem eine Ver­ unreinigung des ersten Leitfähigkeitstyps bei einer Energie zwischen etwa 0,5MeV bis 1,5MeV und einer Dosierung von etwa 5 × 10¹² Atome/cm² bis 5 × 10¹³ Atome/cm² eingepflanzt wird und dann die eingepflanzte Verunreinigung vom ersten Leitfähig­ keitstyp bei einer Temperatur zwischen 900°C und 1000°C und 60 Minuten bis 100 Minuten lang in einer Stickstoffatmosphäre ge­ glüht werden.
Der Basisbereich kann gebildet werden, indem die dritte Verun­ reinigung des zweiten Leitfähigkeitstyps bei einer Energie zwi­ schen etwa 20KeV und 30KeV und bei einer Dosierung von etwa 5 × 10¹³ Atome/cm² bis 1 × 10¹⁴ Atome/cm² eingepflanzt wird und die eingepflanzte dritte Verunreinigung vom zweiten Leitfähigkeits­ typ bei einer Temperatur zwischen 900 und 1000°C und 30 bis 60 Minuten lang in einer Stickstoffatmosphäre geglüht wird.
Beim Verfahren zum Herstellen des vertikalen bipolaren Transi­ stors nach der vorliegenden Erfindung wird die eingegrabene zweite Schicht gebildet, indem eine Verunreinigung eingepflanzt wird und die eingepflanzte Verunreinigung gleichzeitig als Wachstum der Epitaxialschicht aktiviert wird, so daß die zweite eingegrabene Schicht definitiv die Elemente des Transistors trennen kann. Die Entfernung zwischen dem Subkollektorbereich und dem Isolierbereich (gebildet zwischen der ersten eingegrabe­ nen Schicht und der zweiten eingegrabenen Schicht) kann einge­ stellt werden, indem der Untersammelbereich betrachtet wird, der anschließend gebildet wird, da die Verunreinigung in den adäqua­ ten oberen Umfangsteil der ersten eingegrabenen Schicht zur Bildung der zweiten eingegrabenen Schicht eingepflanzt wird.
Dann kann die parasitäre Kollektorkapazität, die zwischen dem Subkollektorbereich und dem Isolierbereich erzeugt wird, mini­ miert werden. Auch der Basisbereich, der eine dünne Breite hat, kann reproduzierbar geformt werden, indem die Verunreinigung eingepflanzt wird und dann die eingepflanzte Verunreinigung ausgeglüht wird.
Kurze Beschreibung der Zeichnungen
Die vorstehenden Aufgaben und andere Vorteile der vorliegenden Erfindung ergeben sich klarer aus den nachstehenden Beschreibun­ gen bevorzugter Ausführungsformen, wobei auf die beiliegenden Zeichnungen Bezug genommen wird, in denen
Fig. 1 eine Darstellung mit einem Querschnitt eines üblichen vertikalen bipolaren Transistors ist;
Fig. 2 ist eine Darstellung im Schnitt eines vertikalen bipola­ ren Transistors, der nach einer Ausführungsform der vorliegenden Erfindung hergestellt wurde; und
die Fig. 3 bis 7 sind Darstellungen, welche die Fabrikations­ stufen des vertikalen bipolaren Transistors nach einer Ausfüh­ rungsform der Erfindung verdeutlichen.
Beschreibung bevorzugter Ausführungsformen
Ein Verfahren zum Herstellen eines vertikalen bipolaren Transi­ stors nach der vorliegenden Erfindung soll nun mit Bezug auf die nachstehenden Zeichnungen näher beschrieben werden.
Hierbei zeigt Fig. 2 einen Querschnitt eines vertikalen bipola­ ren Transistors nach der vorliegenden Erfindung. Nach Fig. 2 umfaßt der vertikale bipolare Transistor ein Halbleitersubstrat 41, eine erste eingegrabene Schicht 43, eine zweite eingegrabene Schicht 45 und eine Epitaxialschicht 47, einen Subkollektorbe­ reich 49, einen Basisbereich 53, einen Emitterbereich 55, einen Kollektor-Kontaktbereich 57, einen Basis-Kontaktbereich 59, einen isolierenden Oxidfilm 51, einen isolierenden Oxidfilm 61, eine Emitterelektrode 63, eine Basiselektrode 64 und eine Kol­ lektorelektrode 65 hierin.
Das Halbleitersubstrat 41 ist ein Siliciumsubstrat vom P-Typ, das mit einer Verunreinigung wie Bor dotiert ist und über eine Verunreinigungskonzentration von etwa 1 × 10¹⁵ Atome/cm³ verfügt. Die Epitaxialschicht 47 vom P-Typ wächst auf dem Halbleitersub­ strat 41. Die erste vergrabene Schicht 43 vom N⁺-Typ und die zweite vergrabene Schicht 45 vom N⁺-Typ definieren einen Teil der Epitaxialschicht 47 und bilden einen aktiven Bereich 48 des Transistors, so daß der aktive Bereich als ein Kollektorbereich arbeitet und der Subkollektorbereich 49 vom P⁺-Typ in dem unteren Teil des aktiven Bereichs 48 der ersten vergrabenen Schicht 43 des oben genannten Transistors vom N⁺-Typ gebildet wird. Ein Basisbereich 53 vom N-Typ wird an einem oberen Teil des aktiven Bereichs 48 oberhalb des Subkollektorbereichs 49 gebildet und ein Kollektor-kontaktbereich 57 vom P⁺-Typ wird an einem anderen oberen Teil des aktiven Bereichs 48 gebildet. Daher werden so­ wohl der Basisbereich 53 wie der Kollektorkontaktbereich 57 über dem Subkollektorbereich 49 gebildet, der Emitterbereich 55 vom P⁺-Typ wird an einem oberen Teil des Basisbereichs 53 gebildet und der Basiskontaktbereich 59 vom N⁺-Typ wird an einem anderen oberen Teil des Basisbereichs 53 gebildet.
Die Epitaxialschicht 47 wird dotiert mit einer Verunreinigung wie Bor und hat eine Verunreinigungskonzentration von etwa 1 × 10¹⁵ Atome/cm³ bis 1 × 10¹⁷ Atome/cm³ und verfügt über eine Dicke von etwa 1,0 µm bis 2,0 µm.
Die erste eingegrabene Schicht 43 wird gebildet, indem eine erste Verunreinigung vom N-Typ wie Arsen oder Antimon bei einer hohen Dosierung von etwa 1 × 10¹⁵ Atome/cm² bis 1 × 10¹⁶ Atome/cm² stark eingepflanzt werden, um die Elemente des vertikalen bipo­ laren Transistors in der vertikalen Richtung zu trennen. Die zweite eingegrabene Schicht 45 wird gebildet, indem stark eine zweite Verunreinigung vom N-Typ wie Phosphor bei einer hohen Dosierung von etwa 1 × 10¹⁵ Atome/cm² bis 1 × 10¹⁶ Atome/cm² in einen oberen Umfangsteil der ersten eingegrabenen Schicht 43 stark eingepflanzt werden, die implantierte zweite Verunreini­ gung vom N-Typ aktiviert wird und dann die aktivierte zweite Verunreinigung vom N-Typ gleichzeitig, wie man die Epitaxial­ schicht 47 wachsen läßt, ausdiffundiert wird, so daß die zweite vergrabene Schicht 45 die Elemente des vertikalen bipolaren Transistors in der horizontalen Richtung trennt. Die zweite auf diese Weise gebildete eingegrabene Schicht 45 verfügt über ein haubenartiges Konzentrationsprofil im Querschnitt, wobei die Breite des unteren Teils größer als die des oberen Teils ist.
Um die zweite eingegrabene Schicht 45 zu bilden, wird die zweite Verunreinigung vom N-Typ in eine adäquate obere Umfangsposition der ersten eingegrabenen Schicht 43 eingepflanzt. Als Ergebnis hat die zweite eingegrabene Schicht 45 eine vorbestimmte Entfer­ nung vom Subkollektorbereich 49, so daß eine Parasitärkapazität minimiert werden kann, welche zwischen dem Subkollektorbereich 49 und dem Isolierbereich erzeugt wird (das ist der Bereich, der durch die erste eingegrabene Schicht 43 und die zweite eingegra­ bene Schicht 45 geformt wird). Die erste eingegrabene Schicht 43 und die zweite eingegrabene Schicht 45 überlappen sich und schließen einen aktiven Bereich 48 als Insel ein, so daß der aktive Bereich 48 von den Elementen des benachbarten vertikalen bipolaren Transistors getrennt wird. Der aktive Bereich 48, der durch die erste eingegrabene Schicht 43 sowie die zweite einge­ grabene Schicht 45 definiert wird, funktioniert als der Kollek­ torbereich. Daher fließt ein Strom in senkrechter Richtung um das Halbleitersubstrat 41.
Der Subkollektorbereich 49 wird gebildet, indem eine Verunreini­ gung vom P-Typ wie Bor bei einer Dosierung von etwa 5 × 10¹² Atome/cm² bis 5 × 10¹³ Atome/cm² geformt wird. Der Subkolletorbe­ reich 49 reduziert nicht nur den Reihenwiderstand des Kollektors und erhöht eine Stromtreiberkraft, funktioniert vielmehr auch als Entladeweg, um die Frequenzcharakteristik des Transistors bei dem Schaltvorgang zu verbessern. Weiterhin vergrößert der Subkollektorbereich 49 die Verunreinigungskonzentration des Kollektorbereichs und verhindert Latch-Up, das durch einen para­ sitären NPN-Transistor erzeugt wird, der durch den Basisbereich 53 und die epitaxiale Schicht 47 zusammen entweder mit der er­ sten vergrabenen Schicht 43 oder der zweiten vergrabenen Schicht 45 geformt wird.
Der Basisbereich 53 wird gebildet, indem eine dritte Verunreini­ gung vom N-Typ wie Phosphor oder Arsen bei einer Dosierung von etwa 5 × 10¹³ Atome/cm² bis 1 × 10¹⁴ Atome/cm² an einem oberen Teil des aktiven Bereichs 43 geformt wird. Zusätzlich wird der Basiskontaktbereich 59 geformt, indem stark eine vierte Verun­ reinigung vom N-Typ wie Arsen bei einer Dosierung von etwa 1 × 10¹⁵ Atome/cm² bis 1 × 10¹⁶ Atome/cm² in einen oberen Teil des Basisbereichs 43 implantiert wird, und ein Emitterbereich 55 wird gebildet, indem eine Verunreinigung vom P-Typ wie Bor bei einer Dosierung von etwa 5 × 10¹⁴ Atome/cm² bis 1 × 10¹⁵ Atome/cm² in einen anderen oberen Teil des Basisbereichs 53 implantiert werden, um benachbart dem Basiskontaktbereich 49 positioniert zu sein.
Gleichzeitig wird der Kollektorkontaktbereich 57 geformt, indem eine Verunreinigung vom P-Typ wie Bor bei einer Dosierung von etwa 5 × 10¹⁴ Atome/cm² bis 1 × 10¹⁵ Atome/cm² in einen anderen oberen Teil des aktiven Bereichs 48 eingepflanzt wird, um durch einen isolierenden Oxidfilm 51 die Trennung vom Basisteil 53 zu gewährleisten. Da der Emitterbereich 55 und der Kollektorkon­ taktbereich 57 gleichzeitig geformt werden, kann die Diffusion der eingepflanzten Verunreinigungen der ersten eingegrabenen Schicht 43, der zweiten eingegrabenen Schicht 45, des Subkollek­ torbereichs 49 und des Basisbereichs 53 minimiert werden. Somit werden Emitterelektrode 63, Basiselektrode 64, Kollektorelek­ trode 65 geformt, indem ein isolierender Oxidfilm 61 zwischenge­ legt wird, um den Emitterbereich 55 auf dem Basiskontaktbereich 59 und auf dem Kollektorkontaktbereich 57 zu kontaktieren.
Die Fig. 3 bis 7 sind Darstellungen, um die Fabrikationsstufen des vertikalen bipolaren Transistors nach einer Ausführungsform der Erfindung darzustellen.
Fig. 3 ist eine Darstellung und zeigt den Schritt der Einpflan­ zung einer zweiten Verunreinigung vom N-Typ in den oberen Um­ fangsteil der ersten vergrabenen Schicht 43 vom N-Typ, nachdem die erste vergrabene Schicht 43 vom N-Typ auf dem Halbleitersub­ strat 41 vom P-Typ gebildet wurde.
Nach Fig. 3, nachdem das Halbleitersubstrat 41 mit einem thermi­ schen Oxidfilm (nicht dargestellt) und einer nicht dargestellten Photoresistschicht nach einem üblichen Verfahren abgedeckt wur­ de, wird jeder der Teile der ersten Photoresistschicht und der thermische Oxidfilm entfernt und legen einen bestimmten Ober­ flächenteil des Halbleitersubstrats 41 frei. Dann wird eine erste Verunreinigung vom N-Typ wie Arsen oder Antimon an dem oberen Teil des Halbleitersubstrats 41 bei einer Energie zwi­ schen etwa 20KeV und 60KeV bei einer Dosierung von etwa 1 × 10¹⁵ Atome/cm² bis 1 × 10¹⁶ Atome/cm² eingepflanzt. Die erste ver­ grabene Schicht 43 vom N⁺-Typ wird gebildet, indem die einge­ pflanzte erste Verunreinigung vom N-Typ bei einer Temperatur zwischen 1150°C und 1250°C und 200 bis 300 Minuten lang in einer Sauerstoffatmosphäre ausgeglüht werden, um die eingepflanzte erste Verunreinigung vom N-Typ zu diffundieren. Die erste einge­ grabene Schicht 43 trennt die Elemente des vertikalen bipolaren Transistors in der senkrechten Richtung. Nachdem das Halbleiter­ substrat 41 und eine erste eingegrabene Schicht 43 wieder mit einer zweiten Photoresistschicht (nicht dargestellt) abgedeckt sind, wird die zweite Photoresistschicht teilweise entfernt und legt den oberen Umfangsteil der ersten eingegrabenen Schicht 43 frei. Dann wird die zweite Verunreinigung vom N-Typ, beispiels­ weise Phosphor, das eine größere Diffusionsrate als Arsen oder Antimon hat, stark bei einer Energie zwischen etwa 20KeV und 50KeV und einer Dosierung von etwa 5 × 10¹⁵ Atome/cm² bis 5 × 10¹⁶ Atome/cm² eingepflanzt und die stark eingepflanzte Verunreini­ gung vom N-Typ bei einer Temperatur zwischen 1000°C und 1150°C und 30 bis 60 Minuten lang geglüht, um die stark implantierte zweite Verunreinigung vom N-Typ zu aktivieren.
Fig. 4 ist eine Darstellung und zeigt den Schritt des Formens einer zweiten vergrabenen Schicht 45 durch das Ausdiffundieren der aktivierten zweiten Verunreinigung vom N-Typ gleichzeitig wie das Wachsen der Epitaxialschicht 47 zum Definieren eines Teils der Epitaxialschicht 47 als aktiver Bereich 48 sowohl durch die erste eingegrabene Schicht 43 und eine zweite Schicht 45.
Wenn die zweite eingegrabene Schicht 45 gebildet wird, kann die zweite Verunreinigung vom N-Typ in den adäquaten Teil der ersten eingegrabenen Schicht 43 unter Beachtung eines Abstands vom Subkollektorbereich 49 implantiert werden.
Eine Epitaxialschicht 47 vom P-Typ wird durch ein Verfahren mit flüssiger epitaxialer Phase (LPE) zum Wachsen auf einem Halblei­ tersubstrat 41 gebracht, der über eine erste eingegrabene Schicht 43 verfügt, die an einem Oberflächenteil hiervon geformt wurde. Die Epitaxialschicht 47 vom P-Typ wird mit einer Verun­ reinigung vom P-Typ wie Bor bei einer Temperatur zwischen 1000°C und 1200°C dotiert und ergibt eine Verunreinigungskonzentration von etwa 1 × 10¹⁵ Atome/cm³ bis 1 × 10¹⁷ Atome/cm³ und führt zu einer Dicke von etwa 1,0 µm bis 2 µm. Jetzt diffundiert, da die aktivierte zweite Verunreinigung vom N-Typ wie Phosphor, die an dem oberen Umfangsteil der ersten eingegrabenen Schicht 43 ver­ bleibt und eine größere Diffusionsrate als die der Verunreini­ gung wie Arsen oder Antimon der ersten eingegrabenen Schicht 43 hat, die aktivierte zweite Verunreinigung vom N-Typ wie Phosphor längs der oberen Richtung aus, die als ein Pfeil (Fig. 4) ge­ zeigt ist. Dies bildet die zweite vergrabene Schicht 45 vom N⁺-Typ gleichzeitig wie die Epitaxialschicht 47 wächst, so daß sowohl die erste eingegrabene Schicht 43 wie die zweite einge­ grabene Schicht 45 einen aktiven Bereich 48 definieren. Der aktive Bereich 48 funktioniert als Kollektorbereich. Wenn die zweite eingegrabene Schicht 45 nach den oben genannten Schritten gebildet wird, wird der starke Einpflanzvorgang der zweiten Verunreinigung vom N-Typ bei einer hohen Energie und einer hohen Dosierung von einem Teil der Oberfläche der Epitaxialschicht 47 zur ersten eingegrabenen Schicht zur Bildung der zweiten einge­ grabenen Schicht 45, um die erste eingegrabene Schicht 43 zu überlappen, nicht notwendig. Weiterhin kann man sicher die Ele­ mente des vertikalen bipolaren Transistors am Kontaktbereich zwischen der ersten eingegrabenen Schicht 43 und der zweiten eingegrabenen Schicht 45 separieren. Weiterhin kann die Entfer­ nung zwischen dem Subkollektorbereich 49 und dem isolierenden Bereich eingestellt, unter Beachtung des Subkollektorbereichs 49, der somit gebildet wird, weil die zweite Verunreinigung vom N-Typ in den adäquaten oberen Umfangsteil der ersten eingegrabe­ nen Schicht 43 zur Bildung der zweiten eingegrabenen Schicht 45 eingepflanzt wird; hierdurch können sowohl die parasitäre Kol­ lektorkapazität wie die Größe des aktiven Bereichs 48 minimiert werden.
Fig. 5 ist eine Darstellung des Schritts, bei dem der Subkollek­ torbereich 49, der Basisbereich 53 und ein isolierender Oxidfilm 51 gebildet werden. Nach Fig. 5 wird ein Subkolletorbereich 49 vom P⁺-Typ in dem aktiven Bereich 48 geformt, der definiert wird durch eine erste eingegrabene Schicht 43 und eine zweite einge­ grabene Schicht 45. Anschließend wird die Epitaxialschicht 47 durch eine dritte Photoresistschicht (nicht dargestellt) abge­ deckt, ein Teil des aktiven Bereichs 48 der Epitaxialschicht 47 wird freigelegt und ein Teil der dritten Photoresistschicht 49 wird entfernt. Anschließend wird eine Verunreinigung vom P-Typ wie Bor bei einer hohen Energie zwischen 0,5MeV und 1,5MeV und einer Dosierung von etwa 5 × 10¹² Atome/cm² bis 5 × 10¹³ Atome/cm² in den exponierten oder freiliegenden Teil des aktiven Bereichs 48 eingepflanzt, indem die dritte Photoresistschicht als Maske verwendet wird. Dann wird der Subkollektorbereich 49 geformt, indem die eingepflanzte Verunreinigung vom P-Typ bei einer Tem­ peratur von zwischen 900°C und 1000°C und 60 bis 100 Minuten lang geglüht wird, nachdem die dritte Photoresistschicht ent­ fernt wird. Der Subkollektorbereich 49 steigert die Stromtrei­ berkraft, indem er einen Reihenwiderstand des Kollektors ver­ mindert und funktioniert als Entladeweg bei einem Schaltvorgang nicht nur, um die Frequenzcharakteristik des Transistors zu verbessern, sondern auch, um das Latch-up des parasitären NPN- Transistors zu verhindern.
Der isolierende Oxidfilm 51 wird auf einem Teil des aktiven Bereichs 48 sowie auf der Epitaxialschicht 47 ausgenommen dem aktiven Bereich 48 durch eine lokale Oxidation des Siliciums (LOCOS) Verfahrens geformt und verfügt über eine Dicke von etwa 4000 Å bis 6000 Å. Der Basisbereich vom N-Typ 53 wird auch auf einem oberen Teil des aktiven Bereichs 48 geformt, indem eine vierte Photoresistschicht (nicht dargestellt) benutzt wird. Geformt wird der Basisbereich 53, indem eine dritte Verunreini­ gung vom N-Typ, wie beispielsweise Phosphor oder Arsen, bei einer Energie zwischen etwa 20KeV und 30KeV und bei einer Dosie­ rung von 5 × 10¹³ Atome/cm² bis 1 × 10¹⁴ Atome/cm² eingepflanzt wird, dann die dritte Verunreinigung vom N-Typ bei einer Tempe­ ratur zwischen 900°C und 1000°C 30 bis 60 Minuten lang nach Entfernen der vierten Photoresistschicht geglüht wird.
Fig. 6 ist eine Darstellung und erläutert den Schritt der Bil­ dung des Emitterbereichs 55, des Kollektorkontaktbereichs 57 und des Basiskontaktbereichs 59. Nach Fig. 6 wird ein Emitterbereich 55 vom P⁺-Typ auf einem oberen Teil des Basisbereichs 53 geformt, zur gleichen Zeit, wie der Kollektorkontaktbereich vom P⁺-Typ 57 auf einem anderen oberen Bereich des aktiven Bereichs 48 ausge­ bildet wird. Sowohl der Emitterbereich 55 wie der Kollektorkon­ taktbereich 57 werden geformt, indem eine Verunreinigung vom P- Typ wie Bor bei einer Energie zwischen etwa 20KeV und 40KeV und einer Dosierung von etwa 5 × 10¹⁴ Atome/cm² bis 1 × 10¹⁵ Atome/cm² eingepflanzt werden, dann schnell die eingepflanzte Verunreini­ gung vom P-Typ mit einer thermischen Glühmethode (RTA) schnell bei einer Temperatur zwischen etwa 1000°C und 1150°C und etwa eine Minute lang bis zwei Minuten in einer Stickstoffatmosphäre geglüht wird. Da sowohl der Emitterbereich 55 wie der Kollektor­ kontaktbereich 57 gleichzeitig nach den oben genannten Schritten geformt werden, können die Diffusionen der Verunreinigungen, die in den bereits geformten Bereichen aufgrund vorhergehender Schritte verbleiben, minimiert werden.
Der Kontaktbereich 59 vom N⁺-Typ wird geformt, indem eine vierte Verunreinigung vom N-Typ wie Phosphor oder Arsen in einen ande­ ren oberen Teil des Basisbereichs 53 bei einer hohen Energie zwischen etwa 20MeV und 40MeV und bei einer Dosierung von etwa 1 × 10¹⁵ Atome/cm² bis 1 × 10¹⁶ Atome/cm² eingepflanzt wird, dann schnell die eingepflanzte vierte Verunreinigung vom N-Typ nach einem schnellen thermischen Glühverfahren bei einer Temperatur zwischen 1000°C und 1150°C und für etwa eine Minute bis zwei Minuten in einer Stickstoffatmosphäre geglüht wird.
Nach der Darstellung der Fig. 7 handelt es sich um den Schritt des Formens des isolierenden Oxidfilms 61, der Emitterelektrode 63, der Basiselektrode 64 und der Kollektorelektrode 65. Nach Fig. 7 wird eine Oberfläche des vertikalen bipolaren Transistors mit der oben genannten Konstruktion abgedeckt mit einem isolie­ renden Oxidfilm 61, der eine Dicke von etwa 5000 Å bis 8000 Å hat, und zwar nach einem chemischen Dampfabscheideverfahren (CVD- Verfahren). Dann wird ein oberer Teil des Basiskontaktbereichs 59, ein oberer Teil des Emitterbereichs 55 und ein oberer Teil des Kollektorkontaktbereichs 57 durch die Kontaktöffnungen nach einem Photolithographieverfahren freigelegt. Hiernach wird kon­ tinuierlich ein leitfähiges Metall wie Aluminium oder Silber auf die freiliegenden Teile abgeschieden, und zwar nach einem Sprüh- oder Vakuumverdampfungsverfahren, dann werden die Basiselektrode 64, die Emitterelektrode 63 und die Kollektorelektrode 65 je­ weils auf den oberen Teilen des Basiskontaktbereichs 59, dem Emitterbereich 55 und dem Kollektorkontaktbereich 57 nach einem konventionellen Photolithographieverfahren jeweils geformt.
Entsprechend der oben benannten Beschreibung wird nach dem Ver­ fahren der Herstellung des vertikalen bipolaren Transistors nach einer Ausführungsform der Erfindung die zweite Verunreinigung vom N-Typ in den oberen Umfangsteil der ersten eingegrabenen Schicht eingepflanzt und die eingepflanzte zweite Verunreinigung vom N-Typ aktiviert, dann wird die zweite eingegrabene Schicht durch Ausdiffundieren der aktivierten zweiten Verunreinigung vom N-Typ gleichzeitig gebildet, zur gleichen Zeit, wie die Epitaxi­ alschicht zum Wachsen gebracht wird. Sowohl die erste eingegra­ bene Schicht wie die zweite eingegrabene Schicht definieren den Teil der Epitaxialschicht, der den aktiven Bereich formt, der als der Kollektorbereich arbeitet. Der Subkollektorbereich wird oberhalb der ersten eingegrabenen Schicht in den aktiven Bereich geformt und der Basisbereich wird an dem ersten oberen Bereich des aktiven Bereichs über dem Subkollektorbereich geformt. Daher wird erfindungsgemäß die zweite eingegrabene Schicht geformt, indem die zweite Verunreinigung vom N-Typ eingepflanzt und die eingepflanzte zweite Verunreinigung vom N-Typ gleichzeitig akti­ viert wird, wie die Epitaxialschicht wächst, so daß die zweite eingegrabene Schicht definitiv die Elemente des Transistors voneinander trennt. Auch der Basisbereich, der eine dünne Breite hat, kann reproduzierbar gebildet werden, indem die dritte Ver­ unreinigung vom N-Typ eingepflanzt wird und die eingepflanzte dritte Verunreinigung vom N-Typ in einer Stickstoffatmosphäre geglüht wird.
Im Hinblick auf eine knappe Darstellung wurde die Erfindung wohl nur anhand weniger Ausführungsformen erläutert. Änderungen und Abänderungen liegen im Rahmen der Erfindung.

Claims (11)

1. Verfahren zum Herstellen eines vertikalen bipolaren Transi­ stors, das die folgenden Stufen umfaßt:
  • i) Einpflanzen einer ersten Verunreinigung eines zweiten Leitfähigkeitstyps in einen Teil einer Oberfläche eines Halbleitersubstrats von einem ersten Leitfähigkeitstyp und Glühen der eingepflanzten ersten Verunreinigung des zweiten Leitfähigkeitstyps zur Bildung einer ersten eingegrabenen Schicht;
  • ii) Einpflanzen einer zweiten Verunreinigung des zweiten Leitfähigkeitstyps in einen oberen Umfangsteil dieser er­ sten eingegrabenen Schicht und Aktivieren der eingepflanz­ ten zweiten Verunreinigung des zweiten Leitfähigkeitstyps;
  • iii) Definieren eines aktiven Bereichs durch Wachsenlassen einer Epitaxialschicht vom ersten Leitfähigkeitstyp auf diesem Halbleitersubstrat, der über diese erste eingegrabe­ ne Schicht an einem Oberflächenteil hiervon verfügt und Ausdiffundieren der aktivierten zweiten Verunreinigung des oberen Umfangsteils dieser ersten eingegrabenen Schicht zur Bildung einer zweiten eingegrabenen Schicht des zweiten Leitfähigkeitstyps, wobei diese zweite eingegrabene Schicht eine höhere Verunreinigungskonzentration als die dieser ersten eingegrabenen Schicht hat, wobei sowohl diese erste eingegrabene Schicht wie diese zweite eingegrabene Schicht einen Teil dieser Epitaxialschicht als diesen aktiven Be­ reich definieren;
  • iv) Bilden eines Basisbereichs des zweiten Leitfähigkeits­ typs durch Einpflanzen einer dritten Verunreinigung vom zweiten Leitfähigkeitstyp in einen ersten oberen Teil die­ ses aktiven Bereichs und Glühen der eingepflanzten dritten Verunreinigung; und
  • v) Vervollständigen einer Herstellung des vertikalen bipo­ laren Transistors, indem ein Emitterbereich, ein Basiskon­ taktbereich und ein Kollektorkontaktbereich an oberen Tei­ len dieses aktiven Bereichs geformt wird.
2. Verfahren zum Herstellen eines vertikalen bipolaren Transi­ stors nach Anspruch 1, wobei die Stufe v) die folgenden Schritte umfaßt:
  • a) Formen eines isolierenden Oxidfilms auf einem Teil die­ ses aktiven Bereichs sowie auf einem oberen Teil dieser Epitaxialschicht ausgenommen dieser aktive Bereich;
  • b) Formen des Emitterbereichs des ersten Leitfähigkeitstyps an einem ersten oberen Teil dieses Basisbereichs und des Kollektorkontaktbereichs des ersten Leitfähigkeitstyps an einem zweiten oberen Teil dieses aktiven Bereichs, wobei dieser Kollektorkontaktbereich eine höhere Verunreinigungs­ konzentration als der dieser Epitaxialschicht hat;
  • c) Formen des Basiskontaktbereichs vom ersten Leitfähig­ keitstyp an einen zweiten oberen Teil dieses Basisbereichs, wobei dieser Basiskontaktbereich eine höhere Verunreini­ gungskonzentration als die dieses Basisbereichs hat; und
  • d) Formen einer Basiselektrode auf einer Oberfläche dieses Basisbereichs, einer Emitterelektrode auf einer Oberfläche dieses Emitterbereichs sowie einer Kollektorelektrode auf einer Oberfläche dieses Kollektorkontaktbereichs.
3. Verfahren zum Herstellen eines vertikalen bipolaren Transi­ stors nach Anspruch 2, wobei dieser Emitterbereich und dieser Kollektorkontaktbereich gleichzeitig geformt werden.
4. Verfahren zum Herstellen eines vertikalen bipolaren Transi­ stors nach Anspruch 1, umfassend weiterhin die folgenden Schrit­ te:
Formen eines Subkollektorbereichs des ersten Leitfähig­ keitstyps in diesem aktiven Bereich hierin oberhalb dieser ersten eingegrabenen Schicht, nach dem Schritt iii).
5. Verfahren zum Herstellen eines vertikalen bipolaren Transi­ stors nach Anspruch 4, wobei dieser Subkollektorbereich geformt wird, indem eine Verunreinigung des ersten Leitfähigkeitstyps bei einer Energie zwischen etwa 0,5MeV und 1,5MeV und bei einer Dosierung von etwa 5 × 10¹² Atome/cm² bis 5 × 10¹³ Atome/cm² eingepflanzt wird und die eingepflanzte erste Verunreinigung des ersten Leitfähigkeitstyps bei einer Temperatur zwischen 900°C und 1000°C und 60 bis 100 Minuten lang in einer Stickstoffatmo­ sphäre geglüht wird.
6. Verfahren zum Herstellen eines vertikalen bipolaren Transi­ stors nach Anspruch 1, wobei dieser erste Leitfähigkeitstyp ein P-Typ und der zweite Leitfähigkeitstyp ein N-Typ ist.
7. Verfahren zum Herstellen eines vertikalen bipolaren Transi­ stors nach Anspruch 1, wobei diese erste eingegrabene Schicht geformt wird, indem die erste Verunreinigung des zweiten Leitfä­ higkeitstyps bei einer Energie zwischen etwa 20KeV und 60KeV und bei einer Dosierung von etwa 1 × 10¹⁵ Atome/cm² bis 1 × 10¹⁶ Atome/cm² eingepflanzt wird und die eingepflanzte erste Verun­ reinigung des zweiten Leitfähigkeitstyps bei einer Temperatur zwischen 1150°C und 1250°C und 200 bis 300 Minuten lang in einer Sauerstoffatmosphäre geglüht wird.
8. Verfahren zum Herstellen eines vertikalen bipolaren Transi­ stors nach Anspruch 1, wobei diese zweite Verunreinigung des zweiten Leitfähigkeitstyps ein Phosphor ist und diese zweite eingegrabene Schicht geformt wird, indem der Phosphor bei einer Energie zwischen etwa 20KeV und 50KeV und bei einer Dosierung von etwa 5 × 10¹⁵ Atome/cm² bis 5 × 10¹⁶ Atome/cm² eingepflanzt wird.
9. Verfahren zum Herstellen eines vertikalen bipolaren Transi­ stors nach Anspruch 8, wobei diese zweite eingegrabene Schicht geformt wird, indem der eingepflanzte Phosphor bei einer Tempe­ ratur zwischen 1000°C und 1150°C 30 bis 60 Minuten lang zur Aktivierung geglüht wird.
10. Verfahren zum Herstellen eines vertikalen bipolaren Transi­ stors nach Anspruch 9, wobei diese zweite eingegrabene Schicht geformt wird, indem der aktivierte Phosphor gleichzeitig aus­ diffundiert wird, indem diese Epitaxialschicht des ersten Leit­ fähigkeitstyps auf dieser ersten eingegrabenen Schicht sowie auf diesem Halbleitersubstrat wächst.
11. Verfahren zum Herstellen eines vertikalen bipolaren Transi­ stors nach Anspruch 1, wobei dieser Basisbereich geformt wird, indem die dritte Verunreinigung des zweiten Leitfähigkeitstyps bei einer Energie zwischen etwa 20KeV und 30KeV und bei einer Dosierung von etwa 5 × 10¹³ Atome/cm² bis 1 × 10¹⁴ Atome/cm² eingepflanzt wird und die eingepflanzte dritte Verunreinigung des zweiten Leitfähigkeitstyps bei einer Temperatur zwischen 900°C und 1000°C 30 bis 60 Minuten lang geglüht wird.
DE19615324A 1995-04-21 1996-04-18 Verfahren zum Herstellen eines vertikalen bipolaren Transistors Withdrawn DE19615324A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009388A KR0171128B1 (ko) 1995-04-21 1995-04-21 수직형 바이폴라 트랜지스터

Publications (1)

Publication Number Publication Date
DE19615324A1 true DE19615324A1 (de) 1996-10-24

Family

ID=19412623

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19615324A Withdrawn DE19615324A1 (de) 1995-04-21 1996-04-18 Verfahren zum Herstellen eines vertikalen bipolaren Transistors

Country Status (5)

Country Link
US (1) US5677209A (de)
JP (1) JPH08321511A (de)
KR (1) KR0171128B1 (de)
CN (1) CN1079990C (de)
DE (1) DE19615324A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326990B2 (ja) * 1994-09-26 2002-09-24 ソニー株式会社 バイポーラトランジスタ及びその製造方法
JP3393544B2 (ja) * 1997-02-26 2003-04-07 シャープ株式会社 半導体装置の製造方法
US6057184A (en) * 1997-03-21 2000-05-02 International Business Machines Corporation Semiconductor device fabrication method using connecting implants
KR100239402B1 (ko) * 1997-04-02 2000-02-01 김영환 반도체 소자의 웰과 그 형성방법
US6359317B1 (en) 1998-12-28 2002-03-19 Agere Systems Guardian Corp. Vertical PNP bipolar transistor and its method of fabrication
KR100275962B1 (ko) 1998-12-30 2001-02-01 김영환 반도체장치 및 그의 제조방법_
TW472394B (en) * 2000-05-03 2002-01-11 Ind Tech Res Inst A bipolar transistor process with epitaxial base
US6600199B2 (en) * 2000-12-29 2003-07-29 International Business Machines Corporation Deep trench-buried layer array and integrated device structures for noise isolation and latch up immunity
US20030134479A1 (en) * 2002-01-16 2003-07-17 Salling Craig T. Eliminating substrate noise by an electrically isolated high-voltage I/O transistor
EP1408549B1 (de) * 2002-10-08 2007-03-07 STMicroelectronics S.r.l. Herstellungsverfahren für Zellenanordnung mit bipolaren Auswahltransistoren und zugehörige Zellenanordnung
US6815801B2 (en) * 2003-02-28 2004-11-09 Texas Instrument Incorporated Vertical bipolar transistor and a method of manufacture therefor including two epitaxial layers and a buried layer
US7666750B2 (en) * 2006-09-13 2010-02-23 Agere Systems Inc. Bipolar device having improved capacitance
CN102123503B (zh) * 2010-01-07 2016-02-10 中兴通讯股份有限公司 一种中继链路的物理下行共享信道的资源分配方法及装置
CN102468209B (zh) * 2010-11-19 2013-07-24 上海华虹Nec电子有限公司 锗硅hbt的埋层形成方法
CN102820332B (zh) * 2011-06-08 2016-04-27 无锡华润上华半导体有限公司 与mos管集成的垂直型双极结型晶体管及其制备方法
CN106033723A (zh) * 2015-03-18 2016-10-19 北大方正集团有限公司 双极型晶体管的基区形成方法
CN107516658B (zh) * 2016-06-16 2021-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3293087A (en) * 1963-03-05 1966-12-20 Fairchild Camera Instr Co Method of making isolated epitaxial field-effect device
NL6700755A (de) * 1967-01-18 1968-07-19
FR1559607A (de) * 1967-06-30 1969-03-14
GB1226899A (de) * 1968-07-17 1971-03-31
US3547716A (en) * 1968-09-05 1970-12-15 Ibm Isolation in epitaxially grown monolithic devices
US3703420A (en) * 1970-03-03 1972-11-21 Ibm Lateral transistor structure and process for forming the same
US3961340A (en) * 1971-11-22 1976-06-01 U.S. Philips Corporation Integrated circuit having bipolar transistors and method of manufacturing said circuit
US3993512A (en) * 1971-11-22 1976-11-23 U.S. Philips Corporation Method of manufacturing an integrated circuit utilizing outdiffusion and multiple layer epitaxy
US3787253A (en) * 1971-12-17 1974-01-22 Ibm Emitter diffusion isolated semiconductor structure
GB1361303A (en) * 1972-02-11 1974-07-24 Ferranti Ltd Manufacture of semiconductor devices
GB1388926A (en) * 1972-03-04 1975-03-26 Ferranti Ltd Manufacture of silicon semiconductor devices
US3971059A (en) * 1974-09-23 1976-07-20 National Semiconductor Corporation Complementary bipolar transistors having collector diffused isolation
US4106049A (en) * 1976-02-23 1978-08-08 Tokyo Shibaura Electric Co., Ltd. Semiconductor device
JPS6010644A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置の製造方法
US5529939A (en) * 1986-09-26 1996-06-25 Analog Devices, Incorporated Method of making an integrated circuit with complementary isolated bipolar transistors
US5087579A (en) * 1987-05-28 1992-02-11 Texas Instruments Incorporated Method for fabricating an integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
US5132235A (en) * 1987-08-07 1992-07-21 Siliconix Incorporated Method for fabricating a high voltage MOS transistor
IT1217322B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo nonolitico a semiconduttope comprendente almeno un transistor di un circuito integrato di comando e un transistor di rotenza in tegrato nella stessa piastrina
US4939099A (en) * 1988-06-21 1990-07-03 Texas Instruments Incorporated Process for fabricating isolated vertical bipolar and JFET transistors
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
CA1320050C (en) * 1989-04-25 1993-07-13 Mark D. Scripnick Venturi line operated soap brush
US5246871A (en) * 1989-06-16 1993-09-21 Sgs-Thomson Microelectronics S.R.L. Method of manufacturing a semiconductor device comprising a control circuit and a power stage with a vertical current flow, integrated in monolithic form on a single chip
GB2234111B (en) * 1989-07-01 1992-12-02 Plessey Co Plc A method for fabrication of a collector-diffused isolation semiconductor device
US5200347A (en) * 1991-02-14 1993-04-06 Linear Technology Corporation Method for improving the radiation hardness of an integrated circuit bipolar transistor
US5302534A (en) * 1992-03-02 1994-04-12 Motorola, Inc. Forming a vertical PNP transistor
US5268312A (en) * 1992-10-22 1993-12-07 Motorola, Inc. Method of forming isolated wells in the fabrication of BiCMOS devices

Also Published As

Publication number Publication date
KR960039422A (ko) 1996-11-25
JPH08321511A (ja) 1996-12-03
US5677209A (en) 1997-10-14
CN1139295A (zh) 1997-01-01
KR0171128B1 (ko) 1999-02-01
CN1079990C (zh) 2002-02-27

Similar Documents

Publication Publication Date Title
DE2818090C2 (de)
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2618965A1 (de) Bipolares halbleiterbauelement
DE2744059A1 (de) Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren
DE19639697C2 (de) Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE3223230C2 (de)
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
EP0226890A1 (de) Verfahren zum Herstellen von selbstjustierten Bipolar-Transistorstruksturen mit reduziertem Basisbahnwiderstand
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10352765B4 (de) Hetero-Bipolartransistor mit einem schmalen Dotierungsprofil

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee