KR960039422A - 수직형 바이폴라 트랜지스터 및 그 제조 방법 - Google Patents

수직형 바이폴라 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR960039422A
KR960039422A KR1019950009388A KR19950009388A KR960039422A KR 960039422 A KR960039422 A KR 960039422A KR 1019950009388 A KR1019950009388 A KR 1019950009388A KR 19950009388 A KR19950009388 A KR 19950009388A KR 960039422 A KR960039422 A KR 960039422A
Authority
KR
South Korea
Prior art keywords
region
high concentration
buried layer
conductivity type
type
Prior art date
Application number
KR1019950009388A
Other languages
English (en)
Other versions
KR0171128B1 (ko
Inventor
조경화
손대헌
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950009388A priority Critical patent/KR0171128B1/ko
Priority to US08/634,267 priority patent/US5677209A/en
Priority to DE19615324A priority patent/DE19615324A1/de
Priority to CN96105764A priority patent/CN1079990C/zh
Priority to JP8100077A priority patent/JPH08321511A/ja
Publication of KR960039422A publication Critical patent/KR960039422A/ko
Application granted granted Critical
Publication of KR0171128B1 publication Critical patent/KR0171128B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/039—Displace P-N junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 수직형 바이폴라 트랜지스터 및 그 제조 방법에 관한 것으로서, 제1매립층의 양측 소정부분에 불순물을 주입하고 에피택셜층을 성장시킬 때 이 불순물이 빠른 속도로 외방 확산되어 형성되는 제2매립층에 의해 한정되어 이웃하는 소자영역과 전기적으로 분리되는 활성영역은 콜렉터영역으로 이용되고, 이 콜렉터영역내의 소정 부분에 불순물을 주입한 후 통상의 열처리에 의해 베이스영역을 형성한다. 따라서 베이스영역을 불순물 주입 및 열처리에 의해 형성하므로 이 베이스영역의 폭을 좁고 재현성 있게 형성할 수 있으며, 준콜렉터영역을 에피택셜층 성장 후 형성하므로 고농도의 N형 및 P형 불순물에 의한 결정 결함으로 발생되는 누설전류와 내압이 저하되는 것을 방지한다.

Description

수직형 바이폴라 트랜지스터 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 수직형 바이폴라 트랜지스터의 단면도, 제3도(A)내지(D)는 본 발명에 따른 수직형 바이폴라 트랜지스터의 제조 공정도.

Claims (7)

  1. 제1도전형의 반도체기판과 상기 제1도전형 반도체기판의 표면에 형성되며 소정 활성영역이 콜렉터영역으로 이용되는 제1도전형의 에피택셜층과, 상기 제1도전형 반도체기판과 제1도전형 에피택셜층에 걸쳐 형성되어 소자를 수직방향으로 분리시키는 고농도 제2도전형의 제1매립층과 상기 제1매립층의 양측에 상기 고농도 제2도전형의 제1매립층과 접촉되게 형성되어 상기 활성영역을 한정하여 소자를 수평방향으로 분리시키는 고농도 제2도전형의 제2매립층과, 상기 활성영역의 하부에 형성된 고농도 제1도전형의 준콜렉터영역과, 상기 에피택셜층 상부에 상기 활성영역의 소정 부분과 상기 활성영역을 제외한 영역에 형성된 분리산화막과, 상기 활성영역의 일측 표면에 제2도전형의 불순물이 고농도로 이온 주입되어 형성된 얇은 폭을 갖는 제2도전형의 베이스영역과, 상기 베이스영역의 일측 표면에 형성된 고농도 제2도전형의 베이스접촉영역과, 상기 베이스 영역의 타측 표면에 형성된 고농도 제1도전형의 에이터영역과 상기 활성영역의 타측 표면에 형성된 고농도 제2도전형의 콜렉터접촉영역, 상기 베이스접촉영역, 에이터영역 및 콜렉터접촉영역의 표면과 접촉하게 형성되는 베이스 전극, 에미터전극 및 콜렉터전극을 포함하는 수직형 바이폴라 트랜지스터.
  2. 제1항에 있어서, 상기 제1도전형이 P형이고, 상기 제2도전형이 N형인 수직형 바이폴라 트랜지스터.
  3. 제1항에 있어서, 상기 제2매립층은 상기 제1매립층의 불순물 보다 확산 속도가 빠른 불순물을 이온주입한 후 상기 에피택셜층 성장시 외방 확산되어 형성되는 수직형 바이폴라 트랜지스터.
  4. 제1도전형의 반도체기판 표면의 소정 부분에 제2도전형의 불순물을 고농도로 이온주입하고 열처리 하여 제1매립층을 형성하는 공정과, 상기 제1매립층의 주위에 상기 제1매립층의 불순물과 동일한 도전형이고 확산속도가 빠른 불순물을 이온 주입하고 활성화시키는 공정과, 상기 반도체기판의 표면에 제1도전형의 에피택셜층을 결정 성장시킴과 동시에 상기 제1매립층 주위의 불순물을 외방 확산시켜 활성영역을 한정하는 고농도 제2도전형의 제2매립층을 형성하는 공정과, 상기 활성영역의 하부에 고농도 제1도전형의 준콜렉터 영역을 형성하는 공정과, 상기 에피택셜층 상부에 상기 활성영역의 소정 부분과 상기 활성영역을 제외한 영역에 분리산화막을 형성하는 공정과 상기 활성영역의 일측 표면에 제2도전형의 불순물이 고농도로 이온주입하고 열처리 하여 얇은 폭을 갖는 제2도전형의 베이스영역을 형성하는 공정과, 상기 베이스영역의 일측 표면과 상기 활성영역의 타측 표면에 고농도 제1도전형의 에미터영역과 고농도 제1도전형의 콜렉터접촉영역을 동시에 형성하는 공정과, 상기 베이스접촉영역의 일측 표면에 고농도 제1도전형의 베이스접촉영역을 형성하는 공정과, 상기 베이스 접촉영역, 에미터영역 및 콜렉터접촉영역의 표면에 베이스전극, 에미터전극 및 콜랙터전극을 형성하는 공정을 포함하는 수직형 바이폴라 트랜지스터의 제조 방법.
  5. 제4항에 있어서 상기 제1매립층을 비소 또는 안티몬의 N형 불순물을 20∼60KeV의 에너지에 의해 1E15∼1E16원자 /㎠ 정도의 고농도로 이온 주입하는 단계와, 상기 이온 주입된 불순물을 질소 분위기에서 1150∼1250℃의 온도로 200∼300분 정도 열처리 하는 단계를 포함하는 수직형 바이폴라 트랜지스터의 제조 방법.
  6. 제5항에 있어서, 상기 제2매립층을 상기 제1매립층의 불순물과 동일한 도전형이고 확산 속도가 빠른 인을 20∼50KeV의 에너지에 의해 5E15∼5E16 원자/㎠ 정도의 고농도로 이온 주입하는 단계와, 상기 이온 주입된 불순물을 산소 분위기에서 1000∼1150℃의 온도로 30∼60분 정도 열처리 하여 활성화시키는 단계와, 상기 반도체기판의 표면에 제1도전형의 에피택셜층을 결정 성장시킴과 동시에 상기 성활성화된 불순물을 외방 확산시키는 단계를 포함하는 수직형 바이폴라 트랜지스터의 제조 방법.
  7. 제4항에 있어서, 상기 준콜렉터영역을 에피택셜층의 활성영역 내에 P형 불순물을 1.0∼2.0MeV정도의 높은 에너지에 의해 5E12∼5E13원자/㎠ 정도로 이온을 주입하는 단계와, 상기 이온 주입된 불순물을 질소 분위기에서 1000∼1150 C의 온도로 60∼100분 정도 열처리 하는 단계를 포함하는 수직형 바이폴라 트랜지스터의 제조 방법.
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019950009388A 1995-04-21 1995-04-21 수직형 바이폴라 트랜지스터 KR0171128B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950009388A KR0171128B1 (ko) 1995-04-21 1995-04-21 수직형 바이폴라 트랜지스터
US08/634,267 US5677209A (en) 1995-04-21 1996-04-18 Method for fabricating a vertical bipolar transistor
DE19615324A DE19615324A1 (de) 1995-04-21 1996-04-18 Verfahren zum Herstellen eines vertikalen bipolaren Transistors
CN96105764A CN1079990C (zh) 1995-04-21 1996-04-21 制造垂直双极型晶体管的方法
JP8100077A JPH08321511A (ja) 1995-04-21 1996-04-22 垂直型バイポーラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009388A KR0171128B1 (ko) 1995-04-21 1995-04-21 수직형 바이폴라 트랜지스터

Publications (2)

Publication Number Publication Date
KR960039422A true KR960039422A (ko) 1996-11-25
KR0171128B1 KR0171128B1 (ko) 1999-02-01

Family

ID=19412623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009388A KR0171128B1 (ko) 1995-04-21 1995-04-21 수직형 바이폴라 트랜지스터

Country Status (5)

Country Link
US (1) US5677209A (ko)
JP (1) JPH08321511A (ko)
KR (1) KR0171128B1 (ko)
CN (1) CN1079990C (ko)
DE (1) DE19615324A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326990B2 (ja) * 1994-09-26 2002-09-24 ソニー株式会社 バイポーラトランジスタ及びその製造方法
JP3393544B2 (ja) * 1997-02-26 2003-04-07 シャープ株式会社 半導体装置の製造方法
US6057184A (en) * 1997-03-21 2000-05-02 International Business Machines Corporation Semiconductor device fabrication method using connecting implants
KR100239402B1 (ko) * 1997-04-02 2000-02-01 김영환 반도체 소자의 웰과 그 형성방법
US6359317B1 (en) 1998-12-28 2002-03-19 Agere Systems Guardian Corp. Vertical PNP bipolar transistor and its method of fabrication
KR100275962B1 (ko) * 1998-12-30 2001-02-01 김영환 반도체장치 및 그의 제조방법_
TW472394B (en) * 2000-05-03 2002-01-11 Ind Tech Res Inst A bipolar transistor process with epitaxial base
US6600199B2 (en) * 2000-12-29 2003-07-29 International Business Machines Corporation Deep trench-buried layer array and integrated device structures for noise isolation and latch up immunity
US20030134479A1 (en) * 2002-01-16 2003-07-17 Salling Craig T. Eliminating substrate noise by an electrically isolated high-voltage I/O transistor
DE60218685T2 (de) * 2002-10-08 2007-11-15 Stmicroelectronics S.R.L., Agrate Brianza Herstellungsverfahren für Zellenanordnung mit bipolaren Auswahltransistoren und zugehörige Zellenanordnung
US6815801B2 (en) * 2003-02-28 2004-11-09 Texas Instrument Incorporated Vertical bipolar transistor and a method of manufacture therefor including two epitaxial layers and a buried layer
US7666750B2 (en) * 2006-09-13 2010-02-23 Agere Systems Inc. Bipolar device having improved capacitance
CN102123503B (zh) * 2010-01-07 2016-02-10 中兴通讯股份有限公司 一种中继链路的物理下行共享信道的资源分配方法及装置
CN102468209B (zh) * 2010-11-19 2013-07-24 上海华虹Nec电子有限公司 锗硅hbt的埋层形成方法
CN102820332B (zh) * 2011-06-08 2016-04-27 无锡华润上华半导体有限公司 与mos管集成的垂直型双极结型晶体管及其制备方法
CN106033723A (zh) * 2015-03-18 2016-10-19 北大方正集团有限公司 双极型晶体管的基区形成方法
CN107516658B (zh) * 2016-06-16 2021-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3293087A (en) * 1963-03-05 1966-12-20 Fairchild Camera Instr Co Method of making isolated epitaxial field-effect device
NL6700755A (ko) * 1967-01-18 1968-07-19
FR1559607A (ko) * 1967-06-30 1969-03-14
GB1226899A (ko) * 1968-07-17 1971-03-31
US3547716A (en) * 1968-09-05 1970-12-15 Ibm Isolation in epitaxially grown monolithic devices
US3703420A (en) * 1970-03-03 1972-11-21 Ibm Lateral transistor structure and process for forming the same
US3961340A (en) * 1971-11-22 1976-06-01 U.S. Philips Corporation Integrated circuit having bipolar transistors and method of manufacturing said circuit
US3993512A (en) * 1971-11-22 1976-11-23 U.S. Philips Corporation Method of manufacturing an integrated circuit utilizing outdiffusion and multiple layer epitaxy
US3787253A (en) * 1971-12-17 1974-01-22 Ibm Emitter diffusion isolated semiconductor structure
GB1361303A (en) * 1972-02-11 1974-07-24 Ferranti Ltd Manufacture of semiconductor devices
GB1388926A (en) * 1972-03-04 1975-03-26 Ferranti Ltd Manufacture of silicon semiconductor devices
US3971059A (en) * 1974-09-23 1976-07-20 National Semiconductor Corporation Complementary bipolar transistors having collector diffused isolation
US4106049A (en) * 1976-02-23 1978-08-08 Tokyo Shibaura Electric Co., Ltd. Semiconductor device
JPS6010644A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置の製造方法
US5529939A (en) * 1986-09-26 1996-06-25 Analog Devices, Incorporated Method of making an integrated circuit with complementary isolated bipolar transistors
US5087579A (en) * 1987-05-28 1992-02-11 Texas Instruments Incorporated Method for fabricating an integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
US5132235A (en) * 1987-08-07 1992-07-21 Siliconix Incorporated Method for fabricating a high voltage MOS transistor
IT1217322B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo nonolitico a semiconduttope comprendente almeno un transistor di un circuito integrato di comando e un transistor di rotenza in tegrato nella stessa piastrina
US4939099A (en) * 1988-06-21 1990-07-03 Texas Instruments Incorporated Process for fabricating isolated vertical bipolar and JFET transistors
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
CA1320050C (en) * 1989-04-25 1993-07-13 Mark D. Scripnick Venturi line operated soap brush
US5246871A (en) * 1989-06-16 1993-09-21 Sgs-Thomson Microelectronics S.R.L. Method of manufacturing a semiconductor device comprising a control circuit and a power stage with a vertical current flow, integrated in monolithic form on a single chip
GB2234111B (en) * 1989-07-01 1992-12-02 Plessey Co Plc A method for fabrication of a collector-diffused isolation semiconductor device
US5200347A (en) * 1991-02-14 1993-04-06 Linear Technology Corporation Method for improving the radiation hardness of an integrated circuit bipolar transistor
US5302534A (en) * 1992-03-02 1994-04-12 Motorola, Inc. Forming a vertical PNP transistor
US5268312A (en) * 1992-10-22 1993-12-07 Motorola, Inc. Method of forming isolated wells in the fabrication of BiCMOS devices

Also Published As

Publication number Publication date
DE19615324A1 (de) 1996-10-24
US5677209A (en) 1997-10-14
JPH08321511A (ja) 1996-12-03
CN1139295A (zh) 1997-01-01
CN1079990C (zh) 2002-02-27
KR0171128B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
EP0694960B1 (en) Process for the localized reduction of the lifetime of charge carriers
KR960039422A (ko) 수직형 바이폴라 트랜지스터 및 그 제조 방법
CA1063731A (en) Method for making transistor structures having impurity regions separated by a short lateral distance
KR910003809A (ko) 반도체장치 및 그 제조방법
KR20070056910A (ko) 실리콘 기판을 필드 스톱층으로 이용하는 전력 반도체 소자및 그 제조 방법
JPH09232567A (ja) Ｍｏｓゲートパワーデバイス及びその製造方法
JP2001326353A (ja) 半導体装置
US6448588B2 (en) Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode
KR960019776A (ko) 반도체장치 및 그 제조방법
RU2659328C1 (ru) Способ изготовления полупроводникового прибора
KR920017242A (ko) 바이씨모스장치의 제조방법
KR940006262A (ko) 반도체장치 및 그 제조방법
JP3062065B2 (ja) 半導体装置の製造方法
KR900017177A (ko) 반도체 장치 및 그 제조방법
JPH04196170A (ja) 半導体装置およびその製造方法
JP4629809B2 (ja) ＳｉＣの半導体層を有する半導体素子を製造する方法
JPH04226010A (ja) シリコン本体の製造方法
JPS63226072A (ja) 半導体装置の製造方法
JPH0499328A (ja) バイポーラトランジスタ
KR0164526B1 (ko) 매몰형 수평구조 바이폴라 트랜지스터 및 그 제조 방법
KR930011467B1 (ko) 종방향 구조의 다이리스터(Thyristor) 제조방법
JPH04107829A (ja) 半導体装置
KR19980057854A (ko) 바이폴라 트랜지스터 및 그의 제조 방법
KR100263455B1 (ko) 반도체 소자의 제조방법
KR0151122B1 (ko) 바이폴라소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee