JP2001326353A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001326353A JP2001326353A JP2000141914A JP2000141914A JP2001326353A JP 2001326353 A JP2001326353 A JP 2001326353A JP 2000141914 A JP2000141914 A JP 2000141914A JP 2000141914 A JP2000141914 A JP 2000141914A JP 2001326353 A JP2001326353 A JP 2001326353A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor substrate
- electrode
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 254
- 239000000758 substrate Substances 0.000 claims abstract description 232
- 239000012535 impurity Substances 0.000 claims abstract description 215
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 66
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 66
- 238000002347 injection Methods 0.000 claims description 54
- 239000007924 injection Substances 0.000 claims description 54
- 239000000969 carrier Substances 0.000 claims description 13
- 238000002513 implantation Methods 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 40
- 229910052796 boron Inorganic materials 0.000 description 40
- 238000005468 ion implantation Methods 0.000 description 38
- 238000009792 diffusion process Methods 0.000 description 26
- 229910052782 aluminium Inorganic materials 0.000 description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 25
- 229910015900 BF3 Inorganic materials 0.000 description 24
- 230000001133 acceleration Effects 0.000 description 24
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 24
- 239000012299 nitrogen atmosphere Substances 0.000 description 24
- 238000004519 manufacturing process Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- GUNJVIDCYZYFGV-UHFFFAOYSA-K antimony trifluoride Chemical compound F[Sb](F)F GUNJVIDCYZYFGV-UHFFFAOYSA-K 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- -1 for example Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Abstract
低減を図る。 【解決手段】 n型半導体基板1内には、p型不純物層
2が形成される。p型不純物層2の不純物濃度は、低
く、かつ、その深さは、1.0μm以下と十分に浅いた
め、キャリア注入効率が低減される。p型不純物層2内
には、コンタクト抵抗を下げるための高濃度のp型コン
タクト層4が形成される。p型コンタクト層4の深さ
は、0.2μm以下と十分に浅いため、キャリア注入効
率に影響を与えることがない。また、p型コンタクト層
4と電極3の間には、p型コンタクト層の濃度プロファ
イルのピーク位置まで達するシリサイド層5が形成され
る。このシリサイド層5により、さらなるコンタクト抵
抗の低下を実現する。
Description
し、特に、電極コンタクト部に使用される。
は、半導体層内に形成される不純物層とこの不純物層に
コンタクトする電極(例えば、アルミニウムなどの金
属)とから構成される。ここで、不純物層は、低コスト
などの目的からイオン注入により形成されることが多
い。
電極と不純物層のコンタクト抵抗を下げることが重要と
なる。コンタクト抵抗を下げるためには、一般には、不
純物層の不純物濃度を高くすればよい。
する場合、不純物層の濃度プロファイルは、ピークを持
った曲線となる。そして、このピークは、半導体層の内
部に位置し、半導体層の表面濃度は、ピーク濃度よりも
低い値になる。特に、縦型パワーデバイス、例えば、I
GBTにおいては、半導体層の一面側にMOS構造を形
成した後に、半導体層の他面側に不純物層が形成される
場合がある。このとき、半導体層の他面側の不純物層に
関しては、高温、長時間のアニールを行うことができ
ず、結果として、不純物層のピーク濃度と表面濃度の差
が大きくなり、十分に、コンタクト抵抗を下げることが
できない。
Tにおいては、電極コンタクト部におけるコンタクト抵
抗を下げると共に、ターンオフを高速に行うためにター
ンオフ時に不純物層(P+型エミッタ層)2からn型ベ
ース層1へのキャリア注入を速やかに阻止することが必
要である。
アノード電極3のコンタクト部)のコンタクト抵抗を下
げるためには、不純物層2の不純物濃度を上げなければ
ならない。一方、ターンオフを高速にするためには、不
純物層2の不純物濃度を下げ、かつ、不純物層2の深さ
を浅くし、不純物層2からn型ベース層1へのキャリア
注入効率を低下させなければならない。
不純物濃度に関しては、コンタクト抵抗の低減とターン
オフの高速化(キャリア注入効率の低減)は、トレード
オフの関係にあるため、両目的を同時に達成することが
できない。
解決するためになされたもので、その目的は、第一に、
イオン注入により不純物層を形成する場合であっても、
コンタクト抵抗を十分に下げることができる電極コンタ
クト部を提供すること、第二に、IGBTにおいては、
コンタクト抵抗の低減とキャリア注入効率の低減を同時
に達成できる電極コンタクト部を提供することにある。
め、本発明の半導体装置は、第1導電型の半導体基板
と、前記半導体基板の一面側に形成され、前記半導体基
板の表面から1.0μm以下の厚さを有する第2導電型
の不純物層と、前記不純物層内に形成され、前記半導体
基板の表面から0.2μm以下の厚さを有し、前記不純
物層の厚さよりも薄く、前記不純物層の不純物濃度より
も濃い第2導電型のコンタクト層と、前記コンタクト層
上に形成される第1電極とを備える。
体基板と、前記半導体基板の一面側に形成される第2導
電型の不純物層と、前記不純物層内に形成され、前記不
純物層の厚さよりも薄く、前記不純物層の不純物濃度よ
りも濃い第2導電型のコンタクト層と、前記コンタクト
層上に形成される第1電極と、前記第1電極と前記コン
タクト層の間に形成されるシリサイド層とを備え、前記
シリサイド層の前記コンタクト層側の面は、前記コンタ
クト層の濃度プロファイルのピーク位置に実質的に一致
している。
導体基板へキャリアを注入することを目的に設けられ、
前記コンタクト層は、前記第1電極と前記不純物層のコ
ンタクト抵抗を下げることを目的に設けられ、前記キャ
リアの注入に寄与しない。
体基板の他面側に形成される第2電極を備え、前記第1
電極と前記第2電極の間に電流が流れるデバイスを対象
とする。例えば、本発明の半導体装置は、IGBTに適
用される。
ら1.0μm以下の厚さを有する。また。前記コンタク
ト層は、前記半導体基板の表面から0.2μm以下の厚
さを有する。前記シリサイド層は、前記半導体基板の表
面から0.2μm以下の厚さを有し、前記コンタクト層
の厚さよりも薄い。
の全体に形成されていても、又は、前記半導体基板の一
面側の一部分に形成されていてもよい。
明の半導体装置について詳細に説明する。
電極コンタクト部を示している。
が形成される。n型半導体基板1は、n型不純物、例え
ば、リン(P)を含み、その濃度プロファイルは、10
14cm−3程度で、かつ、概ね一定となっている。p
型不純物層2は、半導体基板1の表面領域に形成され、
p型不純物、例えば、ボロン(B)を含んでいる。p型
不純物層2の深さは、半導体基板1の表面から1.0μ
m以下、例えば、0.8μm程度に設定される。また、
p型不純物層2の濃度プロファイルのピーク値は、10
17〜1018cm−3の範囲に設定される。
層4が形成され、p+型コンタクト層4上には、電極3
が形成される。p+型コンタクト層4は、p型不純物層
2と電極3の間に配置され、p型不純物層2よりも高い
不純物濃度を有する。例えば、p+型コンタクト層4
は、ボロン(B)、弗化ボロン(BF2)などのp型不
純物を含み、その濃度プロファイルのピーク値は、10
19cm−3以上、その表面濃度は、1018cm−3
以上に設定される。また、p+型コンタクト層4の深さ
は、半導体基板1の表面から0.2μm以下、例えば、
0.16μm程度に設定される。電極3は、例えば、ア
ルミニウムから構成される。
まず、p型不純物層2は、低い不純物濃度を有し、か
つ、その深さは、半導体基板1の表面から1.0μm以
下と十分に浅く設定されている。このため、例えば、こ
の電極コンタクト構造をIGBTのコレクタ電極(アノ
ード電極)に適用した場合には、ターンオフ時における
キャリア(正孔)の注入効率を低減することができ、タ
ーンオフを高速化することができる。
p型不純物層2よりも高い不純物濃度を有するp+型コ
ンタクト層4が配置される。このp+型コンタクト層4
の深さは、半導体基板1の表面から0.2μm以下に設
定されているため、このp+型コンタクト層4が、ター
ンオフ時におけるキャリア注入効率に影響を与えること
はない。つまり、p+型コンタクト層4によって、キャ
リア注入効率が増大することはない。
い不純物濃度を有しているため、電極コンタクト部のコ
ンタクト抵抗も低減される。
ト部によれば、コンタクト抵抗を十分に下げることがで
きると共に、キャリア注入効率の低減も同時に達成する
ことができる。
1がn型であり、不純物層2及びコンタクト層4がp型
であったが、これに代えて、半導体基板1をp型にし、
不純物層2及びコンタクト層4をn型にしても、同様の
効果が得られる。
方法について説明する。
程度の不純物濃度を有するn型半導体基板(例えば、シ
リコン基板)1を用意する。イオン注入法により、半導
体基板1内に、p型不純物、例えば、ボロン(B)を注
入する。このときのイオン注入条件は、例えば、加速電
圧60keV程度、ドーズ量1×1013cm−2程度
に設定される。この後、例えば、温度約1050℃の窒
素雰囲気中において時間約20分の熱拡散処理を行う
と、半導体基板1の表面からの深さが約0.8μmのp
型不純物層(例えば、p型エミッタ層)2が形成され
る。
内のp型不純物層2内に、p型不純物、例えば、ボロン
(B)を注入する。このときのイオン注入条件は、例え
ば、加速電圧10keV程度、ドーズ量1×1014c
m−2程度に設定される。この後、例えば、温度約80
0℃の窒素雰囲気中において時間約30分の熱拡散処理
を行うと、半導体基板1の表面からの深さが約0.16
μmのp+型コンタクト層4が形成される。
に浅く、かつ、その不純物濃度が非常に高く設定されて
いる。従って、上述のように、加速電圧を低く設定し、
ドーズ量を高く設定し、かつ、熱拡散処理の時間を短く
すれば、浅くかつ不純物濃度が低いp+型コンタクト層
4を提供できる。
(B)から弗化ボロン(BF2)に代えて(軽い元素か
ら重い元素に変更する。)、この弗化ボロンを半導体基
板1内のp型不純物層2に注入し、p+型コンタクト層
4を形成してもよい。
半導体基板1の表面部、即ち、p+型コンタクト層4の
表面部に形成された熱酸化膜を除去する。この後、スパ
ッタ法やCVD法などの方法を用いて、p+型コンタク
ト層4上に、アルミニウムなどの金属から構成される電
極3を形成する。
囲気中において、時間約30分の熱処理を行い、電極3
を構成する原子(例えば、アルミニウム)を、半導体基
板1内、即ち、p+型コンタクト層4内に拡散させ、電
極3とp+型コンタクト層4のコンタクト抵抗を低減さ
せる。
極コンタクト部が完成する。
ア注入効率は、p型不純物層2の深さ及び不純物濃度に
より概ね決定される。本例では、p型不純物層2の濃度
プロファイルのピーク値は、1017〜1018cm
−3の範囲であり、かつ、その深さは、半導体基板1の
表面から1.0μm以下と十分に浅く設定されている。
このため、例えば、この電極コンタクト構造をIGBT
のコレクタ電極に適用した場合には、ターンオフ時にお
けるキャリア注入効率を低減することができ、ターンオ
フを高速化することができる。
p型不純物層2よりも高い不純物濃度を有するp+型コ
ンタクト層4が配置される。このp+型コンタクト層4
の深さは、半導体基板1の表面から0.2μm以下に設
定されているため、このp+型コンタクト層4が、ター
ンオフ時におけるキャリア注入効率に影響を与えること
はない。つまり、p+型コンタクト層4によって、キャ
リア注入効率が増大することはない。また、p+型コン
タクト層4の濃度プロファイルのピーク値は、1019
cm−3程度に設定されているため、電極コンタクト部
のコンタクト抵抗も低減される。
p型不純物層2を、十分に浅く(1.0μm以下)、か
つ、低濃度(1017〜1018cm−3)にし、さら
に、p型不純物層2と電極3との間に、十分に濃い(1
019cm−3程度)p+型コンタクト層4を配置し、
コンタクト抵抗の低減とキャリア注入効率の低減を達成
した。
ト層4を形成する場合には、その表面濃度は、濃度プロ
ファイルのピーク値よりも低くなる。これでは、電極コ
ンタクト部におけるコンタクト抵抗を、十分に下げるこ
とができない。
型コンタクト層4との間にシリサイド層5を形成する。
点に特徴を有するのではなく、シリサイド層5の半導体
基板1の表面からの深さ、具体的には、シリサイド層5
の半導体基板1の表面からの深さとp+型コンタクト層
4の濃度プロファイルのピーク値との関係に特徴を有す
る。
に関わる半導体装置の電極コンタクト部について説明す
る。
半導体装置の電極コンタクト部を示している。
が形成される。n型半導体基板1は、n型不純物、例え
ば、リン(P)を含み、その濃度プロファイルは、10
14cm−3程度で、かつ、概ね一定となっている。p
型不純物層2は、半導体基板1の表面領域に形成され、
p型不純物、例えば、ボロン(B)を含んでいる。p型
不純物層2の深さは、半導体基板1の表面から1.0μ
m以下、例えば、0.8μm程度に設定される。また、
p型不純物層2の濃度プロファイルのピーク値は、10
17〜1018cm−3の範囲に設定される。
層4が形成され、p+型コンタクト層4上には、電極3
が形成される。p+型コンタクト層4は、p型不純物層
2と電極3の間に配置され、p型不純物層2よりも高い
不純物濃度を有する。例えば、p+型コンタクト層4
は、ボロン(B)、弗化ボロン(BF2)などのp型不
純物を含み、その濃度プロファイルのピーク値は、10
19cm−3以上、その表面濃度は、1018cm−3
以上に設定される。また、p+型コンタクト層4の深さ
は、半導体基板1の表面から0.2μm以下、例えば、
0.16μm程度に設定される。電極3は、例えば、ア
ルミニウムから構成される。
クト層4の間にシリサイド層5が形成される。シリサイ
ド層5は、例えば、熱処理により、電極3を構成する原
子(例えば、アルミニウム)が半導体基板1を構成する
原子(シリコン)と反応することにより形成される。
深さは、p+型コンタクト層4の半導体基板1表面から
の深さと同じか、又はそれよりも浅くなるように設定さ
れる。本例では、p+型コンタクト層4の深さが半導体
基板1の表面から0.2μm以下に設定されるため、シ
リサイド層5の深さも、半導体基板1の表面から0.2
μm以下に設定される。
するためには、シリサイド層5の底面の位置が、p+型
コンタクト層4の濃度プロファイルのピーク位置に一致
するように設定する。つまり、本発明では、p+型コン
タクト層4の最も低抵抗な部分(濃度プロファイルのピ
ーク位置)と電極3をシリサイド層5により電気的に接
続し、コンタクト抵抗の低減を図る。
まず、p型不純物層2は、低い不純物濃度を有し、か
つ、その深さは、半導体基板1の表面から1.0μm以
下と十分に浅く設定されている。このため、例えば、こ
の電極コンタクト構造をIGBTのコレクタ電極(アノ
ード電極)に適用した場合には、ターンオフ時における
キャリア(正孔)の注入効率を低減することができ、タ
ーンオフを高速化することができる。
p型不純物層2よりも高い不純物濃度を有するp+型コ
ンタクト層4が配置される。このp+型コンタクト層4
の深さは、半導体基板1の表面から0.2μm以下に設
定されているため、このp+型コンタクト層4が、ター
ンオフ時におけるキャリア注入効率に影響を与えること
はない。つまり、p+型コンタクト層4によって、キャ
リア注入効率が増大することはない。
い不純物濃度を有し、かつ、電極3とp+型コンタクト
層4の間には、シリサイド層5が形成される。また、シ
リサイド層5の底面の位置は、p+型コンタクト層4の
濃度プロファイルのピーク位置に一致するように設定さ
れる。このため、電極コンタクト部のコンタクト抵抗も
低減される。
濃度プロファイルのピーク位置が半導体基板1の表面か
ら0.04μmである場合のシリサイド層5の厚さ(半
導体基板1の表面からの深さ)とコレクタ−エミッタ間
の飽和電圧Vce(sat)との関係を示している。
置(厚さ)が、p+型コンタクト層4の濃度プロファイ
ルのピーク位置に一致する場合、即ち、0.04μmで
ある場合に、コレクタ−エミッタ間の飽和電圧Vce
(sat)が最も小さくなることが分かる。これは、シ
リサイド層5の底面の位置(厚さ)が、p+型コンタク
ト層4の濃度プロファイルのピーク位置に一致するとき
に、コンタクト抵抗が最も低くなることを意味してい
る。
ト部によれば、コンタクト抵抗を十分に下げることがで
きると共に、キャリア注入効率の低減も同時に達成する
ことができる。
1がn型であり、不純物層2及びコンタクト層4がp型
であったが、これに代えて、半導体基板1をp型にし、
不純物層2及びコンタクト層4をn型にしても、同様の
効果が得られる。
方法について説明する。
程度の不純物濃度を有するn型半導体基板(例えば、シ
リコン基板)1を用意する。イオン注入法により、半導
体基板1内に、p型不純物、例えば、ボロン(B)を注
入する。このときのイオン注入条件は、例えば、加速電
圧60keV程度、ドーズ量1×1013cm−2程度
に設定される。この後、例えば、温度約1050℃の窒
素雰囲気中において時間約20分の熱拡散処理を行う
と、半導体基板1の表面からの深さが約0.8μmのp
型不純物層(例えば、p型エミッタ層)2が形成され
る。
内のp型不純物層2内に、p型不純物、例えば、ボロン
(B)を注入する。このときのイオン注入条件は、例え
ば、加速電圧10keV程度、ドーズ量1×1014c
m−2程度に設定される。この後、例えば、温度約80
0℃の窒素雰囲気中において時間約30分の熱拡散処理
を行うと、半導体基板1の表面からの深さが約0.16
μmのp+型コンタクト層4が形成される。
に浅く、かつ、その不純物濃度が非常に高く設定されて
いる。従って、上述のように、加速電圧を低く設定し、
ドーズ量を高く設定し、かつ、熱拡散処理の時間を短く
すれば、浅くかつ不純物濃度が低いp+型コンタクト層
4を提供できる。
(B)から弗化ボロン(BF2)に代えて(軽い元素か
ら重い元素に変更する。)、この弗化ボロンを半導体基
板1内のp型不純物層2に注入し、p+型コンタクト層
4を形成してもよい。
半導体基板1の表面部、即ち、p+型コンタクト層4の
表面部に形成された熱酸化膜を除去する。この後、スパ
ッタ法やCVD法などの方法を用いて、p+型コンタク
ト層4上に、アルミニウムなどの金属から構成され、厚
さが約0.05μmの電極3を形成する。
囲気中において、時間約30分の熱処理を行い、電極3
を構成する原子(例えば、アルミニウム)を、半導体基
板(シリコン基板)1内、即ち、p+型コンタクト層4
内に拡散させ、シリサイド層5を形成する。ここで、シ
リサイド層5の厚さ(半導体基板1の表面からの深さ)
は、半導体基板1の表面からp+型コンタクト層4の濃
度プロファイルのピーク位置までの厚さに実質的に等し
くする。
ファイルのピークが半導体基板1の表面から約0.04
μmの位置にある場合には、シリサイド層5の厚さも約
0.04μmにする。
極3とp型不純物層2のコンタクト抵抗を低減させる。
極コンタクト部が完成する。
ア注入効率は、p型不純物層2の深さ及び不純物濃度に
より概ね決定される。本例では、p型不純物層2の濃度
プロファイルのピーク値は、1017〜1018cm
−3の範囲であり、かつ、その深さは、半導体基板1の
表面から1.0μm以下と十分に浅く設定されている。
このため、例えば、この電極コンタクト構造をIGBT
のコレクタ電極に適用した場合には、ターンオフ時にお
けるキャリア注入効率を低減することができ、ターンオ
フを高速化することができる。
p型不純物層2よりも高い不純物濃度を有するp+型コ
ンタクト層4が配置される。このp+型コンタクト層4
の深さは、半導体基板1の表面から0.2μm以下に設
定されているため、このp+型コンタクト層4が、ター
ンオフ時におけるキャリア注入効率に影響を与えること
はない。つまり、p+型コンタクト層4によって、キャ
リア注入効率が増大することはない。また、p+型コン
タクト層4の濃度プロファイルのピーク値は、1019
cm−3程度に設定されているため、電極コンタクト部
のコンタクト抵抗も低減される。
高い不純物濃度を有し、かつ、電極3とp+型コンタク
ト層4の間には、シリサイド層5が形成される。また、
シリサイド層5の底面の位置は、p+型コンタクト層4
の濃度プロファイルのピーク位置に一致するように設定
される。このため、電極コンタクト部のコンタクト抵抗
がさらに低減される。
る半導体装置の具体例、即ち、実施例について説明す
る。以下の実施例では、本発明の電極コンタクト部をI
GBTに適用した場合について説明する。
を示している。n型半導体基板(シリコン基板)1は、
n型ベース層となる。半導体基板1の一面側には、p型
ベース層7が形成され、p型ベース層7内には、n+型
エミッタ層8が形成される。
て、n型ベース層1とn+型エミッタ層8の間のp型ベ
ース層(チャネル部)7上には、絶縁層9を介してゲー
ト電極10が形成される。また、p型ベース層7上及び
n+型エミッタ層8上には、これらp型ベース層7及び
n+型エミッタ層8にコンタクトするエミッタ電極11
が形成される。
タ層2が形成される。このp+型エミッタ層2は、本発
明の対象となる電極コンタクト部を構成するp型不純物
層となる。p+型エミッタ層2上には、p+型エミッタ
層2にコンタクトするコレクタ電極3が形成される。
+型エミッタ層2とコレクタ電極3のコンタクト抵抗を
低減すると共に、p+型エミッタ層2からn型ベース層
1へのキャリア(正孔)の注入効率を低減してターンオ
フを高速化することが重要な課題となっている。
適用すれば、コンタクト抵抗の低減とキャリア注入効率
の低減を同時に達成することができる。
いる。この実施例は、上述の第1実施の形態に関わる電
極コンタクト構造に対応している。
側には、p型ベース層7が形成され、p型ベース層7内
には、n+型エミッタ層8が形成される。半導体基板1
の一面側の表面領域において、n型ベース層1とn+型
エミッタ層8の間のp型ベース層(チャネル部)7上に
は、絶縁層9を介してゲート電極10が形成される。ま
た、p型ベース層7上及びn+型エミッタ層8上には、
これらp型ベース層7及びn+型エミッタ層8にコンタ
クトするエミッタ電極11が形成される。
タ層2が形成される。p+型エミッタ層2は、p型不純
物、例えば、ボロン(B)を含んでいる。p+型エミッ
タ層2の深さは、半導体基板1の他面側の表面から1.
0μm以下、例えば、0.8μm程度に設定される。ま
た、p+型エミッタ層2の濃度プロファイルのピーク値
は、1017〜1018cm−3の範囲に設定される。
タクト層4が形成され、p++型コンタクト層4上に
は、コレクタ電極3が形成される。p++型コンタクト
層4は、p+型エミッタ層2とコレクタ電極3の間に配
置され、p+型エミッタ層2よりも高い不純物濃度を有
する。
ン(B)、弗化ボロン(BF2)などのp型不純物を含
み、その濃度プロファイルのピーク値は、1019cm
−3以上、その表面濃度は、1018cm−3以上に設
定される。また、p++型コンタクト層4の深さは、半
導体基板1の他面側の表面から0.2μm以下、例え
ば、0.16μm程度に設定される。また、コレクタ電
極3は、例えば、アルミニウムから構成される。
まず、p+型エミッタ層2は、低い不純物濃度を有し、
かつ、その深さは、半導体基板1の他面側の表面から
1.0μm以下と十分に浅く設定されている。このた
め、IGBTのターンオフ時におけるキャリア(正孔)
の注入効率を低減することができ、ターンオフを高速化
することができる。
3の間には、p+型エミッタ層2よりも高い不純物濃度
を有するp++型コンタクト層4が配置される。このp
++型コンタクト層4の深さは、半導体基板1の他面側
の表面から0.2μm以下に設定されているため、この
p++型コンタクト層4が、ターンオフ時におけるキャ
リア注入効率に影響を与えることはない。つまり、p
++型コンタクト層4によって、キャリア注入効率が増
大することはない。
高い不純物濃度を有しているため、電極コンタクト部の
コンタクト抵抗も低減される。
極コンタクト部によれば、コンタクト抵抗を十分に下げ
ることができると共に、キャリア注入効率の低減も同時
に達成することができる。
n型であり、エミッタ層2及びコンタクト層4がp型で
あったが、これに代えて、半導体基板1をp型にし、エ
ミッタ層2及びコンタクト層4をn型にしても、同様の
効果が得られる。
いて説明する。
程度の不純物濃度を有するn型半導体基板(例えば、シ
リコン基板)1を用意する。そして、半導体基板1の一
面側に、p型ベース層7、n+型エミッタ層8、絶縁層
9、ゲート電極10及びエミッタ電極11をそれぞれ形
成する。
1の他面側に、p型不純物、例えば、ボロン(B)を注
入する。このときのイオン注入条件は、例えば、加速電
圧60keV程度、ドーズ量1×1013cm−2程度
に設定される。この後、例えば、温度約1050℃の窒
素雰囲気中において時間約20分の熱拡散処理を行う
と、半導体基板1の他面側の表面からの深さが約0.8
μmのp+型エミッタ層2が形成される。
の他面側のp+型エミッタ層2内に、p型不純物、例え
ば、ボロン(B)を注入する。このときのイオン注入条
件は、例えば、加速電圧10keV程度、ドーズ量1×
1014cm−2程度に設定される。この後、例えば、
温度約800℃の窒素雰囲気中において時間約30分の
熱拡散処理を行うと、半導体基板1の他面側の表面から
の深さが約0.16μmのp++型コンタクト層4が形
成される。
常に浅く、かつ、その不純物濃度が非常に高く設定され
ている。従って、上述のように、加速電圧を低く設定
し、ドーズ量を高く設定し、かつ、熱拡散処理の時間を
短くすれば、浅くかつ不純物濃度が低いp++型コンタ
クト層4を提供できる。
(B)から弗化ボロン(BF2)に代えて(軽い元素か
ら重い元素に変更する。)、この弗化ボロンを半導体基
板1内のp+型エミッタ層2に注入し、p+型コンタク
ト層4を形成してもよい。
半導体基板1の他面側の表面部、即ち、p++型コンタ
クト層4の表面部に形成された熱酸化膜を除去する。こ
の後、スパッタ法やCVD法などの方法を用いて、p
++型コンタクト層4上に、アルミニウムなどの金属か
ら構成される電極3を形成する。
囲気中において、時間約30分の熱処理を行い、コレク
タ電極3を構成する原子(例えば、アルミニウム)を、
半導体基板1内、即ち、p++型コンタクト層4内に拡
散させ、コレクタ電極3とp ++型コンタクト層4のコ
ンタクト抵抗を低減させる。
GBTが完成する。
いる。この実施例は、上述の第2実施の形態に関わる電
極コンタクト構造に対応している。
側には、p型ベース層7が形成され、p型ベース層7内
には、n+型エミッタ層8が形成される。半導体基板1
の一面側の表面領域において、n型ベース層1とn+型
エミッタ層8の間のp型ベース層(チャネル部)7上に
は、絶縁層9を介してゲート電極10が形成される。ま
た、p型ベース層7上及びn+型エミッタ層8上には、
これらp型ベース層7及びn+型エミッタ層8にコンタ
クトするエミッタ電極11が形成される。
タ層2が形成される。p+型エミッタ層2は、p型不純
物、例えば、ボロン(B)を含んでいる。p+型エミッ
タ層2の深さは、半導体基板1の他面側の表面から1.
0μm以下、例えば、0.8μm程度に設定される。ま
た、p+型エミッタ層2の濃度プロファイルのピーク値
は、1017〜1018cm−3の範囲に設定される。
タクト層4が形成され、p++型コンタクト層4上に
は、コレクタ電極3が形成される。p++型コンタクト
層4は、p+型エミッタ層2とコレクタ電極3の間に配
置され、p+型エミッタ層2よりも高い不純物濃度を有
する。
ン(B)、弗化ボロン(BF2)などのp型不純物を含
み、その濃度プロファイルのピーク値は、1019cm
−3以上、その表面濃度は、1018cm−3以上に設
定される。また、p++型コンタクト層4の深さは、半
導体基板1の他面側の表面から0.2μm以下、例え
ば、0.16μm程度に設定される。また、コレクタ電
極3は、例えば、アルミニウムから構成される。
++型コンタクト層4の間にシリサイド層5が形成され
る。シリサイド層5は、例えば、熱処理により、コレク
タ電極3を構成する原子(例えば、アルミニウム)が半
導体基板1を構成する原子(シリコン)と反応すること
により形成される。
表面からの深さは、p++型コンタクト層4の半導体基
板1の他面側の表面からの深さと同じか、又はそれより
も浅くなるように設定される。本例では、p++型コン
タクト層4の深さが半導体基板1の他面側の表面から
0.2μm以下に設定されるため、シリサイド層5の深
さも、半導体基板1の他面側の表面から0.2μm以下
に設定される。
するためには、シリサイド層5の底面の位置が、p++
型コンタクト層4の濃度プロファイルのピーク位置に一
致するように設定する。つまり、本発明では、p++型
コンタクト層4の最も低抵抗な部分(濃度プロファイル
のピーク位置)とコレクタ電極3をシリサイド層5によ
り電気的に接続し、コンタクト抵抗の低減を図る。
まず、p+型エミッタ層2は、低い不純物濃度を有し、
かつ、その深さは、半導体基板1の他面側の表面から
1.0μm以下と十分に浅く設定されている。このた
め、IGBTのターンオフ時におけるキャリア(正孔)
の注入効率を低減することができ、ターンオフを高速化
することができる。
3の間には、p+型エミッタ層2よりも高い不純物濃度
を有するp++型コンタクト層4が配置される。このp
++型コンタクト層4の深さは、半導体基板1の他面側
の表面から0.2μm以下に設定されているため、この
p++型コンタクト層4が、ターンオフ時におけるキャ
リア注入効率に影響を与えることはない。つまり、p
++型コンタクト層4によって、キャリア注入効率が増
大することはない。
高い不純物濃度を有し、かつ、コレクタ電極3とp++
型コンタクト層4の間には、シリサイド層5が形成され
る。また、シリサイド層5の底面の位置は、p++型コ
ンタクト層4の濃度プロファイルのピーク位置に一致す
るように設定される。このため、電極コンタクト部のコ
ンタクト抵抗も低減される。
極コンタクト部によれば、コンタクト抵抗を十分に下げ
ることができると共に、キャリア注入効率の低減も同時
に達成することができる。
n型であり、エミッタ層2及びコンタクト層4がp型で
あったが、これに代えて、半導体基板1をp型にし、エ
ミッタ層2及びコンタクト層4をn型にしても、同様の
効果が得られる。
いて説明する。
程度の不純物濃度を有するn型半導体基板(例えば、シ
リコン基板)1を用意する。そして、半導体基板1の一
面側に、p型ベース層7、n+型エミッタ層8、絶縁層
9、ゲート電極10及びエミッタ電極11をそれぞれ形
成する。
1の他面側に、p型不純物、例えば、ボロン(B)を注
入する。このときのイオン注入条件は、例えば、加速電
圧60keV程度、ドーズ量1×1013cm−2程度
に設定される。この後、例えば、温度約1050℃の窒
素雰囲気中において時間約20分の熱拡散処理を行う
と、半導体基板1の他面側の表面からの深さが約0.8
μmのp+型エミッタ層2が形成される。
の他面側のp+型エミッタ層2内に、p型不純物、例え
ば、ボロン(B)を注入する。このときのイオン注入条
件は、例えば、加速電圧10keV程度、ドーズ量1×
1014cm−2程度に設定される。この後、例えば、
温度約800℃の窒素雰囲気中において時間約30分の
熱拡散処理を行うと、半導体基板1の他面側の表面から
の深さが約0.16μmのp++型コンタクト層4が形
成される。
常に浅く、かつ、その不純物濃度が非常に高く設定され
ている。従って、上述のように、加速電圧を低く設定
し、ドーズ量を高く設定し、かつ、熱拡散処理の時間を
短くすれば、浅くかつ不純物濃度が低いp++型コンタ
クト層4を提供できる。
(B)から弗化ボロン(BF2)に代えて(軽い元素か
ら重い元素に変更する。)、この弗化ボロンを半導体基
板1内のp+型エミッタ層2に注入し、p+型コンタク
ト層4を形成してもよい。
半導体基板1の他面側の表面部、即ち、p++型コンタ
クト層4の表面部に形成された熱酸化膜を除去する。こ
の後、スパッタ法やCVD法などの方法を用いて、p
++型コンタクト層4上に、アルミニウムなどの金属か
ら構成される約0.05μmの電極3を形成する。
囲気中において、時間約30分の熱処理を行い、コレク
タ電極3を構成する原子(例えば、アルミニウム)を、
半導体基板1内、即ち、p++型コンタクト層4内に拡
散させ、シリサイド層5を形成する。ここで、シリサイ
ド層5の厚さ(半導体基板1の他面側の表面からの深
さ)は、半導体基板1の他面側の表面からp++型コン
タクト層4の濃度プロファイルのピーク位置までの厚さ
に実質的に等しくする。
ロファイルのピークが半導体基板1の表面から約0.0
4μmの位置にある場合には、シリサイド層5の厚さも
約0.04μmにする。
レクタ電極3とp+型エミッタ層2のコンタクト抵抗を
低減させる。
らに、コレクタ電極3を積み重ねてもよい。
GBTが完成する。
型エミッタ層2Aを有するIGBTに、上述の第1実施
の形態に関わる電極コンタクト構造を適用したものであ
る。
BTを示している。n型半導体基板(n型ベース層)1
の一面側には、p型ベース層7が形成され、p型ベース
層7内には、n+型エミッタ層8が形成される。半導体
基板1の一面側の表面領域において、n型ベース層1と
n+型エミッタ層8の間のp型ベース層(チャネル部)
7上には、絶縁層9を介してゲート電極10が形成され
る。また、p型ベース層7上及びn+型エミッタ層8上
には、これらp型ベース層7及びn+型エミッタ層8に
コンタクトするエミッタ電極11が形成される。
れた複数のp+型エミッタ層2Aが形成される。p+型
エミッタ層2Aは、p型不純物、例えば、ボロン(B)
を含んでいる。p+型エミッタ層2Aの深さは、半導体
基板1の他面側の表面から1.0μm以下、例えば、
0.8μm程度に設定される。また、p+型エミッタ層
2Aの濃度プロファイルのピーク値は、1017〜10
18cm−3の範囲に設定される。
ンタクト層4Aが形成され、p++型コンタクト層4A
上には、コレクタ電極3が形成される。また、半導体基
板1の他面側に露出するn型ベース層(半導体基板)1
上には、絶縁層6が形成される。従って、コレクタ電極
3は、複数のp+型エミッタ層2Aに電気的に接続され
るが、n型ベース層1には電気的に接続されない。
型エミッタ層2Aとコレクタ電極3の間に配置され、p
+型エミッタ層2Aよりも高い不純物濃度を有する。
ロン(B)、弗化ボロン(BF2)などのp型不純物を
含み、その濃度プロファイルのピーク値は、1019c
m− 3以上、その表面濃度は、1018cm−3以上に
設定される。また、p++型コンタクト層4Aの深さ
は、半導体基板1の他面側の表面から0.2μm以下、
例えば、0.16μm程度に設定される。また、コレク
タ電極3は、例えば、アルミニウムから構成される。
まず、複数のp+型エミッタ層2Aは、低い不純物濃度
を有し、かつ、その深さは、半導体基板1の他面側の表
面から1.0μm以下と十分に浅く設定されている。こ
のため、IGBTのターンオフ時におけるキャリア(正
孔)の注入効率を低減することができ、ターンオフを高
速化することができる。
ッタ層2Aの深さや、コンタクト比W1/W2により制
御することができる。
極3の間には、p+型エミッタ層2Aよりも高い不純物
濃度を有するp++型コンタクト層4Aが配置される。
このp++型コンタクト層4Aの深さは、半導体基板1
の他面側の表面から0.2μm以下に設定されているた
め、このp++型コンタクト層4Aが、ターンオフ時に
おけるキャリア注入効率に影響を与えることはない。つ
まり、p++型コンタクト層4Aによって、キャリア注
入効率が増大することはない。
に高い不純物濃度を有しているため、電極コンタクト部
のコンタクト抵抗も低減される。
極コンタクト部によれば、コンタクト抵抗を十分に下げ
ることができると共に、キャリア注入効率の低減も同時
に達成することができる。
n型であり、エミッタ層2A及びコンタクト層4Aがp
型であったが、これに代えて、半導体基板1をp型に
し、エミッタ層2A及びコンタクト層4Aをn型にして
も、同様の効果が得られる。
いて説明する。
程度の不純物濃度を有するn型半導体基板(例えば、シ
リコン基板)1を用意する。そして、半導体基板1の一
面側に、p型ベース層7、n+型エミッタ層8、絶縁層
9、ゲート電極10及びエミッタ電極11をそれぞれ形
成する。
1の他面側に、p型不純物、例えば、ボロン(B)を注
入する。このときのイオン注入条件は、例えば、加速電
圧60keV程度、ドーズ量1×1013cm−2程度
に設定される。この後、例えば、温度約1050℃の窒
素雰囲気中において時間約20分の熱拡散処理を行う
と、半導体基板1の他面側の表面からの深さが約0.8
μmの複数のp+型エミッタ層2Aが形成される。
の他面側のp+型エミッタ層2A内に、p型不純物、例
えば、ボロン(B)を注入する。このときのイオン注入
条件は、例えば、加速電圧10keV程度、ドーズ量1
×1014cm−2程度に設定される。この後、例え
ば、温度約800℃の窒素雰囲気中において時間約30
分の熱拡散処理を行うと、半導体基板1の他面側の表面
からの深さが約0.16μmのp++型コンタクト層4
Aが形成される。
非常に浅く、かつ、その不純物濃度が非常に高く設定さ
れている。従って、上述のように、加速電圧を低く設定
し、ドーズ量を高く設定し、かつ、熱拡散処理の時間を
短くすれば、浅くかつ不純物濃度が低いp++型コンタ
クト層4Aを提供できる。
(B)から弗化ボロン(BF2)に代えて(軽い元素か
ら重い元素に変更する。)、この弗化ボロンを半導体基
板1内のp+型エミッタ層2に注入し、p++型コンタ
クト層4Aを形成してもよい。
半導体基板1の他面側の表面部、即ち、p++型コンタ
クト層4Aの表面部に形成された熱酸化膜を除去する。
この後、例えば、CVD法を用いて、半導体基板1の他
面側に絶縁層6を形成する。また、PEP及びRIEな
どの方法を用いて、絶縁層6をパターニングし、絶縁層
6に、p++型コンタクト層4Aに達するコンタクトホ
ールを形成する。この後、スパッタ法やCVD法などの
方法を用いて、複数のp++型コンタクト層4Aにコン
タクトするコレクタ電極3を形成する。
囲気中において、時間約30分の熱処理を行い、コレク
タ電極3を構成する原子(例えば、アルミニウム)を、
半導体基板1内、即ち、p++型コンタクト層4A内に
拡散させ、コレクタ電極3とp++型コンタクト層4A
のコンタクト抵抗を低減させる。
GBTが完成する。
型エミッタ層2Aを有するIGBTに、上述の第2実施
の形態に関わる電極コンタクト構造を適用したものであ
る。
BTを示している。n型半導体基板(n型ベース層)1
の一面側には、p型ベース層7が形成され、p型ベース
層7内には、n+型エミッタ層8が形成される。半導体
基板1の一面側の表面領域において、n型ベース層1と
n+型エミッタ層8の間のp型ベース層(チャネル部)
7上には、絶縁層9を介してゲート電極10が形成され
る。また、p型ベース層7上及びn+型エミッタ層8上
には、これらp型ベース層7及びn+型エミッタ層8に
コンタクトするエミッタ電極11が形成される。
エミッタ層2Aが形成される。p+型エミッタ層2A
は、p型不純物、例えば、ボロン(B)を含んでいる。
p+型エミッタ層2Aの深さは、半導体基板1の他面側
の表面から1.0μm以下、例えば、0.8μm程度に
設定される。また、p+型エミッタ層2Aの濃度プロフ
ァイルのピーク値は、1017〜1018cm−3の範
囲に設定される。
ンタクト層4Aが形成され、p++型コンタクト層4A
上には、コレクタ電極3が形成される。また、半導体基
板1の他面側に露出するn型ベース層(半導体基板)1
上には、絶縁層6が形成される。従って、コレクタ電極
3は、複数のp+型エミッタ層2Aに電気的に接続され
るが、n型ベース層1には電気的に接続されない。
型エミッタ層2Aとコレクタ電極3の間に配置され、p
+型エミッタ層2Aよりも高い不純物濃度を有する。
ロン(B)、弗化ボロン(BF2)などのp型不純物を
含み、その濃度プロファイルのピーク値は、1019c
m− 3以上、その表面濃度は、1018cm−3以上に
設定される。また、p++型コンタクト層4Aの深さ
は、半導体基板1の他面側の表面から0.2μm以下、
例えば、0.16μm程度に設定される。また、コレク
タ電極3は、例えば、アルミニウムから構成される。
++型コンタクト層4Aの間にシリサイド層5が形成さ
れる。シリサイド層5は、例えば、熱処理により、コレ
クタ電極3を構成する原子(例えば、アルミニウム)が
半導体基板1を構成する原子(シリコン)と反応するこ
とにより形成される。
表面からの深さは、p++型コンタクト層4Aの半導体
基板1の他面側の表面からの深さと同じか、又はそれよ
りも浅くなるように設定される。本例では、p++型コ
ンタクト層4Aの深さが半導体基板1の他面側の表面か
ら0.2μm以下に設定されるため、シリサイド層5の
深さも、半導体基板1の他面側の表面から0.2μm以
下に設定される。
するためには、シリサイド層5の底面の位置が、p++
型コンタクト層4Aの濃度プロファイルのピーク位置に
一致するように設定する。つまり、本発明では、p++
型コンタクト層4Aの最も低抵抗な部分(濃度プロファ
イルのピーク位置)とコレクタ電極3をシリサイド層5
により電気的に接続し、コンタクト抵抗の低減を図る。
まず、p+型エミッタ層2Aは、低い不純物濃度を有
し、かつ、その深さは、半導体基板1の他面側の表面か
ら1.0μm以下と十分に浅く設定されている。このた
め、IGBTのターンオフ時におけるキャリア(正孔)
の注入効率を低減することができ、ターンオフを高速化
することができる。
ッタ層2Aの深さや、コンタクト比W1/W2により制
御することができる。
極3の間には、p+型エミッタ層2Aよりも高い不純物
濃度を有するp++型コンタクト層4Aが配置される。
このp++型コンタクト層4Aの深さは、半導体基板1
の他面側の表面から0.2μm以下に設定されているた
め、このp++型コンタクト層4Aが、ターンオフ時に
おけるキャリア注入効率に影響を与えることはない。つ
まり、p++型コンタクト層4Aによって、キャリア注
入効率が増大することはない。
に高い不純物濃度を有し、かつ、コレクタ電極3とp
++型コンタクト層4Aの間には、シリサイド層5が形
成される。また、シリサイド層5の底面の位置は、p
++型コンタクト層4Aの濃度プロファイルのピーク位
置に一致するように設定される。このため、電極コンタ
クト部のコンタクト抵抗も低減される。
極コンタクト部によれば、コンタクト抵抗を十分に下げ
ることができると共に、キャリア注入効率の低減も同時
に達成することができる。
n型であり、エミッタ層2A及びコンタクト層4Aがp
型であったが、これに代えて、半導体基板1をp型に
し、エミッタ層2A及びコンタクト層4Aをn型にして
も、同様の効果が得られる。
いて説明する。
程度の不純物濃度を有するn型半導体基板(例えば、シ
リコン基板)1を用意する。そして、半導体基板1の一
面側に、p型ベース層7、n+型エミッタ層8、絶縁層
9、ゲート電極10及びエミッタ電極11をそれぞれ形
成する。
1の他面側に、p型不純物、例えば、ボロン(B)を注
入する。このときのイオン注入条件は、例えば、加速電
圧60keV程度、ドーズ量1×1013cm−2程度
に設定される。この後、例えば、温度約1050℃の窒
素雰囲気中において時間約20分の熱拡散処理を行う
と、半導体基板1の他面側の表面からの深さが約0.8
μmの複数のp+型エミッタ層2Aが形成される。
の他面側のp+型エミッタ層2A内に、p型不純物、例
えば、ボロン(B)を注入する。このときのイオン注入
条件は、例えば、加速電圧10keV程度、ドーズ量1
×1014cm−2程度に設定される。この後、例え
ば、温度約800℃の窒素雰囲気中において時間約30
分の熱拡散処理を行うと、半導体基板1の他面側の表面
からの深さが約0.16μmのp++型コンタクト層4
Aが形成される。
非常に浅く、かつ、その不純物濃度が非常に高く設定さ
れている。従って、上述のように、加速電圧を低く設定
し、ドーズ量を高く設定し、かつ、熱拡散処理の時間を
短くすれば、浅くかつ不純物濃度が低いp++型コンタ
クト層4Aを提供できる。
(B)から弗化ボロン(BF2)に代えて(軽い元素か
ら重い元素に変更する。)、この弗化ボロンを半導体基
板1内のp+型エミッタ層2Aに注入し、p++型コン
タクト層4Aを形成してもよい。
半導体基板1の他面側の表面部、即ち、p++型コンタ
クト層4Aの表面部に形成された熱酸化膜を除去する。
この後、例えば、CVD法を用いて、半導体基板1の他
面側に絶縁層6を形成する。また、PEP及びRIEな
どの方法を用いて、絶縁層6をパターニングし、絶縁層
6に、p++型コンタクト層4Aに達するコンタクトホ
ールを形成する。この後、スパッタ法やCVD法などの
方法を用いて、p++型コンタクト層4上に約0.05
μmの電極3を形成する。
囲気中において、時間約30分の熱処理を行い、コレク
タ電極3を構成する原子(例えば、アルミニウム)を、
半導体基板1内、即ち、p++型コンタクト層4内に拡
散させ、シリサイド層5を形成する。ここで、シリサイ
ド層5の厚さ(半導体基板1の他面側の表面からの深
さ)は、半導体基板1の他面側の表面からp++型コン
タクト層4の濃度プロファイルのピーク位置までの厚さ
に実質的に等しくする。
プロファイルのピークが半導体基板1の表面から約0.
04μmの位置にある場合には、シリサイド層5の厚さ
も約0.04μmにする。
レクタ電極3とp+型エミッタ層2Aのコンタクト抵抗
を低減させる。
らに、コレクタ電極3を積み重ねてもよい。
GBTが完成する。
型(又はアノードショート型)IGBTに、上述の第1
実施の形態に関わる電極コンタクト構造を適用したもの
である。
GBTを示している。n型半導体基板(n型ベース層)
1の一面側には、p型ベース層7が形成され、p型ベー
ス層7内には、n+型エミッタ層8が形成される。半導
体基板1の一面側の表面領域において、n型ベース層1
とn+型エミッタ層8の間のp型ベース層(チャネル
部)7上には、絶縁層9を介してゲート電極10が形成
される。また、p型ベース層7上及びn+型エミッタ層
8上には、これらp型ベース層7及びn+型エミッタ層
8にコンタクトするエミッタ電極11が形成される。
エミッタ層2B及び複数のn+型ベース層12が形成さ
れる。p+型エミッタ層2Bは、p型不純物、例えば、
ボロン(B)を含んでいる。p+型エミッタ層2Bの深
さは、半導体基板1の他面側の表面から1.0μm以
下、例えば、0.8μm程度に設定される。また、p+
型エミッタ層2Bの濃度プロファイルのピーク値は、1
017〜1018cm− 3の範囲に設定される。
ンタクト層4Bが形成され、p++型コンタクト層4B
上には、コレクタ電極3が形成される。また、p++型
コンタクト層4Bは、p+型エミッタ層2Bとコレクタ
電極3の間に配置され、p+型エミッタ層2Bよりも高
い不純物濃度を有する。
ロン(B)、弗化ボロン(BF2)などのp型不純物を
含み、その濃度プロファイルのピーク値は、1019c
m− 3以上、その表面濃度は、1018cm−3以上に
設定される。また、p++型コンタクト層4Bの深さ
は、半導体基板1の他面側の表面から0.2μm以下、
例えば、0.16μm程度に設定される。また、コレク
タ電極3は、例えば、アルミニウムから構成される。
まず、複数のp+型エミッタ層2Bは、低い不純物濃度
を有し、かつ、その深さは、半導体基板1の他面側の表
面から1.0μm以下と十分に浅く設定されている。こ
のため、IGBTのターンオフ時におけるキャリア(正
孔)の注入効率を低減することができ、ターンオフを高
速化することができる。
極3の間には、p+型エミッタ層2Bよりも高い不純物
濃度を有するp++型コンタクト層4Bが配置される。
このp++型コンタクト層4Bの深さは、半導体基板1
の他面側の表面から0.2μm以下に設定されているた
め、このp++型コンタクト層4Bが、ターンオフ時に
おけるキャリア注入効率に影響を与えることはない。つ
まり、p++型コンタクト層4Bによって、キャリア注
入効率が増大することはない。
に高い不純物濃度を有しているため、電極コンタクト部
のコンタクト抵抗も低減される。
極コンタクト部によれば、コンタクト抵抗を十分に下げ
ることができると共に、キャリア注入効率の低減も同時
に達成することができる。
n型であり、エミッタ層2B及びコンタクト層4Bがp
型であったが、これに代えて、半導体基板1をp型に
し、エミッタ層2B及びコンタクト層4Bをn型にして
も、同様の効果が得られる。
ついて説明する。
程度の不純物濃度を有するn型半導体基板(例えば、シ
リコン基板)1を用意する。そして、半導体基板1の一
面側に、p型ベース層7、n+型エミッタ層8、絶縁層
9、ゲート電極10及びエミッタ電極11をそれぞれ形
成する。
1の他面側に、n型不純物、例えば、リン(P)を注入
し、かつ、熱拡散処理を行うと、半導体基板1の他面側
の表面領域に、n+型ベース層12が形成される。
の他面側に、p型不純物、例えば、ボロン(B)を注入
する。このときのイオン注入条件は、例えば、加速電圧
60keV程度、ドーズ量1×1013cm−2程度に
設定される。この後、例えば、温度約1050℃の窒素
雰囲気中において時間約20分の熱拡散処理を行うと、
半導体基板1の他面側の表面からの深さが約0.8μm
の複数のp+型エミッタ層2Bが形成される。
の他面側のp+型エミッタ層2B内に、p型不純物、例
えば、ボロン(B)を注入する。このときのイオン注入
条件は、例えば、加速電圧10keV程度、ドーズ量1
×1014cm−2程度に設定される。この後、例え
ば、温度約800℃の窒素雰囲気中において時間約30
分の熱拡散処理を行うと、半導体基板1の他面側の表面
からの深さが約0.16μmのp++型コンタクト層4
Bが形成される。
非常に浅く、かつ、その不純物濃度が非常に高く設定さ
れている。従って、上述のように、加速電圧を低く設定
し、ドーズ量を高く設定し、かつ、熱拡散処理の時間を
短くすれば、浅くかつ不純物濃度が低いp++型コンタ
クト層4Bを提供できる。
(B)から弗化ボロン(BF2)に代えて(軽い元素か
ら重い元素に変更する。)、この弗化ボロンを半導体基
板1内のp+型エミッタ層2Bに注入し、p++型コン
タクト層4Bを形成してもよい。
半導体基板1の他面側の表面部、即ち、p++型コンタ
クト層4Bの表面部に形成された熱酸化膜を除去する。
この後、スパッタ法やCVD法などの方法を用いて、複
数のp++型コンタクト層4B及びn+型ベース層12
にコンタクトするコレクタ電極3を形成する。
囲気中において、時間約30分の熱処理を行い、コレク
タ電極3を構成する原子(例えば、アルミニウム)を、
半導体基板1内、即ち、p++型コンタクト層4B内及
びn+型ベース層12内に拡散させ、コレクタ電極3と
p++型コンタクト層4Bのコンタクト抵抗並びにコレ
クタ電極3とn+型ベース層12のコンタクト抵抗を低
減させる。
GBTが完成する。
型(アノードショート型)IGBTに、上述の第2実施
の形態に関わる電極コンタクト構造を適用したものであ
る。
GBTを示している。n型半導体基板(n型ベース層)
1の一面側には、p型ベース層7が形成され、p型ベー
ス層7内には、n+型エミッタ層8が形成される。半導
体基板1の一面側の表面領域において、n型ベース層1
とn+型エミッタ層8の間のp型ベース層(チャネル
部)7上には、絶縁層9を介してゲート電極10が形成
される。また、p型ベース層7上及びn+型エミッタ層
8上には、これらp型ベース層7及びn+型エミッタ層
8にコンタクトするエミッタ電極11が形成される。
エミッタ層2B及びn+型ベース層12が形成される。
p+型エミッタ層2Bは、p型不純物、例えば、ボロン
(B)を含んでいる。p+型エミッタ層2Bの深さは、
半導体基板1の他面側の表面から1.0μm以下、例え
ば、0.8μm程度に設定される。また、p+型エミッ
タ層2Bの濃度プロファイルのピーク値は、1017〜
1018cm−3の範囲に設定される。
ンタクト層4Bが形成され、p++型コンタクト層4B
上及びn+型ベース層12上には、コレクタ電極3が形
成される。p++型コンタクト層4Bは、p+型エミッ
タ層2Bとコレクタ電極3の間に配置され、p+型エミ
ッタ層2Bよりも高い不純物濃度を有する。
ロン(B)、弗化ボロン(BF2)などのp型不純物を
含み、その濃度プロファイルのピーク値は、1019c
m− 3以上、その表面濃度は、1018cm−3以上に
設定される。また、p++型コンタクト層4Bの深さ
は、半導体基板1の他面側の表面から0.2μm以下、
例えば、0.16μm程度に設定される。また、コレク
タ電極3は、例えば、アルミニウムから構成される。
++型コンタクト層4Aの間並びにコレクタ電極3とn
+型ベース層12の間にシリサイド層5が形成される。
シリサイド層5は、例えば、熱処理により、コレクタ電
極3を構成する原子(例えば、アルミニウム)が半導体
基板1を構成する原子(シリコン)と反応することによ
り形成される。
表面からの深さは、p++型コンタクト層4Bの半導体
基板1の他面側の表面からの深さと同じか、又はそれよ
りも浅くなるように設定される。本例では、p++型コ
ンタクト層4Bの深さが半導体基板1の他面側の表面か
ら0.2μm以下に設定されるため、シリサイド層5の
深さも、半導体基板1の他面側の表面から0.2μm以
下に設定される。
するためには、シリサイド層5の底面の位置が、p++
型コンタクト層4Bの濃度プロファイルのピーク位置に
一致するように設定する。つまり、本発明では、p++
型コンタクト層4Bの最も低抵抗な部分(濃度プロファ
イルのピーク位置)とコレクタ電極3をシリサイド層5
により電気的に接続し、コンタクト抵抗の低減を図る。
まず、p+型エミッタ層2Bは、低い不純物濃度を有
し、かつ、その深さは、半導体基板1の他面側の表面か
ら1.0μm以下と十分に浅く設定されている。このた
め、IGBTのターンオフ時におけるキャリア(正孔)
の注入効率を低減することができ、ターンオフを高速化
することができる。
極3の間には、p+型エミッタ層2Bよりも高い不純物
濃度を有するp++型コンタクト層4Bが配置される。
このp++型コンタクト層4Bの深さは、半導体基板1
の他面側の表面から0.2μm以下に設定されているた
め、このp++型コンタクト層4Bが、ターンオフ時に
おけるキャリア注入効率に影響を与えることはない。つ
まり、p++型コンタクト層4Bによって、キャリア注
入効率が増大することはない。
に高い不純物濃度を有し、かつ、コレクタ電極3とp
++型コンタクト層4Bの間並びにコレクタ電極3とn
+型ベース層12の間には、シリサイド層5が形成され
る。また、シリサイド層5の底面の位置は、p++型コ
ンタクト層4Bの濃度プロファイルのピーク位置に一致
する。このため、電極コンタクト部のコンタクト抵抗も
低減される。
極コンタクト部によれば、コンタクト抵抗を十分に下げ
ることができると共に、キャリア注入効率の低減も同時
に達成することができる。
n型であり、エミッタ層2B及びコンタクト層4Bがp
型であったが、これに代えて、半導体基板1をp型に
し、エミッタ層2B及びコンタクト層4Bをn型にして
も、同様の効果が得られる。
ついて説明する。
程度の不純物濃度を有するn型半導体基板(例えば、シ
リコン基板)1を用意する。そして、半導体基板1の一
面側に、p型ベース層7、n+型エミッタ層8、絶縁層
9、ゲート電極10及びエミッタ電極11をそれぞれ形
成する。
1の他面側に、n型不純物、例えば、リン(P)を注入
し、かつ、熱拡散処理を行うことにより、n+型ベース
層12を形成する。
の他面側に、p型不純物、例えば、ボロン(B)を注入
する。このときのイオン注入条件は、例えば、加速電圧
60keV程度、ドーズ量1×1013cm−2程度に
設定される。この後、例えば、温度約1050℃の窒素
雰囲気中において時間約20分の熱拡散処理を行うと、
半導体基板1の他面側の表面からの深さが約0.8μm
の複数のp+型エミッタ層2Bが形成される。
の他面側のp+型エミッタ層2B内に、p型不純物、例
えば、ボロン(B)を注入する。このときのイオン注入
条件は、例えば、加速電圧10keV程度、ドーズ量1
×1014cm−2程度に設定される。この後、例え
ば、温度約800℃の窒素雰囲気中において時間約30
分の熱拡散処理を行うと、半導体基板1の他面側の表面
からの深さが約0.16μmのp++型コンタクト層4
Bが形成される。
非常に浅く、かつ、その不純物濃度が非常に高く設定さ
れている。従って、上述のように、加速電圧を低く設定
し、ドーズ量を高く設定し、かつ、熱拡散処理の時間を
短くすれば、浅くかつ不純物濃度が低いp++型コンタ
クト層4Bを提供できる。
(B)から弗化ボロン(BF2)に代えて(軽い元素か
ら重い元素に変更する。)、この弗化ボロンを半導体基
板1内のp+型エミッタ層2Bに注入し、p++型コン
タクト層4Bを形成してもよい。
半導体基板1の他面側の表面部、即ち、p++型コンタ
クト層4Bの表面部に形成された熱酸化膜を除去する。
この後、スパッタ法やCVD法などの方法を用いて、p
++型コンタクト層4上及びn+型ベース層12上に約
0.05μmの電極3を形成する。
囲気中において、時間約30分の熱処理を行い、コレク
タ電極3を構成する原子(例えば、アルミニウム)を、
半導体基板1内、即ち、p++型コンタクト層4内及び
n+型ベース層12内に拡散させ、シリサイド層5を形
成する。ここで、シリサイド層5の厚さ(半導体基板1
の他面側の表面からの深さ)は、半導体基板1の他面側
の表面からp++型コンタクト層4Bの濃度プロファイ
ルのピーク位置までの厚さに実質的に等しくする。
プロファイルのピークが半導体基板1の表面から約0.
04μmの位置にある場合には、シリサイド層5の厚さ
も約0.04μmにする。
レクタ電極3とp+型エミッタ層2Bのコンタクト抵抗
並びにコレクタ電極3とn+型ベース層12のコンタク
ト抵抗を低減させる。
らに、コレクタ電極3を積み重ねてもよい。
GBTが完成する。
ば、キャリア注入効率は、p型不純物層(p+型エミッ
タ層)の濃度プロファイルのピーク値は、1017〜1
018cm−3の範囲であり、かつ、その深さは、半導
体基板1の表面から1.0μm以下と十分に浅く設定さ
れている。このため、例えば、IGBTのターンオフ時
におけるキャリア(正孔)の注入効率を低減することが
でき、IGBTのターンオフを高速化することができ
る。
と電極の間には、p型不純物層よりも高い不純物濃度を
有するp+型コンタクト層が配置される。このp+型コ
ンタクト層の深さは、半導体基板の表面から0.2μm
以下に設定されているため、このp+型コンタクト層
が、IGBTのターンオフ時におけるキャリア注入効率
に影響を与えることはない。また、p+型コンタクト層
の濃度プロファイルのピーク値は、1019cm−3程
度に設定されているため、電極コンタクト部のコンタク
ト抵抗も低減される。
い不純物濃度を有し、かつ、電極とp+型コンタクト層
の間には、シリサイド層が形成される。また、シリサイ
ド層の底面の位置は、p+型コンタクト層の濃度プロフ
ァイルのピーク位置に実質的に一致するように設定され
る。このため、電極コンタクト部のコンタクト抵抗がさ
らに低減される。
示す図。
示す図。
図。
図。
ベース層)、 2 :p型不純物層(p型エ
ミッタ層)、 3 :電極(コレクタ電
極)、 4 :p型コンタクト層、 5 :シリサイド層、 6,9 :絶縁層、 7 :p型ベース層、 8 :n型エミッタ層、 10 :ゲート電極、 11 :エミッタ電極 12 :n型コンタクト層
(n型ベース層)。
Claims (10)
- 【請求項1】 第1導電型の半導体基板と、前記半導体
基板の一面側に形成され、前記半導体基板の表面から
1.0μm以下の厚さを有する第2導電型の不純物層
と、前記不純物層内に形成され、前記半導体基板の表面
から0.2μm以下の厚さを有し、前記不純物層の厚さ
よりも薄く、前記不純物層の不純物濃度よりも濃い第2
導電型のコンタクト層と、前記コンタクト層上に形成さ
れる第1電極とを具備することを特徴とする半導体装
置。 - 【請求項2】 第1導電型の半導体基板と、前記半導体
基板の一面側に形成される第2導電型の不純物層と、前
記不純物層内に形成され、前記不純物層の厚さよりも薄
く、前記不純物層の不純物濃度よりも濃い第2導電型の
コンタクト層と、前記コンタクト層上に形成される第1
電極と、前記第1電極と前記コンタクト層の間に形成さ
れるシリサイド層とを具備し、前記シリサイド層の前記
コンタクト層側の面は、前記コンタクト層の濃度プロフ
ァイルのピーク位置に実質的に一致していることを特徴
とする半導体装置。 - 【請求項3】 前記不純物層は、前記不純物層から前記
半導体基板へキャリアを注入することを目的に設けら
れ、前記コンタクト層は、前記第1電極と前記不純物層
のコンタクト抵抗を下げることを目的に設けられ、前記
キャリアの注入に寄与しないことを特徴とする請求項1
又は2記載の半導体装置。 - 【請求項4】 請求項1又は2記載の半導体装置におい
て、 前記半導体基板の他面側に形成される第2電極を具備
し、前記第1電極と前記第2電極の間に電流が流れるこ
とを特徴とする半導体装置。 - 【請求項5】 前記半導体装置は、IGBTであること
を特徴とする請求項4記載の半導体装置。 - 【請求項6】 前記不純物層は、前記半導体基板の表面
から1.0μm以下の厚さを有することを特徴とする請
求項2記載の半導体装置。 - 【請求項7】 前記コンタクト層は、前記半導体基板の
表面から0.2μm以下の厚さを有することを特徴とす
る請求項2記載の半導体装置。 - 【請求項8】 前記シリサイド層は、前記半導体基板の
表面から0.2μm以下の厚さを有し、前記コンタクト
層の厚さよりも薄いことを特徴とする請求項7記載の半
導体装置。 - 【請求項9】 前記不純物層は、前記半導体基板の一面
側の全体に形成されていることを特徴とする請求項1又
は2記載の半導体装置。 - 【請求項10】 前記不純物層は、前記半導体基板の一
面側の一部分に形成されていることを特徴とする請求項
1又は2記載の半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000141914A JP3727827B2 (ja) | 2000-05-15 | 2000-05-15 | 半導体装置 |
TW090108948A TWI285955B (en) | 2000-05-15 | 2001-04-13 | Semiconductor device |
KR10-2001-0025564A KR100391560B1 (ko) | 2000-05-15 | 2001-05-10 | 반도체장치 |
US09/853,661 US20010040255A1 (en) | 2000-05-15 | 2001-05-14 | Electrode contact section of semiconductor device |
CN011190094A CN1218399C (zh) | 2000-05-15 | 2001-05-15 | 绝缘栅双极晶体管 |
EP01111239A EP1156532A3 (en) | 2000-05-15 | 2001-05-15 | Electrode contact section of semiconductor device |
US11/347,321 US7271040B2 (en) | 2000-05-15 | 2006-02-06 | Electrode contact section of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000141914A JP3727827B2 (ja) | 2000-05-15 | 2000-05-15 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001326353A true JP2001326353A (ja) | 2001-11-22 |
JP2001326353A5 JP2001326353A5 (ja) | 2005-07-07 |
JP3727827B2 JP3727827B2 (ja) | 2005-12-21 |
Family
ID=18648965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000141914A Expired - Lifetime JP3727827B2 (ja) | 2000-05-15 | 2000-05-15 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US20010040255A1 (ja) |
EP (1) | EP1156532A3 (ja) |
JP (1) | JP3727827B2 (ja) |
KR (1) | KR100391560B1 (ja) |
CN (1) | CN1218399C (ja) |
TW (1) | TWI285955B (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
JP2005333055A (ja) * | 2004-05-21 | 2005-12-02 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2006228961A (ja) * | 2005-02-17 | 2006-08-31 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2007019518A (ja) * | 2005-07-08 | 2007-01-25 | Infineon Technologies Austria Ag | フィールドストップを有する半導体部品 |
US20110033988A1 (en) * | 1995-03-23 | 2011-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2012042640A1 (ja) * | 2010-09-30 | 2012-04-05 | 株式会社日立製作所 | 半導体装置 |
JP2013258190A (ja) * | 2012-06-11 | 2013-12-26 | Renesas Electronics Corp | 狭アクティブセルie型トレンチゲートigbtおよび狭アクティブセルie型トレンチゲートigbtの製造方法 |
WO2015049788A1 (ja) * | 2013-10-04 | 2015-04-09 | 株式会社日立製作所 | 半導体装置およびその製造方法、並びに電力変換器 |
US9070737B2 (en) | 2010-10-27 | 2015-06-30 | Fuji Electric Co., Ltd. | Semiconductor device with low-lifetime region |
JP2016201563A (ja) * | 2016-07-26 | 2016-12-01 | ルネサスエレクトロニクス株式会社 | 狭アクティブセルie型トレンチゲートigbt |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10250575B4 (de) * | 2002-10-30 | 2010-04-15 | Infineon Technologies Ag | IGBT mit monolithisch integrierter antiparalleler Diode |
CN100461619C (zh) * | 2004-12-24 | 2009-02-11 | 立积电子股份有限公司 | 功率放大器及其形成方法 |
JP2006210606A (ja) * | 2005-01-27 | 2006-08-10 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
JP2008042013A (ja) * | 2006-08-08 | 2008-02-21 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
DE102007057728B4 (de) * | 2007-11-30 | 2014-04-30 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kurzschlusstruktur |
US8507352B2 (en) * | 2008-12-10 | 2013-08-13 | Denso Corporation | Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode |
TWI402985B (zh) * | 2009-06-02 | 2013-07-21 | Anpec Electronics Corp | 絕緣閘雙極電晶體與二極體之整合結構及其製作方法 |
JP5621621B2 (ja) * | 2011-01-24 | 2014-11-12 | 三菱電機株式会社 | 半導体装置と半導体装置の製造方法 |
US9478646B2 (en) | 2011-07-27 | 2016-10-25 | Alpha And Omega Semiconductor Incorporated | Methods for fabricating anode shorted field stop insulated gate bipolar transistor |
JP7361634B2 (ja) * | 2020-03-02 | 2023-10-16 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4053924A (en) * | 1975-02-07 | 1977-10-11 | California Linear Circuits, Inc. | Ion-implanted semiconductor abrupt junction |
JPS6223170A (ja) | 1985-07-23 | 1987-01-31 | Nec Corp | 電力用縦型電界効果トランジスタの製造方法 |
US5166770A (en) * | 1987-04-15 | 1992-11-24 | Texas Instruments Incorporated | Silicided structures having openings therein |
JPS6447066U (ja) | 1987-09-17 | 1989-03-23 | ||
JP2706120B2 (ja) * | 1988-02-12 | 1998-01-28 | アゼア ブラウン ボヴェリ アクチェンゲゼルシャフト | Gtoパワーサイリスタ |
DE58909474D1 (de) * | 1988-02-24 | 1995-11-30 | Siemens Ag | Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Bipolartransistors. |
JPH0691263B2 (ja) * | 1988-10-19 | 1994-11-14 | 株式会社東芝 | 半導体装置の製造方法 |
EP0416805B1 (en) * | 1989-08-30 | 1996-11-20 | Siliconix, Inc. | Transistor with voltage clamp |
US5270230A (en) * | 1990-04-20 | 1993-12-14 | Fuji Electric Co., Ltd. | Method for making a conductivity modulation MOSFET |
JP2663679B2 (ja) * | 1990-04-20 | 1997-10-15 | 富士電機株式会社 | 伝導度変調型mosfet |
JPH0548111A (ja) * | 1991-08-12 | 1993-02-26 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH05152574A (ja) | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
JPH0661495A (ja) * | 1992-08-07 | 1994-03-04 | Hitachi Ltd | 半導体装置及びその製法 |
JP2984478B2 (ja) | 1992-08-15 | 1999-11-29 | 株式会社東芝 | 伝導度変調型半導体装置及びその製造方法 |
JPH06318706A (ja) * | 1993-03-08 | 1994-11-15 | Fuji Electric Co Ltd | 半導体装置 |
JPH06310725A (ja) * | 1993-04-21 | 1994-11-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
DE4313170A1 (de) * | 1993-04-22 | 1994-10-27 | Abb Management Ag | Leistungshalbleiterbauelement |
JPH0758322A (ja) | 1993-08-13 | 1995-03-03 | Toshiba Corp | 半導体装置及びその製造方法 |
EP0696066A3 (en) * | 1994-06-30 | 1998-06-24 | Hitachi, Ltd. | Semiconductor switching device and power converter |
DE19534388B4 (de) * | 1994-09-19 | 2009-03-19 | International Rectifier Corp., El Segundo | IGBT-Transistorbauteil |
JP3488772B2 (ja) * | 1996-01-16 | 2004-01-19 | 三菱電機株式会社 | 半導体装置 |
US5985708A (en) * | 1996-03-13 | 1999-11-16 | Kabushiki Kaisha Toshiba | Method of manufacturing vertical power device |
DE19710731B4 (de) | 1996-03-15 | 2006-02-16 | Fairchild Korea Semiconductor Ltd., Puchon | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung |
US5851857A (en) * | 1996-09-04 | 1998-12-22 | Ixys Corporation | High voltage power MOS device |
DE19731495C2 (de) * | 1997-07-22 | 1999-05-20 | Siemens Ag | Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung |
KR100505562B1 (ko) * | 1998-08-10 | 2005-10-26 | 페어차일드코리아반도체 주식회사 | 다층 버퍼 구조를 갖는 절연게이트 바이폴라 트랜지스터 및 그제조방법 |
US6482681B1 (en) * | 2000-05-05 | 2002-11-19 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi IGBT |
JP2003069019A (ja) | 2001-08-29 | 2003-03-07 | Toshiba Corp | 半導体装置およびその製造方法 |
JP3984227B2 (ja) | 2004-01-15 | 2007-10-03 | 株式会社東芝 | 半導体装置 |
-
2000
- 2000-05-15 JP JP2000141914A patent/JP3727827B2/ja not_active Expired - Lifetime
-
2001
- 2001-04-13 TW TW090108948A patent/TWI285955B/zh not_active IP Right Cessation
- 2001-05-10 KR KR10-2001-0025564A patent/KR100391560B1/ko not_active IP Right Cessation
- 2001-05-14 US US09/853,661 patent/US20010040255A1/en not_active Abandoned
- 2001-05-15 EP EP01111239A patent/EP1156532A3/en not_active Withdrawn
- 2001-05-15 CN CN011190094A patent/CN1218399C/zh not_active Expired - Fee Related
-
2006
- 2006-02-06 US US11/347,321 patent/US7271040B2/en not_active Expired - Lifetime
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8574976B2 (en) * | 1995-03-23 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US20110033988A1 (en) * | 1995-03-23 | 2011-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7750365B2 (en) | 2003-07-24 | 2010-07-06 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor with built-in freewheeling diode |
JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
JP2005333055A (ja) * | 2004-05-21 | 2005-12-02 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2006228961A (ja) * | 2005-02-17 | 2006-08-31 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2007019518A (ja) * | 2005-07-08 | 2007-01-25 | Infineon Technologies Austria Ag | フィールドストップを有する半導体部品 |
WO2012042640A1 (ja) * | 2010-09-30 | 2012-04-05 | 株式会社日立製作所 | 半導体装置 |
US9070737B2 (en) | 2010-10-27 | 2015-06-30 | Fuji Electric Co., Ltd. | Semiconductor device with low-lifetime region |
US9460927B2 (en) | 2010-10-27 | 2016-10-04 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
JP2013258190A (ja) * | 2012-06-11 | 2013-12-26 | Renesas Electronics Corp | 狭アクティブセルie型トレンチゲートigbtおよび狭アクティブセルie型トレンチゲートigbtの製造方法 |
US10290729B2 (en) | 2012-06-11 | 2019-05-14 | Renesas Electronics Corporation | Narrow active cell IE type trench gate IGBT and a method for manufacturing a narrow active cell IE type trench gate IGBT |
WO2015049788A1 (ja) * | 2013-10-04 | 2015-04-09 | 株式会社日立製作所 | 半導体装置およびその製造方法、並びに電力変換器 |
JP2016201563A (ja) * | 2016-07-26 | 2016-12-01 | ルネサスエレクトロニクス株式会社 | 狭アクティブセルie型トレンチゲートigbt |
Also Published As
Publication number | Publication date |
---|---|
EP1156532A3 (en) | 2003-11-26 |
KR20010106231A (ko) | 2001-11-29 |
US20010040255A1 (en) | 2001-11-15 |
KR100391560B1 (ko) | 2003-07-12 |
JP3727827B2 (ja) | 2005-12-21 |
CN1218399C (zh) | 2005-09-07 |
US20060125005A1 (en) | 2006-06-15 |
CN1324111A (zh) | 2001-11-28 |
TWI285955B (en) | 2007-08-21 |
US7271040B2 (en) | 2007-09-18 |
EP1156532A2 (en) | 2001-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7271040B2 (en) | Electrode contact section of semiconductor device | |
US6168981B1 (en) | Method and apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
US8343862B2 (en) | Semiconductor device with a field stop zone and process of producing the same | |
KR100886883B1 (ko) | 순방향 및 역방향 차단 장치 및 그 제조 방법 | |
JP2002305305A (ja) | 半導体装置 | |
JP2002305304A (ja) | 電力用半導体装置 | |
US7534666B2 (en) | High voltage non punch through IGBT for switch mode power supplies | |
JP2984478B2 (ja) | 伝導度変調型半導体装置及びその製造方法 | |
US6448588B2 (en) | Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode | |
KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
US4717677A (en) | Fabricating a semiconductor device with buried oxide | |
JPH08228001A (ja) | 半導体装置及びその製造方法 | |
JP2002203965A (ja) | 半導体装置 | |
JPH09172167A (ja) | 半導体装置 | |
JPH0982955A (ja) | 半導体装置の製法 | |
JPH10335630A (ja) | 半導体装置及びその製造方法 | |
JP3017783B2 (ja) | 導電変調型mosfet | |
JP2000252466A (ja) | パワー半導体デバイス及びその製造方法 | |
JPH05109748A (ja) | 半導体装置およびその製造方法 | |
JPS63115383A (ja) | 電界効果トランジスタの製造方法 | |
JPS61136267A (ja) | バイポ−ラ半導体装置 | |
JPH06334186A (ja) | 半導体装置の製造方法 | |
JPH05109745A (ja) | 半導体装置 | |
JPH05109744A (ja) | 半導体装置 | |
JP2002353470A (ja) | 可変容量ダイオード及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050929 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3727827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081007 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |