TWI285955B - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TWI285955B TWI285955B TW090108948A TW90108948A TWI285955B TW I285955 B TWI285955 B TW I285955B TW 090108948 A TW090108948 A TW 090108948A TW 90108948 A TW90108948 A TW 90108948A TW I285955 B TWI285955 B TW I285955B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor substrate
- type
- impurity
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 285
- 239000000758 substrate Substances 0.000 claims abstract description 249
- 239000012535 impurity Substances 0.000 claims abstract description 240
- 238000002347 injection Methods 0.000 claims abstract description 56
- 239000007924 injection Substances 0.000 claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 claims description 67
- 239000002184 metal Substances 0.000 claims description 67
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 claims description 48
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 150000001622 bismuth compounds Chemical class 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 abstract description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 47
- 229910052796 boron Inorganic materials 0.000 description 45
- 229910015900 BF3 Inorganic materials 0.000 description 40
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 40
- 238000005468 ion implantation Methods 0.000 description 37
- 238000009792 diffusion process Methods 0.000 description 32
- 230000001133 acceleration Effects 0.000 description 23
- 229910052782 aluminium Inorganic materials 0.000 description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 23
- 239000012299 nitrogen atmosphere Substances 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 238000005507 spraying Methods 0.000 description 6
- 230000002079 cooperative effect Effects 0.000 description 5
- 229910001507 metal halide Inorganic materials 0.000 description 5
- 150000005309 metal halides Chemical class 0.000 description 5
- RJGDLRCDCYRQOQ-UHFFFAOYSA-N anthrone Chemical compound C1=CC=C2C(=O)C3=CC=CC=C3CC2=C1 RJGDLRCDCYRQOQ-UHFFFAOYSA-N 0.000 description 4
- XJHCXCQVJFPJIK-UHFFFAOYSA-M caesium fluoride Chemical compound [F-].[Cs+] XJHCXCQVJFPJIK-UHFFFAOYSA-M 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 102100027203 B-cell antigen receptor complex-associated protein beta chain Human genes 0.000 description 3
- 101710166261 B-cell antigen receptor complex-associated protein beta chain Proteins 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- OYLGJCQECKOTOL-UHFFFAOYSA-L barium fluoride Chemical compound [F-].[F-].[Ba+2] OYLGJCQECKOTOL-UHFFFAOYSA-L 0.000 description 3
- 229910001632 barium fluoride Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 3
- 150000002576 ketones Chemical class 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000004576 sand Substances 0.000 description 3
- BYMUNNMMXKDFEZ-UHFFFAOYSA-K trifluorolanthanum Chemical compound F[La](F)F BYMUNNMMXKDFEZ-UHFFFAOYSA-K 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 238000003723 Smelting Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- VTYDSHHBXXPBBQ-UHFFFAOYSA-N boron germanium Chemical compound [B].[Ge] VTYDSHHBXXPBBQ-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Description
1285955 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（彳） 本發明係關於半導體裝置、尤其是被使用於電極接觸 部。 以往、半導體裝置之電極接觸部乃由形成於半導體層 內之雜質層與接觸於該雜質層之電極（例如，鋁等金屬） 所構成。在此、雜質層以減低成本等爲目的，而以離子注 入予以形成者較多。 惟，在電極接觸部、降低電極與雜質層之接觸電阻頗 爲重要。且欲降低接觸電阻、一般將雜質層之雜質濃度予 以提高即可。 然而、以離子注入形成雜質層時、雜質層之濃度輪廓 係呈具尖峰之曲線。且該尖峰位於半導體層內部、而半導 體層之表面濃度比尖峰濃度更爲低値。尤其在縱型功率器 件，例如I G B T、於半導體層一側面形成Μ 0 S構造後 、有時在半導體層另一側面形成雜質層。此時、對於半導 體層另一側面無法進行高溫，長時間之退火處理、其結果 、雜質層之尖峰濃度與表面濃度之差變大、致不能充分降 低接觸電阻。 又，例如圖1 3所示I G Β Τ、除降低電極接觸部之 接觸電阻同時、爲高速進行斷開、則需於斷開時迅速阻止 自雜質層（Ρ+型射極層）2對η型基極層1之載子注入。 惟、欲降低電極接觸部（雜質層2與陽電極3之接觸 部分）之接觸電阻乃需提高雜質層2之雜質濃度。又，欲 高速進行斷開操作卻需降低雜質層2之雜質濃度，並使雜 質層2之深度趨淺、以減低自雜質層2對η型基極層1之 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ29<7公釐） (請先閱讀背面之注意事項再填寫本頁) 裝· -4- 1285955 經濟部智慧財產局員工消費合作社印製 A7 ____B7五、發明説明（2 ) 載子注入效率。 亦即、電極接觸部之雜質層2之雜質濃度、與接觸電 阻之k低及斷開操作尚速化（減低載子注入效率）係呈折 衷關係、故無法同時達成兩方目的。 本發明即爲解決上述缺點所開發者、其目的係在第一 提供一種藉離子注入以形成雜質層時、能充分減低接觸電 阻之電極接觸部、第二提供一種在I G B T能同時達成減 低接觸電阻及減低載子注入效率之電極接觸部。 爲達成上述目的、本發明之半導體裝置乃具有；第一 導電型半導體基板、與形成於上述半導體基板一側面，且 具自上述半導體基板表面1 _ 以下厚度之第二導電 型雜質層、與形成於上述雜質層內，並具自上述半導體基 板表面0 _ 2 //m以下厚度，卻比上述雜質層薄，而雜質 濃度較上述雜質層更濃之第二導電型接觸層、以及形成於 上述接觸層上之第一電極。 本發明之半導體裝置係具有；第一導電型半導體基板 、與形成於上述半導體基板一側面之第二導電型雜質層、 與形成於上述雜質層內，並比上述雜質層薄，卻雜質濃度 較上述雜質層更濃之第二導電型接觸層、與形成於上述接 觸層上之第一電極、以及形成於上述第一電極與上述接觸 層之間之金屬矽化物層、且上述金屬矽化物層靠近上述接 觸層之側面實質上一致於上述接觸層濃度輪廓之尖峰位置 〇 上述雜質層則以自上述雜質層對上述半導體基板注入 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1285955 A7 一___B7 五、發明説明（3 ) 載子爲目的所設、而上述接觸層以減低上述第一電極與上 述雜質層之接觸電阻爲目的所設、並無助於上述載子注入 (請先閲讀背面之注意事項再填寫本頁) 〇 本發明之半導體裝置更具有形成於上述半導體基板另 —側面之第二電極、且以上述第一電極與第二電極間導通 電流之裝置爲對象。例如，本發明之半導體裝置被適用於 I G B T。 上述雜質層係具有自上述半導體基板表面1 · 〇/zrn 以下厚度。上述接觸層乃具有自上述半導體基板表面 0 · 2//m以下厚度。上述金屬矽化物層則具有自上述半 導體基板表面〇 · 2 //m以下厚度、而較接觸層厚度爲薄 以下、即參照圖示、就本發明半導體裝置詳細加以說 明。 〔A〕第一實施形態 經濟部智慧財產局員工消費合作社印製 圖1爲顯示本發明第一實施形態有關之半導體裝置之 電極接觸部。 在η型半導體基板1內係形成p型雜質層2。n型半 導體基板1則含有η型雜質，例如磷（Ρ )、其濃度輪廓 爲1014cm_3左右 '且大槪呈一定。ρ型雜質層2乃被 形成於半導體基板1表面領域、含有P型雜質，例如硼（ B ) 。P型雜質層2之深度被設定於自半導體基板1表面 1 · O/zm以下、例如〇 . 8/zm左右。又，ρ型雜質層 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -6- 1285955 A7 _ B7_ 五、發明説明（4 ) 2之濃度輪廓尖峰値被設定於1 〇 1 7〜1 0 1 8 c m _ 3範 圍。 (請先閱讀背面之注意事項再填寫本頁) P型雜質層2內係形成有P+型接觸層4、在p +型接 觸層4上形成有電極3。ρ+型接觸層4乃被配置於p型雜 質層2與電極3之間、具有比P型雜質層2爲高之雜質濃 度。例如P +型接觸層4含有硼（B )、氟化硼（B F 2 ) 等之P型雜質、其濃度輪廓尖峰値被設定於1 0 19 c m 一 3 以上、其表面濃度被設定於l〇18cm — 3以上。又，p + 型接觸層4之深度被設定於0 . 2 // m以下，例如 〇 . 1 6 // m左右。電極3則例如由鋁所構成。 依據此種電極接觸構造、首先，P型雜質層2具有較 低雜質濃度，且其深度被設定爲自半導體基板1表面 1 . 0 // m以下之十分淺、因此、例如將此電極接觸構造 適用於I GBT之集電極（陽電極）時、可減低斷開時之 載子（正孔）之注入效率、以高速化斷開操作。 又、P型雜質層2與電極3之間被配置有具比p型雜 質層2較高雜質濃度之P +型接觸層4。該p +型接觸層4 經濟部智慧財產局員工消費合作社印製 之深度由於被設定於自半導體基板1表面0 . 2 // m以下 、故該P +型接觸層4對於斷開時之載子注入效率不致賦予 影響。亦即、不會因P +型接觸層4以致增高載子注入效率 〇 又，P+型接觸層4由於具有十分高之雜質濃度、故可 減低電極接觸部之接觸電阻。 如此、依據本發明有關之電極接觸部、不只可充分降 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -7 - 1285955 A7 B7 五、發明説明（5 ) 低接觸電阻、同時更能達成減低載子注入效率。 (請先閱讀背面之注意事項再填寫本頁) 又、在上述實施形態、雖半導體基板1爲η型、雜質 層2及接觸層4爲ρ型、但替代之、將半導體基板1設成 ρ型、將雜質層2及接觸層4設成η型、亦能獲得同樣效 果。 其次、就圖1所示電極接觸部之製造方法加以說明。 首先、準備例如具1 · 5 X 1 0 1 4 c m — 2左右雜質濃 度之η型半導體基板（例如矽基板）1。並藉離子注入法 將Ρ型雜質，例如硼（Β )注入於半導體基板1內。此時 之離子注入條件被設定於例如加速電壓6 0 k e V左右、 投配量1 X 1 0 1 3 c m — 2左右。然後，例如在溫度約 1 0 5 0 °C之氮保護氣氛中進行約2 0分鐘熱擴散處理、 則在半導體基板1表面形成深度約0 . 8 // m之ρ型雜質 層（例如P型射極層）2。 經濟部智慧財產局員工消費合作社印製 接著、藉離子注入法將P型雜質，例如硼（B )注入 於半導體基板1內1之P型雜質層2。此時之離子注入條 件被設定於例如加速電壓1 0 k e V左右、投配量1 X 1 〇 1 4 C m _ 2左右。然後，例如在溫度約8 0 0 °C之氮 保護氣氛中進f了約3 0分鐘熱擴散處理、即在半導體基板 1表面形成深度約〇 · 1 6//m之ρ型接觸層4。 P+型接觸層4係被設呈其深度非常淺，且雜質濃度非 常高。因此，如上述、將加速電壓設爲較低，將投配量設 爲較高，並縮短熱擴散處理時間、則能提供淺又雜質濃度 低之P +型接觸層4。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1285955 經濟部智慧財產局員工消費合作社印製 A7 _B7五、發明説明（6 ) 但、例如將p型雜質以氟化硼（B F 2 )替代硼（B ) (自輕元素變更爲重元素）、將該氟化硼（B F 2 )注入於 半導體基板1內之p型雜質層2、而形成p+型接觸層4亦 可° 其次，例如使用氟化銻予以除去形成於半導體基板1 表面部，亦即P +型接觸層4表面部之熱氧化膜。然後、利 用噴塗法或C VD法等在p+型接觸層4上形成由鋁等金屬 所構成之電極3。 之後、例如在溫度約4 5 0 °C之氮保護氣氛中進行約 3 0分鐘之熱處理、促使構成電極3之原子（例如鋁）擴 散於半導體基板1內1、亦即P +型接觸層4內、以減低電 極3與p +型接觸層4之接觸電阻。 藉上述製造方法、乃可完成本發明有關之電極接觸部 〇 在本發明之電極接觸部、載子注入效率大槪由P型雜 質層2之深度及雜質濃度予以決定。本例之p型雜質層2 之濃度輪廓尖峰値係在1 0 1 7〜1 0 1 8 c m - 3範圍、且 其深度被設成自半導體基板1表面1 · O/zm以下地十分 淺。因此、例如將如此電極接觸構造適用於I G B T之集 電極時、可減低斷開時之載子注入效率、並可高速化斷開 操作。 又、P型雜質層2與電極3之間係配置有比p型雜質 層2高雜質濃度之p +型接觸層4。且該p+型接觸層4之 深度被設定於自半導體基板1表面0 · 2 // m以下、故該 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 1285955 A7 B7___ 五、發明説明（7 ) P +型接觸層4對於斷開時之載子注入效率並不予影響。即 、不會因p+型接觸層4致增高載子注入效率。又，由於 P +型接觸層4之濃度輪廓尖峰値被設定於1 〇 1 9 c m _ 3 左右、因此連電極接觸部之接觸電阻亦被減低。 〔B〕第二實施形態 在上述第一實施形態有關之電極接觸部、係將P型雜 質層2設成十分淺（1 _ 0 # m以下），且低濃度（ 1 〇17〜1 018cm_3) 、復於p型雜質層2與電極3 之間配置十分濃（1 019cm_3左右）之p +型接觸層4 、以達成減低接觸電阻及減低載子注入效率。 惟、利用離子注入以形成P +型接觸層4時、其表面濃 度會比濃度輪廓尖峰値爲低。如此，卻無法充分減低電極 接觸部之接觸電阻。 於是、本實施形態則在電極3與p +型接觸層4之間形 成金屬矽化物層5。 又、本發明並非在設置金屬矽化物層5之點具有特徵 、而是在金屬矽化物層5之自半導體基板1表面之深度， 亦即，金屬矽化物層5之自半導體基板1表面之深度與p + 型接觸層4之濃度輪廓尖峰値之關係具有特徵。 以下、就本發明第二實施形態有關半導體裝置之電極 接觸部具體加以說明。 圖2爲顯示本發明第二實施形態有關半導體裝置之電 極接觸部。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作社印製 -10- 1285955 A7 五、發明説明（8 ) 係在η型半導體基板1內形成P型雜質層2。η型半 導體基板1則含有η型雜質，例如磷（Ρ )、其濃度輪廓 爲1 〇14cm-3左右、且略呈一定。Ρ型雜質層2乃被形 成於半導體基板1表面領域、含有P型雜質，例如硼（B )。P型雜質層2之深度被設成自半導體基板1表面 1 · 〇/zm以下、例如0 · 8//m左右。又，ρ型雜質層 2之濃度輪廓尖峰値被設於1 〇 1 7〜1 0 1 8 c m _ 3範圍 〇 P型雜質層2內係形成有P+型接觸層4、在P +型接 觸層4上形成有電極3。P+型接觸層4乃被配置於ρ型雜 質層2與電極3之間、具有比P型雜質層2爲高之雜質濃 度。例如P +型接觸層4含有硼（B )、氟化硼（B F 2 ) 等之P型雜質、其濃度輪廓尖峰値被設於1 0 1 9 c m — 3以 上、其表面濃度被設於l〇18cm — 3以上。又，p +型接 觸層4之深度被設定於0 · 2 // m以下，例如〇 . 1 6 # m左右。電極3則例如由鋁予以構成。 且，本例在電極3與ρ +型接觸層4之間形成有金屬矽 化物層5。該金屬矽化物層5例如由熱處理，藉構成電極 3之原子（例如鋁）與構成半導體基板1之原子（矽酮） 之反應予以形成。 金屬矽化物層5之自半導體基板1表面之深度乃被設 定爲與P+型接觸層4之自半導體基板1表面之深度相同、 或比其更淺。本例由於P +型接觸層4之深度被設定於自半 導體基板1表面0 . 2 // m以下、致金屬矽化物層5之深 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁} -裝-
、1T 經濟部智慧財產局員工消費合作社印製 -11- 1285955 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（9 ) 度亦被設定於自半導體基板1表面〇 · 2 # m以下。 然而、爲最大限減低接觸電阻則需將金屬矽化物層5 底面位置設成一致於P +型接觸層4之濃度輪廓尖峰位置。 即、本發明係將p +型接觸層4之最低電阻部分（濃度輪廓 尖峰位置）與電極3藉金屬矽化物層5予以電氣連接以圖 減低接觸電阻。 依據此種電極接觸構造、首先，P型雜質層2具有較 低雜質濃度，且其深度被設定爲自半導體基板1表面 1 . 0 // m以下之十分淺、因此、例如將此電極接觸構造 適用於I GBT之集極（陽電極）時、可減低斷開時之載 子（正孔）之注入效率、並高速化斷開操作。 又、P型雜質層2與電極3之間被配置有具比p型雜 質層2較高雜質濃度之P +型接觸層4。該P +型接觸層4 之深度由於被設定於自半導體基板1表面0 . 2 //m以下 、故該P +型接觸層4對於斷開時之載子注入效率不致賦予 影響。亦即、不會因P +型接觸層4以致增高載子注入效率 〇 又，P+型接觸層4由於具有十分高之雜質濃度、且電 極3與p+型接觸層4之間形成有金屬矽化物層5。該金屬 矽化物層5底面位置被設成一致於p +型接觸層4之濃度輪 廓尖峰位置。因此可減低電極接觸部之接觸電阻。 又、圖1 2爲顯示P +型接觸層4之濃度輪廓尖峰位置 在自半導體基板1表面0 · 04/zm時之金屬矽化物層5 厚度（自半導體基板1表面之深度）與集極射極間之飽和 (請先閲讀背面之注意事項再填寫本頁) _裝- 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -12- 1285955 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（10 ) 電壓V c e ( sat)之關係。 依據同圖、可知金屬矽化物層5底面位置（厚度）一 致於P+型接觸層4之濃度輪廓尖峰位置時、即〇 . 〇4 // m時、集極射極間之飽和電壓V c e ( sat )爲最小。此 爲表示金屬矽化物層5底面位置（厚度）一致於p+型接觸 層4之濃度輪廓尖峰位置時、接觸電阻最低。 如此、依據本發明有關之電極接觸部、不只可充分減 低接觸電阻、同時更能達成減低載子注入效率。 又、在上述實施形態、雖半導體基板1爲η型、雜質 層2及接觸層4爲Ρ型、但替代之、將半導體基板1設成 Ρ型、將雜質層2及接觸層4設成η型、亦能獲得同樣效 果。 其次、就圖2所示電極接觸部之製造方法加以說明。 首先、準備例如具1 · 5x 10i4cm_2左右雜質濃 度之η型半導體基板（例如矽酮基板）1。並藉離子注入 法將Ρ型雜質，例如硼（Β )注入於半導體基板1內。此 時之離子注入條件被設定於例如加速電壓6 0 k e V左右 、投配量1 X 1 0 1 3 c m — 2左右。然後，例如在溫度約 1 0 5 0 °C之氮保護氣氛中進行約2 0分鐘熱擴散處理、 則在半導體基板1表面可形成深度約〇 . 8 // m之ρ型雜 質層（例如P型射極層）2。 接著、藉離子注入法將P型雜質，例如硼（B )注入 於半導體基板1內1之P型雜質層2。此時之離子注入條 件被設定於例如加速電壓1 0 k e V左右、投配量1 X 本紙張尺度適用中國國家標準（CNS ) A4規格(210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -13- 1285955 A7 B7 五、發明説明（n) 1 〇 1 4 c m 1左右。然後，例如在溫度約8 0 0 °C之氮 保護氣氛中進行約3 0分鐘熱擴散處理時、即在半導體基 板1表面形成深度約0 · 1 6//m之p型接觸層4。 P +型接觸層4係被設呈其深度非常淺，且雜質濃度非 常高。因此’如上述、將加速電壓設成較低，將投配量設 成較高’並縮短熱擴散處理時間、則能提供淺又雜質濃度 低之P +型接觸層4。 但、例如將p型雜質以氟化硼（B F 2 )替代硼（B ) (自輕元素變更爲重元素）、將該氟化硼（B F 2 )注入於 半導體基板1內之p型雜質層2、以形成p+型接觸層4亦 可° 其次’例如使用氟化銻予以除去形成於半導體基板1 表面部，亦即ρ +型接觸層4表面部之熱氧化膜。然後、利 用噴塗法或C V D法等在p +型接觸層4上形成由鋁等金屬 所構成的厚度〇 · 〇5//m之電極3。 之後、例如在溫度約4 5 0 °C之氮保護氣氛中進行約 3 0分鐘之熱處理、促使構成電極3之原子（例如鋁）擴 散於半導體基板（矽酮基板）1內、亦即ρ +型接觸層4內 、以形成金屬矽化物層5。在此，乃使金屬矽化物層5的 厚度（自半導體基板1表面之深度）予以實質上等於自半 導體基板1表面至ρ +型接觸層4之濃度輪廓尖峰位置的厚 度。 例如、ρ +型接觸層4之濃度輪廓尖峰位於自半導體基 板1表面約〇 · 〇 4 // m時、金屬砂化物層5的厚度亦予 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) C·
、1T 經濟部智慧財產局員工消費合作社印製 -14- 1285955 A7 —^ 五、發明説明（彳2 ) 以設成約Ο · Ο 4 // m。 藉此、可減低電極接觸部之電極3與p型雜質層2之 接觸電阻。 藉上述製造方法、則可完成本發明有關之電極接觸部 〇 在本發明之電極接觸構造、載子注入效率大略由]?型 雜質層2之深度及雜質濃度予以決定。本例之p型雜質層 2之濃度輪廓尖峰値係在1 〇 17〜1 〇 18 cm — 3範圍、 且其深度被設成自半導體基板1表面1 · O/zm以下之十 分淺。因此、例如將如此電極接觸構造適用於I G B T之 集電極時、可減低斷開時之載子注入效率、並高速化斷開 操作。 又、P型雜質層2與電極3之間係配置有比p型雜質 層2高雜質濃度之p +型接觸層4。且該P +型接觸層4之 深度被設成自半導體基板1表面0 · 2 /z m以下、故該p + 型接觸層4對於斷開時之載子注入效率並不予影響。即、 不會因P+型接觸層4致增高載子注入效率。又，由於p + 型接觸層4之濃度輪廓尖峰値被設於1 0 19 cm — 3左右、 因此連電極接觸部之接觸電阻亦被減低。 且，P+型接觸層4具有十分高之雜質濃度、並電極3 與P+型接觸層4之間形成有金屬矽化物層5。又、金屬砂 化物層5底面位置被設成一致於P +型接觸層4之濃度輪廓 尖峰位置。因此，可更減低電極接觸部之接觸電阻。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝-
-、1T 經濟部智慧財產局員工消費合作社印製 -15- 1285955 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（13) 【實施例】 其次、說明上述第一及第二實施形態有關之半導體裝 置之具體例，即實施例。在以下之實施例、乃就本發明之 電極接觸部予以適用於I G B T之情形加以說明。 首先，簡單說明I G B 丁。 圖3爲顯示I GB T之一般裝置構造。 η型半導體基板（例如矽酮基板）1成爲n型基極層 。半導體基板1 一側面形成有ρ型基極層7、該ρ型基極 層7內尙形成有η+型射極層8。 在半導體基板1 一側面表面領域、η型基極層1與η + 型射極層8間之ρ型基極層（通道部）7上係介絕緣層9 形成有柵電極1 〇。又，ρ型基極層7上及η+型射極層8 上形成有接觸於該等ρ型基極層7與η +型射極層8之射電 極1 1。 半導體基板1另一側面則形成有ρ +型射極層2。該 Ρ +型射極層2即成爲構成本發明對象之電極接觸部之ρ型 雜質層。ρ +型射極層2上乃形成有接觸於該ρ +型射極層 2之集電極3。 如上述、在I GBT、將ρ +型射極層2與集電極3之 接觸電阻予以減低、同時減低自ρ +型射極層2對η型基極 層1之載子（正孔）注入效率、以高速化斷開操作、已成 爲重要課題。 將本發明之電極接觸部予以適用於I G Β Τ、則可同 時達成減低接觸電阻及減低載子注入效率。 (請先閱讀背面之注意事項再填寫本頁) -裝. 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -16- 1285955 A7 B7 五、發明説明（14) 〔A〕第一實施例 圖4爲顯示本發明第一實施例之I G B T。 本實施例係對應於上述第一實施形態有關之電極接觸 構造。 在η型半導體基板（n型基極層）1之一側面形成有 Ρ型基極層7、在該ρ型基極層7內形成η+型射極層8。 且在η型基極層1與η+型射極層8間之ρ型基極層（通道 部）7上介絕緣層9予以形成柵電極1 0。又，ρ型基極 層7上及η+型射極層8上形成有接觸於該等ρ型基極層7 與η +型射極層8之射電極1 1。 半導體基板1之另一側面乃形成有Ρ +型射極層2。 Ρ +型射極層2含有ρ型雜質，例如硼（Β ) 。ρ +型射極 層2之深度被設成自半導體基板1另一側面之表面1 · 0 // m以下、例如〇 · 8 // m左右。又，Ρ +型射極層2之濃 度輪廓尖峰値被設定於1 Ο!7〜1 〇18cm_3範圍。 P +型射極層2內係形成有P+ +型接觸層4、在p+ + 型接觸層4上形成有集電極3。P + +型接觸層4乃被配置 於P +型射極層2與集電極3之間、具有比P +型射極層2 爲局之雜質濃度。 例如ρ + +型接觸層4含有硼（B )、氟化硼（B F 2 )等之ρ型雜質、其濃度輪廓尖峰値被設定於 1 〇 1 9 c m — 3以上、其表面濃度被設定於1 〇 1 8 c m 一 3 以上。又，ρ + +型接觸層4之深度被設定於〇 · 2 // m以 下，例如0 · 1 6 // m左右。集電極3則例如由鋁所構成 本紙張尺度適用中周國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) •裝· 訂 經濟部智慧財產局員工消費合作社印製 -17- 1285955 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（15 ) 〇 依據此種電極接觸構造、首先，p +型射極層2具有較 低雜質濃度’且其深度被設定爲自半導體基板1另一側面 之表面1 . 0//m以下之十分淺、因此、可減低IGBT 之斷開時之載子（正孔）注入效率、以高速化斷開操作。 又、P +型射極層2與集電極3之間被配置有具比P + 型射極層2較高雜質濃度之p + +型接觸層4。該p + +型接 觸層4之深度由於被設定於自半導體基板1另一側面之表 面0 · 2 // m以下、故該p + +型接觸層4對於斷開時之載 子注入效率不致賦予影響。亦即、不會因p +型接觸層4以 致增高載子注入效率。 又’ P+ +型接觸層4由於具有十分高之雜質濃度、故 可減低電極接觸部之接觸電阻。 如此、依據本發明有關I G B T之電極接觸部、不僅 可充分降低接觸電阻、同時更能達成減低載子注入效率。 又、在上述實施形態、雖半導體基板1爲η型、射極 層2及接觸層4爲ρ型 '但替代之、將半導體基板1設成 Ρ型、將射極層2及接觸層4設成η型、亦能獲得同樣效 果。 其次、就圖4所示I G Β Τ之製造方法加以說明。 首先、準備例如具1 · 5 X 1 0 1 4 c m - 2左右雜質濃 度之η型半導體基板（例如矽基板）1。並在該半導體基 板1 一側面分別形成Ρ型基極層7，η +型射極層8，絕緣 層9，柵電極1 0，及射電極1 1。 (請先閱讀背面之注意事項再填寫本頁) ··裝. 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -18- 1285955 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（16 ) 之後、藉離子注入法將P型雜質，例如硼（B )注入 於半導體基板1另一側面。此時之離子注入條件被設定於 例如加速電壓6 0 k e V左右、投配量1 X 1 〇 1 3 c m — 2左右。然後’例如在溫度約1 0 5 0 °C之氮保護氣 氛中進行約2 0分鐘熱擴散處理、而在半導體基板1另一 側面形成自表面約0 · 8 // m深度之p型射極層2。 接著、藉離子注入法將P型雜質，例如硼（B )注入 於半導體基板1另一側面之P +型射極層2內。此時之離子 注入條件被設定於例如加速電壓1 0 k e V左右、投配量 1 X 1 0 1 4 c m — 2左右。然後，例如在溫度約8 Ο Ο t： 之氮保護氣氛中進行約3 0分鐘熱擴散處理、即在半導體 基板1另一側面形成自表面約0 · 1 6 // m深度之p + +型 接觸層4。 P + +型接觸層4係被設呈深度非常淺，且雜質濃度非 常高。因此，如上述、將加速電壓設爲較低，將投配量設 爲較高，並縮短熱擴散處理時間、則能提供淺又雜質濃度 低之P + +型接觸層4。 但、例如將p型雜質以氟化硼（B F 2 )替代硼（B ) (自輕元素變更爲重元素）、且將該氟化硼（B F 2 )注入 於半導體基板1內之P+型射極層2、而形成p+型接觸層 4亦可。 其次，例如使用氟化銻予以除去形成於半導體基板1 另一側面表面部，亦即P + +型接觸層4表面部所形成之熱 氧化膜。然後、利用噴塗法或C V D法等在p + +型接觸芦 (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0><297公慶） -19- 1285955 經濟部智慧財產局員工消費合作社印製 A7 ___B7五、發明説明（17 ) 4上形成由鋁等金屬所構成之電極3。 之後、例如在溫度約4 5 0 °C之氮保護氣氛中進行約 3 0分鐘之熱處理、促使構成集電極3之原子（例如銘） 擴散於半導體基板1內、亦即P + +型接觸層4內、以減低 集電極3與P+ +型接觸層4之接觸電阻。 藉上述製造方法、乃可完成本發明有關之I GBT。 〔B〕第二實施例 圖5爲顯示本發明第二實施例之I G B T。 本實施例係對應於上述第二實施形態有關之電極接觸 構造。 在η型半導體基板（η型基極層）1之一側面形成p 型基極層7、在該Ρ型基極層7內形成η+型射極層8。且 在半導體基板1 一側面之表面領域、於η型基極層1與η + 型射極層8間之Ρ型基極層（通道部）7上介絕緣層9予 以形成柵電極1 0。又，ρ型基極層7上及η+型射極層8 上形成有接觸於該等Ρ型基極層7與η+型射極層8之射電 極1 1。 半導體基板1之另一側面乃形成有Ρ +型射極層2。 Ρ +型射極層2含有ρ型雜質，例如硼（Β ) 。ρ +型射極 層2之深度被設成自半導體基板丨另一側面之表面1 · 〇 μ m以下、例如〇 · 8 // m左右。又，P +型射極層2之濃 度輪廓尖峰値被設定於1 〇 1 7〜1 〇 1 8 c m — 3範圍。 P +型射極層2內係形成有p+ +型接觸層4、在p+ + 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -20- 1285955 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（18 ) 型接觸層4上形成有集電極3 ° p+ +型接觸層4乃被配置 於P +型射極層2與集電極3之間、具有比p +型射極層2 更高之雜質濃度。 例如P + +型接觸層4含有硼（b )、氟化硼（B f 2 )等之P型雜質、其濃度輪廓尖峰値被設定於 1019Cm_3以上、其表面濃度被設定於1 〇18(：ιη - 3 以上。又，P + +型接觸層4之深度被設定於自半導體基板 1另一側面之表面0 . 2 // m以下，例如〇 · 1 6 # m左 右。集電極3則例如由鋁予以構成。 且本例、在集電極3與ρ+ +型接觸層4間形成有金屬 矽化物層5。該金屬矽化物層5例如由熱處理，藉構成集 電極3之原子（例如鋁）與構成半導體基板1之原子（石夕 酮）之反應予以形成。 金屬砂化物層5之自半導體基板1另一側面之表面深 度乃被設定呈與P + +型接觸層4之自半導體基板1另一側 面之表面深度相同、或比其更淺。本例由於p + +型接觸層 4之深度被設定於自半導體基板1另一側面之表面〇 . 2 // m以下、致金屬矽化物層5之深度亦被設定於自半導體 基板1另一側面之表面0 · 2 //m以下。 然而、爲最大限減低接觸電阻則需將金屬矽化物層5 底面位置設成一致於p + +型接觸層4之濃度輪廓尖峰位置 。即、本發明係將P + +型接觸層4之最低電阻部分（濃度 輪廓尖峰位置）與集電極3藉金屬矽化物層5予以電氣連 接以圖減低接觸電阻。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -21 - 經濟部智慧財產局員工消費合作社印製 1285955 A7 ___B7五、發明説明（19 ) 依據此種電極接觸構造、首先，P +型射極層2具有較 低雜質濃度’且其深度被設定爲自半導體基板1另一側面 之表面1 . 0//m以下之十分淺、因.此、可減低I G B T 之斷開時之載子（正孔）注入效率、以高速化斷開操作。 又、P +型射極層2與集電極3之間被配置有具比P + 型射極層2更高雜質濃度之p + +型接觸層4。該p + +型接 觸層4之深度由於被設定於自半導體基板1另一側面之表 面0 · 2 // m以下、故該p + +型接觸層4對於斷開時之載 子注入效率不致賦予影響。亦即、不會因p + +型接觸層4 以致增高載子注入效率。 又’ P+ +型接觸層4由於具有十分高之雜質濃度、且 在集電極3與p + +型接觸層4之間形成有金屬矽化物層5 。又將該金屬矽化物層5底面位置設成一致於p + +型接觸 層4之濃度輪廓尖峰位置。因此可減低電極接觸部之接觸 電阻。 如此、依據本發明有關I G B T之電極接觸部、不僅 可充分降低接觸電阻、同時更能達成減低載子注入效率。 又、在上述實施形態、雖半導體基板1爲η型、射極 層2及接觸層4爲ρ型、但替代之、將半導體基板1設成 Ρ型、將射極層2及接觸層4設成η型、亦能獲得同樣效 果。 其次、就圖5所示I G Β Τ之製造方法加以說明。 首先、準備例如具1 . 5x l〇14crn_2左右雜質濃 度之η型半導體基板（例如矽基板）1。並在該半導體基 i紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐" -22- (請先閱讀背面之注意事項再填寫本頁) 1285955 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（20 ) 板1 一側面分別形成P型基極層7，η +型射極層8，絕緣 層9，柵電極10，及射電極1 1。 之後、藉離子注入法將Ρ型雜質，例如硼（Β )注入 於半導體基板1另一側面。此時之離子注入條件被設定於 例如加速電壓6 0 k e V左右、投配量1 X 1 〇 1 3 c m _ 2左右。然後，例如在溫度約1 〇 5 0 °C之氮保護氣 氛中進行約2 0分鐘熱擴散處理、而在半導體基板1另一 側面形成自表面約0 · 8 // m深之ρ +型射極層2。 接著、藉離子注入法將P型雜質，例如硼（B )注入 於半導體基板1另一側面之P +型射極層2內。此時之離子 注入條件被設定於例如加速電壓1 0 k e V左右、投配量 1 X 1 〇 1 4 c m _ 2左右。然後，例如在溫度約8 0 0 °C 之氮保護氣氛中進行約3 0分鐘熱擴散處理時、即在半導 體基板1另一側面形成自表面約0 . 1 6 // m深之ρ + +型 接觸層4。 P + +型接觸層4係被設呈深度非常淺，且雜質濃度非 常高。因此，如上述、將加速電壓設爲較低，將投配量設 爲較高，並縮短熱擴散處理時間、則能提供淺又雜質濃度 低之P + +型接觸層4。 但、例如將P型雜質以氟化硼（B F 2 )替代硼（B ) (自輕元素變更爲重元素）、且將該氟化硼（B F 2 )注入 於半導體基板1內之P+型射極層2、而形成p+型接觸層 4亦可。 其次，例如使用氟化銻予以除去形成於半導體基板1 (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -23- 1285955 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（21 ) 另一側面表面部，亦即p + +型接觸層4表面部所形成之熱 氧化膜。然後、利用噴塗法或C V D法等在p + +型接觸層 4上形成由鋁等金屬所構成之電極3。 之後、例如在溫度約4 5 0 °C之氮保護氣氛中進行約 3 0分鐘之熱處理、促使構成集電極3之原子（例如鋁） 擴散於半導體基板1內、亦即p + +型接觸層4內、以形成 金屬矽化物層5。在此，將金屬矽化物層5的厚度（半導 體基板1另一側面之自表面之深度）予以形成實質上等於 自半導體基板1另一側面之表面至p + +型接觸層4之濃度 輪廓尖峰位置的厚度。 例如、P + +型接觸層4之濃度輪廓尖峰位於半導體基 板1表面約0 · 〇 4 // m位置時、金屬矽化物層5的厚度 亦予以設成約〇 . 〇 4 # m。 藉此、可減低電極接觸部之集電極3與p +型射極層2 之接觸電阻。 又、在金屬矽化物層5形成後、更予以積疊集電極3 亦可。 藉上述製造方法、乃可完成本發明有關之I GBT。 〔C〕第三實施例 本例爲在如圖6所示具互相分離多數之p +型射極層 2 A之I G B T、適用上述第一實施形態有關之電極接觸 構造者。 圖7爲顯示當作本發明第三實施例之I G b τ。 本1民痕尺度適用中國國家標準（〇奶）八4規格（210乂297公釐） 一 -24- (請先閱讀背面之注意事項再填寫本頁) 1285955 A7 B7 —… _一 ' - -- - 1 — 1 "" 1,1 "" 1 11 ' 五、發明説明（22 ) (請先閲讀背面之注意事項再填寫本頁) 在η型半導體基板（n型基極層）1之一側面形成ρ 型基極層7、在該ρ型基極層7內形成η +型射極層8。且 在半導體基板1 一側面之表面領域、於η型基極層1與η + 型射極層8間之ρ型基極層（通道部）7上介絕緣層9予 以形成柵電極1 0。又，ρ型基極層7上及η+型射極層8 上形成有接觸於該等Ρ型基極層7與η +型射極層8之射電 極1 1。 半導體基板1之另一側面乃形成有互相分離之多數Ρ + 型射極層2Α。ρ+型射極層2Α含有ρ型雜質，例如硼（ Β) 。ρ+型射極層2Α之深度被設成自半導體基板1另一 側面之表面1 . 0 /z m以下、例如〇 . 8 // m左右。又， P +型射極層2 A之濃度輪廓尖峰値被設定於1 〇 17〜 1 0 1 8 c m — 3之範圍。 P+型射極層2 A內係形成有p+ +型接觸層4 A、在 P+ +型接觸層4 A上形成有集電極3。又，露出於半導體 基板1另一側面之η型基極層1 (半導體基板）上形成有 經濟部智慧財產局員工消費合作社印製 絕緣層6。因此，集電極3雖與多數ρ+型射極層2 Α電氣 連接、卻不與η型基極層1。 又、Ρ+ +型接觸層4 Α乃被配置於ρ+型射極層2 A 與集電極3之間、而具有比ρ +型射極層2 A更高之雜質濃 度。 例如P+ +型接觸層4A含有硼（B)、氟化硼 (B F 2 )等之ρ型雜質、其濃度輪廓尖峰値被設定於 1〇19 c m — 3以上、其表面濃度被設定於1 〇 18 c m_3 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -25- 經濟部智慧財產局員工消費合作社印製 1285955 A7 ___ B7五、發明説明（23 ) 以上。又，p+ +型接觸層4A之深度被設定於自半導體基 板1另一側面之表面〇 · 2 // m以下，例如〇 · ]_ 6 # m 左右。集電極3則例如由鋁予以構成。 依據此種電極接觸構造、首先，p +型射極層2 A具有 較低雜質濃度，且其深度被設定爲自半導體基板1另一側 面之表面1 · 〇/zm以下之十分淺、因此、可減低 I G B T之斷開時之載子（正孔）注入效率、以高速化斷 開操作。 而，載子之注入效率可藉p+型射極層2 A之深度，或 接觸比W 1 /W 2加以控制。 又、P +型射極層2 A與集電極3之間被配置有具比 !)+型射極層2六更高雜質濃度之？+ +型接觸層4八。該 p+ +型接觸層4 A之深度由於被設定於自半導體基板1另 一側面之表面0 · 2 // m以下、故該p + +型接觸層4 A對 於斷開時之載子注入效率不致賦予影響。亦即、不會因 p + +型接觸層4 A以致增高載子注入效率。 又，P+ +型接觸層4 A由於具有十分高之雜質濃度、 因此亦可減低電極接觸部之接觸電阻。 如此、依據本發明有關I G B T之電極接觸部、不只 可充分降低接觸電阻、同時更能達成減低載子注入效率。 又、在上述實施形態、雖半導體基板1爲η型、射極 層2 Α及接觸層4Α爲ρ型、但替代之、將半導體基板1 設成P型、將射極層2 A及接觸層4 A設成η型、亦能獲 得同樣效果。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) Α4規格（210x 297公慶） -26- 1285955 A7 B7 五、發明説明（24 ) 其次、就圖7所示I G B T之製造方法加以說明。 首先、準備例如具1 . 5 X 1 〇 1 4 c m ~ 2左右雜質濃 度之η型半導體基板（例如矽酮基板）1。並在該半導體 基板1 一側面分別形成Ρ型基極層7，η +型射極層8，絕 緣層9，柵電極10，及射電極1 1。 之後、藉離子注入法將ρ型雜質，例如硼（Β )注入 於半導體基板1另一側面。此時之離子注入條件被設定於 例如加速電壓6 0 k e V左右、投配量1 X 1 〇 1 3 c m — 2左右。然後，例如在溫度約1 〇 5 0 °C之氮保護氣 氛中進行約2 0分鐘熱擴散處理、則在半導體基板1另一
側面可形成自表面約0 . 8 // m深之多數ρ +型射極層2 A 〇 接著、藉離子注入法將P型雜質，例如硼（B )注入 於半導體基板1另一側面之p+型射極層2A內。此時之離 子注入條件被設定於例如加速電壓1 〇 k e V左右、投配 量1 X 1 0 1 4 c m — 2左右。然後，例如在溫度約 8 0 0 t之氮保護氣氛中進行約3 0分鐘熱擴散處理、即 在半導體基板1另一側面形成自表面約0 . 1 6 // m深之 P + +型接觸層4 A。 P + +型接觸層4 A係被設呈深度非常淺，且雜質濃度 非常高。因此，如上述、將加速電壓設爲較低，將投配量 設爲較高，並縮短熱擴散處理時間、則能提供淺又雜質濃 度低之P+ +型接觸層4A。 但、例如將ρ型雜質以氟化硼（B F 2 )替代硼（B ) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) I·裝· 訂 經濟部智慧財產局員工消費合作社印製 -27- 1285955 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（25 ) (自輕元素變更爲重元素）、且將該氟化硼（B F 2 )注入 於半導體基板1內之p+型射極層2a、而形成p+型接觸 層4 A亦可。 其次’例如使用氟化銻予以除去形成於半導體基板1 另一側面表面部’亦即p + +型接觸層4 A表面部所形成之 熱氧化膜。然後、利用C V D法在半導體基板1另一側面 形成絕緣層6。復使用P E P及R I E等方法將絕緣層6 予以形成圖案、在絕緣層6形成到達p + +型接觸層4 A之 接觸孔。然後使用噴塗法或C V D法形成可接觸於多數 P+ +型接觸層4A之集電極3。 之後、例如在溫度約4 5 0 °C之氮保護氣氛中進行約 3 0分鐘之熱處理、促使構成集電極3之原子（例如鋁） 擴散於半導體基板1內、亦即p + +型接觸層4 A內、使集 電極3與P+ +型接觸層4A之接觸電阻減低。 藉上述製造方法、乃可完成本發明有關之I GBT。 〔D〕第四實施例 本例爲在如圖6所示具互相分離多數之p +型射極層 2A之I GBT、適用上述第二實施形態有關之電極接觸 構造者。 圖8爲顯示當作本發明第四實施例之I G B T。 在η型半導體基板（n型基極層）1之一側面形成p 型基極層7、於該ρ型基極層7內形成η+型射極層8。且 在半導體基板1 一側面之表面領域、在η型基極層1與n + (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（21〇X297公釐） -28- 1285955 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（26 ) 型射極層8間之p型基極層（通道部）7上介絕緣層9予 以形成柵電極1 0。又，P型基極層7上及n+型射極層8 上形成有接觸於該等P型基極層7與η +型射極層8之射電 極1 1 〇 半導體基板1之另一側面乃形成有多數Ρ +型射極層 2 Α。ρ +型射極層2 Α含有ρ型雜質，例如硼（Β )。 P +型射極層2 A之深度被設成自半導體基板1另一側面之 表面1 · 0 /z m以下、例如〇 . 8 // m左右。又，ρ +型射 極層2 A之濃度輪廓尖峰値被設定於1 〇 1 7〜 1 〇 1 8 c m — 3 範圍。 P +型射極層2 A內係形成有ρ + +型接觸層4 A、在 P+ +型接觸層4A上形成有集電極3。又，露出於半導體 基板1另一側面之η型基極層（半導體基板）1上被形成 絕緣層6。因此，集電極3雖與多數Ρ+型射極層2 Α電氣 連接、卻不與η型基極層1電氣連接。 又、Ρ+ +型接觸層4Α乃被配置於ρ+型射極層2Α 與集電極3之間、而具有比ρ+型射極層2 Α更高之雜質濃 度。 例如P + +型接觸層4 A含有硼（B )、氟化硼 (B F 2 )等之ρ型雜質、其濃度輪廓尖峰値被設定於 1 0 1 9 c m — 3以上、其表面濃度被設定於1 〇 1 8 ^ 3 以上。又，P+ +型接觸層4A之深度被設定於自半導體基 板1另一側面之表面0 _ 2 # m以下，例如〇 . ]_ β # m 左右。該集電極3則例如由鋁予以構成。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -29- 1285955 經濟部智慧財產局員工消費合作社印製 A7 ___B7五、發明説明（27 ) 且本例、在集電極3與P + +型接觸層4 A間形成有金 屬矽化物層5。該金屬矽化物層5例如由熱處理，藉構成 集電極3之原子（例如鋁）與構成半導體基板1之原子（ 矽酮）之反應予以形成。 金屬矽化物層5之自半導體基板1另一側面之表面深 度乃被設定成與p + +型接觸層4 A之自半導體基板1另一 側面之表面深度相同、或比其更淺。本例由於p + +型接觸 層4 A之深度被設定於自半導體基板1另一側面之表面 0 · 2 // m以下、致金屬矽化物層5之深度亦被設定於自 半導體基板1另一側面之表面〇 . 2 //m以下。 然 '爲最大限減低接觸電阻則需將金屬矽化物層5底 面位置設成一致於p + +型接觸層4 A之濃度輪廓尖峰位置 。即、本發明係將p + +型接觸層4 A之最低電阻部分（濃 度輪廓尖峰位置）與集電極3藉金屬矽化物層5予以電氣 連接以圖減低接觸電阻。 依據此種電極接觸構造、首先，p +型射極層2 A具有 較低雜質濃度，且其深度被設定爲自半導體基板1另一側 面之表面1 . 〇//m以下之十分淺、因此、可減低 1 GBT之斷開時之載子（正孔）注入效率、以高速化斷 開操作。 而，載子注入效率可由P+型射極層2A之深度、或接 觸比W 1 /W 2加以控制。 又、P +型射極層2 A與集電極3之間被配置有具比 P+型射極層2A更高雜質濃度之p+ +型接觸層4A。該 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -30- 經濟部智慧財產局員工消費合作社印製 1285955 A7 _____B7五、發明説明（28 ) P + +型接觸層4 A之深度由於被設定於自半導體基板1另 一側面之表面0 · 2 // m以下、故該p + +型接觸層4 a對 於斷開時之載子注入效率不致賦予影響。亦即、不會因 P + +型接觸層4 A以致增高載子注入效率。 又，P+ +型接觸層4A由於具有十分高之雜質濃度、 且在集電極3與p+ +型接觸層4 A之間形成有金屬矽化物 層5。又將該金屬矽化物層5底面位置設成一致於p + +型 接觸層4 A之濃度輪廓尖峰位置。因此可減低電極接觸部 之接觸電阻。 如此、依據本發明有關I G B T之電極接觸部、不僅 可充分降低接觸電阻、同時更能達成減低載子注入效率。 又、在上述實施形態、雖半導體基板1爲η型、射極 層2 Α及接觸層4 Α爲ρ型、但替代之、將半導體基板1 設成P型、將射極層2 A及接觸層4 A設成η型、亦能獲 得同樣效果。 其次、就圖8所示I G Β Τ之製造方法加以說明。 首先、準備例如具1 . 5 X 1 0 1 4 c m — 2左右雜質濃 度之η型半導體基板（例如矽基板）1。並在該半導體基 板1 一側面分別形成Ρ型基極層7，η +型射極層8，絕緣 層9，柵電極10，及射電極1 1。 之後、藉離子注入法將ρ型雜質，例如硼（Β )注入 於半導體基板1另一側面。此時之離子注入條件被設定於 例如加速電壓6 0 k e V左右、投配量1 X 1 0 1 3 c m _ 2左右。然後，例如在溫度約1 〇 5 0 °C之氮保護氣 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -31 - 1285955 B7 五、發明説明（29 ) 氛中進行約2 0分鐘熱擴散處理、而在半導體基板1另一 側面形成自表面約0 · 8 // m深之多數P +型射極層2。 接著、藉離子注入法將p型雜質，例如硼（B )注入 於半導體基板1另一側面之P +型射極層2 A內。此時之離 子注入條件被設定於例如加速電壓1 0 k e V左右、投配 量1 X 1 0 1 4 c m _ 2左右。然後，例如在溫度約 8 0 0 °C之氮保護氣氛中進行約3 0分鐘熱擴散處理、即 在半導體基板1另一側面形成自表面約0 · 1 6//m深之 ρ+ +型接觸層4A。 Ρ + +型接觸層4 Α係被設呈深度非常淺，且雜質濃度 非常高。因此，如上述、將加速電壓設爲較低，將投配量 設爲較高，並縮短熱擴散處理時間、則能提供淺又雜質濃 度低之P+ +型接觸層4A。 但、例如將P型雜質以氟化硼（B F 2 )替代硼（B ) (自輕元素變更爲重元素）、且將該氟化硼（BF2)注入 於半導體基板1內之P+型射極層2 A、以形成ρ +型接觸 層4 A亦可。 其次’例如使用氟化銻予以除去形成於半導體基板1 另一側面表面部，亦即P + +型接觸層4 A表面部所形成之 熱氧化膜。然後、利用C V D法在半導體基板1另一側面 形成絕緣層6。又’使用R E P及r I E等方法將絕緣層 6予以形成圖案、在該絕緣層6形成到達ρ + +型接觸層4 A之接觸孔。此後、使用噴塗法或c v D法在ρ + +型接觸 層4A上形成約0 · 0 5/zm之電極3。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公系了^- (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -32- 1285955 經濟部智慧財產局員工消費合作社印製 A7 _____B7五、發明説明（30 ) 之後、例如在溫度約4 5 0 t之氮保護氣氛中進行約 3 0分鐘之熱處理、促使構成集電極3之原子（例如鋁） 擴散於半導體基板1內、亦即P + +型接觸層4 A內、以形 成金屬矽化物層5。在此，將金屬矽化物層5的厚度（半 導體基板1另一側面之自表面深度）予以形成實質上等於 自半導體基板1另一側面之表面至P + +型接觸層4 A之濃 度輪廓尖峰位置的厚度。 例如、P + +型接觸層4 A之濃度輪廓尖峰位於半導體 基板1表面約0 · 0 4 // m位置時、金屬砂化物層5的厚 度亦予以設成約0 . 0 4 // m。 藉此、可減低電極接觸部之集電極3與P +型射極層 2 A之接觸電阻。 又、在金屬矽化物層5形成後、更予以積疊集電極3 亦可。 藉上述製造方法、乃可完成本發明有關之I G B T。 〔E〕第五實施例 本例係如圖9所示，在所謂集極捷路型（陽極捷路型 )I G B T適用上述第一實施例有關電極接觸構造者。 圖1 0乃是以本發明第五實施例予以顯示之I G B T 〇 在η型半導體基板（η型基極層）1之一側面形成p 型基極層7、在該Ρ型基極層7內形成η+型射極層8。且 在半導體基板1 一側面之表面領域、於η型基極層1與η + (請先閱讀背面之注意事項再填寫本頁) •裝· 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -33- 1285955 經濟部智慧財產局員工消費合作社印製 A7 _____B7_五、發明説明（31 ) 型射極層8間之p型基極層（通道部）7上介絕緣層9予 以形成柵電極1 0。又，在p型基極層7上及n+型射極層 8上形成接觸於該等p型基極層7與η +型射極層8之射電 極1 1。 半導體基板1之另一側面乃形成有多數Ρ +型射極層 2Β及多數η +型基極層1 2。ρ +型射極層2Β含有ρ型 雜質，例如硼（Β ) 。Ρ +型射極層2 Β之深度被設成自半 導體基板1另一側面之表面1 · 0 // m以下、例如〇 · 8 M m左右。又，ρ +型射極層2 B之濃度輪廓尖峰値被設定 於1 017〜1 018cm_3之範圍。 P+型射極層2 B內係形成有p+ +型接觸層4 B、在 P+ +型接觸層4B上形成有集電極3。又，p+ +型接觸層 4 B乃被配置於ρ +型射極層2 B與集電極3之間、而具有 比P +型射極層2 B更高之雜質濃度。 例如P + +型接觸層4 B含有硼（B )、氟化硼 (B F 2 )等之ρ型雜質、其濃度輪廓尖峰値被設定於 1 0i9cm_3以上、其表面濃度被設定於1 〇18cm — 3 以上。又，p+ +型接觸層4 B之深度被設定於自半導體基 板1另一側面之表面0 . 2 # m以下，例如0 · 1 6 # m 左右。集電極3則例如由鋁予以構成。 依據此種電極接觸構造、首先，P+型射極層2 B具有 較低雜質濃度，且其深度被設定爲自半導體基板1另一側 面之表面1 · 0 // m以下之十分淺、因此、可減低 I G Β T之斷開時之載子（正孔）注入效率、以高速化斷 (請先閱讀背面之注意事項再填寫本頁) »裝. 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -34 - 1285955 A7 _________ B7 五、發明説明（32 ) 開操作。 (請先閱讀背面之注意事項再填寫本頁) 又、P +型射極層2 B與集電極3之間被配置有具比 P+型射極層2 B更高雜質濃度之p+ +型接觸層4 b。該 P + +型接觸層4 B之深度由於被設定於自半導體基板1另 一側面之表面0 · 2 // m以下、故該p + +型接觸層4 B對 於斷開時之載子注入效率不致賦予影響。亦即、不會因 p + +型接觸層4 B以致增高載子注入效率。 又’ P+ +型接觸層4 B由於具有十分高之雜質濃度、 因此亦可減低電極接觸部之接觸電阻。 如此、依據本發明有關I G B T之電極接觸部、不只 可充分減低接觸電阻、同時更能達成減低載子注入效率。 又、在上述實施形態、雖半導體基板1爲n型、射極 層2 Β及接觸層4 Β爲ρ型、但替代之、將半導體基板1 設成Ρ型、將射極層2 Β及接觸層4 Β設成η型、亦能獲 得同樣效果。 其次、就圖1 0所示I G Β Τ之製造方法加以說明。 經濟部智慧財產局員工消費合作社印製 首先、準備例如具1 · 5x 1014cm — 2左右雜質濃 度之η型半導體基板（例如矽基板）1。並在該半導體基 板1 一側面分別形成Ρ型基極層7，η +型射極層8，絕緣 層9，柵電極10，及射電極1 1。 之後、藉離子注入法將Ρ型雜質，例如磷（Ρ 1 Β ) 注入於半導體基板1另一側面，且進行熱擴散處理時、即 在半導體基板1另一側面之表面領域可形成η+型基極層 本紙張尺度適用中國國家標準（CNS ) Α4規格（21〇><297公釐） 經濟部智慧財產局員工消費合作社印製 1285955 A7 B7______ 五、發明説明（33 ) 又、藉離子注入法將P型雜質，例如硼（B )注入於 半導體基板1另一側面。此時之離子注入條件被設定於例 如加速電壓60keV左右、投配量lx 1013cm_2左 右。然後，例如在溫度約1 0 5 0 °C之氮保護氣氛中進行 約2 0分鐘熱擴散處理、則在半導體基板1另一側面可形 成自表面約0 · 8//m深之多數p +型射極層2B。 其次、藉離子注入法將P型雜質，例如硼（B )注入 於半導體基板1另一側面之P +型射極層2 B內。此時之離 子注入條件被設定於例如加速電壓1 0 k e V左右、投配 量1 X 1 0 1 4 c m — 2左右。然後，例如在溫度約8 0 0 °C 之氮保護氣氛中進行約3 0分鐘熱擴散處理、即在半導體 基板1另一側面形成自表面約0 · 1 6 // m深之ρ + +型接 觸層4 B。 P + +型接觸層4 B係被設呈深度非常淺，且雜質濃度 非常高。因此，如上述、將加速電壓設爲較低，將投配量 設爲較高，並縮短熱擴散處理時間' 則能提供淺又雜質濃 度低之P+ +型接觸層4B。 但、例如將ρ型雜質以氟化硼（B F 2 )替代硼（B ) (自輕元素變更爲重元素）、且將該氟化硼（B F 2 )注入 於半導體基板1內之p+型射極層2B、而形成p+型接觸 層4 B亦可。 其次’例如使用氟化銻予以除去形成於半導體基板1 另一側面表面部’亦即ρ + +型接觸層4 B表面部所形成之 熱氧化膜。然後、利用噴塗法或C V D法等方法形成可接 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 一 ~ -- -36- (請先閱讀背面之注意事項再填寫本頁)
1285955 A7 —B7 五、發明説明（34 ) 觸於多數P+ +型接觸層4B及n+型基極層1 2之集電極 3 〇 (請先閱讀背面之注意事項再填寫本頁) 之後、例如在溫度約4 5 0 °C之氮保護氣氛中進行約 3 〇分鐘之熱處理、促使構成集電極3之原子（例如鋁） 擴散於半導體基板1內、亦即P + +型接觸層4 B內及n + 型基極層1 2內、使集電極3與ρ+ +型接觸層4Β之接觸 電阻及集電極3與η +型基極層1 2之接觸電阻減低。 藉上述製造方法、乃可完成本發明有關之I G Β 丁。 〔F〕第六實施例 本例係如圖9所示，在所謂集極捷路型（陽極捷路型 )I G Β Τ適用上述第一實施例有關之電極接觸構造者。 圖1 1爲當作本發明第五實施例予以顯示之I G Β Τ 〇 經濟部智慧財產局員工消費合作社印製 在η型半導體基板（η型基極層）1之一側面形成ρ 型基極層7、於該Ρ型基極層7內形成η+型射極層8。且 在半導體基板1 一側面之表面領域、於η型基極層1與η + 型射極層8間之Ρ型基極層（通道部）7上介絕緣層9予 以形成柵電極1 0。又，在Ρ型基極層7上及η+型射極層 8上形成可接觸於該等Ρ型基極層7與η +型射極層8之射 電極1 1。 半導體基板1之另一側面乃形成有多數ρ +型射極層 2Β及η +型基極層1 2。ρ +型射極層2Β含有ρ型雜質 ，例如硼（Β ) 。ρ +型射極層2 Β之深度被設成自半導體 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） - -37- 1285955 A7 B7 五、發明説明（35 ) 基板1另一側面之表面1 . 0 // m以下、例如〇 . 8 // m (請先閱讀背面之注意事項再填寫本頁) 左右。又，P +型射極層2 B之濃度輪廓尖峰値被設定於 1〇17〜1〇18(：]11-3範圍。 p+型射極層2 B內係形成有p+ +型接觸層4 B、且 在P+ +型接觸層4B上及n+型基極層1 2上形成有集電 極3。又、p+ +型接觸層4B被配置於p+型射極層2B 與集電極3之間、而具有比p+型射極層2 B更高之雜質濃 度。 例如P + +型接觸層4 B含有硼（B )、氟化硼 (B F 2 )等之p型雜質、其濃度輪廓尖峰値被設定於 1 0i9Cm_3以上、其表面濃度被設定於1 〇18Cm_3 以上。又，P+ +型接觸層4B之深度被設定於自半導體基 板1另一側面之表面0 · 2 // m以下，例如〇 · 1 6 // m 左右。該集電極3則例如由鋁所構成。 經濟部智慧財產局員工消費合作社印製 且本例、在集電極3與p + +型接觸層4 B間形成有金 屬矽化物層5。該金屬矽化物層5例如由熱處理，藉構成 集電極3之原子（例如鋁）與構成半導體基板1之原子（ 矽酮）之反應予以形成。 金屬矽化物層5之自半導體基板1另一側面之表面深 度乃被設成與P + +型接觸層4 B之自半導體基板1另一側 面之表面深度相同、或比其更淺。在本例、由於p + +型接 觸層4 B之深度被設定於自半導體基板1另一側面之表面 〇· 2 // m以下、致金屬矽化物層5之深度亦被設定於自 半導體基板1另一側面之表面0 · 2 // m以下。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -38- 1285955 經濟部智慧財產局員工消費合作社印製 A7 _ B7五、發明説明（36 ) 然、爲最大限減低接觸電阻則需將金屬矽化物層5底 面位置設成一致於P + +型接觸層4 B之濃度輪廓尖峰位置 。即、本發明係將P + +型接觸層4 B之最低電阻部分（濃 度輪廓尖峰位置）與集電極3介金屬矽化物層5予以電氣 連接以圖減低接觸電阻。 依據此種電極接觸構造、首先，p +型射極層2 B具有 較低雜質濃度，且其深度被設定爲自半導體基板1另一側 面之表面1 . O/zm以下之十分淺、因此 '可減低 I G B T之斷開時之載子（正孔）注入效率、以高速化斷 開操作。 又、P+型射極層2 B與集電極3之間被配置有具比 P +型射極層2 B更高雜質濃度之p+ +型接觸層4 B。該 P+ +型接觸層4 B之深度由於被設定於自半導體基板1另 一側面之表面0 · 2 // m以下、故該p + +型接觸層4 B對 於斷開時之載子注入效率不致賦予影響。亦即、不會因 P + +型接觸層4 B以致增高載子注入效率。 又，P+ +型接觸層4 B由於具有十分高之雜質濃度、 且在集電極3與P+ +型接觸層4 B之間及集電極3與n + 基極層1 2之間形成有金屬矽化物層5。又該金屬矽化物 層5底面位置被設成一致於ρ + +型接觸層4 B之濃度輪廓 尖峰位置。因此可減低電極接觸部之接觸電阻。 如此、依據本發明有關I G B T之電極接觸部、不僅 可充分減低接觸電阻、同時更能達成減低載子注入效率。 又、在上述實施形態、雖半導體基板1爲η型、射極 (讀先閱讀背面之注意事項再填寫本頁) 衣· 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -39- 1285955 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（37 ) 層2 B及接觸層4 B爲p型、但替代之、將半導體基板1 設成p型、將射極層2 B及接觸層4 B設成η型、亦能獲 得同樣效果。 其次、就圖1 1所示I G Β Τ之製造方法加以說明。 首先、準備例如具1 · 5 X 1 0 1 4 c m — 2左右雜質濃 度之η型半導體基板（例如矽基板）1。並在該半導體基 板1 一側面分別形成Ρ型基極層7，η +型射極層8，絕緣 層9，柵電極10，及射電極1 1。 之後、藉離子注入法在半導體基板1另一側面注入Ρ 型雜質，例如硼（Β )、且進行熱擴散處理、以形成η +基 極層1 2。 又、藉離子注入法將Ρ型雜質，例如硼（Β )注入於 半導體基板1另一側面。此時之離子注入條件被設定於例 如加速電壓60keV左右、投配量lx 1〇13 c m _ 2左右。然後，例如在溫度約1 0 5 0 °C之氮保護氣 氛中進行約2 0分鐘熱擴散處理、而在半導體基板1另一 側面形成自表面約0 · 8 // m深之多數ρ +型射極層2 B。 接著、藉離子注入法將P型雜質，例如硼（B )注入 於半導體基板1另一側面之P +型射極層2 B內。此時之離 子注入條件被設定於例如加速電壓1 0 k e V左右、投配 量]：x 1 〇14 cm — 2左右。然後，例如在溫度約 8 0 0 °C之氮保護氣氛中進行約3 0分鐘熱擴散處理、即 在半導體基板1另一側面形成自表面約0 . 1 6 // m深之 P + +型接觸層4 B。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
-40- 1285955 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（38 ) P + +型接觸層4 B係被設呈深度非常淺，且雜質濃度 非常高。因此，如上述、將加速電壓設爲較低，將投配量 設爲較高，並縮短熱擴散處理時間、則能提供淺又雜質濃 度低之P+ +型接觸層4B。 但、例如將P型雜質以氟化硼（B F 2 )替代硼（B ) (自輕元素變更爲重元素）、且將該氟化硼（B F 2 )注入 於半導體基板1內之p +型射極層2 B、以形成p +型接觸 層4 B亦可。 其次，例如使用氟化銻予以除去形成於半導體基板1 另一側面表面部，亦即P + +型接觸層4 B表面部所形成之 熱氧化膜。然後、使用噴塗法或C V D法等方法在p + +型 接觸層4 B上及n +基極層1 2上形成約0 · 0 5 //m之電 極3 〇 之後、例如在溫度約4 5 0 t之氮保護氣氛中進行約 3 0分鐘之熱處理、促使構成集電極3之原子（例如鋁） 擴散於半導體基板1內、亦即P + +型接觸層4 B內、以形 成金屬矽化物層5。在此，將金屬矽化物層5的厚度（半 導體基板1另一側面之自表面深度）予以形成爲實質上等 於自半導體基板1另一側面之表面至ρ + +型接觸層4 B之 濃度輪廓尖峰位置的厚度。 例如、P + +型接觸層4 B之濃度輪廓尖峰位於半導體 基板1表面約〇 · 〇 4 // m位置時、金屬矽化物層5的厚 度亦予以設成約〇 · 〇 4 // m。 藉此、可減低電極接觸部之集電極3與ρ +型射極層 請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -41 - 1285955 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（39 ) 2 B之接觸電阻及集電極3與n+基極層1 2之接觸電阻。 又、在金屬矽化物層5形成後、更予以積疊集電極3 亦可。 藉上述製造方法、即可完成本發明有關之I GBT。 如上說明、依據本發明、載子注入效率由於p型雜質 層（P +型射極層）之濃度輪廓尖峰値爲1 〇 1 7〜 1 〇 18 cm-3範圍、且其深度被設成自半導體基板1表面 1 . 〇/zm以下之十分淺。故可減低I GBT之斷開時之 載子（正孔）注入效率、並高速化I GBT之斷開動作。 又、P型雜質層（P+型射極層）與電極間配置有具雜 質濃度比P型雜質層爲高之P +型接觸層。該p +型接觸層 之深度被設成自半導體基板表面0 . 2 //m以下、故該p + 型接觸層對於I G B T之斷開時之載子注入效率不致賦予 影響。且P +型接觸層之濃度輪廓尖峰値被設定於1 〇 1 9 c m — 3程度、故亦可減低電極接觸部之接觸電阻。 況且、P+型接觸層具有十分高之雜質濃度、並在電極 與P +型接觸層之間形成有金屬矽化物層。而金屬矽化物層 底面位置被設成實質上一致於p +型接觸層之濃度輪廓尖峰 位置。因此可更減低電極接觸部之接觸電阻。 【圖示之簡單說明】 圖1爲本發明第一實施例有關之半導體裝置示意圖。 圖2爲本發明第二實施例有關之半導體裝置示意圖。 圖3爲構成本發明前提之IGBT示意圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ；297公釐) ' ' -42- (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 1285955 A7 B7五、發明説明（40 ) 圖4爲本發明第一實施例之IGBT之示意圖。 圖5爲本發明第二實施例之IGBT之示意圖。 圖6爲構成本發明前提之IGBT示意圖。 圖7爲本發明第三實施例之IGBT之示意圖。 圖8爲本發明第四實施例之IGBT之示意圖。 圖9爲構成本發明前提之IGBT示意圖。 圖1 0爲本發明第五實施例之I GBT之示意圖。 圖1 1爲本發明第六實施例之I GBT之示意圖。 圖1 2爲本發明I G B T之特性示意圖。 圖13爲構成本發明前提之IGBT示意圖。 【符號說明】 (請先閱讀背面之注意事項再填寫本頁) "裝·
N 經濟部智慧財產局員工消費合作社印製 1 η 型半導 體 基 板 ( η 型 基極 2 Ρ 型雜質 層 ( Ρ 型 射 極 層） 3 電 極（集 電 3 ) 4 Ρ 型接觸 層 5 金 屬矽化 物 層 6 ,( 3 絕緣層 7 Ρ 型基極 層 8 η 型射極 層 1 0 柵 電極 1 1 射 電極 1 2 1 [Ί型 接觸層 ( η 型 基 極 層 ) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -43-
Claims (1)
1285955 A8 B8 C8 D8 六、申請專利範圍 1 1·一種半導體裝置，其特徵包含： 第一導電型的半導體基板； 形成於該半導體基板的一面側，具有距該半導體基板 表面1 · O/zm以下的厚度之第二導電型的雜質層； 形成於該雜質層內，具有距該半導體基板表面〇 . 2 # m以下的厚度，比該雜質層的厚度薄，比該雜質層的雜 質濃度濃的第二導電型的接觸層； 形成於該接觸層上之第一電極；以及 形成於該半導體基板的他面側的第二電極，其中 電流流通於該第一電極與該第二電極之間。 ‘ 2 ·如申請專利範圍第1項所述之半導體裝置，其中 該雜質層是以自該雜質層對該半導體基板注入載子爲目的 而配設，該接觸層是以減低該第一電極與該雜質層之接觸 電阻爲目的而配設，無助於該載子的注入。 3 ·如申請專利範圍第1項所述之半導體裝置，其中 該半導體裝置是IGBT。 4 ·如申請專利範圍第1項所述之半導體裝置，其中 該雜質層是形成於該半導體基板的一面側之全體。 5 ·如申請專利範圍第1項所述之半導體裝置，其中 該雜質層是形成於該半導體基板的一面側之一部分。 6·—種半導體裝置，其特徵包含： 第一導電型的半導體基板； 形成於該半導體基板的一面側之第二導電型的雜質層 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐_)44 (請先閲·«背面之注意事項再填寫本頁) *tr —A 經濟部智慧財產局員工消費合作社印製 1285955 A8 B8 C8 D8 申請專利範圍 2 經濟部智慧財產局員工消費合作社印製 形成於該雜質層內，比該雜質層的厚度薄，比該雜質 層的雜質濃度濃的第二導電型的接觸層； 形成於該接觸層上之第一電極； 形成於該第一電極與該接觸層之間的金屬矽化物層； 以及 形成於該半導體基板的他面側之第二電極，其中 電流流通於該第一電極與該第二電極之間，該金屬矽化物 層靠近該接觸層側的面實質上與該接觸層的濃度輪廓之尖 峰位置一致。 7 .如申請專利範圍第6項所述之半導體裝置，其中 該雜質層是以自該雜質層對該半導體基板注入載子爲目的 而配設，該接觸層是以減低該第一電極與該雜質層之接觸 電阻爲目的而配設，無助於該載子的注入。 8 ·如申請專利範圍第6項所述之半導體裝置，其中 該半導體裝置是IGBT。 9 .如申請專利範圍第6項所述之半導體裝置，其中 該雜質層具有距該半導體基板表面1 · 〇/zm以下的厚度 〇 1 0 ·如申請專利範圍第6項所述之半導體裝置，其 中該接觸層具有距該半導體基板表面0 · 2 //m以下的厚 度。 1 1 ·如申請專利範圍第6項所述之半導體裝置，其 中該金屬矽化物層具有距該半導體基板表面0 · 2 // m以 下*的厚度，比該接觸層的厚度薄。 (請先聞讀背面之注意事項再填寫本頁) 訂 ΙΛ. 適用中國國家梂準（CNS ) A4規格（210 X 297公釐_) 45 _ _ " 1285955 A8 B8 C8 D8 六、申請專利範圍 3 1 2 ·如申請專利範圍第6項所述之半導體裝置，其 中該雜質層是形成於該半導體基板的一面側之全體。 (請先閲·«背面之注意事項再填寫本頁) 1 3 _如申請專利範圍第6項所述之半導體裝置，其 中該雜質層是形成於該半導體基板的一面側之一部分。 14·一種半導體裝置，其特徵包含： 第一導電型的半導體基板； 形成於該半導體基板的第二導電型的基極層； 形成於該基極層內的第一導電型的雜質層； 連接於該第一導電型的雜質層的第一電極； 隔著絕緣膜與該基極層連接的閘電極； 形成於該半導體基板，具有距該半導體基板表面 1 · 〇//m以下的厚度之第二導電型的雜質層； 形成於該第二導電型的雜質層內，具有距該半導體基 板表面0 · 2 //m以下的厚度，比該第二導電型的雜質層 的厚度薄，比該第二導電型的雜質層的雜質濃度濃的第二 導電型的接觸層；以及 形成於該接觸層上之第二電極。 經濟部智慧財產局員工消費合作社印製 1 5 ·如申請專利範圍第1 4項所述之半導體裝置’ 其中該第二導電型的雜質層是以自該雜質層對該半導體基 板注入載子爲目的而配設，該接觸層是以減低該第二電極 與該第二導電型的雜質層之接觸電阻爲目的而配設，無助 於該載子的注入。 1 6 ·如申請專利範圍第1 4項所述之半導體裝置’ 其中該第二導電型的雜質層是形成於該半導體基板的一面 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐kg 1285955 A8 B8 C8 D8 4 六、申請專利範圍 側之全體。 (請先閲讀背面之注意事項再填寫本頁) 1 7 ·如申請專利範圍第1 4項所述之半導體裝置， 其中該第二導電型的雜質層是形成於該半導體基板的一面 側之一部分。 18·—種半導體裝置，其特徵包含： 第一導電型的半導體基板； 形成於該半導體基板的第二導電型的基極層； 形成於該基極層內的第一導電型的雜質層； 連接於該第一導電型的雜質層的第一電極； 隔著絕緣膜與該基極層連接的閘電極； 形成於該半導體基板的第二導電型的雜質層； 形成於該第二導電型的雜質層內，比該第二導電型的 雜質層的厚度薄，比該第二導電型的雜質層的雜質濃度濃 的第二導電型的接觸層； 形成於該接觸層上之第二電極；以及 形成於該第二電極與該接觸層之間的金屬矽化物層， 其中 經濟部智慧財產局員工消費合作社印製 該金屬矽化物層靠近該接觸層側的面實質上與該接觸 層的濃度輪廓之尖峰位置一致。 1 9 .如申請專利範圍第1 8項所述之半導體裝置， 其中該第二導電型的雜質層是以自該雜質層對該半導體基 板注入載子爲目的而配設，該接觸層是以減低該第二電極 與該第二導電型的雜質層之接觸電阻爲目的而配設’無助 於該載子的注入。 私紙張尺度適用中國國家揉準（匚奶）厶4規格（210\297公釐）_47_ 1285955 A8 B8 C8 D8 六、申請專利範圍 5 2 0 .如申請專利範圍第1 8項所述之半導體裝置， 其中該第二導電型的雜質層具有距該半導體基板表面 1 · 0 // m以下的厚度。 2 1 ·如申請專利範圍第1 8項所述之半導體裝置， 其中該接觸層具有距該半導體基板表面0 · 2 //m以下的 厚度。 2 2 ·如申請專利範圍第1 8項所述之半導體裝置， 其中該金屬矽化物層具有距該半導體基板表面0 . 2 //m 以下的厚度，比該接觸層的厚度薄。 2 3 ·如申請專利範圍第1 8項所述之半導體裝置， 其中該第二導電型的雜質層是形成於該半導體基板的一面 側之全體。 2 4 ·如申請專利範圍第1 8項所述之半導體裝置， 其中該第二導電型的雜質層是形成於該半導體基板的一面 側之一部分。 (請先閲讀背面之注意事項再填寫本頁) 訂 麵 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 48
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000141914A JP3727827B2 (ja) | 2000-05-15 | 2000-05-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI285955B true TWI285955B (en) | 2007-08-21 |
Family
ID=18648965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090108948A TWI285955B (en) | 2000-05-15 | 2001-04-13 | Semiconductor device |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US20010040255A1 (zh) |
| EP (1) | EP1156532A3 (zh) |
| JP (1) | JP3727827B2 (zh) |
| KR (1) | KR100391560B1 (zh) |
| CN (1) | CN1218399C (zh) |
| TW (1) | TWI285955B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7348227B1 (en) * | 1995-03-23 | 2008-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| DE10250575B4 (de) * | 2002-10-30 | 2010-04-15 | Infineon Technologies Ag | IGBT mit monolithisch integrierter antiparalleler Diode |
| JP2005057235A (ja) | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
| JP2005333055A (ja) * | 2004-05-21 | 2005-12-02 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| CN100461619C (zh) * | 2004-12-24 | 2009-02-11 | 立积电子股份有限公司 | 功率放大器及其形成方法 |
| JP2006210606A (ja) * | 2005-01-27 | 2006-08-10 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| JP2006228961A (ja) * | 2005-02-17 | 2006-08-31 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| DE102005032074B4 (de) * | 2005-07-08 | 2007-07-26 | Infineon Technologies Austria Ag | Halbleiterbauelement mit Feldstopp |
| JP2008042013A (ja) * | 2006-08-08 | 2008-02-21 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| DE102007057728B4 (de) * | 2007-11-30 | 2014-04-30 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kurzschlusstruktur |
| US8507352B2 (en) * | 2008-12-10 | 2013-08-13 | Denso Corporation | Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode |
| TWI402985B (zh) * | 2009-06-02 | 2013-07-21 | Anpec Electronics Corp | 絕緣閘雙極電晶體與二極體之整合結構及其製作方法 |
| WO2012042640A1 (ja) * | 2010-09-30 | 2012-04-05 | 株式会社日立製作所 | 半導体装置 |
| WO2012056536A1 (ja) | 2010-10-27 | 2012-05-03 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP5621621B2 (ja) * | 2011-01-24 | 2014-11-12 | 三菱電機株式会社 | 半導体装置と半導体装置の製造方法 |
| US9478646B2 (en) | 2011-07-27 | 2016-10-25 | Alpha And Omega Semiconductor Incorporated | Methods for fabricating anode shorted field stop insulated gate bipolar transistor |
| JP5979993B2 (ja) | 2012-06-11 | 2016-08-31 | ルネサスエレクトロニクス株式会社 | 狭アクティブセルｉｅ型トレンチゲートｉｇｂｔの製造方法 |
| WO2015049788A1 (ja) * | 2013-10-04 | 2015-04-09 | 株式会社日立製作所 | 半導体装置およびその製造方法、並びに電力変換器 |
| JP2016201563A (ja) * | 2016-07-26 | 2016-12-01 | ルネサスエレクトロニクス株式会社 | 狭アクティブセルｉｅ型トレンチゲートｉｇｂｔ |
| JP7361634B2 (ja) * | 2020-03-02 | 2023-10-16 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4053924A (en) * | 1975-02-07 | 1977-10-11 | California Linear Circuits, Inc. | Ion-implanted semiconductor abrupt junction |
| JPS6223170A (ja) | 1985-07-23 | 1987-01-31 | Nec Corp | 電力用縦型電界効果トランジスタの製造方法 |
| US5166770A (en) * | 1987-04-15 | 1992-11-24 | Texas Instruments Incorporated | Silicided structures having openings therein |
| JPS6447066U (zh) | 1987-09-17 | 1989-03-23 | ||
| JP2706120B2 (ja) * | 1988-02-12 | 1998-01-28 | アゼア ブラウン ボヴェリ アクチェンゲゼルシャフト | Ｇｔｏパワーサイリスタ |
| JPH0648729B2 (ja) | 1988-02-24 | 1994-06-22 | シーメンス、アクチエンゲゼルシシヤフト | 電界効果制御可能のバイポーラ・トランジスタ |
| JPH0691263B2 (ja) * | 1988-10-19 | 1994-11-14 | 株式会社東芝 | 半導体装置の製造方法 |
| DE69029180T2 (de) * | 1989-08-30 | 1997-05-22 | Siliconix Inc | Transistor mit Spannungsbegrenzungsanordnung |
| US5270230A (en) | 1990-04-20 | 1993-12-14 | Fuji Electric Co., Ltd. | Method for making a conductivity modulation MOSFET |
| JP2663679B2 (ja) * | 1990-04-20 | 1997-10-15 | 富士電機株式会社 | 伝導度変調型ｍｏｓｆｅｔ |
| JPH0548111A (ja) * | 1991-08-12 | 1993-02-26 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH05152574A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
| JPH0661495A (ja) * | 1992-08-07 | 1994-03-04 | Hitachi Ltd | 半導体装置及びその製法 |
| JP2984478B2 (ja) * | 1992-08-15 | 1999-11-29 | 株式会社東芝 | 伝導度変調型半導体装置及びその製造方法 |
| JPH06318706A (ja) * | 1993-03-08 | 1994-11-15 | Fuji Electric Co Ltd | 半導体装置 |
| JPH06310725A (ja) * | 1993-04-21 | 1994-11-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| DE4313170A1 (de) * | 1993-04-22 | 1994-10-27 | Abb Management Ag | Leistungshalbleiterbauelement |
| JPH0758322A (ja) | 1993-08-13 | 1995-03-03 | Toshiba Corp | 半導体装置及びその製造方法 |
| EP0696066A3 (en) * | 1994-06-30 | 1998-06-24 | Hitachi, Ltd. | Semiconductor switching device and power converter |
| DE19534388B4 (de) * | 1994-09-19 | 2009-03-19 | International Rectifier Corp., El Segundo | IGBT-Transistorbauteil |
| JP3488772B2 (ja) * | 1996-01-16 | 2004-01-19 | 三菱電機株式会社 | 半導体装置 |
| US5985708A (en) * | 1996-03-13 | 1999-11-16 | Kabushiki Kaisha Toshiba | Method of manufacturing vertical power device |
| DE19710731B4 (de) | 1996-03-15 | 2006-02-16 | Fairchild Korea Semiconductor Ltd., Puchon | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung |
| US5851857A (en) * | 1996-09-04 | 1998-12-22 | Ixys Corporation | High voltage power MOS device |
| DE19731495C2 (de) * | 1997-07-22 | 1999-05-20 | Siemens Ag | Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung |
| KR100505562B1 (ko) * | 1998-08-10 | 2005-10-26 | 페어차일드코리아반도체 주식회사 | 다층 버퍼 구조를 갖는 절연게이트 바이폴라 트랜지스터 및 그제조방법 |
| US6482681B1 (en) * | 2000-05-05 | 2002-11-19 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi IGBT |
| JP2003069019A (ja) | 2001-08-29 | 2003-03-07 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3984227B2 (ja) | 2004-01-15 | 2007-10-03 | 株式会社東芝 | 半導体装置 |
-
2000
- 2000-05-15 JP JP2000141914A patent/JP3727827B2/ja not_active Expired - Lifetime
-
2001
- 2001-04-13 TW TW090108948A patent/TWI285955B/zh not_active IP Right Cessation
- 2001-05-10 KR KR10-2001-0025564A patent/KR100391560B1/ko not_active IP Right Cessation
- 2001-05-14 US US09/853,661 patent/US20010040255A1/en not_active Abandoned
- 2001-05-15 CN CN011190094A patent/CN1218399C/zh not_active Expired - Fee Related
- 2001-05-15 EP EP01111239A patent/EP1156532A3/en not_active Withdrawn
-
2006
- 2006-02-06 US US11/347,321 patent/US7271040B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20060125005A1 (en) | 2006-06-15 |
| KR20010106231A (ko) | 2001-11-29 |
| JP2001326353A (ja) | 2001-11-22 |
| CN1218399C (zh) | 2005-09-07 |
| US20010040255A1 (en) | 2001-11-15 |
| EP1156532A2 (en) | 2001-11-21 |
| CN1324111A (zh) | 2001-11-28 |
| US7271040B2 (en) | 2007-09-18 |
| JP3727827B2 (ja) | 2005-12-21 |
| KR100391560B1 (ko) | 2003-07-12 |
| EP1156532A3 (en) | 2003-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI285955B (en) | Semiconductor device | |
| US9312336B2 (en) | MOSFET device with reduced breakdown voltage | |
| TW392306B (en) | Improved structure and fabrication process to provide effective channel-stop in termination areas for trenched power transistors | |
| US4079402A (en) | Zener diode incorporating an ion implanted layer establishing the breakdown point below the surface | |
| TWI284925B (en) | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source | |
| CN105074874B (zh) | 用于形成太阳能电池的空间定位扩散区的掺杂剂的离子注入 | |
| JP2002110978A (ja) | 電力用半導体素子 | |
| CN100570886C (zh) | 减小晶体管延伸电极电容的结构及制作方法 | |
| US4648173A (en) | Fabrication of stud-defined integrated circuit structure | |
| CN110010462A (zh) | 半导体装置 | |
| US4764799A (en) | Stud-defined integrated circuit structure | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| TW541630B (en) | Manufacture of trench-gate semiconductor devices | |
| TWI305927B (en) | Semiconductor device and method of making the same | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| TWI286773B (en) | Field emission type electron source | |
| CN103474458A (zh) | Igbt器件及其制备方法 | |
| CN104051524B (zh) | 半导体器件 | |
| EP1255272A3 (en) | Silicon electron emitter | |
| JP4765175B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN214203693U (zh) | 一种功率半导体、晶体管及电子器件 | |
| JP2712098B2 (ja) | 半導体装置 | |
| CN101442008B (zh) | 绝缘栅半导体器件及其新型自对准制造方法 | |
| CN107578998A (zh) | Igbt芯片制造方法及igbt芯片 | |
| TWI226709B (en) | Two mask Schottky barrier diode with LOCOS structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |