CN1324111A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1324111A
CN1324111A CN01119009A CN01119009A CN1324111A CN 1324111 A CN1324111 A CN 1324111A CN 01119009 A CN01119009 A CN 01119009A CN 01119009 A CN01119009 A CN 01119009A CN 1324111 A CN1324111 A CN 1324111A
Authority
CN
China
Prior art keywords
layer
type
semiconductor substrate
mentioned
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01119009A
Other languages
English (en)
Other versions
CN1218399C (zh
Inventor
田中雅浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1324111A publication Critical patent/CN1324111A/zh
Application granted granted Critical
Publication of CN1218399C publication Critical patent/CN1218399C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Abstract

为实现接触电阻的降低和载流子注入效率的降低,在n型半导体衬底1内形成杂质浓度低且其深度在1.0微米以下的p型杂质层2,降低载流子注入效率。在p型杂质层2内形成用来降低接触电阻的高浓度p型接触层4。其深度在0.2微米以下,足够地浅,故不会对载流子注入效率产生影响。此外,在p型接触层4与电极3之间形成一直达到p型接触层4的浓度分布的峰值位置的硅化物层5。借助于该硅化物层5来实现进一步的接触电阻的降低。

Description

半导体器件
本发明涉及半导体器件，特别是涉及在电极接触部分中使用的杂质层。
以往，半导体器件的电极接触部分，由在半导体层内形成的杂质层和接触到该杂质层上的电极(例如铝等的金属)构成。在这里，杂质层出于低成本的目的大多用离子注入法形成。
然而，在电极接触部分处，降低电极与杂质层的接触电阻是重要的。为了降低接触电阻，一般的说只要提高杂质层的浓度即可。
但是，在用离子注入形成杂质层的情况下，杂质层的浓度分布将变成为具有峰值的曲线。该峰值位于半导体层的内部，半导体层的表面浓度，变成为比峰值浓度低的值。特别是在纵向功率器件，例如IGBT中，有时候要在半导体层的一面一侧形成了MOS构造之后，在半导体层的另一面一侧形成杂质层。这时，对于半导体层的另一面一侧的杂质层来说，不能进行高温、长时间的退火，结果，杂质层的峰值浓度与表面浓度之差增大，不能使接触电阻充分地降低。
此外，在例如图13所示的那种IGBT中，为了使电极接触部分处的接触电阻降低的同时高速地进行断开，在断开时，必须迅速地阻止从杂质层(P+型发射极层)2向n型基极层1的载流子注入。
但是，要想使电极接触部分(杂质层2与阳极电极3的接触部分)的接触电阻降低，就必须提高杂质层2的杂质浓度。另一方面，要想高速地进行断开，就必须使杂质层2的杂质浓度降低，而且，还必须把杂质层2的深度形成得浅，降低从杂质层2向n型基极层1的载流子注入效率。
即，对于电极接触部分的杂质层2的杂质浓度来说，由于接触电阻的降低与断开的高速化(载流子注入效率的降低)处于折中妥协的关系，不可能同时实现这两个目的。
本发明就是为解决上述缺点而发明的，其目的在于：第1，提供即便是用离子注入形成杂质层的情况下，也可以充分地降低接触电阻的电极接触部分，第2，提供在IGBT中可以同时实现接触电阻的降低和载流子注入效率的降低的电极接触部分。
为了实现上述目的，本发明的半导体器件，具备：第1第一导电类型的半导体衬底；在上述半导体衬底的一面一侧形成、且具有从半导体衬底的表面算起1.0微米以下的厚度的第2导电类型的杂质层；在上述杂质层内形成、且具有从上述半导体衬底的表面算起0.2微米以下的厚度，比上述杂质层的厚度还薄、杂质浓度比上述杂质层的杂质浓度还浓的第2导电类型的接触层；在上述接触层上边形成的第1电极。
本发明的半导体器件，具备：第1导电类型的半导体衬底；在上述半导体衬底的一面一侧形成、且具有从半导体衬底的表面算起1.0微米以下的厚度的第2导电类型的杂质层；在上述杂质层内形成、且具有从上述半导体衬底的表面算起0.2微米以下的厚度，比上述杂质层的厚度还薄、杂质浓度比上述杂质层的杂质浓度还浓的第2导电类型的接触层；在上述接触层上边形成的第1电极；在上述第1电极与上述接触层之间形成的硅化物层，上述硅化物层的上述接触层一侧的表面，与上述接触层的浓度分布的峰值位置实质上一致。
设置上述杂质层的目的是从上述杂质层向上述半导体衬底注入载流子，设置上述接触层的目的是降低上述第1电极与上述杂质层的接触电阻且不参与上述载流子的注入。
本发明的半导体器件，还具备在半导体衬底的另一面一侧形成的第2电极并把电流在上述第1电极与上述第2电极间流动的器件当作对象。例如，可以把本发明的半导体器件应用于IGBT中去。
上述杂质层，具有从上述半导体衬底的表面算起1.0微米以下的厚度。此外，上述接触层，具有从上述半导体衬底的表面算起0.2微米以下的厚度。上述硅化物层，具有从上述半导体衬底的表面算起0.2微米以下的厚度，比上述接触层的厚度还薄。
上述杂质层，既可以在上述半导体衬底的一面一侧的整个面上形成，也可以在上述半导体衬底的一面一侧的一部分上形成。
图1示出了本发明的实施形态1的半导体器件。
图2示出了本发明的实施形态2的半导体器件。
图3示出了作为本发明的前提的IGBT。
图4是作为本发明的实施例1的IGBT。
图5是作为本发明的实施例2的IGBT。
图6示出了作为本发明的前提的IGBT。
图7是作为本发明的实施例3的IGBT。
图8是作为本发明的实施例4的IGBT。
图9是作为本发明的前提的IGBT。
图10是作为本发明的实施例5的IGBT。
图11是作为本发明的实施例6的IGBT。
图12示出了本发明的IGBT的特性。
图13示出了作为本发明的前提的IGBT。
以下，边参看附图边对本发明的半导体器件进行说明。
[A]实施形态1
图1示出了本发明的实施形态1的半导体器件的电极接触部分。
在n型半导体衬底1内形成p型杂质层2。n型半导体衬底1，含有n型杂质例如磷(P)，其浓度分布大约为1014cm-3，而且大体上是恒定的。P型杂质2，在半导体衬底1的表面区域上形成，含有p型杂质例如硼(B)。p型杂质层2的深度，被设定为从半导体衬底1的表面算起在1.0微米以下，例如0.8微米左右。此外p型杂质层2的浓度分布的峰值，被设定在1017～1018cm-3的范围内。
在p型杂质层2内形成p+型接触层4。在p+型接触层4上边形成电极3。p+型接触层4被配置在p型杂质层2与电极3之间，具有比p型杂质层还高的杂质浓度。p+型接触层4，含有例如硼(B)、氟化硼(BF2)等的p型杂质。其浓度分布的峰值，被设定为在1019cm-3以上，其表面浓度被设定为在1018cm-3以上。此外，p+型接触层4的深度被设定为从半导体衬底1的表面算起在0.2微米以下，例如约为0.16微米。电极3，例如由铝构成。
倘采用这样的电极接触部分构造，p型杂质层1具有低的杂质浓度，且其深度被设定为从半导体衬底1的表面算起在1.0微米以下，足够地浅。为此，例如在把该电极接触构造应用于IGBT的集电极(阳极电极)上去的情况下，就可以降低断开时的载流子(空穴)的注入效率，可以使断开高速化。
此外，在p型杂质层2与电极3之间配置具有比p型杂质层2还高的杂质浓度的p+型接触层4。该p+型接触层4的深度，由于被设定为从半导体衬底1算起在0.2微米以下，故该p+型接触层4不会对断开时的载流子注入效率产生影响。即，载流子注入效率不会因p+型接触层4而增大。
此外，p+型接触层4，由于具有足够高的杂质浓度，故还可以降低电极接触部分的接触电阻。
如上所述，倘采用本发明的电极接触部分则在可以充分地降低接触电阻的同时，还可以同时实现载流子注入效率的降低。
另外，在上述实施形态中，虽然半导体衬底1是n型的，杂质层2和接触层4是p型的，但是即便是代替这种情况，使半导体衬底1为p型，使杂质层2和接触层4为n型，也可以得到同样的效果。
其次，说明图1所示的电极接触部分的制造方法。
首先，准备例如具有1.5×1014cm-2左右的杂质浓度的n型半导体衬底(例如，硅衬底)1。用离子注入法向半导体衬底1内注入p型杂质例如硼(B)。这时的杂质注入条件被设定为例如加速电压约60keV，剂量为1×1013cm-2左右。然后，例如在温度大约1050℃的氮气气氛中，进行时间约20分钟的热扩散处理后，就可以形成距半导体衬底1的表面深度约0.8微米的p型杂质层(例如，p型发射极层)2。
其次，用离子注入法，向半导体衬底1内的p型杂质层2内，注入p型杂质例如硼(B)。这时的杂质注入条件被设定为例如加速电压约10keV，剂量为1×1014cm-2左右。然后，例如在温度大约800℃的氮气气氛中，进行时间约30分钟的热扩散处理后，就可以形成距半导体衬底1的表面深度约0.16微米的p+型接触层4。
p+型接触层4，被设定为其深度非常浅，且其杂质浓度非常地高。因此，如上所述，如果把加速电压设定得低，把剂量设定得高，而且，如果缩短热扩散处理的时间，则可以提供浅且杂质浓度低的p+型接触层4。
但是，例如也可以把p型杂质从硼(B)换成氟化硼(BF2)(由轻的元素换成重的元素)，向半导体衬底1内的p型杂质层2注入该氟化硼，形成p+型接触层4。
其次，例如用氟化锑，除去在半导体衬底1的表面部分，即在p+型接触层4的表面部分上形成的热氧化膜。然后，用溅射法或CVD法等的方法，在p+型接触层4上边，形成由铝等的金属构成的电极3。
然后，例如在温度约450℃的氮气气氛中，进行时间约30分钟的热处理，使构成电极3的原子(例如，铝)，向半导体衬底1内，即向p+型接触层4内扩散，降低电极3与p+型接触层4的接触电阻。
借助于以上的制造方法，完成本发明的电极接触部分。
在本发明的电极接触构造中，载流子注入效率大体上由p型杂质层2的深度和杂质浓度决定。在本例中，p型杂质层2的浓度分布的峰值为1017～1018cm-3的范围，而且，其深度被设定为从半导体衬底1的表面算起1.0微米以下，充分地浅。为此，例如在把该电极接触构造应用于IGBT的集电极上去的情况下，就可以降低断开时的载流子的注入效率，可以使断开高速化。
此外，在p型杂质层2与电极3之间配置具有比p型杂质层2还高的杂质浓度的p+型接触层4。该p+型接触层4的深度，由于被设定为从半导体衬底1的表面算起在0.2微米以下，故该p+型接触层4不会对断开时的载流子注入效率产生影响。即，载流子注入效率不会因p+型接触层4而增大。此外，由于p+型接触层4的浓度分布的峰值，被设定为大约1019cm-3左右，故还可以降低电极接触部分的接触电阻。
[B]实施形态2
在上边所说的实施形态1的电极接触部分的情况下，把p型杂质层2形成得充分地浅(1.0微米以下)，而且，作成为低浓度(1017～1018cm-3)，此外，在p型杂质层2与电极3之间配置浓度充分大(1019cm-3左右)的p+型接触层4，实现了接触电阻的降低和载流子注入效率的降低。
但是，在用离子注入法形成p+型接触层4的情况下，其表面浓度将变得比浓度分布的峰值低。因此，不能使电极接触部分处的接触电阻充分地降低。
于是，在本实施形态的情况下，要在电极3与p+型接触层4之间形成硅化物层5。
另外，本发明的特征不在于设置硅化物层5，而在于从半导体衬底1的表面算起的深度与p+型接触层4的浓度分布的峰值之间的关系。
以下，具体地对本发明的实施形态2的半导体器件的电极接触部分进行说明。
图2示出了本发明的实施形态2的半导体器件的电极接触部分。
在n型半导体衬底1内形成p型杂质层2。n型半导体衬底1，含有n型杂质例如磷(P)，其浓度分布大约为1014cm-3，而且大体上是恒定的。p型杂质层2，在半导体衬底1的表面区域上形成，含有p型杂质例如硼(B)。p型杂质层2的深度，被设定为从半导体衬底1的表面算起在1.0微米以下，例如0.8微米左右。此外p型杂质层2的浓度分布的峰值，被设定在1017～1018cm-3的范围内。
在p型杂质层2内形成p+型接触层4。在p+型接触层4上边形成电极3。p+型接触层4被配置在p型杂质层2与电极3之间，具有比p型杂质层还高的杂质浓度。p+型接触层4，含有例如硼(B)、氟化硼(BF2)等的p型杂质。其浓度分布的峰值，被设定为在1019cm-3以上，其表面浓度被设定为在1018cm-3以上。此外，p+型接触层4的深度被设定为从半导体衬底1的表面算起在0.2微米以下，例如约为0.16微米。电极3，例如由铝构成。
此外，在本例中，在电极3与p+型接触层4之间形成硅化物层5。硅化物层5例如可以采用借助于热处理，使构成电极3的原子(例如，铝)与构成半导体衬底1的原子(硅)进行反应的办法形成。
硅化物层5的从半导体衬底1表面算起的深度，被设定为与p+型接触层4的从半导体衬底1表面算起的深度是相同或比之还浅。在本例中，由于p+型接触层4的深度，被设定为从半导体衬底1的表面算起在0.2微米以下，故硅化物层5的深度也被设定为从半导体衬底1的表面算起在0.2微米以下。
然而，为了最大限度地降低接触电阻，硅化物层5的底面的位置，要设定为使得与p+型接触层4的浓度分布的峰值位置一致。即，在本发明中，要用硅化物层5把p+型接触层4的最低电阻的部分(浓度分布的峰值位置)与电极3连接起来，以降低接触电阻。
倘采用这样的电极接触构造，首先，p型杂质层2具有低的杂质浓度，且其深度被设定为从半导体衬底1的表面算起在1.0微米以下，足够地浅。为此，例如在把该电极接触构造应用于IGBT的集电极(阳极电极)上去的情况下，就可以降低断开时的载流子(空穴)的注入效率，可以使断开高速化。
此外，在p型杂质层2与电极3之间配置具有比p型杂质层2还高的杂质浓度的p+型接触层4。该p+型接触层4的深度，由于被设定为从半导体衬底1的表面算起在0.2微米以下，故该p+型接触层4不会对断开时的载流子注入效率产生影响。即，载流子注入效率不会因p+型接触层4而增大。
此外，p+型接触层4，具有足够地高的杂质浓度，而且在电极3与p+型接触层4之间形成硅化物层。此外，硅化物层5的底面的位置，被设定为使得与p+型接触层4的浓度分布的峰值位置一致。为此，还可以降低电极接触部分的接触电阻。
另外，图12示出了作为p+型接触层4的浓度分布的峰值位置从半导体衬底1的表面算起为0.04微米的情况下的硅化物层5的厚度(从半导体衬底1的表面算起的深度)与集电极-发射极间的饱和电压Vce(sat)之间的关系。
根据该图，可知在硅化物层5的底面的位置(厚度)与p+型接触层4浓度分布的峰值位置一致的情况下，即为0.04微米的情况下，集电极-发射极间的饱和电压Vce(sat)最小。这意味着在硅化物层的底面的位置(厚度)与p+型接触层4浓度分布的峰值位置一致时，接触电阻将变成为最低。
如上所述，倘采用本发明的电极接触部分，在可以充分地降低接触电阻的同时，还可以同时实现载流子注入效率的降低。
另外，在上述实施形态中，虽然半导体衬底1是n型的，杂质层2和接触层4是p型的，但是即便是代替这种情况，使半导体衬底1为p型，使杂质层2和接触层4为n型，也可以得到同样的效果。
其次，说明图2所示的电极接触部分的制造方法。
首先，准备例如具有1.5×1014cm-2左右的杂质浓度的n型半导体衬底(例如，硅衬底)1。用离子注入法向半导体衬底1内注入p型杂质例如硼(B)。这时的杂质注入条件被设定为例如加速电压约60keV，剂量为1×1013cm-2左右。然后，例如在温度大约1050℃的氮气气氛中，进行时间约20分钟的热扩散处理后，就可以形成距半导体衬底1的表面的深度约0.8微米的p型杂质层(例如，p型发射极层)2。
其次，用离子注入法，向半导体衬底1内的p型杂质层2内，注入p型杂质例如硼(B)。这时的杂质注入条件被设定为例如加速电压约10keV，剂量为1×1014cm-2左右。然后，例如在温度大约800℃的氮气气氛中，进行时间约30分钟的热扩散处理后，就可以形成距半导体衬底1的表面的深度约0.16微米的p+型接触层4。
p+型接触层4，被设定为其深度非常浅，且其杂质浓度非常地高。因此，如上所述，如果把加速电压设定得低，把剂量设定得高，而且，倘缩短热扩散处理的时间，则可以提供浅且杂质浓度低的p+型接触层4。
但是，例如也可以把p型杂质从硼(B)换成氟化硼(BF2)(由轻的元素换成重的元素)，向半导体衬底1内的p型杂质层2注入该氟化硼，形成p+型接触层4。
其次，例如用氟化锑，除去在半导体衬底1的表面部分，即在p+型接触层4的表面部分上形成的热氧化膜。然后，用溅射法或CVD法等的方法，在p+型接触层4上边，形成由铝等的金属构成，厚度约0.05微米的电极3。
然后，例如在温度约450℃的氮气气氛中，进行时间约30分钟的热处理，使构成电极3的原子(例如，铝)，向半导体衬底1内，即向p+型接触层4内扩散，形成硅化物层5。在这里，硅化物层5的厚度(从半导体衬底1的表面算起的深度)与从半导体衬底1的表面到p+型接触层4的浓度分布的峰值位置为止的厚度实质上相等。
例如，在p+型接触层4的浓度分布的峰值位于从半导体衬底1的表面算起大约0.04微米的位置的情况下，硅化物层5的厚度也将变成为大约0.04微米。
借助于此，降低了电极接触部分处的电极3与p型杂质层2的接触电阻。
借助于以上的制造方法，完成本发明的电极接触部分。
在本发明的电极接触构造中，载流子注入效率大体上由p型杂质层2的深度和杂质浓度决定。在本例中，p型杂质层2的浓度分布的峰值为1017～1018cm-3的范围，而且，其深度被设定为从半导体衬底1的表面算起1.0微米以下，充分地浅。为此，例如在把该电极接触构造应用于IGBT的集电极上去的情况下，就可以降低断开时的载流子的注入效率，可以使断开高速化。
此外，在p型杂质层2与电极3之间配置具有比p型杂质层2还高的杂质浓度的p+型接触层4。该p+型接触层4的深度，由于被设定为从半导体衬底1的表面算起在0.2微米以下，故该p+型接触层4不会对断开时的载流子注入效率产生影响。即，载流子注入效率不会因p+型接触层4而增大。此外，由于p+型接触层4的浓度分布的峰值，被设定为大约1019cm-3左右，故还可以降低电极接触部分的接触电阻。
另外，p+型接触层4，具有足够高的杂质浓度，而且在电极3与p+型接触层4之间形成硅化物层。此外，硅化物层5的底面的位置，被设定为使得与p+型接触层4的浓度分布的峰值位置一致。为此，还可以进一步降低电极接触部分的接触电阻。
[实施例]
其次，对上边所说的实施形态1、2的半导体器件的具体例，即对实施例进行说明。在以下的实施例中，对本发明的电极接触部分应用于IGBT的情况进行说明。
首先简单地说明一下IGBT。
图3示出了IGBT的一般性的器件构造。
n型半导体衬底(硅衬底)1将成为n型基极层。在半导体衬底1的一面一侧形成p型基极层7，在p型基极层7内形成n+型发射极层8。
在半导体衬底1的一面一侧的表面区域内，在n型基极层1和n+型发射极层8之间的p型基极层(沟道层)7上边，中间存在着绝缘层9地形成栅极电极10。此外，在p型基极层7上边和n+型发射极层8上边，形成与这些p型基极层7和n+型发射极层8接触的发射极电极11。
在半导体衬底1的另一面一侧，形成p+型发射极层2。该p+型发射极层2，将成为构成作为本发明的对象的电极接触部分的p型杂质层。在p+型发射极层2上边，形成与p+型发射极层2接触的集电极3。
如上所述，在IGBT中，重要的课题是降低p+型发射极层2与集电极3的接触电阻，同时使从p+型发射极层2向n型基极层1的载流子(空穴)的注入效率降低以使断开高速化。
倘把本发明的电极接触构造应用于IGBT中去，则可以同时实现接触电阻的降低和载流子注入效率的降低。
[A]实施例1
图4示出了作为本发明的实施例1的IGBT。
本实施例对应于上边所说的实施形态1的电极接触构造。
在n型半导体衬底(n型基极层)1的一面一侧，形成p型基极层7，在p型基极层7内，形成n+型发射极层8。在半导体衬底1的一面一侧的表面区域内，在n型基极层1和n+型发射极层8之间的p型基极层(沟道层)7上边，中间存在着绝缘层9地形成栅极电极10。此外，在p型基极层7上边和n+型发射极层8上边，形成与这些p型基极层7和n+型发射极层8接触的发射极电极11。
在半导体衬底1的另一面一侧，形成p+型发射极层2。p+型发射极层2，含有p型杂质例如硼(B)。p+型发射极层2的深度，被设定为从半导体衬底1的表面算起在1.0微米以下，例如0.8微米左右。此外p+型发射极层2的浓度分布的峰值，被设定在1017～1018cm-3的范围内。
在p+型发射极层2内形成p++型接触层4，在p++型接触层4上边，形成集电极3。p++型接触层4配置在p+型发射极层2与集电极3之间，具有比p+型发射极层2还高的杂质浓度。
P++型接触层4，含有例如硼(B)、氟化硼(BF2)等的p型杂质。其浓度分布的峰值，被设定为在1019cm-3以上，其表面浓度被设定为在1018cm-3以上。此外，p++型接触层4的深度被设定为从半导体衬底1另一面一侧的表面算起在0.2微米以下，例如约为0.16微米。集电极3，例如由铝构成。
倘采用这样的电极接触部分构造，首先，p+型发射极层2具有低的杂质浓度，且其深度被设定为从半导体衬底1另一面一侧的表面算起在1.0微米以下，足够地浅。为此，就可以降低IGBT断开时的载流子(空穴)的注入效率，可以使断开高速化。
此外，在p+型发射极层2与集电极3之间配置具有比p+型发射极层2还高的杂质浓度的p++型接触层4。该p++型接触层4的深度，由于被设定为从半导体衬底1另一面一侧的表面算起在0.2微米以下，故该p++型接触层4不会对断开时的载流子注入效率产生影响。即，载流子注入效率不会因p++型接触层4而增大。
此外，p++型接触层4，由于具有足够高的杂质浓度，故还可以降低电极接触部分的接触电阻。
如上所述，倘采用本发明的IGBT的电极接触部分，则在可以充分地降低接触电阻的同时，还可以同时实现载流子注入效率的降低。
另外，在上述实施形态中，虽然半导体衬底1是n型的，杂质层2和接触层4是p型的，但是即便是代替这种情况，使半导体衬底1为p型，使发射极层2和接触层4为n型，也可以得到同样的效果。
其次，说明图4所示的IGBT的制造方法。
首先，准备例如具有1.5×1014cm-2左右的杂质浓度的n型半导体衬底(例如，硅衬底)1。接着，在半导体衬底1的一面一侧分别形成p型基极层7、n+型发射极层8、绝缘层9、栅极电极10和发射极电极11。
然后，用离子注入法向半导体衬底1的另一面一侧注入p型杂质例如硼(B)。这时的杂质注入条件被设定为例如加速电压约60keV，剂量为1×1013cm-2左右。然后，例如在温度大约1050℃的氮气气氛中，进行时间约20分钟的热扩散处理后，就可以形成距半导体衬底1另一面一侧的表面的深度约0.8微米的p+型发射极层2。
其次，用离子注入法，向半导体衬底1的另一面一侧的p+型发射极层2内，注入p型杂质例如硼(B)。这时的杂质注入条件被设定为例如加速电压约10keV，剂量为1×1014cm-2左右。然后，例如在温度大约800℃的氮气气氛中，进行时间约30分钟的热扩散处理后，就可以形成距半导体衬底1另一面一侧的表面的深度约0.16微米的p++型接触层4。
p++型接触层4，被设定为其深度非常浅，且其杂质浓度非常地高。因此，如上所述，如果把加速电压设定得低，把剂量设定得高，而且，倘缩短热扩散处理的时间，则可以提供浅且杂质浓度低的p++型接触层4。
但是，例如也可以把p型杂质从硼(B)换成氟化硼(BF2)(由轻的元素换成重的元素)，向半导体衬底1内的p+型发射极层2注入该氟化硼，形成p++型接触层4。
其次，例如用氟化锑，除去在半导体衬底1的另一面一侧的表面部分，即在p++型接触层4的表面部分上形成的热氧化膜。然后，用溅射法或CVD法等的方法，在p++型接触层4上边，形成由铝等的金属构成的电极3。
然后，例如在温度约450℃的氮气气氛中，进行时间约30分钟的热处理，使构成接触电极3的原子(例如，铝)，向半导体衬底1内，即向p++型接触层4内扩散，降低集电极3与p++型接触层4的接触电阻。
借助于以上的制造方法，完成本发明的IGBT。
[B]实施例2
图5示出了作为本发明的实施例2的IGBT。
本实施例与上边所说的实施形态2的电极接触构造对应。
在n型半导体衬底(n型基极层)1的一面一侧，形成p型基极层7，在p型基极层7内形成n+型发射极层8。在半导体衬底1的一面一侧的表面区域内，在n型基极层7与n+型发射极层8之间的p型基极层(沟道层)7上边，中间存在着绝缘层9地形成栅极电极10。此外，在p型基极层7和n+型发射极层8上边，形成与这些p型基极层7和n+型发射极层8接触的发射极电极11。
在半导体衬底1的另一面一侧，形成p+型发射极层2。p+型发射极层2，含有p型杂质例如硼(B)。p+型发射极层2的深度，被设定为从半导体衬底1的表面算起在1.0微米以下，例如0.8微米左右。此外p+型发射极层2的浓度分布的峰值，被设定在1017～1018cm-3的范围内。
在p+型发射极层2内形成p++型接触层4，在p++型接触层4上边，形成集电极3。p++型接触层4配置在p+型发射极层2与集电极3之间，具有比p+型发射极层2还高的杂质浓度。
P++型接触层4，含有例如硼(B)、氟化硼(BF2)等的p型杂质。其浓度分布的峰值，被设定为在1019cm-3以上，其表面浓度被设定为在1018cm-3以上。此外，p++型接触层4的深度被设定为从半导体衬底1另一面一侧的表面算起在0.2微米以下，例如约为0.16微米。此外，集电极3，例如由铝构成。
此外，在本例中，在集电极3与p++型接触层4之间形成硅化物层5。硅化物层5例如可以采用借助于热处理，使构成集电极3的原子(例如，铝)与构成半导体衬底1的原子(硅)进行反应的办法形成。
硅化物层5的从半导体衬底1的另一面一侧的表面算起的深度，被设定为与p++型接触层4的从半导体衬底1另一面一侧的表面算起的深度是相同或比之还浅。在本例中，由于p++型接触层4的深度，被设定为从半导体衬底1另一面一侧的表面算起在0.2微米以下，故硅化物层5的深度也被设定为从半导体衬底1的另一面一侧的表面算起在0.2微米以下。
然而，为了最大限度地降低接触电阻，硅化物层5的底面的位置，要设定为使得与p++型接触层4的浓度分布的峰值位置一致。即，在本发明中，要用硅化物层5把p++型接触层4的最低电阻的部分(浓度分布的峰值位置)与集电极3连接起来，以降低接触电阻。
倘采用这样的电极接触构造，首先，p+型发射极层2具有低的杂质浓度，且其深度被设定为从半导体衬底1的另一面一侧的表面算起在1.0微米以下，足够地浅。为此，就可以降低IGBT断开时的载流子(空穴)的注入效率，可以使断开高速化。
此外，在p+型发射极层2与集电极3之间配置具有比p+型发射极层2还高的杂质浓度的p++型接触层4。该p++型接触层4的深度，由于被设定为从半导体衬底1的另一面一侧的表面算起在0.2微米以下，故该p++型接触层4不会对断开时的载流子注入效率产生影响。即，载流子注入效率不会因p++型接触层4而增大。
此外，p++型接触层4，具有足够地高的杂质浓度，而且在集电极3与p++型接触层4之间形成硅化物层5。此外，硅化物层5的底面的位置，被设定为使得与p++型接触层4的浓度分布的峰值位置一致。为此，还可以降低电极接触部分的接触电阻。
如上所述，倘采用本发明的IGBT的电极接触部分，在可以充分地降低接触电阻的同时，还可以同时实现载流子注入效率的降低。
另外，在上述实施例中，虽然半导体衬底1是n型的，杂质层2和接触层4是p型的，但是即便是代替这种情况，使半导体衬底1为p型，使杂质层2和接触层4为n型，也可以得到同样的效果。
其次，说明图5所示的IGBT的制造方法。
首先，准备例如具有1.5×1014cm-2左右的杂质浓度的n型半导体衬底(例如，硅衬底)1。在半导体衬底1的一面一侧，形成p型基极层7，n+型发射极层8、绝缘层9、栅极电极10和发射极电极11。
然后，用离子注入法向半导体衬底1的另一面一侧注入p型杂质例如硼(B)。这时的杂质注入条件被设定为例如加速电压约60keV，剂量为1×1013cm-2左右。然后，例如在温度大约1050℃的氮气气氛中，进行时间约20分钟的热扩散处理后，就可以形成距半导体衬底1的另一面一侧的表面的深度约0.8微米的p+型发射极层2。
其次，用离子注入法，向半导体衬底1的另一面一侧的p+型发射极层2内，注入p型杂质例如硼(B)。这时的杂质注入条件被设定为例如加速电压约10keV，剂量为1×1014cm-2左右。然后，例如在温度大约800℃的氮气气氛中，进行时间约30分钟的热扩散处理后，就可以形成距半导体衬底1的另一面一侧的表面的深度约0.16微米的p++型接触层4。
p++型接触层4，被设定为其深度非常浅，且其杂质浓度非常地高。因此，如上所述，如果把加速电压设定得低，把剂量设定得高，而且，倘缩短热扩散处理的时间，则可以提供浅且杂质浓度低的p++型接触层4。
但是，例如也可以把p型杂质从硼(B)换成氟化硼(BF2)(由轻的元素换成重的元素)，向半导体衬底1内的p+型发射极层2注入该氟化硼，形成p+型接触层4。
其次，例如用氟化锑，除去在半导体衬底1的另一面一侧的表面部分，即在p++型接触层4的表面部分上形成的热氧化膜。然后，用溅射法或CVD法等的方法，在p++型接触层4上边，形成由铝等的金属构成的约0.05微米的电极3。
然后，例如在温度约450℃的氮气气氛中，进行时间约30分钟的热处理，使构成集电极3的原子(例如，铝)，向半导体衬底1内，即向p++型接触层4内扩散，形成硅化物层5。在这里，硅化物层5的厚度(从半导体衬底1的另一面一侧的表面算起的深度)与从半导体衬底1的另一面一侧的表面到p++型接触层4的浓度分布的峰值位置为止的厚度实质上相等。
例如，在p++型接触层4的浓度分布的峰值位于从半导体衬底1的表面算起大约0.04微米的位置的情况下，硅化物层5的厚度也将变成为大约0.04微米。
借助于此，降低电极接触部分处的集电极3与p+型发射极层2的接触电阻。
另外，也可以在形成了硅化物层5之后，再重叠集电极3。
借助于以上的制造方法，完成本发明的IGBT。
[C]实施例3
本例是把上边所说的实施例1的电极接触构造应用到具有图6所示的那种彼此分离开来的多个p+型发射极层2A的IGBT中去的例子。
图7示出了作为本发明的实施例3的IGBT。
在n型半导体衬底(n型基极层)1的一面一侧，形成p型基极层7，在p型基极层7内形成n+型发射极层8。在半导体衬底1的一面一侧的表面区域内，在n型基极层1与n+型发射极层8之间的p型基极层(沟道层)7上边，中间存在着绝缘层9地形成栅极电极10。此外，在p型基极层7和n+型发射极层8上边，形成与这些p型基极层7和n+型发射极层8接触的发射极电极11。
在半导体衬底1的另一面一侧，形成彼此分离的多个p+型发射极层2A。p+型发射极层2A，含有p型杂质例如硼(B)。p+型发射极层2A的深度，被设定为从半导体衬底1的另一面一侧的表面算起在1.0微米以下，例如0.8微米左右。此外p+型发射极层2A的浓度分布的峰值，被设定在1017～1018cm-3的范围内。
在p+型发射极层2A内形成p++型接触层4A，在p++型接触层4A上边，形成集电极3。此外，在半导体衬底1的另一面一侧露出来的n型基极层(半导体衬底)1上边，形成绝缘层6。因此，集电极3被电连到多个p+型发射极层2A上，但却不电连到n型基极层1上。
另外，p++型接触层4A配置在p+型发射极层2A与集电极3之间，具有比p+型发射极层2A还高的杂质浓度。
P++型接触层4A，含有例如硼(B)、氟化硼(BF2)等的p型杂质。其浓度分布的峰值，被设定为在1019cm-3以上，其表面浓度被设定为在1018cm-3以上。此外，p++型接触层4A的深度被设定为从半导体衬底1的另一面一侧的表面算起在0.2微米以下，例如约为0.16微米。此外，集电极3，例如由铝构成。
倘采用这样的电极接触构造，首先，多个p+型发射极层2A具有低的杂质浓度，且其深度被设定为从半导体衬底1的另一面一侧的表面算起在1.0微米以下，足够地浅。为此，就可以降低IGBT的断开时的载流子(空穴)的注入效率，可以使断开高速化。
另外，载流子的注入效率可以用p+型发射极层2A的深度或接触比W1/W2进行控制。
此外，在p+型发射极层2A与集电极3之间配置具有比p+型发射极层2A还高的杂质浓度的p++型接触层4A。该p++型接触层4A的深度，由于被设定为从半导体衬底1的另一面一侧的表面算起在0.2微米以下，故该p++型接触层4A不会对断开时的载流子注入效率产生影响。即，载流子注入效率不会因p++型接触层4A而增大。
此外，p+型接触层4A，由于具有足够高的杂质浓度，故还可以降低电极接触部分的接触电阻。
如上所述，倘采用本发明的IGBT的电极接触部分，则在可以充分地降低接触电阻的同时，还可以同时实现载流子注入效率的降低。
另外，在上述实施例中，虽然半导体衬底1是n型的，发射极层2A和接触层4A是p型的，但是即便是代替这种情况，使半导体衬底1为p型，使发射极层2A和接触层4A为n型，也可以得到同样的效果。
其次，说明图7所示的IGBT的制造方法。
首先，准备例如具有1.5×1014cm-2左右的杂质浓度的n型半导体衬底(例如，硅衬底)1。接着，在半导体衬底1的一面一侧，分别形成p型基极层7、n+型发射极层8、绝缘层9、栅极电极10和发射极电极11。
然后，用离子注入法向半导体衬底1的另一面一侧注入p型杂质例如硼(B)。这时的杂质注入条件被设定为例如加速电压约60keV，剂量为1×1013cm-2左右。然后，例如在温度大约1050℃的氮气气氛中，进行时间约20分钟的热扩散处理后，就可以形成距半导体衬底1的另一面一侧的表面的深度约0.8微米的多个p+型发射极层2A。
其次，用离子注入法，向半导体衬底1的另一面一侧的p+型发射极层2A内，注入p型杂质例如硼(B)。这时的杂质注入条件被设定为例如加速电压约10keV，剂量为1×1014cm-2左右。然后，例如在温度大约800℃的氮气气氛中，进行时间约30分钟的热扩散处理后，就可以形成距半导体衬底1的另一面一侧的表面的深度约0.16微米的p++型接触层4A。
p++型接触层4A，被设定为其深度非常浅，且其杂质浓度非常地高。因此，如上所述，如果把加速电压设定得低，把剂量设定得高，而且，倘缩短热扩散处理的时间，则可以提供浅且杂质浓度低的p++型接触层4A。
但是，例如也可以把p型杂质从硼(B)换成氟化硼(BF2)(由轻的元素换成重的元素)，向半导体衬底1内的p+型发射极层2注入该氟化硼，形成p++型接触层4A。
其次，例如用氟化锑，除去在半导体衬底1的另一面一侧的表面部分，即在p++型接触层4A的表面部分上形成的热氧化膜。然后，例如，用CVD法在半导体衬底1的另一面一侧形成绝缘层6。此外，用PEP和RIE等方法，使绝缘层6图形化，在绝缘层6上形成达到p++型接触层4A的接触孔。然后，用溅射法或CVD法等的方法，形成与多个p++型接触层4A接触的集电极3。
然后，例如在温度约450℃的氮气气氛中，进行时间约30分钟的热处理，使构成集电极3的原子(例如，铝)，向半导体衬底1内，即向p++型接触层4A内扩散，降低集电极3与p++型接触层4A的接触电阻。
借助于以上的制造方法，完成本发明的IGBT。
[D]实施例4
本例是把上边所说的实施例2的电极接触构造应用到具有图6所示的那种彼此分离开来的多个p+型发射极层2A的IGBT中去的例子。
图8示出了作为本发明的实施例4的IGBT。
在n型半导体衬底(n型基极层)1的一面一侧，形成p型基极层7，在p型基极层7内形成n+型发射极层8。在半导体衬底1的一面一侧的表面区域内，在n型基极层7与n+型发射极层8之间的p型基极层(沟道层)7上边，中间存在着绝缘层9地形成栅极电极10。此外，在p型基极层7和n+型发射极层8上边，形成与这些p型基极层7和n+型发射极层8接触的发射极电极11。
在半导体衬底1的另一面一侧，形成多个p+型发射极层2A。p+型发射极层2A，含有p型杂质例如硼(B)。p+型发射极层2A的深度，被设定为从半导体衬底1的另一面一侧的表面算起在1.0微米以下，例如0.8微米左右。此外p+型发射极层2A的浓度分布的峰值，被设定在1017～1018cm-3的范围内。
在p+型发射极层2A内形成p++型接触层4A，在p++型接触层4A上边，形成集电极3。此外，在半导体衬底1的另一面一侧露出来的n型基极层(半导体衬底)1上边，形成绝缘层6。因此，集电极3被电连到多个p+型发射极层2A上，但却不电连到n型基极层1上。
另外，p++型接触层4A配置在p+型发射极层2A与集电极3之间，具有比p+型发射极层2A还高的杂质浓度。
P++型接触层4A，含有例如硼(B)、氟化硼(BF2)等的p型杂质。其浓度分布的峰值，被设定为在1019cm-3以上，其表面浓度被设定为在1018cm-3以上。此外，p++型接触层4A的深度被设定为从半导体衬底1的另一面一侧的表面算起在0.2微米以下，例如约为0.16微米。此外，集电极3，例如由铝构成。
此外，在本例中，在集电极3与p++型接触层4A之间形成硅化物层5。硅化物层5例如可以采用借助于热处理，使构成集电极3的原子(例如，铝)与构成半导体衬底1的原子(硅)进行反应的办法形成。
硅化物层5的从半导体衬底1的另一面一侧的表面算起的深度，被设定为与p++型接触层4A的从半导体衬底1的另一面一侧的表面算起的深度是相同或比之还浅。在本例中，由于p++型接触层4A的深度，被设定为从半导体衬底1的另一面一侧的表面算起在0.2微米以下，故硅化物层5的深度也被设定为从半导体衬底1的另一面一侧的表面算起在0.2微米以下。
然而，为了最大限度地降低接触电阻，硅化物层5的底面的位置，要设定为使得与p++型接触层4A的浓度分布的峰值位置一致。即，在本发明中，要用硅化物层5把p++型接触层4A的最低电阻的部分(浓度分布的峰值位置)与集电极3连接起来，以降低接触电阻。
倘采用这样的电极接触构造，首先，多个p+型发射极层2A具有低的杂质浓度，且其深度被设定为从半导体衬底1的另一面一侧的表面算起在1.0微米以下，足够地浅。为此，就可以降低IGBT的断开时的载流子(空穴)的注入效率，可以使断开高速化。
另外，载流子的注入效率可以用p+型发射极层2A的深度或接触比W1/W2进行控制。
此外，在p+型发射极层2A与集电极3之间配置具有比p+型发射极层2A还高的杂质浓度的p++型接触层4A。该p++型接触层4A的深度，由于被设定为从半导体衬底1的另一面一侧的表面算起在0.2微米以下，故该p++型接触层4A不会对断开时的载流子注入效率产生影响。即，载流子注入效率不会因p++型接触层4A而增大。
此外，p+型接触层4A，具有足够高的杂质浓度，而且，在集电极3与p+型接触层4A之间形成硅化物层5。此外硅化物层5的底面的位置，被设定为与p+型接触层4A的浓度分布的峰值位置一致。因此，还可以降低电极接触部分的接触电阻。
如上所述，倘采用本发明的IGBT的电极接触部分，则在可以充分地降低接触电阻的同时，还可以同时实现载流子注入效率的降低。
另外，在上述实施形态中，虽然半导体衬底1是n型的，发射极层2A和接触层4A是p型的，但是即便是代替这种情况，使半导体衬底1为p型，使发射极层2A和接触层4A为n型，也可以得到同样的效果。
其次，说明图8所示的IGBT的制造方法。
首先，准备例如具有1.5×1014cm-2左右的杂质浓度的n型半导体衬底(例如，硅衬底)1。接着，在半导体衬底1的一面一侧，分别形成p型基极层7、n+型发射极层8、绝缘层9、栅极电极10和发射极电极11。
然后，用离子注入法向半导体衬底1的另一面一侧注入p型杂质例如硼(B)。这时的杂质注入条件被设定为例如加速电压约60keV，剂量为1×1013cm-2左右。然后，例如在温度大约1050℃的氮气气氛中，进行时间约20分钟的热扩散处理后，就可以形成距半导体衬底1的另一面一侧的表面的深度约0.8微米的多个p+型发射极层2A。
其次，用离子注入法，向半导体衬底1的另一面一侧的p+型发射极层2A内，注入p型杂质例如硼(B)。这时的杂质注入条件被设定为例如加速电压约10keV，剂量为1×1014cm-2左右。然后，例如在温度大约800℃的氮气气氛中，进行时间约30分钟的热扩散处理后，就可以形成距半导体衬底1的另一面一侧的表面的深度约0.16微米的p++型接触层4A。
p++型接触层4A，被设定为其深度非常浅，且其杂质浓度非常高。因此，如上所述，如果把加速电压设定得低，把剂量设定得高，而且，倘缩短热扩散处理的时间，则可以提供浅且杂质浓度低的p++型接触层4A。
但是，例如也可以把p型杂质从硼(B)换成氟化硼(BF2)(由轻的元素换成重的元素)，向半导体衬底1内的p+型发射极层2A注入该氟化硼，形成p++型接触层4A。
其次，例如用氟化锑，除去在半导体衬底1的另一面一侧的表面部分，即在p++型接触层4A的表面部分上形成的热氧化膜。然后，例如，用CVD法在半导体衬底1的另一面一侧形成绝缘层6。此外，用PEP和RIE等的方法，使绝缘层6图形化，在绝缘层6上形成达到p++型接触层4A的接触孔。然后，用溅射法或CVD法等的方法，在p++型接触层4A上边，形成约0.05微米的电极3。
然后，例如在温度约450℃的氮气气氛中，进行时间约30分钟的热处理，使构成集电极3的原子(例如，铝)，向半导体衬底1内，即向p++接触层4内扩散，形成硅化物层5。在这里，硅化物层5的厚度(从半导体衬底1另一面一侧的表面算起的深度)与从半导体衬底1的另一面一侧的表面到p++型接触层4的浓度分布的峰值位置为止的厚度实质上相等。
例如，在p++型接触层4A的浓度分布的峰值位于从半导体衬底1的表面算起大约0.04微米的位置的情况下，硅化物层5的厚度也将变成为大约0.04微米。
借助于此，降低电极接触部分处的集电极3与p+型发射极层2A的接触电阻。
另外，也可以在形成了硅化物层5之后，再重叠集电极3。
借助于以上的制造方法，完成本发明的IGBT。
[E]实施例5
本例是把上边所说的实施例1的电极接触构造应用到图9所示的那样的所谓的集电极短路式(或阳极短路式)的IGBT中去的例子。
图10示出了作为本发明的实施例5的IGBT。
在n型半导体衬底(n型基极层)1的一面一侧，形成p型基极层7，在p型基极层7内形成n+型发射极层8。在半导体衬底1的一面一侧的表面区域内，在n型基极层1与n+型发射极层8之间的p型基极层(沟道层)7上边，中间存在着绝缘层9地形成栅极电极10。此外，在p型基极层7和n+型发射极层8上边，形成与这些p型基极层7和n+型发射极层8接触的发射极电极11。
在半导体衬底1的另一面一侧，形成多个p+型发射极层2B和多0个n+型基极层12。p+型发射极层2B，含有p型杂质例如硼(B)。p+型发射极层2B的深度，被设定为从半导体衬底1的另一面一侧的表面算起在1.0微米以下，例如0.8微米左右。此外p+型发射极层2B的浓度分布的峰值，被设定在1017～1018cm-3的范围内。
在p+型发射极层2B内形成p++型接触层4B，在p++型接触层4B上边，形成集电极3。此外，p++型接触层4B配置在p+型发射极层2B与集电极3之间，具有比p+型发射极层2B还高的杂质浓度。
P++型接触层4B，含有例如硼(B)、氟化硼(BF2)等的p型杂质。其浓度分布的峰值，被设定为在1019cm-3以上，其表面浓度被设定为在1018cm-3以上。此外，p++型接触层4B的深度被设定为从半导体衬底1的另一面一侧的表面算起在0.2微米以下，例如约为0.16微米。此外，集电极3，例如由铝构成。
倘采用这样的电极接触构造，多个p+型发射极层2B具有低的杂质浓度，且其深度被设定为从半导体衬底1的另一面一侧的表面算起在1.0微米以下，足够地浅。为此，就可以降低IGBT断开时的载流子(空穴)的注入效率，可以使断开高速化。
此外，在p+型发射极层2B与集电极3之间配置具有比p+型发射极层2B还高的杂质浓度的p++型接触层4B。该p++型接触层4B的深度，由于被设定为从半导体衬底1的另一面一侧的表面算起在0.2微米以下，故该p++型接触层4B不会对断开时的载流子注入效率产生影响。即，载流子注入效率不会因p++型接触层4B而增大。
此外，p++型接触层4B，由于具有足够地高的杂质浓度，故还可以降低电极接触部分的接触电阻。
如上所述，倘采用本发明的IGBT的电极接触部分，则在可以充分地降低接触电阻的同时，还可以同时实现载流子注入效率的降低。
另外，在上述实施例中，虽然半导体衬底1是n型的，发射极层2B和接触层4B是p型的，但是即便是代替这种情况，使半导体衬底1为p型，使发射极层2B和接触层4B为n型，也可以得到同样的效果。
其次，说明图10所示的IGBT的制造方法。
首先，准备例如具有1.5×1014cm-2左右的杂质浓度的n型半导体衬底(例如，硅衬底)1。接着，在半导体衬底1的一面一侧分别形成p型基极层7、n+型发射极层8、绝缘层9、栅极电极10和发射极电极11。
然后，用离子注入法向半导体衬底1的另一面一侧注入例如n型杂质磷(P)，且进行热扩散处理，在半导体衬底1的另一面一侧的表面区域上形成n+型基极层12。
此外，用离子注入法，向半导体衬底1的另一面一侧，注入p型杂质例如硼(B)。这时的杂质注入条件被设定为例如加速电压约60keV，剂量为1×1013cm-2左右。然后，例如在温度大约1050℃的氮气气氛中，进行时间约20分钟的热扩散处理后，就可以形成距半导体衬底1的另一面一侧的表面的深度约0.8微米的多个p+型发射极层2B。
其次，用离子注入法，向半导体衬底1的另一面一侧的p+型发射极层2B内，注入p型杂质例如硼(B)。这时的杂质注入条件被设定为例如加速电压约10keV，剂量为1×1014cm-2左右。然后，例如在温度大约800℃的氮气气氛中，进行时间约30分钟的热扩散处理后，就可以形成距半导体衬底1的另一面一侧的表面的深度约0.16微米的p++型接触层4B。
p++型接触层4B，被设定为其深度非常浅，且其杂质浓度非常地高。因此，如上所述，如果把加速电压设定得低，把剂量设定得高，而且，倘缩短热扩散处理的时间，则可以提供浅且杂质浓度低的p++型接触层4B。
但是，例如也可以把p型杂质从硼(B)换成氟化硼(BF2)(由轻的元素换成重的元素)，向半导体衬底1内的p+型发射极层2B注入该氟化硼，形成p++型接触层4B。
其次，例如用氟化锑，除去在半导体衬底1的另一面一侧的表面部分，即在p++型接触层4B的表面部分上形成的热氧化膜。然后，用溅射法或CVD法等的方法，形成与多个p++型接触层4B和n+型基极层12接触的集电极3。
然后，例如在温度约450℃的氮气气氛中，进行时间约30分钟的热处理，使构成集电极3的原子(例如，铝)，向半导体衬底1内，即向p++型接触层4B和n+型基极层12内扩散，降低集电极3和p++型接触层4B的接触电阻以及集电极3和n+型基极层12的接触电阻。
借助于以上的制造方法，完成本发明的IGBT。
[F]实施例6
本例是把上边所说的实施例2的电极接触构造应用到图9所示的那样的所谓的集电极短路式(或阳极短路式)的IGBT中去的例子。
图11示出了作为本发明的实施例6的IGBT。
在n型半导体衬底(n型基极层)1的一面一侧，形成p型基极层7，在p型基极层7内形成n+型发射极层8。在半导体衬底1的一面一侧的表面区域内，在n型基极层1与n+型发射极层8之间的p型基极层(沟道部分)7上边，中间存在着绝缘层9地形成栅极电极10。此外，在p型基极层7和n+型发射极层8上边，形成与这些p型基极层7和n+型发射极层8接触的发射极电极11。
在半导体衬底1的另一面一侧，形成多个p+型发射极层2B和n+型基极层12。p+型发射极层2B，含有p型杂质例如硼(B)。p+型发射极层2B的深度，被设定为从半导体衬底1的另一面一侧的表面算起在1.0微米以下，例如0.8微米左右。此外p+型发射极层2B的浓度分布的峰值，被设定在1017～1018cm-3的范围内。
在p+型发射极层2B内形成p++型接触层4B，在p++型接触层4B上边和在n+型基极层12上边，形成集电极3。此外，p++型接触层4B配置在p+型发射极层2B与集电极3之间，具有比p+型发射极层2B还高的杂质浓度。
P++型接触层4B，含有例如硼(B)、氟化硼(BF2)等的p型杂质。其浓度分布的峰值，被设定为在1019cm-3以上，其表面浓度被设定为在1018cm-3以上。此外，p++型接触层4B的深度被设定为从半导体衬底1的另一面一侧的表面算起在0.2微米以下，例如约为0.16微米。此外，集电极3，例如由铝构成。
此外，在本例中，在集电极3与p++型接触层4A之间以及在集电极3与n+型基极层12之间形成硅化物层5。硅化物层5例如可以采用借助于热处理，使构成集电极3的原子(例如，铝)与构成半导体衬底1的原子(硅)进行反应的办法形成。
硅化物层5的从半导体衬底1的另一面一侧的表面算起的深度，被设定为与p++型接触层4B的从半导体衬底1的另一面一侧的表面算起的深度是相同或比之还浅。在本例中，由于p++型接触层4B的深度，被设定为从半导体衬底1的另一面一侧的表面算起在0.2微米以下，故硅化物层5的深度也被设定为从半导体衬底1的另一面一侧的表面算起在0.2微米以下。
然而，为了最大限度地降低接触电阻，硅化物层5的底面的位置，要设定为使得与p++型接触层4B的浓度分布的峰值位置一致。即，在本发明中，要用硅化物层5把p++型接触层4B的最低电阻的部分(浓度分布的峰值位置)与集电极3连接起来，以降低接触电阻。
倘采用这样的电极接触构造，首先，多个p+型发射极层2B具有低的杂质浓度，且其深度被设定为从半导体衬底1的另一面一侧的表面算起在1.0微米以下，足够地浅。为此，就可以降低IGBT的断开时的载流子(空穴)的注入效率，可以使断开高速化。
此外，在p+型发射极层2B与集电极3之间配置具有比p+型发射极层2B还高的杂质浓度的p++型接触层4B。该p++型接触层4B的深度，由于被设定为从半导体衬底1的另一面一侧的表面算起在0.2微米以下，故该p++型接触层4B不会对断开时的载流子注入效率产生影响。即，载流子注入效率不会因p++型接触层4B而增大。
此外，p++型接触层4B，具有足够高的杂质浓度，而且，在集电极3与p++型接触层4B之间以及在集电极3与n+型基极层12之间形成硅化物层5。此外，硅化物层5的底面的位置，被设定为与p++型接触层4B的浓度分布的峰值位置一致。因此，还可以降低电极接触部分的接触电阻。
如上所述，倘采用本发明的IGBT的电极接触部分，则在可以充分地降低接触电阻的同时，还可以同时实现载流子注入效率的降低。
另外，在上述实施形态中，虽然半导体衬底1是n型的，发射极层2B和接触层4B是p型的，但是即便是代替这种情况，使半导体衬底1为p型，使发射极层2B和接触层4B为n型，也可以得到同样的效果。
其次，说明图11所示的IGBT的制造方法。
首先，准备例如具有1.5×1014cm-2左右的杂质浓度的n型半导体衬底(例如，硅衬底)1。接着，在半导体衬底1的一面一侧，分别形成p型基极层7、n+型发射极层8、绝缘层9、栅极电极10和发射极电极11。
然后，采用用离子注入法向半导体衬底1的另一面一侧注入例如n型杂质磷(P)，且进行热扩散处理的办法，形成n+型基极层12。
然后，用离子注入法向半导体衬底1的另一面一侧注入p型杂质例如硼(B)。这时的离子注入条件被设定为例如加速电压约60keV，剂量为1×1013cm-2左右。然后，例如在温度大约1050℃的氮气气氛中，进行时间约20分钟的热扩散处理后，就可以形成距半导体衬底1的另一面一侧的表面的深度约0.8微米的多个p+型发射极层2B。
其次，用离子注入法，向半导体衬底1的另一面一侧的p+型发射极层2B内，注入p型杂质例如硼(B)。这时的杂质注入条件被设定为例如加速电压约10keV，剂量为1×1014cm-2左右。然后，例如在温度大约800℃的氮气气氛中，进行时间约30分钟的热扩散处理后，就可以形成距半导体衬底1的另一面一侧的表面的深度约0.16微米的p++型接触层4B。
p++型接触层4B，被设定为其深度非常浅，且其杂质浓度非常地高。因此，如上所述，如果把加速电压设定得低，把剂量设定得高，而且，倘缩短热扩散处理的时间，则可以提供浅且杂质浓度低的p++型接触层4B。
但是，例如也可以把p型杂质从硼(B)换成氟化硼(BF2)(由轻的元素换成重的元素)，向半导体衬底1内的p+型发射极层2B注入该氟化硼，形成p++型接触层4B。
其次，例如用氟化锑，除去在半导体衬底1的另一面一侧的表面部分，即在p++型接触层4B的表面部分上形成的热氧化膜。然后，用溅射法或CVD法等的方法，在p++型接触层4B和n+型基极层12上边，形成约0.05微米的电极3。
然后，例如在温度约450℃的氮气气氛中，进行时间约30分钟的热处理，使构成集电极3的原子(例如，铝)，向半导体衬底1内，即向p++型接触层4内和n+型基极层12内扩散，形成硅化物层5。在这里，硅化物层5的厚度(从半导体衬底1另一面一侧的表面算起的深度)与从半导体衬底1的另一面一侧的表面到p++型接触层4B的浓度分布的峰值位置为止的厚度实质上相等。
例如，在p++型接触层4B的浓度分布的峰值位于从半导体衬底1的表面算起大约0.04微米的位置的情况下，把硅化物层5的厚度也作成为大约0.04微米。
借助于此，降低电极接触部分处的集电极3与p+型发射极层2B的接触电阻和集电极3与n+型基极层12之间的接触电阻。
此外，也可以在形成了硅化物层5之后，再重叠集电极3。
借助于以上的制造方法，完成本发明的IGBT。
如上所述，倘采用本发明，p型杂质层(p+型发射极层)的浓度分布的峰值，为1017～1018cm-3的范围，而且，其深度被设定为距半导体衬底1的表面1.0微米以下，足够地浅。为此，可以降低IGBT的断开时的载流子(空穴)的注入效率，可以使断开高速化。
此外，在p型杂质层(p+型发射极层)与电极之间配置具有比p型杂质层还高的杂质浓度的p+型接触层。该p+型接触层的深度，由于被设定为从半导体衬底的表面算起在0.2微米以下，故该p+型接触层不会对IGBT的断开时的载流子注入效率产生影响。此外，由于p+型接触层的浓度分布的峰值被设定为1019cm-3左右，故还可以降低电极接触部分的接触电阻。
再有，p+型接触层，具有足够高的杂质浓度，而且，在电极与p+型接触层之间形成硅化物层。此外，硅化物层的底面位置，被设定为与p+型接触层的浓度分布的峰值位置实质上一致。因此，还可以进一步降低电极接触部分的接触电阻。

Claims (15)

1．半导体器件，其特征是具备：第1导电类型的半导体衬底；在上述半导体衬底的一面一侧形成、且具有从半导体衬底的表面算起1.0微米以下的厚度的第2导电类型的杂质层；在上述杂质层内形成、且具有从上述半导体衬底的表面算起0.2微米以下的厚度，比上述杂质层的厚度还薄、杂质浓度比上述杂质层的杂质浓度还浓的第2导电类型的接触层；在上述接触层上边形成的第1电极。
2．权利要求1所述的半导体器件，其特征是：上述杂质层向上述半导体衬底注入载流子，上述接触层降低上述第1电极与上述杂质层的接触电阻且不参与上述载流子的注入。
3．权利要求1所述的半导体器件，其特征是：具备在上述半导体衬底的另一面一侧形成的第2电极，电流在上述第1电极与上述第2电极之间流动。
4．权利要求3所述的半导体器件，其特征是：上述半导体器件是IGBT。
5．权利要求1所述的半导体器件，其特征是，上述杂质层在上述半导体衬底的整个一面一侧上形成。
6．权利要求1所述的半导体器件，其特征是，上述杂质层在上述半导体衬底的一面一侧的一部分上形成。
7．半导体器件，其特征是具备：第1导电类型的半导体衬底；在上述半导体衬底的一面一侧形成的第2导电类型的杂质层；在上述杂质层内形成、比上述杂质层的厚度薄，杂质浓度比上述杂质层浓的第2导电类型的接触层；在上述接触层上边形成的第1电极；在上述第1电极与上述接触层之间形成的硅化物层，上述硅化物层的上述接触层一侧的表面，与上述接触层的浓度分布的峰值位置实质上一致。
8．权利要求7所述的半导体器件，其特征是：上述杂质层向上述半导体衬底注入载流子，上述接触层降低上述第1电极与上述杂质层的接触电阻且不参与上述载流子的注入。
9．权利要求7所述的半导体器件，其特征是：具备在上述半导体衬底的另一面一侧形成的第2电极，电流在上述第1电极与上述第2电极之间流动。
10．权利要求9所述的半导体器件，其特征是：上述半导体器件是IGBT。
11．权利要求7所述的半导体器件，其特征是：上述杂质层从上述半导体衬底的表面算起具有1.0微米以下的厚度。
12．权利要求7所述的半导体器件，其特征是：上述接触层，具有从上述半导体衬底的表面算起0.2微米以下的厚度。
13．权利要求7所述的半导体器件，其特征是：上述硅化物层，具有从上述半导体衬底的表面算起0.2微米以下的厚度，比上述接触层的厚度还薄。
14．权利要求7所述的半导体器件，其特征是：上述杂质层，在上述半导体衬底的一面一侧的整个面上形成。
15．权利要求7所述的半导体器件，其特征是：上述杂质层，在上述半导体衬底的一面一侧的一部分上形成。
CN011190094A 2000-05-15 2001-05-15 绝缘栅双极晶体管 Expired - Fee Related CN1218399C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000141914A JP3727827B2 (ja) 2000-05-15 2000-05-15 半導体装置
JP141914/2000 2000-05-15

Publications (2)

Publication Number Publication Date
CN1324111A true CN1324111A (zh) 2001-11-28
CN1218399C CN1218399C (zh) 2005-09-07

Family

ID=18648965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN011190094A Expired - Fee Related CN1218399C (zh) 2000-05-15 2001-05-15 绝缘栅双极晶体管

Country Status (6)

Country Link
US (2) US20010040255A1 (zh)
EP (1) EP1156532A3 (zh)
JP (1) JP3727827B2 (zh)
KR (1) KR100391560B1 (zh)
CN (1) CN1218399C (zh)
TW (1) TWI285955B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461619C (zh) * 2004-12-24 2009-02-11 立积电子股份有限公司 功率放大器及其形成方法
CN102610634A (zh) * 2011-01-24 2012-07-25 三菱电机株式会社 半导体装置和半导体装置的制造方法
CN108933170A (zh) * 2012-06-11 2018-12-04 瑞萨电子株式会社 窄的有源单元ie型沟槽栅极igbt及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348227B1 (en) * 1995-03-23 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE10250575B4 (de) * 2002-10-30 2010-04-15 Infineon Technologies Ag IGBT mit monolithisch integrierter antiparalleler Diode
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2005333055A (ja) * 2004-05-21 2005-12-02 Toyota Central Res & Dev Lab Inc 半導体装置
JP2006210606A (ja) * 2005-01-27 2006-08-10 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2006228961A (ja) * 2005-02-17 2006-08-31 Toyota Central Res & Dev Lab Inc 半導体装置
DE102005032074B4 (de) * 2005-07-08 2007-07-26 Infineon Technologies Austria Ag Halbleiterbauelement mit Feldstopp
JP2008042013A (ja) * 2006-08-08 2008-02-21 Sanyo Electric Co Ltd 半導体装置の製造方法
DE102007057728B4 (de) * 2007-11-30 2014-04-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kurzschlusstruktur
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
TWI402985B (zh) * 2009-06-02 2013-07-21 Anpec Electronics Corp 絕緣閘雙極電晶體與二極體之整合結構及其製作方法
WO2012042640A1 (ja) * 2010-09-30 2012-04-05 株式会社日立製作所 半導体装置
WO2012056536A1 (ja) 2010-10-27 2012-05-03 富士電機株式会社 半導体装置および半導体装置の製造方法
US9478646B2 (en) 2011-07-27 2016-10-25 Alpha And Omega Semiconductor Incorporated Methods for fabricating anode shorted field stop insulated gate bipolar transistor
WO2015049788A1 (ja) * 2013-10-04 2015-04-09 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換器
JP2016201563A (ja) * 2016-07-26 2016-12-01 ルネサスエレクトロニクス株式会社 狭アクティブセルｉｅ型トレンチゲートｉｇｂｔ
JP7361634B2 (ja) * 2020-03-02 2023-10-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053924A (en) * 1975-02-07 1977-10-11 California Linear Circuits, Inc. Ion-implanted semiconductor abrupt junction
JPS6223170A (ja) 1985-07-23 1987-01-31 Nec Corp 電力用縦型電界効果トランジスタの製造方法
US5166770A (en) * 1987-04-15 1992-11-24 Texas Instruments Incorporated Silicided structures having openings therein
JPS6447066U (zh) 1987-09-17 1989-03-23
JP2706120B2 (ja) * 1988-02-12 1998-01-28 アゼア ブラウン ボヴェリ アクチェンゲゼルシャフト Ｇｔｏパワーサイリスタ
JPH0648729B2 (ja) 1988-02-24 1994-06-22 シーメンス、アクチエンゲゼルシシヤフト 電界効果制御可能のバイポーラ・トランジスタ
JPH0691263B2 (ja) * 1988-10-19 1994-11-14 株式会社東芝 半導体装置の製造方法
DE69029180T2 (de) * 1989-08-30 1997-05-22 Siliconix Inc Transistor mit Spannungsbegrenzungsanordnung
US5270230A (en) 1990-04-20 1993-12-14 Fuji Electric Co., Ltd. Method for making a conductivity modulation MOSFET
JP2663679B2 (ja) * 1990-04-20 1997-10-15 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JPH0548111A (ja) * 1991-08-12 1993-02-26 Toshiba Corp 半導体装置およびその製造方法
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JPH0661495A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd 半導体装置及びその製法
JP2984478B2 (ja) * 1992-08-15 1999-11-29 株式会社東芝 伝導度変調型半導体装置及びその製造方法
JPH06318706A (ja) * 1993-03-08 1994-11-15 Fuji Electric Co Ltd 半導体装置
JPH06310725A (ja) * 1993-04-21 1994-11-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE4313170A1 (de) * 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement
JPH0758322A (ja) 1993-08-13 1995-03-03 Toshiba Corp 半導体装置及びその製造方法
EP0696066A3 (en) * 1994-06-30 1998-06-24 Hitachi, Ltd. Semiconductor switching device and power converter
DE19534388B4 (de) * 1994-09-19 2009-03-19 International Rectifier Corp., El Segundo IGBT-Transistorbauteil
JP3488772B2 (ja) * 1996-01-16 2004-01-19 三菱電機株式会社 半導体装置
US5985708A (en) * 1996-03-13 1999-11-16 Kabushiki Kaisha Toshiba Method of manufacturing vertical power device
DE19710731B4 (de) 1996-03-15 2006-02-16 Fairchild Korea Semiconductor Ltd., Puchon Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US5851857A (en) * 1996-09-04 1998-12-22 Ixys Corporation High voltage power MOS device
DE19731495C2 (de) * 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
KR100505562B1 (ko) * 1998-08-10 2005-10-26 페어차일드코리아반도체 주식회사 다층 버퍼 구조를 갖는 절연게이트 바이폴라 트랜지스터 및 그제조방법
US6482681B1 (en) * 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP2003069019A (ja) 2001-08-29 2003-03-07 Toshiba Corp 半導体装置およびその製造方法
JP3984227B2 (ja) 2004-01-15 2007-10-03 株式会社東芝 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461619C (zh) * 2004-12-24 2009-02-11 立积电子股份有限公司 功率放大器及其形成方法
CN102610634A (zh) * 2011-01-24 2012-07-25 三菱电机株式会社 半导体装置和半导体装置的制造方法
CN108933170A (zh) * 2012-06-11 2018-12-04 瑞萨电子株式会社 窄的有源单元ie型沟槽栅极igbt及其制造方法
CN108933170B (zh) * 2012-06-11 2021-06-22 瑞萨电子株式会社 窄的有源单元ie型沟槽栅极igbt及其制造方法

Also Published As

Publication number Publication date
US20060125005A1 (en) 2006-06-15
KR20010106231A (ko) 2001-11-29
JP2001326353A (ja) 2001-11-22
CN1218399C (zh) 2005-09-07
US20010040255A1 (en) 2001-11-15
TWI285955B (en) 2007-08-21
EP1156532A2 (en) 2001-11-21
US7271040B2 (en) 2007-09-18
JP3727827B2 (ja) 2005-12-21
KR100391560B1 (ko) 2003-07-12
EP1156532A3 (en) 2003-11-26

Similar Documents

Publication Publication Date Title
CN1218399C (zh) 绝缘栅双极晶体管
CN1268003C (zh) 半导体器件及其制造方法
CN1213480C (zh) 半导体器件及其制造方法
CN1277317C (zh) 功率半导体装置及功率半导体装置的制造方法
CN1262019C (zh) 半导体器件
CN1231978C (zh) 绝缘栅型半导体装置
CN100336228C (zh) 半导体器件
CN100350626C (zh) 具有槽型结构的半导体器件
CN1790743A (zh) 晶体管及其制造方法
CN1449040A (zh) 半导体集成电路器件及其制造方法
CN1591902A (zh) 绝缘栅型晶体管以及逆变器电路
CN1402356A (zh) 纵向结构的半导体器件
CN1828902A (zh) 半导体器件和用于制造该半导体器件的方法
CN1643698A (zh) 半导体器件
CN1666325A (zh) 纵向结型场效应晶体管及其制造方法
CN1192051A (zh) 半导体器件及其制造方法
CN1310323C (zh) 半导体装置
CN1421914A (zh) 半导体装置及其制造方法
CN1574353A (zh) 半导体器件及其制造方法
CN101069279A (zh) 半导体器件及其制造方法
CN101030598A (zh) 半导体装置及其制造方法
CN1508840A (zh) 介质分离型半导体装置及其制造方法
CN1153301C (zh) 半导体器件及其制造方法
CN1306615C (zh) 半导体器件及其制造方法
CN1244143C (zh) 半导体器件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050907