CN1310323C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1310323C
CN1310323C CNB011122366A CN01112236A CN1310323C CN 1310323 C CN1310323 C CN 1310323C CN B011122366 A CNB011122366 A CN B011122366A CN 01112236 A CN01112236 A CN 01112236A CN 1310323 C CN1310323 C CN 1310323C
Authority
CN
China
Prior art keywords
mentioned
layer
semiconductor device
grid
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011122366A
Other languages
English (en)
Other versions
CN1337744A (zh
Inventor
国清辰也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1337744A publication Critical patent/CN1337744A/zh
Application granted granted Critical
Publication of CN1310323C publication Critical patent/CN1310323C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明的课题是在增强晶体管的电流驱动能力的同时促进接通工作。二极管QN1与作为半导体可控整流器(SCR)的构成要素的2个双极型晶体管PB1、NB1之一在促进正反馈的方向上并联连接。

Description

半导体装置
技术领域
本发明涉及适合于作为保护集成电路使之不受ESD(静电放电)的影响的保护电路来利用的半导体装置，特别是涉及在增强电流驱动能力的同时促进接通(turn on)用的改进。
背景技术
为了防止起因于人体或机械性地被蓄积的静电等的正或负的高电压通过作为过冲(overshoot)或下冲(undershoot)的电压被施加而使在半导体衬底上形成的集成电路被破坏，迄今为止使用了ESD保护电路。半导体可控整流器(通常简称为SCR)是ESD保护电路的一种。
图42和图43分别是现有的SCR的剖面图和电路图。该SCR200在具有支撑衬底210、埋入绝缘膜202和SOI(绝缘体上的半导体)层203的SOI衬底上被形成，作为保护集成电路、即作为保护对象的内部电路212使之不受ESD的影响的保护电路来使用。在SOI层203的主表面中有选择地形成了作为不到达埋入绝缘膜202的部分隔离层204的STI(浅槽隔离)，由此互相部分地隔离了多个元件区SR100、SR101、SR102。
SOI层203具备与埋入绝缘膜202邻接的p层205。在SOI层203的元件区SR100中，还在主表面中有选择地形成了n层206，在相同的主表面中有选择地形成了n+层207、p+层208和n+层209。在元件区SR101中，在主表面中形成了n+层210。此外，在元件区SR102中，在主表面中形成了p+层211。
p+层208、n层206和p层205分别形成了pnp型的双极型晶体管NB100的集电极、基极和发射极，n层206、p层205和n+层210分别形成了npn型的双极型晶体管PB100的集电极、基极和发射极。此外，p+层208形成了电阻元件R100，n+层210形成了电阻元件R101。
这样，SCR200具备导电型不同的2个双极型晶体管NB100、PB100，其一方的集电极与另一方的基极进行了连接，一方的基极与另一方的集电极进行了连接。由此，双极型晶体管NB100、PB100互相构成了正反馈电路。
n+层207和p+层208通过节点(布线的连接部)N100连接到阳极A上，n+层210和p+层211通过节点N101连接到阴极C上。此外，阳极A连接到将输入信号T1传递到内部电路212的布线213上。
图44是示意性地示出SCR200的电流-电压特性的曲线图。在使阳极-阴极间的电压(以阴极C为基准的阳极A的电位)VAC从0上升到正方向时，在电压VAC到达开关电压VS之前，SCR200成为电流I1几乎不流过的高阻抗状态。但是，如果VAC大到超过开关电压VS，则SCR200急速地转移到大电流流过的低阻抗状态。只要流过SCR200的电流I1不下降到保持电流IH以下，就维持该低阻抗状态。
因而，在输入信号T1(图42)的电压因ESD而过冲、一变成比电源电压VDD高的VDD+ΔVDD、内部电路212就被破坏之前，SCR200的阳极-阴极间的电压VAC变得比开关电压VS高，SCR200从高阻抗状态转移到低阻抗状态。然后，比保持电流IH大的电流流向SCR200，在过冲电压VDD+ΔVDD被传递到内部电路212之前，输入信号T1的电压下降。
虽然因ESD引起的浪涌电压很高、但其电荷量是有限的，因此，流过SCR200的电流不久就变成保持电流IH以下。其结果，SCR200从低阻抗状态返回到初始状态、即高阻抗状态。这样，SCR200就保护了内部电路212使之不受ESD的损伤。
此外，在美国专利第6,015,992号公报中公开了具有在SOI衬底上形成的MOSFET(MOS场效应晶体管)的SCR。图45是从斜上方看该美国专利公报记载的SCR的斜视图，图46是沿图45的SCR300的Z1-Z2切断线的剖面图。再者，图47是图45的SCR300的电路图。
该SCR300也在具有支撑衬底310、埋入绝缘膜302和SOI层350的SOI衬底上被形成。在SOI层350的主表面中有选择地形成了作为到达埋入绝缘膜302的完全隔离层303的STI，由此互相完全地隔离了多个元件区SR200、SR201、SR202、SR203。
在元件区SR200中形成了p+层308、309和p层304。p层304形成了电阻元件R200。此外，在元件区SR203中形成了n+层316、317和n层307。n层307形成了电阻元件R210。
在元件区SR201中形成了p层305、n层318、319、n+层310、311和p+层312。n层318和n+层310形成了n沟道型MOSFET的源，n层319和n+层311形成了漏。特别是，n层318、319形成了作为源、漏(总称为源、漏组，记载为源、漏)的一部分的延伸区。
栅323经栅绝缘膜322与p层305的一部分对置。此外，在栅323的侧面上形成了绝缘体的侧壁324、325。p层305和p+层312形成了n沟道型MOSFET的体(body)。在体中，特别是被源、漏310、318、311、319夹住的p层305的部分、且是与栅323对置的部分起到沟道的作用。此外，在体中，特别是进行与布线的连接的部分、即p+层312被称为体接触区。
n+层310、p层305(p+层312)和n+层311分别形成了npn型的双极型晶体管的PB200的发射极、基极和集电极。即，在元件区SR201中，作为n沟道型MOSFET的寄生双极型晶体管，形成了双极型晶体管PB200。
将元件区SR202形成为其导电型与元件区SR201的导电型对称。即，在元件区SR202中，形成了n层306、p层320、321、p+层313、314和n+层315。p层320和p+层313形成了p沟道型MOSFET的漏，p层321和p+层314形成了源。特别是，p层320、321形成了作为源、漏的一部分的延伸区。
栅327经栅绝缘膜326与n层306的一部分对置。此外，在栅327的侧面上形成了绝缘体的侧壁328、329。n层306和n+层315形成了p沟道型MOSFET的体。在体中，特别是被源、漏313、320、314、320夹住的n层306的部分、且是与栅327对置的部分起到沟道的作用。此外，在体中，特别是进行与布线的连接的部分、即n+层315相当于体接触区。
p+层313、n层306(n+层315)和p+层314分别形成了pnp型的双极型晶体管的NB200的集电极、基极和发射极。即，在元件区SR202中，作为p沟道型MOSFET的寄生双极型晶体管，形成了双极型晶体管NB200。
双极型晶体管PB200的基极和集电极通过布线个别地与双极型晶体管NB200的集电极和基极连接。由此，双极型晶体管NB200、PB200互相构成了正反馈电路。再有，在图45～图47中，节点N201～N205表示布线的连接部。
此外，双极型晶体管PB200的发射极与基极通过布线互相连接，双极型晶体管NB200的发射极与基极也通过布线互相连接。这一点与将n沟道型MOSFET的作为体的p层305固定到作为源的n+层310上、将p沟道型MOSFET的作为体的n层306固定到作为源的p+层314上是同等的。
再者，栅323通过布线连接到作为源的n+层310上，栅327通过布线连接到作为源的p+层314上。此外，电阻元件R200的一端通过布线与阳极A连接，电阻元件R210的一端通过布线与阴极C连接。
由于SCR300如上述那样构成，故与SCR200相同，SCR300可作为保护内部电路212使之不受ESD的损伤的保护电路来利用。
但是，在作为保护电路使用的SCR中，在破坏内部电路的输入信号T1(图42)的电压上升之前，要求进行下述的工作：通过SCR接通而变成低阻抗状态，由此吸收电流，使在布线上的输入信号T1的电压返回到通常的电压。因而，希望SCR的工作速度快。
但是，在SCR200中，由于电流朝向横方向(即，沿衬底的主表面的方向)流过在SOI衬底上形成的双极型晶体管PB100，由于在SOI层203的厚度、或部分隔离层204的正下方的SOI层203的部分(即，被部分隔离层204和埋入绝缘膜202夹住的SOI层203的部分)的厚度方面有限制，故存在电流驱动能力低、接通工作慢的问题。
同样，在SCR300中，也由于电流朝向横方向流过在SOI衬底上形成的双极型晶体管PB200、NB200，由于在SOI层350的厚度中的限制，存在电流驱动能力低、接通工作慢的问题。
发明内容
本发明是为了解决现有的技术中的上述问题而进行的，其目的在于提供一种在增强电流驱动能力的同时促进接通工作的半导体装置。
本发明的第1方面的装置是半导体装置，具备：半导体可控整流器，具有导电型互不相同的2个双极型晶体管，该2个双极型晶体管的一个晶体管的基极与另一个晶体管的集电极连接，上述一个晶体管的集电极与上述另一个晶体管的基极连接；以及二极管，以反向并联的方式与上述一个晶体管的集电极和发射极连接；在SOI衬底上的SOI层中形成了上述2个双极型晶体管和上述二极管。
本发明的第2方面的装置是本发明的第1方面的半导体装置，还具备2个电阻元件，形成在SOI层中；上述2个双极型晶体管的各自的基极和发射极通过上述2个电阻元件之一进行了连接。
本发明的第3方面的装置是本发明的第2方面的半导体装置，在上述SOI层的主表面中有选择地形成了部分隔离层，在被上述部分隔离层和埋入绝缘膜夹住的上述SOI层的部分中形成了上述2个电阻元件。
本发明的第4方面的装置是本发明的第3方面的半导体装置，还具备在被上述部分隔离层和埋入绝缘膜夹住的上述SOI层的另外的部分中形成了的另外的2个电阻元件，在上述一个晶体管的集电极与上述2个电阻元件的一个的连接部与上述另一个晶体管的基极之间和在上述另一个晶体管的集电极与上述2个电阻元件的另一个的连接部与上述一个晶体管的基极之间个别地插入了上述另外的2个电阻元件的一个和另一个。
本发明的第5方面的装置是本发明的第4方面的半导体装置，上述SO I层的上述另外的部分的杂质浓度比上述SOI层的上述部分的杂质浓度高，因此，将上述另外的2个电阻元件的电阻设定得比上述2个电阻元件的电阻低。
本发明的第6方面的装置是本发明的第1至第3方面的任一方面的半导体装置，利用以pnpn的顺序互相连结了的半导体层等效地形成了上述2个双极型晶体管。
本发明的第7方面的装置是本发明的第1至第5方面的任一方面的半导体装置，上述二极管是体耦合栅二极管，即将栅和体连接到源和漏一侧的MOSFET。
本发明的第8方面的装置是本发明的第7方面的半导体装置，上述体耦合栅二极管具有以跨过上述一侧的表面和上述体的未被上述栅覆盖的部分的表面的方式形成的、连接该上述一侧与上述体的金属半导体化合物膜。
本发明的第9方面的装置是本发明的第8方面的半导体装置，上述体耦合栅二极管具有的上述金属半导体化合物膜通过也以跨过上述体耦合栅二极管的上述栅的表面的方式被形成，也与该栅进行了连接。
本发明的第10方面的装置是半导体装置，具备：半导体可控整流器，具有导电型互不相同的2个双极型晶体管，该2个双极型晶体管的一个晶体管的基极与另一个晶体管的集电极连接，上述一个晶体管的集电极与上述另一个晶体管的基极连接；以及二极管，以反向并联的方式与上述一个晶体管的集电极和发射极连接；上述2个双极型晶体管的每一个分别以MOSFET的源和漏的一方和另一方为发射极和集电极，以体为基极。
本发明的第11方面的装置是本发明的第10方面的半导体装置，上述2个MOSFET的各自的栅与源进行了连接。
本发明的第12方面的装置是本发明的第11方面的半导体装置，上述2个MOSFET的每一个具有以跨过栅和源的表面的方式形成的、连接该栅与源的金属半导体化合物膜。
本发明的第13方面的装置是本发明的第12方面的半导体装置，在上述2个MOSFET的每一个中，也以跨过上述体的表面的方式形成上述金属半导体化合物膜，由此来连接上述栅、上述源与上述体。
附图说明
图1是实施例1的半导体装置的斜视图。
图2是沿图1的装置的X1-X2切断线的剖面图。
图3是沿图1的装置的Y1-Y2切断线的剖面图。
图4是图1的装置的电路图。
图5是实施例1的另外的装置例的剖面图。
图6是图5的装置的电路图。
图7是实施例2的半导体装置的斜视图。
图8是图7的装置的电路图。
图9是实施例2的另外的装置例的一部分的斜视图。
图10是图9的装置的电路图。
图11是实施例3的二极管的剖面图。
图12是实施例3的二极管的另一例的剖面图。
图13是图11的二极管的第1例的制造方法的工序图。
图14是图11的二极管的第1例的制造方法的工序图。
图15是图11的二极管的第1例的制造方法的工序图。
图16是图11的二极管的第1例的制造方法的工序图。
图17是图11的二极管的第1例的制造方法的工序图。
图18是图11的二极管的第1例的制造方法的工序图。
图19是图11的二极管的第1例的制造方法的工序图。
图20是图11的二极管的第2例的制造方法的工序图。
图21是图11的二极管的第2例的制造方法的工序图。
图22是图11的二极管的第2例的制造方法的工序图。
图23是图11的二极管的第3例的制造方法的工序图。
图24是图11的二极管的第3例的制造方法的工序图。
图25是实施例3的双极型晶体管的剖面图。
图26是实施例4的半导体装置的斜视图。
图27是沿图26的装置的D1-D2切断线的剖面图。
图28是沿图26的装置的E1-E2切断线的剖面图。
图29是沿图26的装置的F1-F2切断线的剖面图。
图30是图26的装置的电路图。
图31是实施例5的半导体装置的斜视图。
图32是沿图31的装置的G1-G2切断线的剖面图。
图33是沿图31的装置的H1-H2切断线的剖面图。
图34是沿图31的装置的I1-I2切断线的剖面图。
图35是沿图31的装置的J1-J2切断线的剖面图。
图36是图31的装置的电路图。
图37是实施例5的另一装置例的斜视图。
图38是沿图37的装置的K1-K2切断线的剖面图。
图39是实施例5的又一装置例的斜视图。
图40是沿图39的装置的L1-L2切断线的剖面图。
图41是沿图39的装置的M1-M2切断线的剖面图。
图42是现有的半导体装置的斜视图。
图43是图42的装置的电路图。
图44是图42的装置的工作说明图。
图45是现有的另一半导体装置的斜视图。
图46是沿图45的装置的Z1-Z2切断线的剖面图。
图47是图45的装置的电路图。
具体实施方式
在以下的各实施例的半导体装置中，二极管与作为SCR的构成要素的2个双极型晶体管之一以反向并联的方式连接。由此，由于促进SCR的正反馈作用，故增强电流驱动能力，且促进接通工作。
再有，在本说明书中，所谓「反向并联连接」，是二极管的阳极和阴极的一方和另一方与双极型晶体管的集电极和发射极个别地连接的并联连接，而且意味着正向电流能通过双方回流的方向上的连接。换言之，所谓pnp双极型晶体管与二极管的反向并联连接，意味着发射极与阴极连接、集电极与阳极连接的连接形态，所谓npn双极型晶体管与二极管的反向并联连接，意味着发射极与阳极连接、集电极与阴极连接的连接形态。
此外，在以下的各实施例中，被形成半导体装置的半导体层(例如，SOI层)以硅为主要成分，但本发明不限定于该形态，也可应用于以硅以外的材料作为主要成分的半导体层。
[1.实施例1]
一边参照图1～图4，一边详细地说明实施例1的半导体装置。
[1.1.装置的结构]
图1是从斜上方看本实施例的半导体装置的斜视图。图2～图4分别是沿图1的半导体装置1的X1-X2切断线的剖面图、沿Y1-Y2切断线的剖面图和电路图。
在具有支撑衬底2、埋入绝缘膜3和SOI层401的SOI衬底上形成了半导体装置1。在以硅为主要成分的SOI层401的主表面中有选择地形成了作为到达埋入绝缘膜3的完全隔离层4的STI，由此互相完全地隔离了多个元件区SR1～SR5。
在元件区SR1中形成了p+层9、10和p层5。p层5形成了电阻元件R2。此外，在元件区SR5中形成了n+层17、18和n层8。n层8形成了电阻元件R1。
在元件区SR2中形成了p层6、n层35、36、n+层11、12和p+层13。n层35和n+层11形成了n沟道型MOSFET的源，n层36和n+层12形成了漏。特别是，n层35、36形成了作为源、漏的一部分的延伸区。
栅23经栅绝缘膜22与p层6的一部分对置。此外，在栅23的侧面上形成了绝缘体的侧壁24、25。p层6和p+层13形成了n沟道型MOSFET的体。在体中，特别是被源、漏11、35、12、36夹住的p层6的部分且是与栅23对置的部分起到沟道的作用。此外，在体中，特别是进行与布线的连接的部分、即p+层13被称为体接触区。
n+层11、p层6(p+层13)和n+层12分别形成了npn型的双极型晶体管的PB1的发射极、基极和集电极。即，在元件区SR2中，作为n沟道型MOSFET的寄生双极型晶体管，形成了双极型晶体管PB1。
将元件区SR3形成为其导电型与元件区SR2的导电型对称。即，在元件区SR3中，形成了n层7、p层37、38、p+层14、15和n+层16。p层37、和p+层14形成了p沟道型MOSFET的漏，p层38和p+层15形成了源。特别是，p层37、38形成了作为源、漏的一部分的延伸区。
栅27经栅绝缘膜26与n层7的一部分对置。此外，在栅27的侧面上形成了绝缘体的侧壁28、29。n层7和n+层16形成了p沟道型MOSFET的体。在体中，特别是被源、漏14、37、15、38夹住的n层7的部分、且是与栅27对置的部分起到沟道的作用。此外，在体中，特别是进行与布线的连接的部分、即n+层16相当于体接触区。
p+层14、n层7(n+层16)和p+层15分别形成了pnp型的双极型晶体管的NB1的集电极、基极和发射极。即，在元件区SR3中，作为p沟道型MOSFET的寄生双极型晶体管，形成了双极型晶体管NB1。
双极型晶体管PB1的基极和集电极通过布线个别地与双极型晶体管NB1的集电极和基极连接。由此，双极型晶体管NB1、PB1互相构成了正反馈电路。再有，在图1～图4中，节点N1～N10表示布线的连接部。
此外，双极型晶体管PB1的发射极与基极通过布线和电阻元件R2互相连接，双极型晶体管NB1的发射极与基极也通过布线和电阻元件R1互相连接。这一点与将n沟道型MOSFET的作为体的p层6通过电阻元件R2固定到作为源的n+层11上、将p沟道型MOSFET的作为体的n层7通过电阻元件R1固定到作为源的p+层15上是同等的。
再者，栅23通过布线连接到作为源的n+层11上，栅27通过布线连接到作为源的p+层15上。此外，电阻元件R1的一端通过布线连接到阳极A上，电阻元件R2的一端通过布线连接到阴极C上。即，双极型晶体管PB1、NB1和电阻元件R1、R2形成了SCR400。
半导体装置1除了该SCR400外，还在元件区SR4中具备二极管QN1。在元件区4中，形成了p层34、n层39、40、n+层19、20和p+层21。n层39和n+层19形成了n沟道型MOSFET的源、漏的一侧(以下，将其定为漏)，n层40和n+层20形成了n沟道型MOSFET的源、漏的另一侧(以下，将其定为源)。特别是p层37、38形成了作为源、漏的一部分的延伸区。
栅31经栅绝缘膜30与p层34的一部分对置。此外，在栅31的侧面上形成了绝缘体的侧壁32、33。p层34和p+层21形成了n沟道型MOS FET的体。在体中，特别是被源、漏19、39、20、40夹住的p层34的部分、且是与栅31对置的部分起到沟道的作用。此外，在体中，特别是进行与布线的连接的部分、即p+层21相当于体接触区。
p层34(p+层21)、n+层20和栅31通过布线互相连接。即，在元件区SR4中形成的n沟道型的MOSFET中，将体电位和栅电位固定于源电位。其结果，该MOSFET起到BCG二极管(体耦合栅二极管)的功能。即，二极管QN1作为p/n+型的BCG二极管来形成。
起到二极管QN1的阳极功能的p层34(p+层21)通过布线与晶体管PB1的发射极连接，起到阴极的功能的n+层19通过布线与晶体管PB1的集电极连接。
[1.2.装置的工作]
由于半导体装置1如以上那样来构成，故适合于作为保护作为保护对象的集成电路(图42的内部电路212)使之不受ESD的影响的保护电路来利用。此时，如果输入信号T1(图42)的电压因ESD而过冲、对阳极A施加比电源电压VDD高的VDD+ΔVDD，则晶体管PB1和晶体管NB1导通。由于晶体管NB1的基极与晶体管PB1的集电极连接，晶体管PB1的基极与晶体管NB1的集电极连接，故如果一方的基极电流增加、集电极电流增加，则另一方的基极电流也增加。即，晶体管NB1与晶体管PB1的一方起到对于另一方的正反馈的功能。其结果，由于ESD的施加，SCR400转移到接通的状态。
此时，如果节点N2的电位比节点N5的电位高，则进行正反馈。在不存在二极管QN1的情况下，如果因反向电流流过而使节点N2的电位比节点N5的电位低，则晶体管PB1的集电极-发射极间的电压变负，晶体管PB1被截止，不进行正反馈。二极管QN1在节点N2的电位比节点N5的电位低的情况下具有流过电流这样的整流作用。因此，PB1的集电极-发射极间的电压不会变负，晶体管PB1不截止。即，二极管QN1促进SCR400的正反馈作用。其结果，也降低了SCR400的保持电压VH。
即，二极管QN1促进SCR400的正反馈作用，由此，增强SCR400的电流驱动能力，而且，促进SCR400的接通工作。由此，半导体装置1在作为保护电路的使用时发挥高的保护能力。
此外，在半导体装置1中，由于双极型晶体管PB1、NB1作为MOSFET的寄生双极型晶体管来形成，故制造工序是容易的，可得到能节约制造成本的优点。
再者，在半导体装置1中，双极型晶体管PB1、NB1的各自的基极和发射极通过电阻元件R1、R2之一进行了连接。换言之，将以双极型晶体管PB1、NB1为寄生双极型晶体管的MOSFET的体，通过电阻元件固定于源上。因此，由于MOSFET的pn结中发生的载流子通过与体连接的端子被吸收，故双极型晶体管不依存于工作经历而实现恒定的工作。即，可得到SCR400的工作是稳定的这样的优点。
此外，以双极型晶体管PB1、NB1为寄生双极型晶体管的MOSFET的栅与源连接。这一点也有助于SCR400的保持电压VH的降低，进一步促进SCR400的接通。
再者，在等效地实现二极管QN1的MOSFET中，由于体(沟道)与栅连接，故具有耗尽层电容CD比栅绝缘膜电容COX低的优点。由此，在亚阈值区域中的亚阈值系数(Subthreshold Swing)S变小，MOSFET从关断状态向导通状态的转移、换言之，从二极管QN1的关断状态向导通状态的转移变得尖锐。其结果，可得到进一步促进SCR400的正反馈作用的优点。亚阈值系数S用下述的近似式来表示。
在此，VG表示栅电压，ID表示漏电流，q表示基本电荷量，k表示波尔兹曼常数，T表示绝对温度，CD表示耗尽层电容，COX表示栅绝缘膜的电容。亚阈值系数S越小，开关时的电流的上升就越尖锐，开关特性变得良好。
此外，由于在SOI衬底的SOI层401中形成了半导体装置1，故可容易地完全隔离各元件PB1、NB1、QN1、R1、R2。此外，即使在SOI层中形成SCR400，利用二极管QN1的正反馈促进作用，又可增强SCR400的电流驱动能力，而且促进接通工作，因此，半导体装置1可充分地发挥增强保护电路的功能。
[1.3.实施例1的变形例]
也可使用在图5的剖面图和图6的电路图中示出的二极管QP1，来代替在元件区SR4中形成的二极管QN1。将二极管QP1形成为其导电型与二极管QN1的导电型对称。即，在图5中的元件区SR4中，形成了n层41、p层49、50、p+层42、43和n+层44。p层49和p+层42形成了p沟道型MOSFET的源、漏的一侧(以下，将其定为漏)，p层50和p+层43形成了源、漏的另一侧(以下，将其定为源)。特别是p层49、50形成了作为源、漏的一部分的延伸区。
栅46经栅绝缘膜45与n层41的一部分对置。此外，在栅46的侧面上形成了绝缘体的侧壁47、48。n层41和n+层44形成了p沟道型MOSFET的体。在体中，特别是被源、漏42、49、43、50夹住的n层41的部分、且是与栅46对置的部分起到沟道的作用。此外，在体中，特别是进行与布线的连接的部分、即n+层44相当于体接触区。
n层41(n+层44)、p+层43和栅46通过布线互相连接。即，在元件区SR4中形成的p沟道型的MOSFET中，将体电位和栅电位固定于源电位。其结果，该MOSFET起到BCG二极管(体耦合栅二极管)的功能。即，二极管QP1作为p+/n型的BCG二极管来形成。
起到二极管QP1的阴极功能的n层41(n+层44)通过布线与晶体管PB1的集电极连接，起到阳极的功能的p+层42通过布线与晶体管PB1的发射极连接。即，二极管QP1与晶体管PB1以反向并联的方式连接。因而，二极管QP1对于SCR400起到与二极管QN1同等的功能。
在半导体装置1中，二极管QN1是BCG二极管，双极型晶体管PB1、NB1作为MOSFET的寄生晶体管来形成，但本发明不限定于此例。即，也可使用一般的二极管作为二极管QN1，使用一般的双极型晶体管作为双极型晶体管PB1、NB1。即使在该一般的情况下，二极管相应地也可得到促进SCR的正反馈作用。
[2.实施例2]
图7是从斜上方看实施例2的半导体装置的斜视图。图8是图7的的半导体装置60的电路图。再有，在以下的图中，关于与图1～图8中示出的实施例1的半导体装置1相同的部分或相当的部分(具有相同的功能的部分)，附以相同的符号，省略其详细的说明。
半导体装置60在二极管QN1与双极型晶体管NB1而不是与双极型晶体管PB1以反向并联方式连接这一点上与实施例1的半导体装置1在特征方面不同。因而，图7与图1只是布线不同。在图7和图8中，节点N11～N18表示布线的连接部。
在半导体装置60中，由于二极管QN1与构成SCR400的2个双极型晶体管NB1、PB1的一方以反向并联方式连接，故可得到与实施例1的半导体装置1相同的效果。
再者，也可使用图9的斜视图和图10的电路图中示出的二极管QP1来代替在元件区SR4中形成的二极管QN1。图9是描画图7中的元件区SR4的附近的半导体装置60的斜视图。图9与图5只是布线不同，图9和图10的二极管QP1与图5和图6的二极管QP1以同等的方式形成。因而，图9和图10的二极管QP1起到与图7和图8的二极管QN1同等的功能。
[3.实施例3]
实施例1和2中的n+/p型的BCG二极管QN1和p+/n型的BCG二极管QP1都具有导电性地连接了源与栅与体的结构。在实施例3的半导体装置中，以跨过二极管QN1或QP1的各区域的表面的方式形成金属硅化物膜(更一般地说，金属半导体化合物膜)，由此，用低电阻稳定地使该各区域短路。
[3.1.结构]
图11和图12分别是实施例3的n+/p型的BCG二极管和p+/n型的BCG二极管的剖面图。在图11示出的二极管QN2中，形成了金属硅化物膜62，使其覆盖栅31的一部分、侧壁33、n+层20、p层34和p+层21的表面。由此，用低电阻互相连接栅31、n+层20、p层34和p+层21。
连接到栅31、n+层20、p层34和p+层21上的布线经金属硅化物膜62将这些层连接起来。此外，形成了金属硅化物膜61，使其覆盖n+层19的表面，连接到n+层19上的布线经金属硅化物膜61进行了连接。由此，也用低电阻连接布线与各半导体层之间。
图12中示出的二极管QP2的导电型被形成为与图11中示出的二极管QN2的导电型对称。即，在图12中示出的二极管QP2中，形成了金属硅化物膜72，使其覆盖栅46的一部分、侧壁48、p+层43、n层41和n+层44的表面。由此，用低电阻互相连接栅46、p+层43、n层41和n+层44。
连接到栅46、p+层43、n层41和n+层44上的布线经金属硅化物膜72将这些层连接起来。此外，形成了金属硅化物膜71，使其覆盖p+层42的表面，连接到p+层42上的布线经金属硅化物膜71进行了连接。由此，也用低电阻连接布线与各半导体层之间。
利用上述的金属硅化物膜61、62、71、72，减少了上述的n+/p型的BCG二极管QN2或p+/n型的BCG二极管QP2的电阻，相应地增加了流过BCG二极管QN1、QP1的电流量，可得到使与其连接的SCR400的开关工作高速化的效果。此外，由于防止了对被金属硅化物膜61、62、71、72覆盖的pn结常时地施加正向偏压，故也可得到减少漏泄电流的优点。
[3.2.制造方法：其1]
通过将现有的众所周知的半导体工艺组合起来，可容易地制造图11和图12的二极管QN2、QP2。以下，一边参照图13～图24的工序图，一边显示图11的二极管QN2的制造方法的3例。通过实施同样的方法，也可制造图12的二极管QP2。
图13～图19是示出制造方法的第1例的工序图。首先，在元件区SR4中形成图13的二极管。该二极管可与图3中示出的二极管QN1是同等的，但较为理想的是，如图13中所示，栅31具有包含在栅绝缘膜30上形成的多晶硅膜160、阻挡金属膜161和金属膜162的3层结构。在多晶硅膜160中以高浓度导入了杂质元素。阻挡金属膜161例如有氮化钨(WNx)、氮化钽(TaN)、氮化钛(TiN)、或钽化钨(TaW)，具有在多晶硅膜160与金属膜162之间防止构成元素的扩散的阻挡功能。使用钨等的高熔点金属作为金属膜162。
在这样的栅31上夹住另一阻挡金属膜167形成了绝缘膜163。此外，在栅31的两侧形成了侧壁衬垫32、33。在该侧壁衬垫32、33与栅31之间及侧壁衬垫32、33与构成扩散区的SOI层401之间介入了氮化膜等的中间层164、165。
接着，在该二极管的整个面上淀积钴等的硅化用的金属，如图14所示，形成金属膜168。
其后，在例如氮气气氛中进行RTA(快速热退火)等的高温热处理。其结果，通过金属膜168与硅发生反应，形成金属硅化物。另一方面，在金属膜168不与硅相接的侧壁衬垫32、33和绝缘膜163上未形成金属硅化物，而是形成金属氮化膜，或残留了未反应的金属膜。通过利用刻蚀除去该金属氮化膜或残留的金属膜，如图15中所示，在SOI层401上以自对准的方式形成金属硅化物膜169、170。
接着，在图15的工序后的中间结构体的全部表面上淀积了绝缘层171后，通过使用各向异性刻蚀进行构图，形成埋设栓用的槽172。在该阶段中，构成栅31的金属膜162的一部分表面露出。其后，通过使用溅射装置或CVD装置、沿槽172的内壁淀积氮化钛(TiN)等的金属氮化膜后，通过使用CVD装置在该金属氮化膜上淀积多晶硅膜，形成具有金属氮化膜和多晶硅膜的二层膜173(图16)。
接着，通过进行各向异性刻蚀，除了以覆盖槽172的侧壁172a、172b的方式已成膜的部分外，除去金属氮化膜/多晶硅膜173。但是，在槽172的直径小的情况下，虽然存在二层膜173的一部分残留在其底面的情况，但即使如此也没有妨碍。
接着，在中间结构体的全部表面上淀积了硅化用的金属膜174后，通过在氮气气氛下使用RTA等进行高温热处理。其结果，二层膜173上的金属膜174与硅反应，形成金属硅化物(图17)。
接着，通过除去未与硅反应的绝缘层171上的金属膜174和金属氮化膜，在槽172的侧壁172a、172b上形成金属硅化物膜175a、175b(图18)。由此，导电性地连接p层34、n+层20与栅31。
接着，在槽172中经金属硅化物膜埋设Mo、Al、Cu、Al、Cu、W、Ag、Au等的金属材料，通过用CMP(化学机械研磨)装置对上表面进行平坦化，由此，如图19中所示，形成栓176。在此，也可在槽172与栓176之间形成阻挡金属膜(例如，TiN、TaN、TaW、WNx等)。此外，作为上述的已硅化的金属，可使用Pt、Ti、W、Mo、Zr、Co、Ni等。
[3.3.制造方法：其2]
图20～图22是示出制造方法的第2例的工序图。在该方法中，首先，在元件区SR4中形成了图13的二极管后，进行图20的工序。在图20的工序中，首先，在图13的二极管的全部表面上形成了绝缘层180后，通过使用各向异性刻蚀进行构图，形成埋设栓用的槽181、182。此时，通过利用刻蚀除去侧壁衬垫33和栅31的上部，栅31的金属膜162的一部分表面露出。
接着，将从槽181、182露出的SOI层401作为籽晶(seed)，在其表面上有选择地形成硅外延层183、184。此时，将硅外延层184成膜为覆盖从SOI层401到栅31的金属膜162的范围。其后，在全部表面上对硅化用的钴等的金属膜185进行成膜。
接着，通过在氮气气氛下使用RTA等进行热处理，硅外延层183、184与在其上形成的金属膜185发生反应，形成金属硅化物。其后，通过用刻蚀除去绝缘膜180上的未反应的金属硅化物膜，在槽181、182的底面上形成金属硅化物膜186、187(图21)。
接着，如图22中所示，在槽181、182的内壁上形成了TiN、TaN、TaW或WNx等的阻挡金属膜188、189后，通过埋设钨等的金属材料，形成栓190、191。由此，通过金属硅化物膜187导电性地连接栅31、p层34与n+层20。
[3.4.制造方法：其3]
图23和图24是示出制造方法的第3例的工序图。在该方法中，首先，在进行图13～图15的工序后，进行图23的工序。在图23的工序中，首先，在图15的中间结构体的全部表面上淀积了绝缘膜后，通过使用各向异性刻蚀进行构图，形成埋设栓用的槽193。此时，通过利用刻蚀除去栅31和侧壁衬垫33的上部，栅31的金属膜162的一部分表面露出。其后，在全部表面上淀积上述的阻挡金属膜194、在槽193中充填了金属材料后，通过用CMP装置对上表面进行平坦化，形成栓195(图24)。其结果，经金属硅化物膜169导电性地连接p层34与n+层20，再者，也经阻挡金属膜194导电性地连接栅31。
[3.5.对于双极型晶体管的应用例]
也可将如以上所述的金属硅化物膜应用于双极型晶体管PB1、NB1。图25是示出该例用的沿图1的X1-X2切断线的剖面图。如图25中所示，形成了金属硅化物膜192，使其覆盖元件区SR2和元件区SR3的SOI层401的主表面和栅的一部分。即，即使在双极型晶体管PB1、NB1的哪一个中，也利用金属硅化物膜192导电性地连接了栅与源(再者是体)。由于用低电阻稳定地将栅与源短路，故可稳定地将保持电压VH抑制得较低。
[4.实施例4]
图26是从斜上方看实施例4的半导体装置的斜视图。图27是沿图26的装置的D1-D2切断线的剖面图。图28是沿E1-E2切断线的剖面图，图29是沿F1-F2切断线的剖面图。此外，图30是半导体装置80的电路图。该半导体装置80在用部分隔离层对一部分的元件区之间进行元件隔离、在被部分隔离层和埋入绝缘膜夹住的SOI层的部分中形成了电阻元件这一点上与实施例1的半导体装置1在特征方面不同。
在SOI层401的主表面上有选择地形成了作为元件隔离层81的STI，由此对多个元件区SR10～SR17相互间进行元件隔离。元件隔离层81在半导体装置80的一部分(包含半导体装置80的外周)中具有到达埋入绝缘膜3的完全隔离层，同时，在另一部分中具有不到达埋入绝缘膜3的部分隔离层。
在元件区SR15中形成了p+层88，在元件区SR12中形成了p+层87。而且，利用在作为元件隔离层81的一部分的部分隔离层81b与埋入绝缘膜3之间的SOI层401的部分中形成的p层90连结了该p+层88与p+层87。p层90形成了电阻元件R4。
在元件区SR17中形成了n+层105，在元件区SR13中形成了n+层96。而且，利用在被作为元件隔离层81的一部分的部分隔离层81f与埋入绝缘膜3夹住的SOI层401的部分中形成的n层106连结了该n+层105与n+层96。n层106形成了电阻元件R3。
在元件区SR10中形成了p层82和n+层83、84。n+层83形成了n沟道型MOSFET的源，n+层84形成了漏。栅86经栅绝缘膜85与p层82对置。利用在作为元件隔离层81的一部分的部分隔离层81a与埋入绝缘膜3之间的SOI层401的部分中形成的p层89连结了该p层82与p+层87。
p层82、p层89和p+层87形成了n沟道型MOSFET的体，特别是，进行与布线的连接的部分、即p+层87相当于体接触区。此外，p层89形成电阻元件R6。即，经与电阻元件R6相当的p层89固定了在元件区SR10中形成的MOSFET的体的电位。
n+层83、p层82(和n层89、p+层87)和n+层84分别形成了npn型的双极型晶体管的PB2的发射极、基极和集电极。即，在元件区SR10(和SR12)中，作为n沟道型MOSFET的寄生双极型晶体管，形成了双极型晶体管PB2。
将元件区SR11形成为其导电型与元件区SR10的导电型对称。即，在元件区SR11中，形成了n层91、p+层92、93、p+层93形成了p沟道型MOSFET的源，p+层92形成了漏。栅95经栅绝缘膜94与n层91对置。利用在作为元件隔离层81的一部分的部分隔离层81c与埋入绝缘膜3之间的SOI层401的部分中形成的n层102连结了该n层91与n+层96。
n层91、n层102和n+层96形成了p沟道型MOSFET的体，特别是，进行与布线的连接的部分、即n+层96相当于体接触区。此外，n层102形成电阻元件R5。即，经与电阻元件R5相当的n层102固定了在元件区SR11中形成的MOSFET的体的电位。
p+层93、n层91(和n层102、n+层96)和p+层92分别形成了pnp型的双极型晶体管的NB2的发射极、基极和集电极。即，在元件区SR11(和SR13)中，作为p沟道型MOSFET的寄生双极型晶体管，形成了双极型晶体管NB2。
双极型晶体管PB2的基极和集电极通过电阻元件R6和R5个别地与双极型晶体管NB2的集电极和基极连接。由此，双极型晶体管NB2、PB2互相构成了正反馈电路。再有，在图26～图30中，节点N20～N25表示布线的连接部。
此外，双极型晶体管PB2的发射极与基极通过布线和电阻元件R4、R6互相连接，双极型晶体管NB2的发射极与基极也通过布线和电阻元件R3、R5互相连接。再者，栅86通过布线连接到作为源的n+层83上，栅95通过布线连接到作为源的p+层93上。此外，电阻元件R3的一端通过布线连接到阳极A上，电阻元件R4的一端通过布线连接到阴极C上。即，双极型晶体管PB2、NB2和电阻元件R3～R6形成了SCR403。
半导体装置80除了该SCR403外，还具备二极管QN3。该二极管QN3在元件区SR14和SR16中被形成。在元件区SR14中形成了p层97和n+层98、99。n+层98形成n沟道型MOSFET的源、漏的一侧(以下，定为源)，n+层99形成源、漏的另一侧(以下，定为漏)。栅101经栅绝缘膜100与p层97对置。
在元件区SR16中形成了p+层104。而且，利用在作为元件隔离层81的一部分的部分隔离层81e与埋入绝缘膜3之间的SOI层401的部分中形成的p层103连结了该p层97与p+层104。利用作为元件隔离层81的一部分的完全隔离层81d完全隔离了元件区SR13与元件区SR14之间。
p层97、p层103和p+层104形成了n沟道型MOSFET的体，特别是，进行与布线的连接的部分、即p+层104相当于体接触区。此外，p层103形成电阻元件R7。即，经与电阻元件R6相当的p层103固定了在元件区SR14中形成的MOSFET的体的电位。
p层97、p层103、p+层104、n+层98和栅101通过布线互相连接。即，元件区SR14(和元件区SR16)中形成的n沟道型的MOSFET起到BCG二极管的功能。即，二极管QN3作为p/n+型的BCG二极管来形成。
起到二极管QN3的阳极功能的p层97、p层103和p+层104通过布线与晶体管PB2的发射极连接，起到阴极的功能的n+层99通过布线与晶体管PB2的集电极连接。即，二极管QN3与晶体管PB2以反向并联的方式进行了连接。因而，在半导体装置80中，也可得到与实施例的半导体装置1相同的效果。
此外，由于在被部分隔离层81b、81f和埋入绝缘膜3夹住的SOI层401的部分中形成了电阻元件R3、R4，故适度地增加电阻值来设定是容易的。由此，在使SCR403的工作稳定的同时，可促进接通工作。此外，通过调整形成电阻元件R4的p层90的宽度(图27中的深度)、长度LL1、厚度TT1和杂质浓度、及形成电阻元件R3的n层106的宽度(图29中的深度)、长度LL4、厚度TT4和杂质浓度，将电阻元件R3和R4的电阻值调整到所希望的大小也是容易的。
再者，由于设置电阻元件R5、R6，故SCR403的工作变得稳定。此外，通过调整形成电阻元件R6的p层89的宽度(图27中的深度)、长度LL2、厚度TT2和杂质浓度、及形成电阻元件R5的n层102的宽度(图28中的深度)、长度LL3、厚度TT3和杂质浓度，将电阻元件R5和R6的电阻值调整到所希望的大小也是容易的。此外，较为理想的是，将p层90和n层106的杂质浓度设定得比p层89和n层102的杂质浓度低，由此，将电阻元件R3和R4的电阻设定得比电阻元件R5和R6的电阻高。由此，在使SCR403的工作稳定的同时，可进一步促进接通工作。
[5.实施例5]
实施例5的半导体装置在利用以pnpn的顺序互相接合的半导体层等效地形成了构成SCR的2个双极型晶体管这一点上在特征方面与实施例1的半导体装置1不同。利用该特征，可得到能减少在SOI衬底上所占的半导体装置的面积的优点。
[5.1.装置的结构和工作]
图31是从斜上方看实施例5的半导体装置的斜视图。图32是沿图31的半导体装置110的G1-G2切断线的剖面图，图33是沿H1-H2切断线的剖面图，图34是沿I1-I2切断线的剖面图，而且，图35是沿J1-J2切断线的剖面图。此外，图36是半导体装置110的电路图。再有，在图31～图36中，节点N30～N33表示布线的连接部。在图31的双极型晶体管PB3、NB3和等效地形成二极管QN3的MOSFET的每一个中，也可在其栅的侧面上形成了侧壁。
在SOI层401的主表面上有选择地形成了作为元件隔离层111的STI，由此对多个元件区SR20～SR25相互间进行元件隔离。元件隔离层111在半导体装置110的一部分(包含半导体装置110的外周)中具有到达埋入绝缘膜3的完全隔离层，同时，在另一部分中具有不到达埋入绝缘膜3的部分隔离层。
在元件区SR21中合并了在图26中示出的元件区SR10和SR11的要素。即，在元件区SR21中以下述顺序连结了n+层83、p层82、n+层84、p层196和p+层93。n+层83、p层82和n+层84分别相当于npn型双极型晶体管PB3的发射极、基极和集电极。此外，p层82、n+层84和p层196(p+层93)分别相当于pnp型双极型晶体管NB3的集电极、基极和发射极。
即，在半导体装置110中，双极型晶体管PB3的基极与双极型晶体管NB3的集电极成为一体，双极型晶体管PB3的集电极与双极型晶体管NB3的基极成为一体。由此，可节约SCR404在SOI衬底上所占的面积。再者，通过使用栅86、95作为掩蔽体有选择地导入杂质元素，也可得到能以自对准的方式形成n+层83、n+层84和p+层93的优点。
在元件区SR20中形成了n+层112。利用在作为元件隔离层111的一部分的部分隔离层111d与埋入绝缘膜3之间的SOI层401的部分中形成的n层132连结了元件区SR20的n+层112与元件区SR21的n+层83。n层132形成了电阻元件R9。电阻元件R9的一端通过布线连接到阴极C上。
在元件区SR25中形成了p+层129。利用在作为元件隔离层111的一部分的部分隔离层111c与埋入绝缘膜3之间的SOI层401的部分中形成的p层131连结了元件区SR25的p+层129与元件区SR21的p+层93。p层131形成了电阻元件R8。电阻元件R8的一端通过布线连接到阳极A上。
在元件区SR23和SR24中，分别与元件区SR14和SR16(图26)同等地形成二极管QN3。利用作为元件隔离层111的一部分的完全隔离层111a完全地隔离了元件区SR23与SR21。
与二极管QN3的阴极相当的n+层98通过布线与元件区SR21的n+层84连接，与阳极相当的p+层104通过布线与元件区SR20的n+层112连接。由此，二极管QN3经电阻元件R9以反向并联的方式与双极型晶体管PB3连接。因而，在半导体装置110中，也可得到与实施例1的半导体装置1相同的效果。
此外，在元件区SR22中，与元件区SR12(图26)同样地形成了p+层87。利用在作为元件隔离层111的一部分的部分隔离层111e与埋入绝缘膜3之间的SOI层401的部分中形成的p层89连结了p层82与p+层87。与p+层87连接的节点N31可处于浮游状态，也可通过布线被施加任意的电位。例如，通过对节点N31供给电位，可使正的基极电流流过p层82，由此，也可减少保持电压VH。
此外，由于在被部分隔离层111c、111d和埋入绝缘膜3夹住的p层131和n层132中形成了电阻元件R8、R9，故通过该p层90和n层106的宽度、长度和杂质浓度，将电阻元件R8和R9的电阻值调整到所希望的大小也是容易的。由此，可精密地调整保持电压VH。
[5.2.半导体装置110的变形例]
图37是示出实施例5的变形例的半导体装置的概略斜视图，图38是沿图37的半导体装置110a的K1-K2切断线的剖面图。在半导体装置110a中，设置了形成p+层133的元件区SR26。利用作为元件隔离层111的一部分的完全隔离层111g将元件区SR26与元件区SR23完全隔离，利用作为元件隔离层111的一部分的部分隔离层111f与元件区SR21部分隔离。
利用被部分隔离层111f和埋入绝缘膜3夹住的SOI层401的部分中形成的p层134连结了元件区SR26的p+层133与元件区SR21的p层91。此外，p+层133通过布线与元件区SR21的p+层93连接。这样，可通过作为电阻层的p层134将p层91连接到p+层93上。
图39是示出实施例5的又一变形例的半导体装置的概略斜视图，图40是沿图39的半导体装置110b的L1-L2切断线的剖面图，图41是沿M1-M2切断线的剖面图。
在半导体装置110b的元件区SR21中以下述顺序连结了n+层113、n层136、p+层137、n层138和p+层139。栅141夹住栅绝缘膜140与n层136对置，栅143夹住栅绝缘膜142与n层138对置。
n+层113(和n层136)、p+层137和n层138分别相当于npn型双极型晶体管PB4的发射极、基极和集电极。此外，p+层137、n层138和p+层139分别相当于pnp型双极型晶体管NB4的集电极、基极和发射极。
在元件区SR26中形成了n+层145。利用被部分隔离层111f和埋入绝缘膜3夹住的SOI层401的部分中形成的n层146连结了该n+层145与元件区SR21的n层138。此外，n+层145通过布线与元件区SR23的p+层99连接。
在元件区SR22中形成了n+层144。利用被部分隔离层111e和埋入绝缘膜3夹住的SOI层401的部分中形成的n层147连结了该n+层144与元件区SR21的n层136。此外，n+层144通过布线与元件区SR21的n+层113连接。
与p+层137连接的节点N40可处于浮游状态，也可通过布线被施加任意的电位。例如，通过对节点N40供给电位，可使正的基极电流流过p+层137，由此，也可减少保持电压VH。
在本发明的第1方面的装置中，由于二极管与作为半导体可控整流器的构成要素的双极型晶体管以反向并联的方式连接，故促进半导体可控整流器的正反馈作用，由此增强电流驱动能力，同时促进接通工作。因而，装置适合于作为保护电路的使用，可发挥高的保护能力。
在本发明的第2方面的装置中，由于2个双极型晶体管的各自的基极与发射极通过电阻元件连接，由此来固定基极的电位，故半导体可控整流器的工作变得稳定。
在本发明的第3方面的装置中，由于在SOI衬底的SOI层中形成了2个双极型晶体管、2个电阻元件和二极管，故可容易地完全隔离各元件。此外，由于即使在SOI层中形成这些元件，也可利用二极管的的正反馈促进作用来增强半导体可控整流器的电流驱动能力，而且促进接通工作，故装置十分适合于作为保护电路的使用。
在本发明的第4方面的装置中，由于在被部分隔离层和埋入绝缘膜夹住的SOI层的部分中形成了2个电阻元件，故将电阻值适度地设定得较大是容易的。由此，在使半导体可控整流器的工作稳定的同时，可促进接通工作。此外，通过调整被形成电阻元件的SOI层的部分的宽度、长度和杂质浓度，将电阻值调整到所希望的大小也是容易的。
在本发明的第5方面的装置中，由于设置另外2个电阻元件，半导体可控整流器的工作变得稳定。此外，通过调整被形成这另外2个电阻元件的SOI层的部分的宽度、长度和杂质浓度，将电阻值调整到所希望的大小也是容易的。
在本发明的第6方面的装置中，由于将另外2个电阻元件的电阻设定得比2个电阻元件的电阻低，故可促进半导体可控整流器的接通工作。此外，通过使杂质浓度不同，可容易地调整电阻值。
在本发明的第7方面的装置中，由于作为MOSFET的寄生双极型晶体管来形成2个双极型晶体管的每一个，故制造工序变得容易，可节约制造成本。
在本发明的第8方面的装置中，由于2个MOSFET的每一个的栅与源连接，故可减少半导体可控整流器的保持电压，促进接通。
在本发明的第9方面的装置中，由于2个MOSFET的每一个具有连接栅与源的金属半导体化合物膜，故可用低电阻稳定地使栅与源短路。
在本发明的第10方面的装置中，由于在2个MOSFET的每一个中连接栅与源的金属半导体化合物膜也连接体，故可用低电阻稳定地将体电位固定于源电位。
在本发明的第11方面的装置中，由于利用以pnpn的顺序互相接合的半导体层等效地形成了2个双极型晶体管，故可缩小装置的尺寸。
在本发明的第12方面的装置中，由于二极管是BCG二极管，故在导通状态与关断状态之间的转移中，电流的变化对于电压的变化的比例高，在开关特性方面良好。因此，进一步促进半导体可控整流器的正反馈作用。
在本发明的第13方面的装置中，由于BCG二极管具有连接源和漏的一侧与体的金属半导体化合物膜，故可用低电阻稳定地使上述一侧与体短路。由于作为减少二极管的电阻的结果、电流增加，故加快了半导体可控整流器的开关工作。
在本发明的第14方面的装置中，由于BCG二极管所具有的金属半导体化合物膜也与栅连接，故可用低电阻稳定地使上述一侧与体和栅短路。

Claims (13)

1.一种半导体装置，其特征在于，具备：
半导体可控整流器，具有导电型互不相同的2个双极型晶体管，该2个双极型晶体管的一个晶体管的基极与另一个晶体管的集电极连接，上述一个晶体管的集电极与上述另一个晶体管的基极连接；以及
二极管，以反向并联的方式与上述一个晶体管的集电极和发射极连接；
在SOI衬底上的SOI层中形成了上述2个双极型晶体管和上述二极管。
2.如权利要求1中所述的半导体装置，其特征在于：
还具备2个电阻元件，形成在SOI层中；
上述2个双极型晶体管的各自的基极和发射极通过上述2个电阻元件之一进行了连接。
3.如权利要求2中所述的半导体装置，其特征在于：
在上述SOI层的主表面中有选择地形成了部分隔离层，在被上述部分隔离层和埋入绝缘膜夹住的上述SOI层的部分中形成了上述2个电阻元件。
4.如权利要求3中所述的半导体装置，其特征在于：
还具备在被上述部分隔离层和埋入绝缘膜夹住的上述SOI层的另外的部分中形成了的另外的2个电阻元件，
在上述一个晶体管的集电极与上述2个电阻元件的一个的连接部与上述另一个晶体管的基极之间和在上述另一个晶体管的集电极与上述2个电阻元件的另一个的连接部与上述一个晶体管的基极之间个别地插入了上述另外的2个电阻元件的一个和另一个。
5.如权利要求4中所述的半导体装置，其特征在于：
上述SOI层的上述另外的部分的杂质浓度比上述SOI层的上述部分的杂质浓度高，因此，将上述另外的2个电阻元件的电阻设定得比上述2个电阻元件的电阻低。
6.如权利要求1至3的任一项中所述的半导体装置，其特征在于：
利用以pnpn的顺序互相连结了的半导体层等效地形成了上述2个双极型晶体管。
7.如权利要求1至5的任一项中所述的半导体装置，其特征在于：
上述二极管是体耦合栅二极管，即将栅和体连接到源和漏一侧的MOSFET。
8.如权利要求7中所述的半导体装置，其特征在于：
上述体耦合栅二极管具有以跨过上述一侧的表面和上述体的未被上述栅覆盖的部分的表面的方式形成的、连接该上述一侧与上述体的金属半导体化合物膜。
9.如权利要求8中所述的半导体装置，其特征在于：
上述体耦合栅二极管具有的上述金属半导体化合物膜通过也以跨过上述体耦合栅二极管的上述栅的表面的方式被形成，而也与该栅进行了连接。
10.一种半导体装置，具备：
半导体可控整流器，具有导电型互不相同的2个双极型晶体管，该2个双极型晶体管的一个晶体管的基极与另一个晶体管的集电极连接，上述一个晶体管的集电极与上述另一个晶体管的基极连接；以及
二极管，以反向并联的方式与上述一个晶体管的集电极和发射极连接；其特征在于：
上述2个双极型晶体管的每一个分别以MOSFET的源和漏的一方和另一方为发射极和集电极，以体为基极。
11.如权利要求10中所述的半导体装置，其特征在于：
上述2个MOSFET的各自的栅与源进行了连接。
12.如权利要求11中所述的半导体装置，其特征在于：
上述2个MOSFET的每一个具有以跨过栅和源的表面的方式形成的、连接该栅与源的金属半导体化合物膜。
13.如权利要求12中所述的半导体装置，其特征在于：
在上述2个MOSFET的每一个中，也以跨过上述体的表面的方式形成上述金属半导体化合物膜，由此来连接上述栅、上述源与上述体。
CNB011122366A 2000-08-08 2001-03-30 半导体装置 Expired - Fee Related CN1310323C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP239405/00 2000-08-08
JP2000239405A JP4573963B2 (ja) 2000-08-08 2000-08-08 半導体装置

Publications (2)

Publication Number Publication Date
CN1337744A CN1337744A (zh) 2002-02-27
CN1310323C true CN1310323C (zh) 2007-04-11

Family

ID=18730951

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011122366A Expired - Fee Related CN1310323C (zh) 2000-08-08 2001-03-30 半导体装置

Country Status (6)

Country Link
US (1) US6429505B1 (zh)
JP (1) JP4573963B2 (zh)
KR (1) KR100403399B1 (zh)
CN (1) CN1310323C (zh)
DE (1) DE10106406A1 (zh)
TW (1) TW533590B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246600A (ja) * 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6633068B2 (en) * 2001-05-10 2003-10-14 Industrial Technology Research Institute Low-noise silicon controlled rectifier for electrostatic discharge protection
US6573566B2 (en) * 2001-07-09 2003-06-03 United Microelectronics Corp. Low-voltage-triggered SOI-SCR device and associated ESD protection circuit
US6576974B1 (en) * 2002-03-12 2003-06-10 Industrial Technology Research Institute Bipolar junction transistors for on-chip electrostatic discharge protection and methods thereof
TW200507254A (en) * 2003-04-16 2005-02-16 Sarnoff Corp Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US6909149B2 (en) * 2003-04-16 2005-06-21 Sarnoff Corporation Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
JP5071652B2 (ja) * 2007-11-02 2012-11-14 セイコーエプソン株式会社 半導体装置
KR100968647B1 (ko) * 2007-12-28 2010-07-06 매그나칩 반도체 유한회사 Ｅｓｄ 보호회로
CN101593973B (zh) * 2008-05-29 2011-07-06 中芯国际集成电路制造(北京)有限公司 静电放电保护电路
JP5595751B2 (ja) * 2009-03-11 2014-09-24 ルネサスエレクトロニクス株式会社 Ｅｓｄ保護素子
US8232603B2 (en) * 2009-03-19 2012-07-31 International Business Machines Corporation Gated diode structure and method including relaxed liner
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
JP5540801B2 (ja) * 2010-03-19 2014-07-02 富士通セミコンダクター株式会社 Ｅｓｄ保護回路及び半導体装置
US10199482B2 (en) * 2010-11-29 2019-02-05 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8482078B2 (en) 2011-05-10 2013-07-09 International Business Machines Corporation Integrated circuit diode
US8722500B2 (en) * 2011-09-20 2014-05-13 GlobalFoundries, Inc. Methods for fabricating integrated circuits having gate to active and gate to gate interconnects
US9484739B2 (en) 2014-09-25 2016-11-01 Analog Devices Global Overvoltage protection device and method
US10181719B2 (en) 2015-03-16 2019-01-15 Analog Devices Global Overvoltage blocking protection device
CN109411468B (zh) * 2018-10-25 2020-06-30 湖南大学 可控硅静电保护器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610425A (en) * 1995-02-06 1997-03-11 Motorola, Inc. Input/output electrostatic discharge protection circuit for an integrated circuit
CN1175795A (zh) * 1996-09-03 1998-03-11 摩托罗拉公司 用于集成电路的非击穿触发静电放电保护电路及其方法
US5959332A (en) * 1994-08-19 1999-09-28 Stmicroelectronics, S.R.L. Electrostatic-discharge protection device and method for making the same
US6015992A (en) * 1997-01-03 2000-01-18 Texas Instruments Incorporated Bistable SCR-like switch for ESD protection of silicon-on-insulator integrated circuits
US6096584A (en) * 1997-03-05 2000-08-01 International Business Machines Corporation Silicon-on-insulator and CMOS-on-SOI double film fabrication process with a coplanar silicon and isolation layer and adding a second silicon layer on one region

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306872A (ja) * 1995-05-01 1996-11-22 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓ入力保護回路
US6016002A (en) * 1996-12-20 2000-01-18 Texas Instruments Incorporated Stacked silicon-controlled rectifier having a low voltage trigger and adjustable holding voltage for ESD protection
JP3732908B2 (ja) 1996-12-27 2006-01-11 三洋電機株式会社 半導体集積回路
JP3372462B2 (ja) 1997-11-27 2003-02-04 電気化学工業株式会社 ゴムシートの製造方法
JPH11251426A (ja) * 1998-03-05 1999-09-17 Hitachi Ltd 半導体集積回路装置およびその製造方法
TW441068B (en) * 1998-03-18 2001-06-16 Em Microelectronic Marin Sa Structure for protecting a circuit against electrostatic discharge
US6080612A (en) 1998-05-20 2000-06-27 Sharp Laboratories Of America, Inc. Method of forming an ultra-thin SOI electrostatic discharge protection device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959332A (en) * 1994-08-19 1999-09-28 Stmicroelectronics, S.R.L. Electrostatic-discharge protection device and method for making the same
US5610425A (en) * 1995-02-06 1997-03-11 Motorola, Inc. Input/output electrostatic discharge protection circuit for an integrated circuit
CN1175795A (zh) * 1996-09-03 1998-03-11 摩托罗拉公司 用于集成电路的非击穿触发静电放电保护电路及其方法
US6015992A (en) * 1997-01-03 2000-01-18 Texas Instruments Incorporated Bistable SCR-like switch for ESD protection of silicon-on-insulator integrated circuits
US6096584A (en) * 1997-03-05 2000-08-01 International Business Machines Corporation Silicon-on-insulator and CMOS-on-SOI double film fabrication process with a coplanar silicon and isolation layer and adding a second silicon layer on one region

Also Published As

Publication number Publication date
DE10106406A1 (de) 2002-02-28
JP2002057286A (ja) 2002-02-22
TW533590B (en) 2003-05-21
US20020033520A1 (en) 2002-03-21
CN1337744A (zh) 2002-02-27
US6429505B1 (en) 2002-08-06
JP4573963B2 (ja) 2010-11-04
KR20020013370A (ko) 2002-02-20
KR100403399B1 (ko) 2003-10-30

Similar Documents

Publication Publication Date Title
CN1310323C (zh) 半导体装置
CN1213480C (zh) 半导体器件及其制造方法
CN100336228C (zh) 半导体器件
CN1262019C (zh) 半导体器件
CN1235292C (zh) 半导体器件及其制造方法
CN1230888C (zh) 半导体元件及其制造方法
CN1449040A (zh) 半导体集成电路器件及其制造方法
CN1268003C (zh) 半导体器件及其制造方法
CN1218399C (zh) 绝缘栅双极晶体管
CN1192051A (zh) 半导体器件及其制造方法
CN1591902A (zh) 绝缘栅型晶体管以及逆变器电路
CN1866521A (zh) 电子电路、电子电路装置和制造电子电路的方法
CN1684257A (zh) 半导体装置
CN1728401A (zh) 半导体器件及其制造方法
CN1421914A (zh) 半导体装置及其制造方法
CN1479374A (zh) 外部放电保护电路
CN1794451A (zh) 半导体装置及其制造方法
CN1150628C (zh) 半导体集成电路器件及其制造方法
CN1171314C (zh) 半导体装置及半导体装置的制造方法
CN1402356A (zh) 纵向结构的半导体器件
CN101030598A (zh) 半导体装置及其制造方法
CN1426110A (zh) 半导体器件及其制造方法
CN1153301C (zh) 半导体器件及其制造方法
CN1682359A (zh) 半导体器件及其制造方法
CN1508881A (zh) 双向光控晶闸管芯片、光触发耦合器及固态继电器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070411

Termination date: 20140330