CN1508881A - 双向光控晶闸管芯片、光触发耦合器及固态继电器 - Google Patents

双向光控晶闸管芯片、光触发耦合器及固态继电器 Download PDF

Info

Publication number
CN1508881A
CN1508881A CNA2003101246157A CN200310124615A CN1508881A CN 1508881 A CN1508881 A CN 1508881A CN A2003101246157 A CNA2003101246157 A CN A2003101246157A CN 200310124615 A CN200310124615 A CN 200310124615A CN 1508881 A CN1508881 A CN 1508881A
Authority
CN
China
Prior art keywords
diffusion region
chip
thyristor
type
light controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101246157A
Other languages
English (en)
Other versions
CN1508881B (zh
Inventor
鞠山满
久保胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1508881A publication Critical patent/CN1508881A/zh
Application granted granted Critical
Publication of CN1508881B publication Critical patent/CN1508881B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
    • H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thyristors (AREA)
  • Light Receiving Elements (AREA)

Abstract

在N型硅衬底41的整个宽度上形成沟道隔离区42，在左侧部分40a和右侧部分40b中形成光控晶闸管，其中在N型硅衬底41的几乎整个宽度上平行于沟道隔离区42形成每个光控晶闸管的阳极扩散区43、P栅扩散区44、阴极扩散区45，反向平行地布线。通过沟道隔离区阻止整流过程中沟道之间残余的空穴移动，由此抑制整流失败，以提高整流性能。而且，尽管半导体芯片被沟道隔离区分开，也可以获得用于控制约0.2A的负载电流的足够大的操作电流。因此，使用这些双向光控晶闸管芯片使之可以实现具有除去主晶闸管的廉价SSR。

Description

双向光控晶闸管芯片、光触发 耦合器及固态继电器
发明背景
本发明涉及双向光控晶闸管芯片、利用双向光控晶闸管芯片的光触发(light-fired)耦合器以及利用光触发耦合器的固态继电器(下面缩写为SSR)
通常，固态继电器与交流电一起使用，具有如图21所示的电路结构。该SSR8由光触发耦合器3、双向晶闸管(下面有时称为主晶闸管)4以及缓冲电路7构成，光触发耦合器3由发光器件1如LED(发光二极管)和双向光控晶闸管2构成，双向晶闸管4用于实际控制负载，缓冲电路7由电阻5、电容器6等构成。
图22示出了构成SSR 8的光触发耦合器3的等效电路图。双向光控晶闸管2由CH(沟道)1的光控晶闸管9和CH2的光控晶闸管10构成。通过将PNP型晶体管Q1的基极连接到NPN型晶体管Q2的集电极以及将PNP型晶体管Q1的集电极连接到NPN型晶体管Q2的基极构成CH1的光控晶闸管9。同样，通过将PNP型晶体管Q3的基极连接到NPN型晶体管Q4的集电极以及将PNP型晶体管Q3的集电极连接到NPN型晶体管Q4的基极构成CH2的光控晶闸管10。
而且，在CH1侧，PNP型晶体管Q1的发射极直接连接到电极T1。另一方面，NPN型晶体管Q2的发射极和基极分别直接连接和经过栅电阻11连接到电极T2。同样，在CH2侧，PNP型晶体管Q3的发射极直接连接到电极T2。另一方面，NPN型晶体管Q4的发射极和基极分别直接连接和经过栅电阻12连接到电极T1。
图23是图22的双向光控晶闸管2的示意性图形布局。图24A和24B是沿图23的箭头线A-A′的示意性剖面图。图24A示出了电压反相过程中(整流过程中)光学导通的状态，图24B示出了电压反相过程中(整流过程中)光学截止的状态。该双向光控晶闸管2在N型硅衬底21的正面侧上提供有两个阳极扩散区(P型)22和两个P栅扩散区(P型)23，在图中这些区彼此横向反相。在每个P栅扩散区23中在与阳极扩散区22相对的侧上提供阴极扩散区(N型)24。因此，形成构成图22中的CH1的光控晶闸管9的PNPN部分，从图中右侧上的阳极扩散区22朝着左侧上的阴极扩散区24的方向延伸。而且，形成构成图22中的CH2的光控晶闸管10的PNPN部分，从图中左侧上的阳极扩散区22朝着右侧上的阴极扩散区24的方向延伸。
亦即，CH1侧上的PNP型晶体管Q1由在右侧上的阳极扩散区22、N型硅衬底21以及左侧上的P栅扩散区23构成，同时CH1侧上的NPN型晶体管Q2由左侧上的阴极扩散区24、P栅扩散区23以及N型硅衬底21构成。另一方面，CH2侧上的PNP型晶体管Q3由左侧上的阳极扩散区22、N型硅衬底21以及右侧上的P栅扩散区23构成，同时CH2侧上的NPN型晶体管Q4由右侧上的阴极扩散区24、P栅扩散区23以及N型硅衬底21构成。右侧上的阳极扩散区22和电极T1通过金线25a彼此连接，同时阴极扩散区24和电极T1通过芯片内部的右侧上的铝电极26彼此连接。而且，左侧上的阳极扩散区22和电极T2通过金线25b彼此连接，同时阴极扩散区24和电极T2通过芯片内部左侧上的铝电极26彼此连接。
如下操作具有前述结构的双向光控晶闸管2。亦即，在图22至24A中，首先，在将比器件的通态电压(约1.5V)更高的电源电压作为偏压施加到电极T1和电极T2的条件下，如果电极T1侧的电位极性与电 极T2侧的电位极性相比为正极，那么当双向光控晶闸管2接收来自LED 1的光信号时，CH1侧的NPN型晶体管Q2导通。然后，从CH1侧的PNP型晶体管Q1抽出基极电流，该PNP型晶体管Q1导通。随后，通过PNP型晶体管Q1的集电极电流将基极电流提供给CH1侧的NPN型晶体管Q2，通过正反馈导通CH1侧的PNPN部分，以使对应于AC电路的负载的通态电流从电极T1流到电极T2。在上述情况，由于偏压施加方向反向，CH2侧没有出现PNPN部分的正反馈，因此只有最初的光电流流动。
另一方面，如果电极T2侧的电位极性与电极T1侧的电位极性相比为正极，那么通过与上述情况完全类似的正反馈操作，导通CH2侧上的PNPN部分，CH1侧只有最初的光电流流动。
因此，当CH1侧的PNPN部分或CH2侧的PNPN部分执行光触发操作时，该电流流入主晶闸管4的栅极，触发主晶闸管4。如现有技术的参考文献的涉及用于如上所述的光触发耦合器的双向光控晶闸管，例如，日本专利特开平10-242449的专利公报。
在图21所示的SSR的电路结构中，它是实际控制负载电流的主晶闸管4和用于光触发主晶闸管4的双向光控晶闸管2。那么，具有前述电路结构的SSR 8具有电绝缘特点。
在设计一般的SSR器件中，使用于触发的双向光控晶闸管2接收来自LED 1的光，且由此时产生的约10μA的光致激发电流变为工作状态。另一方面，主晶闸管4用约20mA的栅极触发电流变为工作状态，栅极触发电流是双向光控晶闸管2的工作电流。因此，由LED 1的光致激发电流根本不能触发主晶闸管4。
就在单芯片内部具有双向沟道CH1和CH2，并用作AC电路的开关的前述器件而言，它的整流特性(随后将详细描述)是用于评价器件的重要标准。由于该整流特性，如果主晶闸管4不具有超过希望被控制的电流值的容量，那么主晶闸管4变得不能控制(截止控制)负载，不利地引起故障。同样，如果双向光控晶闸管2不具有超过主晶闸管4的触发电流的容量，那么由于整流特性，双向光控晶闸管2也将产生误操作，主晶闸管4的触发电流值约为50mA。
用于交流电路的开关在具有改进的整流性能的包括如图25所示的光学PNPN开关的单芯片内具有双向沟道CH1和CH2(例如，日本专利特许公开平8-97403)。在光学PNPN开关中，在N型硅衬底31的正侧面提供阳极扩散区(p型)32和与阳极扩散区32相对的P栅扩散区(p型)33，以便彼此以水平状态和相对的垂直状态布置在图25中的上部30a和下部30b。在两个P栅扩散区33、33都提供阴极扩散区(N型)34、34。利用这些，在每个芯片的上部30a和下部30b从阳极扩散区32朝着阴极扩散区34的方向形成PNPN部分。
由具有深度D的缝槽35分开芯片的上部30a和下部30b，缝槽从N型硅衬底31的正表面延伸到衬底内的一点。电流从上部30a中的右侧阳极32到阴极34的流径设为CH1，同时电流从下部30b中的左侧阳极32到阴极34的流径设为CH2。
而且，在芯片的两个部分30a和30b上都提供用于增加CH1和CH2的光敏度的光敏晶体管Q5、Q5。每个光敏晶体管Q5由基极扩散区(P型)36、发射极扩散区(N型)37以及N型硅衬底31组成，基极扩散区36布置从阳极扩散区32跨越P栅扩散区，发射极扩散区37形成在基极扩散区36内，N型硅衬底31起集电极的作用。每个光敏晶体管Q5中的基极扩散区36和发射极扩散区37之间存在基极电阻(未示出)。
而且，在芯片上部30a和下部30b的PNPN部分的P栅扩散区33和光敏晶体管Q5的基极扩散区36之间中形成栅电阻(p型)38。同时上部30a中的阳极扩散区32和下部30b中的基极扩散区36连接到引线框T1，上部30a中的基极扩散区36和下部30b中的阳极扩散区32连接到引线框T2。因此，在上部30a和下部30b上提供的PNPN部分反向平行地布线，用单个芯片执行交流电的开关。
下面操作上述结构的光学PNPN开关。首先，将交流电压施加到端子T1和T2。这里，端子T1侧上的电位极性与端子T2侧相比为正极。当光以该状态进入芯片表面时，首先由于在光敏晶体管Q5的基极扩散区36中产生光电流的作用，因此上部30a的光敏晶体管Q5变为通态。因此，由上部30a中的阳极扩散区32、N型硅衬底31和P栅扩散区33组成的PNP晶体管的基极电流被抽出，将PNP晶体管设为通态。然后，通过PNP晶体管的集电极电流，将基极电流提供给由上部30a中的N型硅衬底31、P栅扩散区33和阴极扩散区34组成的NPN型晶体管，将NPN型晶体管设为通态。最终，基极电流提供给PNP晶体管，以便通过正反馈CH1侧上的PNPN部分变为通态，由此将对应于交流电路的负载的通态电流从端子T1流到端子T2。
在CH2侧，由于以反方向施加偏压，所以没有出现PNPN部分的正反馈，以致仅有最初的光电流流动。
在端子T2侧的电位极性与端子T1侧的极性相比为正极的情况下，通过与上述情况完全类似的正反馈操作，CH2侧上的PNPN部分变为通态，仅初始电流在CH1侧流动。
在N型硅衬底31上的上部30a的PNPN部分和下部30b的PNPN部分之间形成缝槽35。因此，缝槽35阻止空穴移动，空穴是N型硅衬底31中的少数载流子。而且，缝槽35的侧面实现俘获和除去空穴的效果。由此，在此情况下，例如CH1的PNPN部分设为断态(下面简单陈述为“CH1截止”：“通态”和CH2的情况相同)，将留在CH1侧上的N型硅衬底31中的空穴移动到CH2侧变得困难。这些遏制空穴移到CH2侧促进CH2侧的正反馈作用且由此导通CH2的误操作，由此可以提高整流性能。
近年来，围绕电子工业的经济环境变得更严重，真正地需要降低成本和提高电子设备的方便性。为了满足上述需要，例如，试图仅由如图6所示除去主晶闸管4的双向光控晶闸管直接控制负载，减小具有如图21所示结构的常规SSR的零件数量。
在上述情况下，如果使用图23所示的双向光控晶闸管或图25所示的交流电路的开关作为双向光控晶闸管2，那么存在以下问题。
首先，在使用如图23所示的双向光控晶闸管的情况下，该双向光控晶闸管的整流性能变为最严重的问题。该整流性能是重要的设计参数，且可控制的负载电流由该整流性能决定。
在此描述前述的整流性能。关于在正常操作情况下的整流性能，如图24A所示，如果入射光在CH1导通的期间的交流电的半周期消失，那么由于在该半周期期间PNPN部分的电流持续性能，通态继续。然后，如果在下一个半周期发生改变，如图24B所示，那么如果没有入射光，CH2不导通。但是，如果电感负载存在于受到开关的AC电路中，那么通态电压的相位相对于跨接电极T1和电极T2施加的交流电压的相位延迟。因此，在CH1截止的时间点反相的交流电压已施加到电极T1和电极T2两端。因此，在CH1截止的时间点显示出急剧上升的反相电压将施加到CH2侧。
因此，留在双向光控晶闸管2的N型硅衬底21中的空穴27在消失之前如箭头A所示移到右侧上的P栅扩散区23，由此尽管没有入射光，也导通CH2侧的PNP晶体管和促进CH2侧的正反馈，引起CH2导通的误操作(整流失败)。
亦即，前述的“整流特性”是表示可以被控制而不导致如上所述的整流失败的最大工作电流值Icom的特性。
当仅由具有如图21所示结构除去主晶闸管4的常规SSR的双向光控晶闸管2直接控制负载时，依据双向光控晶闸管2的容量，要求容量足以承受约0.2A的负载电流。但是，由于在上述情况下双向光控晶闸管2需要的整流性能Icom不小于约200mArms，所以存在主晶闸管4不能被除去的问题，以及由于整流失败在图23所示的双向光控晶闸管2中出现误操作，如图23所示，一般显示出约五分之一值的整流性能Icom。
接着，在使用用于图25所示的交流电路的开关的情况下，在N型硅衬底31的表面上形成缝槽35，以将N型硅衬底31分为CH1和CH2。在每个CH区中，在垂直于缝槽35的形成方向的方向上形成阳极扩散区32、与阳极扩散区32相对的P栅扩散区33和在P栅扩散区33内提供的阴极扩散区34。因此，在每个CH区中，阳极扩散区32和阴极扩散区34的表面长度彼此面对，以致其间流动的操作电流短路。最终，尽管约150mA至200mA的操作电流可以流动，但是短的面对长度增加导通电压VT，导致器件的热量增加。如果应该横向延伸地形成阳极扩散区和阴极扩散区，那么光敏度的效率降低。因此，不可能除去主晶闸管和直接控制负载。
发明概述
由此，本发明的一个目的是提供一种双向光控晶闸管芯片，具有光触发功能和用单芯片控制负载以及能够取消SSR的主晶闸管，利用该双向光控晶闸管芯片的光触发耦合器和利用光触发耦合器的SSR。
为了实现上述目的，提供一种双向光控晶闸管芯片，包括：
在半导体芯片的表面上彼此相距形成的第一光控晶闸管部分和第二光控晶闸管部分；以及
在半导体芯片的表面上的几乎整个宽度上形成的沟道隔离区，用于分开第一光控晶闸管部分的沟道和第二光控晶闸管部分的沟道。
沟道隔离区在与第一光控晶闸管部分的沟道和第二光控晶闸管部分的沟道相交的方向延伸。
根据上述结构，在整流过程中，沟道隔离区阻止构成半导体芯片的衬底中的少数载流子在沟道之间移动。因此，当例如第一光控晶闸管部分的沟道截止时，留在第一光控晶闸管部分的一侧的衬底中的载流子难以移到第二光控晶闸管部分的侧面。这些阻止了由第二光控晶闸管部分的正反馈操作导通第二光控晶闸管部分的沟道的误操作，由此可以提高整流性能。
在此情况下，由于沟道隔离区在与各个光控晶闸管部分的沟道相交的方向延伸，因此在沿沟道隔离区的半导体芯片的几乎整个宽度上形成各个光控晶闸管部分的阳极扩散区和阴极扩散区成为可能。因此，尽管半导体芯片被沟道隔离区分为两部分，也可以获得用于控制负载电流的足够大的操作电流。
更具体地说，使用双向光控晶闸管芯片作为用于允许省去主晶闸管的SSR的光触发耦合器，使之可以实现减少零件数的廉价SSR。
在本发明的一个实施例中，各个光控晶闸管部分包括具有第一导电类型的第一扩散层和具有第二导电类型的第二扩散层，以及
各个扩散层平行于沟道隔离区布置，沟道隔离区插入其间。
根据上述结构，在整流过程中，沟道隔离区阻止构成半导体芯片的衬底中的少数载流子在沟道之间移动，由此提高整流性能。在此情况下，在沿沟道隔离区的半导体芯片的几乎整个宽度上形成各个光控晶闸管部分的第一扩散层和第二扩散层成为可能。因此，尽管半导体芯片被沟道隔离区分为两部分，也可以获得用于控制负载电流的足够大的操作电流。
更具体地说，使用双向光控晶闸管芯片作为用于允许省去主晶闸管的SSR的光触发耦合器，使之可以实现具有减少零件数的廉价SSR。
在本发明的一个实施例中，第一光控晶闸管部分的第一扩散层和第二光控晶闸管的第二扩散层彼此电连接，同时第一光控晶闸管部分的第二扩散层和第二光控晶闸管部分的第一扩散层彼此电连接。
根据上述结构，在整流过程中，沟道隔离区阻止构成半导体芯片的衬底中的少数载流子在沟道之间移动，由此提高整流性能。在此情况下，在沿沟道隔离区的半导体芯片的几乎整个宽度上形成各个光控晶闸管部分的第一扩散层和第二扩散层成为可能。因此，尽管半导体芯片被沟道隔离区分为两部分，也可以获得用于控制负载电流的足够大的操作电流。
更具体地说，使用双向光控晶闸管芯片作为用于允许省去主晶闸管的SSR的光触发耦合器，使之可以实现具有减少零件数的廉价SSR。
在本发明的一个实施例中，在半导体芯片的表面上形成由切割的槽构成的沟道隔离区。
在此情况下，除简单地形成沟道隔离区的效果之外，还获得易于在切割面俘获少数载流子的第二效果，通过切割槽，确保在整流过程中阻止少数载流子在沟道之间移动。
在本发明的一个实施例中，半导体芯片由N型硅衬底构成，以及
通过包括在N型硅衬底的表面上形成的用磷掺杂的氧掺杂半绝缘多晶硅薄膜构成沟道隔离区。
如果用磷掺杂氧掺杂的半绝缘多晶硅薄膜，那么氧掺杂的半绝缘多晶硅薄膜中的能级增加，因此增加硅界面态(Qss)。因此，N型硅衬底中的少数载流子的空穴在沟道隔离区中消失，促进空穴寿命减小。因此，通过沟道隔离区阻碍整流过程中载流子在沟道之间移动。
在本发明的一个实施例中，半导体芯片由N型硅衬底构成，以及
通过包括与N型硅衬底的表面接触形成的用磷掺杂的氧掺杂半绝缘多晶硅薄膜构成沟道隔离区。
在沟道隔离区中，与N型硅衬底的表面接触形成氧掺杂的半绝缘多晶硅膜。因此，显著地增加沟道隔离区的硅界面态(Qss)，因此进一步促进空穴寿命减少。
在本发明的一个实施例中，通过包括在半导体芯片的表面上形成的短路二极管构成沟道隔离区。
在此情况下，通过沟道隔离区的短路二极管的扩散区吸引构成半导体芯片的衬底内的少数载流子，降低少数载流子的寿命。
在本发明的一个实施例中，各个光控晶闸管部分具有阳极扩散区和阴极扩散区，以及
阳极扩散区比阴极扩散区布置得更靠近沟道隔离区的侧面。
在此情况下，在各个光控晶闸管部分中，形成沟道，从布置在沟道隔离区一侧的阳极扩散区朝着布置在沟道隔离区的相对侧上的阴极扩散区的方向延伸。这些防止沟道交叉和通过沟道隔离区确保它们分开。
在本发明的一个实施例中，各个光控晶闸管部分具有阳极扩散区、栅极光接收器扩散区和阴极扩散区，以及
栅极光接收器扩散区布置得比阳极扩散区更靠近沟道隔离区的侧面。
在此情况下，在各个光控晶闸管部分中，形成沟道，从布置在沟道隔离区的相对侧的阳极扩散区朝着布置在沟道隔离区一侧的栅光接收器扩散区内形成的阴极扩散区方向延伸。这些防止沟道彼此交叉和通过沟道隔离区确保它们分开。而且，在与发光二极管结合形成光触发耦合器的情况下，发光二极管布置在双向光控晶闸管芯片的中心部(即，沟道隔离区)的上侧。因此，布置在沟道隔离区一侧的栅极光接收器扩散区位于发光二极管的附近，致使光接收性能好于阳极扩散区比阴极扩散区布置得更靠近沟道隔离区的侧面的情况。
在本发明的一个的实施例中，各个光控晶闸管部分包括由具有N型和P型的之一的一种导电型的阳极扩散区、具有N型和P型的另一导电类型的衬底、与阳极扩散区相对且具有一种导电类型的栅极扩散区和与栅极扩散区内的阳极扩散区相对地形成且具有另一导电类型的阴极扩散区构成的PNPN部分，以及
在栅极扩散区和衬底之间形成构成PNPN部分的肖特基势垒二极管。
在此情况下，抑制从栅极扩散区注入到衬底内的少数载流子，由此减小残余的载流子量，这些与沟道隔离区的效果结合，进一步提高整流性能。因此，使用双向光控晶闸管芯片允许省去主晶闸管，使之可以实现具有减少零件数的廉价SSR。
在本发明的一个实施例中，肖特基势垒二极管与阴极扩散区相对以及也形成有等于阴极扩散区的长度和具有规定的宽度。而且，通过改变肖特基势垒二极管的宽度改变肖特基势垒二极管的面积，通过改变肖特基势垒二极管面积可控制肖特基势垒二极管的正向电压。
在此情况下，通过肖特基势垒二极管的宽度可设定从栅极扩散区，亦即构成PNPN部分的NPN晶体管的基极流到衬底，亦即集电极(对应于引起故障的载流子注入)的电流值。
在本发明的一个实施例中，如此设置肖特基势垒二极管的宽度：肖特基势垒二极管的正向电压与栅极扩散区和衬底之间的正向电压相比不低于20mV。
在此情况下，如果肖特基势垒二极管的正向电压近似地设为0.6V，亦即与跨接光控晶闸管部分中的栅极扩散区和衬底的正向电压相比低于20mV，那么从栅极扩散区流到衬底的电流减少了近似1个数量级。这些实现进一步提高整流性能。
在本发明的一个的实施例中，位于肖特基势垒二极管的插入部分的两个扩散区之间的距离设为肖特基势垒二极管在它的耐压范围内可以有效地夹断的距离。
在此情况下，由于肖特基势垒二极管在其耐压范围内可以有效地夹断，因此即使在其中施加约800V的最高电压的使用环境中也可以获得高的可靠性，而不导致毁坏。
在本发明的一个的实施例中，各个光控晶闸管部分包括由具有N型和P型之一的一种导电类型的阳极扩散区和具有N型和P型的另一导电类型的衬底构成的PNPN部分、与阳极扩散区相对且具有一导电类型的栅极扩散区和与栅极扩散区内的阳极扩散区相对地形成且具有另一导电类型的阴极扩散区构成，
在由阴极扩散区、栅极扩散区和衬底构成的NPN型晶体管的基极和发射极之间并联的栅电阻和开关器件，也构成PNPN部分，以及
开关器件的控制终端连接到由阳极扩散区、衬底和栅极扩散区构成的PNP晶体管的基极，也构成PNPN部分。
在此情况下，在PNP晶体管的发射极和NPN型晶体管的发射极之间偏置的电源电压的零交叉点附近，断开开关器件，对应于栅电阻的 阻抗值的基极-发射极电压施加到NPN型晶体管。同时，在与电源电压的零交叉点相距的时间点，导通开关器件，以致从NPN型晶体管的基极到发射极的连接短路，防止NPN型晶体管被导通，即使接收光信号。
因此，获得仅在电源电压的零交叉点附近使光控晶闸管部分导通的零交叉功能。
在本发明的一个的实施例中，由N型硅衬底构成半导体芯片，以及
N型硅衬底的背面，形成掺有浓度不小于1015cm-3和不大于1018cm-3磷的N+层。
在此情况下，N型硅衬底背面的N+层掺有浓度不小于1015cm-3的磷。因此，获得正确地起器件作用的双向光控晶闸管需要的不低于1000V/μs的临界开路电压增长率dv/dt。而且，N+层掺有浓度不大于1018cm-3的磷。因此，可以获得仅由除去主晶闸管的双向光控晶闸管直接控制负载的SSR的制备需要的不小于约200mArm的整流性能Icom。
更具体地说，在本实施例中的双向光控晶闸管可以实现具有除去的主晶闸管和零件数降低而不损坏光敏度的廉价SSR。
在本发明的一个的实施例中，双向光控晶闸管芯片还包括至少任意两种：
上述双向光控晶闸管芯片中的沟道隔离区的结构；
如权利要求9所要求的双向光控晶闸管芯片中的PNPN部分和肖特基势垒二极管的结构；以及
如权利要求15所要求的双向光控晶闸管芯片中的N型硅衬底的背面上的N+层的结构。
根据上述结构，使用双向光控晶闸管芯片具有等于前述SSR的主晶闸管的功能。因此，光触发耦合器响应来自LED的光信号可以直接控制负载。
在本发明的一个的实施例中，光触发耦合器包括上述双向光控晶闸管芯片和发光二极管。
根据上述结构，使用允许响应来自LED的光信号直接控制负载的光触发耦合器。这些使之可以除去用于控制负载的主晶闸管，由此实现具有减少零件数的廉价SSR。
如由上述描述所清楚，如此构造本发明的双向光控晶闸管芯片：以在半导体芯片的几乎整个宽度上延伸的状态在半导体芯片的表面上形成的沟道隔离区分开在半导体芯片的表面上形成的各个光控晶闸管部分的沟道。因此，在整流期 间，沟道隔离区能阻止构成半导体芯片的衬底内的少数载流子的沟道间移动，使之可以提高整流性能Icom高达约200mArm或更多，亦即要求实现允许仅用双向光控晶闸管直接控制负载的SSR。
而且，各个光控晶闸管部分中的沟道隔离区、沟道和各个扩散层之间的布置关系如此布置：各个光控晶闸管部分的扩散区可以形成在沿沟道隔离区的半导体芯片的几乎整个宽度上。因此，通过沿沟道隔离区和平行于沟道隔离区在半导体芯片的几乎整个宽度上形成每个光控晶闸管部分的扩散区，尽管半导体芯片被沟道隔离区分为两部分，也可以获得用于承受接近0.2A的负载电流的足够大的操作电流，亦即仅用双向光控晶闸管直接控制负载所必须的电流。
更具体地说，使用双向光控晶闸管芯片作为用于允许省去主晶闸管的SSR的光触发耦合器，使之可以实现具有减少零件数的廉价SSR。而且，由于本发明的光触发耦合器由具有与前述SSR的主晶闸管的功能相等效的双向光控晶闸管芯片组成，因此响应于来自LED的光信号可以直接控制约0.2A的负载。
而且，本发明的SSR由光触发耦合器和缓冲电路组成，使之可以除去用于控制负载的主晶闸管，由此实现具有减少零件数而不损坏光敏度的廉价SSR。
附图简述
从下面给出的详细描述和附图将更全面地理解本发明，附图仅作为图例而不是本发明的限制，以及其中：
图1示出了本发明的双向光控晶闸管芯片的图形布局示图；
图2是沿图1的箭头线B-B′的示意性剖面图(光学导通状态)；
图3是沿图1的箭头线B-B′的示意性剖面图(电压反相期间(整流期间))；
图4示出了衬底的背面上N型杂质(磷)浓度和整流性能之间的关系图；
图5示出了衬底背面上的N型杂质浓度和临界开路电压增长率之间的关系图；
图6是利用包括图1所示的双向光控晶闸管芯片的光触发耦合器的SSR的电路图；
图7示出了不同于图1所示的方法用于将双向光控晶闸管芯片连接到每个引线框的方法的示图；
图8示出了不同于图1至图3的双向光控晶闸管芯片的示意性图形布局的示图；
图9示出了图1和图8中的沟道隔离区的具体结构的剖面图；
图10示出了不同于图9的沟道隔离区的结构的剖面图；
图11示出了不同于图9和图10的沟道隔离区的结构的剖面图；
图12示出了不同于图9至图11的沟道隔离区的结构的剖面图；
图13示出了不同于图1至图8的双向光控晶闸管芯片的图形布局的不完全示图；
图14是沿图13的箭头线C-C′的示意性剖面图；
图15是利用图13所示的双向光控晶闸管芯片的光触发耦合器的等效电路图；
图16示出了肖特基势垒二极管的面积和正向电压VF之间的关系图；
图17示出了肖特基势垒二极管的面积和整流性能之间的关系图；
图18是利用不同于图1、图8和图13的双向光控晶闸管芯片的光触发耦合器的等效电路图；
图19是利用不同于图1、图8、图13和图18的双向光控晶闸管芯片的光触发耦合器的等效电路图；
图20示出了图8所示的双向光控晶闸管芯片的具体图形布局的示图；
图21示出了常规SSR的电路图；
图22是图21的光触发耦合器的等效电路图；
图23示出了图22所示的双向光控晶闸管芯片的图形布局的示意性示图；
图24A和24B是沿图23中的箭头线A-A′的剖面图，用于说明图23所示的双向光控晶闸管的操作；以及
图25是常规光学PNPN开关的平面图。
优选实施例的详细说明
下面将根据实施例参考附图详细描述本发明。
(第一实施例)
图1示出了本实施例的双向光控晶闸管芯片的示意性图形布局，图2和图3是沿图1的箭头线B-B′的剖面图。应当注意到图2示出了光学导通状态，而图3示出了光学截止状态中电压反相的状态(整流状态)。
如图1所示，本实施例中的双向光控晶闸管芯片具有沿构成芯片的N型硅衬底41的中心的一个方向形成的沟道隔离区42。在图中的沟道隔离区42左侧和右侧上一个接一个的布置光控晶闸管。这些两个光控晶闸管之间的距离L1设为350μm。应当注意，依据载流子的分开，300μm或更长距离的L1是有利的，更具体地说，越长越有利，但是，由于在光触发耦合器的安装中与安装在其上的LED的距离增加，带来这种缺点，如扩大芯片尺寸(＝增加成本)和降低光敏度。由此，要求距离L1最优化。
各个光控晶闸管具有以下结构。在下文，为了方便，在图中沟道隔离区42的左侧上的区域称为左侧部分40a，而在右侧上的区域称为右侧部分40b。
首先，就左侧部分40a而言，如图1至3所示，在N型硅衬底41的侧表面上，沿沟道隔离区42和平行于沟道隔离区42在N型硅衬底41几乎整个宽度上形成阳极扩散区(P型)43和与阳极扩散区43相对的P栅扩散区(P型)44。而且，在P栅扩散区44中，沿和平行于面对阳极扩散区43的侧面，在靠近阳极扩散区43的侧面上形成阴极扩散区(N型)45。因此，形成从阳极扩散区43朝着阴极扩散区45的方向延伸的PNPN部分。应当注意参考数字46指栅电阻。
接着，在右侧部分40b，以相对于沟道隔离区42与左侧部分40a垂直和横向反相的状态形成阳极扩散区43、P栅扩散区44、阴极扩散区45和栅电阻46。
N型硅衬底41的杂质浓度接近1014cm-3，P栅扩散区44的杂质浓度接近1016cm-3至1018cm-3，阴极扩散区45的杂质浓度接近1020cm-3至1021cm-3。
通过离子注入法将磷注入到N型硅衬底41的背面中至1016cm-3的浓度形成N+层47。如上所述，通过以高浓度注入磷到N型硅衬底的背面中形成N+层47，在该N+层47中出现载流子反射，通过所谓的BSF(背面场)的效果增加光敏度，以致等效寿命增加。如果不采用上述结构，使N型硅衬底41的背面保持N-(如N型衬底左侧原样)，那么载流子容易在N型硅衬底31的背面重新结合，因此，降低等效寿命。
依据整流性能，后者是有利的，由于当设计如图22所示的光控晶闸管的等效电路的常数时，等效寿命小，而PNP晶体管的电流放大系数Hfe(pnp)降低使光敏度退化。为了补偿这些，当设计电路常数时，需要增加NPN型晶体管的栅电阻35和电流放大系数Hfe(npn)，这些降低了临界开路电压增长率dv/dt，出现器件的主要性能不满意的问题。临界开路电压增长率dv/dt性能也取决于N型硅衬底41的寿命。(1)在背面是N-的情况下，空穴寿命τp小，阳极扩散区43的扩散电容降低，因此增加PNP晶体管的工作响应速度，降低临界开路电压增长率dv/dt。(2)在背面是N+的情况下，空穴寿命τp大，阳极扩散区43的扩散电容增加，因此减小PNP晶体管的工作响应速度，增加临界开路电磷长率dv/dt。
由此，为了满足该整流性能和临界开路电压增长率dv/dt之间的均衡关系，要求优化N型硅衬底41的背面的磷浓度，以设定PNP晶体管的电流放大系数Hfe(pnp)的性能为任意的电路常数。
在此，在图1中的左侧部分40a中，从图中的右侧上的阳极扩散区43到左侧上的阴极扩散区45的电流流径称为CH(沟道)1。在右侧部分40b中，从图中的左侧上的阳极扩散区43到右侧上的阴极扩散区45的电流流径称为CH(沟道)2。
沿芯片的周边形成N型扩散区50作为沟道停止层。而且，如N型扩散区50上的虚线所示，形成铝电极51。如由沟道隔离区42上的虚线所示也形成铝52。而且，在左侧部分40a和右侧部分40b上，形成铝电极(由虚线所示)53，以便覆盖阳极扩散区43，形成铝电极(由虚线所示)54，以便覆盖P栅扩散区44、阴极扩散区45和栅电阻46。应当注意在铝电极54中，在P栅扩散区44的截面上形成孔55，在P栅扩散区44上不形成阴极扩散区45，以便用作光接收部分。应当理解，图2和3中省去了铝电极51、52、53、54。
在左侧部分40a的阳极扩散区43和右侧部分40b的阴极扩散区45上的铝电极53、54通过金线48a、48b分别连接到引线框T1，同时在左侧部分40a和右侧部分40b的阳极扩散区43上的铝电极54、53通过金线49a、49b分别连接到引线框T2。更具体地说，通过引线键合反向平行地布线左侧部分40a和右侧部分40b中的两个晶闸管。如刚才所述，通过避免在N型硅衬底41上形成引线连接，可以在芯片的几乎整个宽度上形成光控晶闸管，使之可以获得用于控制约0.2A的负载电流的足够大的操作电流，尽管芯片被沟道隔离区42分开。
而且，阳极扩散区43比阴极扩散区45布置得更靠内，更具体地说，在CH1和CH2之间。这些带来在相对沟道的阳极扩散区43中吸引载流子的效果，在施加的电压反相之后保持。在以增加 芯片的光敏度为优先的设计情况下，阴极扩散区可以比阳极扩散区布置得更靠内。
至于钝化结构，将在下面的实施例详细说明。如此配置：在氧化物上形成用氧掺杂的多晶硅，使氧掺杂的多晶硅薄膜的两端与铝电极接触，以在其间形成电势梯度，减轻硅-SiO2交界面上的电场强度。因此，提供有利地具有高耐压能力的场电极结构。
下面操作具有前述结构的双向光控晶闸管芯片。亦即，首先，如果引线框T1侧上的电位极性与引线框T2侧的电位极 性相比为正极，在施加比器件的通态电压更高的电源电压作为跨接引线框T1和引线框T2的偏压的条件下，在NPN型晶体管的N型硅衬底41和P栅扩散区44之间的界面中产生大量的载流子(空穴)，NPN型晶体管由左侧40a的N型硅衬底41、P栅扩散区44和阴极扩散区45组成，当来自LED等的光进入左侧部分40a中的光控晶闸管时，结果在P栅扩散区44中产生光电流。然后，由于光电流的影响，左侧部分40a的NPN型晶体管导通。因此，如图2所示，抽出由左侧部分40a中的阳极扩散区43、N型硅衬底41以及P栅扩散区组成的PNP晶体管中的基极电流，使PNP晶体管导通。然后，通过PNP晶体管的集电极电流将基极电流提供 给NPN型晶体管， 通过正反馈导通左侧部分40a中的PNPN部分，由此对应于交流电路的负载的通态电流从引线框T1流到引线框T2。在右侧部分40b中，由于以反方向施加偏压，没有出现PNPN部分的正反馈，以致仅有最初的光电流流动。
在引线框T2侧的电位极性与引线框T1侧相比为正极的情况下，通过完全类似于上述情况的正反馈操作导通右侧部分40b中的PNPN部分，仅初始电流在左侧部分40a中流动。
在N型硅衬底41上，形成沟道隔离区42，用于分开左侧部分40a和右侧部分40b，在每个沟道隔离区42上形成由PNPN部分组成的光控晶闸管。因此，如图3示，在整流过程中(通过处理，负载电流响应于交流电压衰减并由此根据保持电流的时间截止晶闸管)，通过沟道隔离区42抽出N型硅衬底41中的少数载流子(空穴56)，以致限制沟道之间的载流子移动。因此，当例如，CH1截止时，将留在左侧部分40a的N型硅衬底41中的空穴移到右侧部分40b是困难的。这些阻止右侧部分40b的正反馈操作导通CH2的误操作，因此可以提高整流性能。
如之前描述，应该优化N型硅衬底41背面上的磷浓度，以便满足整流性能和临界开路电压增长率dv/dt性能之间的均衡相关性。下面简要地论述。
图4示出了N型硅衬底41的背面上的N型杂质(磷)浓度和整流性能之间的关系图，整流性能表示可以被控制而不导致整流失败的最大操作电流值Icom。在图中，填充的圆圈表示该实施例中的多个例子，而开口圆圈和向上的三角形表示没有沟道隔离区42的常规双向光控晶闸管的比较例子。应当注意，衬底背面上1014cm-3的N型杂质浓度等于N型硅衬底41本身的N型杂质浓度。根据图4，在本实施例的例子和比较例子中，当衬底背面上的N型杂质浓度增加时，整流性能Icom趋向于减小。为了实现仅由除去主晶闸管的双向光控晶闸管直接控制负载的SSR，双向光控晶闸管的整流性能Icom要求不小于约200mArm。如图4可以清楚看出，要求本实施例的衬底背面上的N型杂质浓度不大于1018cm-3。应当注意用1016cm-3的N型杂质浓度，获得约260mArm的整流性能Icom。
图5示出了衬底背面上的N型杂质浓度和临界开路电压增长率dv/dt之间的关系图。在图中，填充的圆圈表示该实施例中的多个例子，而开口的圆圈和向上的三角形表示没有沟道隔离区42的常规双向光控晶闸管的比较例子。根据图5，在本实施例的例子和比较例子中，当衬底背面上的N型杂质浓度增加时，临界开路电压增长率dv/dt趋向于增长。为了使双向光控晶闸管正常地起器件的作用，要求临界开路电压增长率dv/dt不低于1000V/μS。如图5可以清楚看出，要求本实施例的衬底背面上的N型杂质浓度不小于1015cm-3。
如上所述，为了满足整流性能Icom和临界开路电压增长率dv/dt性能的要求，彼此处于均衡关系，N+层47应该优选具有不小于1015cm-3和不大于1018cm-3的磷浓度。
如上所述，在本实施例中，在双向光控晶闸管的N型硅衬底41的中心，在每个由PNPN部分组成的光控晶闸管上形成用于分开左侧部分40a和右侧部分40b的沟道隔离区42。在此情况下，平行于沟道隔离区42分别形成构成每个光控晶闸管的阳极扩散区43、P栅扩散区44和阴极扩散区45，以便形成从阳极扩散区43朝着阴极扩散区45的方向延伸的PNPN部分。这些使之可以减小整流过程中留在N型硅衬底41中的过多载流子移到相对的沟道侧的机会，不需要各个沟道的操作电流区相交。
而且，构成光控晶闸管左侧部分40a和右侧部分40b的两个阳极扩散区43之间的距离保持不小于300μm，阳极扩散区43布置在CH1和CH2之间。这些使之可以获得在整流过程中在相反(counter)沟道的阳极扩散区43中吸引残余载流子的效果。
而且，场距离L2，亦即，覆盖阳极扩散区43的铝电极53和覆盖P栅扩散区44、阴极扩散区45和栅电阻46的铝电极54之间的距离，也是覆盖扩散区50的铝电极51和铝电极54之间的距离设为不小于50μm。因此，可以获得600V的耐压。应当注意相对于正向电压VT在120μm至300μm的范围内优化PNP基区宽度L3，亦即，阳极扩散区43和P栅扩散区44之间的距离。应当注意最大值由耐压设计的场电极结构决定。
而且，在N型硅衬底41的整个宽度上形成沟道隔离区42。除场距离L2部分之外以平行于沟道隔离区42的状态在N型硅衬底41的整个宽度上分别形成构成每个光控晶闸管的阳极扩散区43、P栅扩散区44和阴极扩散区45。然后，通过引线键合反向平行布线左侧部分40a和右侧部分40b中的两个晶闸管。因此，尽管半导体芯片被沟道隔离区分开，也可以获得用于控制约0.2A的负载电流的足够大的操作电流。
更具体地说，本实施例的双向光控晶闸管可以控制高达约0.2A的负载电流，而没有误操作，这意味着芯片具有与前述的SSR的主晶闸管等效的功能。因此，通过使用本实施例的光控晶闸管芯片，通过除去如图6的电路中所示的主晶闸管4，可以提供具有减少的零件数的廉价SSR，由用于光触发的光触发耦合器59和由LED57和实施例的双向光控晶闸管芯片58构成的负载控制以及缓冲电路组成。
应当注意，在图1至图3示出的双向光控晶闸管芯片中，左侧部分40a的阳极扩散区43和右侧部分40b的阴极扩散区45连接到引线框T1，同时左侧部分40a的阴极扩散区45和右侧部分40b的阳极扩散区43连接到引线框T2。但是，不对其限制，用于连接双向光控晶闸管芯片中的各个引线框T1、T2的方法包括图7所示的方法。
更具体地说，通过金线61a，分别连接左侧部分40a的阳极扩散区上的铝电极53和右侧部分40b的阴极扩散区45上的铝电极54，而且右侧部分40b的铝电极54通过金线61b连接到引线框T1。其间，通过金线62a，分别连接左侧部分40a的阴极扩散区45上的铝电极53和右侧部分40b的阳极扩散区43上的铝电极53，而且右侧部分40b的铝电极53通过金线62b连接到引线框T2。
而且，在图1至图3所示的双向光控晶闸管芯片中，在从位于沟道隔离区42侧上的阳极扩散区43到位于外部的阴极扩散区45给各个光控晶闸管电流流动(CH：沟道)的沟道隔离区42侧依次形成阳极扩散区43、P栅扩散区44和阴极扩散区45。
另外地，如图8所示，在由沟道隔离区72分开的每个左侧部分73a和右侧部分73b中，沟道隔离区72形成在芯片的整个宽度上的N型硅衬底71的中心，沿和平行于沟道隔离区72形成P栅扩散区74，在与P栅扩散区74内的沟道隔离区72相对的另一侧形成阴极扩散区75，形成阳极扩散区76以便面对阴极扩散区75，构成由PNPN部分组成的光控晶闸管。然后，形成从位于外部的阳极扩散区76朝着位于沟道隔离区72侧的阴极扩散区75的方向延伸的电流(CH：沟道)。
在此情况下，与图1至图3所示的双向光控晶闸管芯片的情况相同，沟道隔离区72使之可以在整流过程中阻止N型硅衬底71中的空穴在沟道之间移动，空穴是少数载流子。因此，可以抑制整流失败和提高整流性能。
而且，可以减小在整流过程中留在N型硅衬底71中的过多载流子移到相对的沟道侧的机会，各个沟道的操作电流区没有互相交叉。同样，在除部分场距离L2外的N型硅衬底71的整个宽度上形成构成每个光控晶闸管的P栅扩散区74、阴极扩散区75和阳极扩散区76，使之可以获得用于控制约0.2A负载电流的足够大的操作电流。这些允许通过除去主晶闸管实现具有减少零件数的廉价SSR。
根据该实施例，在左侧部分40a、73a中的光控晶闸管和右侧部分40b、73b中的光控晶闸管中，在与沟道隔离区42、72垂直的方向以彼此相反的顺序布置阳极扩散区43、76和阴极扩散区45、74(更具体地说，沟道隔离区42、72对称地布置)。但是，即使它们按相同的顺 序布置，本发明也可以带来相同的效果。
(第二实施例)
以下描述沟道隔离区42、72的具体结构。图9是沟道隔离区82附近的N型硅衬底81的剖面图，示出了该实施例的钝化结构。该实施例中的沟道隔离区82由形成在N型硅衬底81中具有100μm深度的切割槽82′组成。利用左侧部分83a中的PNPN部分和右侧部分83b中的PNPN部分之间形成的切割槽82′抑制N型硅衬底81中的空穴80移动，空穴80为少数载流子。而且，切割槽82的侧面是粗糙的，以致空穴80容易地被俘获，带来空穴80在切割面重新结合和被除去的效果。因此，当例如，CH1截止时，将留在左侧部分83a的N型硅衬底81中的空穴80移到右侧部分83b是困难的。结果，抑制由右侧部分83b的正反馈作用导通CH2的误操作(整流失败)，由此可以提高整流性能。
而且，在切割槽82′的左侧部分83a和右侧部分83b分别形成N型扩散区84，N型扩散区84作为沟道停止层，它的侧面面对切割槽82′，在N型硅衬底81上形成SiO2薄膜86，在阳极扩散区85上朝着N型扩散区84的方向延伸。而且，在SiO2薄膜上形成氧掺杂的半绝缘多晶硅薄膜87，而且在氧掺杂的半绝缘多晶硅薄膜87上通过化学气相淀积法形成SiN薄膜88。在氧掺杂的半绝缘多晶硅薄膜87的一端侧面，在阳极扩散区85上形成铝电极89至SiN薄膜88，并连接到引线框T1或引线框T2。在氧掺杂的半绝缘多晶硅薄膜87的另一端侧面，在SiO2薄膜86上形成铝电极90至SiN薄膜88，并连接到N型硅衬底81。通过这些使得氧掺杂的半绝缘多晶硅薄膜87的两端与铝电极89和90接触，用于在两个铝电极89和90之间形成电势梯度，减轻了硅-SiO2界面上的电场强度。因此，提供有利地具有高耐压的能力的场电极结构。
应当注意切割槽82′的深度不局限于上述的100μm。如果切割槽82′的深度不小于10μm和不大于芯片厚度的2/3，那么可以实现前述效果，而不导致在切割操作过程中损坏N型硅衬底81。而且，尽管沟道之间的距离L1，亦即，左侧部分83a的阳极扩散区85和右侧部分83b的阳极扩散区85之间的距离设为350μm，但是依据载流子的分开，300μm或更长的距离是有利的，更具体地说，越长越有利。应当注意要求距离适当，因为芯片尺寸增加。而且，尽管沟道隔离区82宽度，或左侧部分83a的N型扩散区84和右侧部分83b的N型扩散区84之间的最远宽度设为100μm，但是要求宽度不小于50μm。
(第三实施例)
图10是沟道隔离区92附近的N型硅衬底91的剖面图，示出了本实施例的钝化结构。本实施例中的沟道隔离区92是由在N型硅衬底91上形成的用磷掺杂的氧掺杂半绝缘多晶硅薄膜构成。如果氧掺杂的半绝缘多晶硅薄膜掺有磷，那么氧掺杂半绝缘多晶硅薄膜中的能级增加，因此增加硅界面态(Qss)。因此，可以使N型硅衬底中的少数载流子的空穴肯定地消失，可以促进空穴寿命减小。
在N型硅衬底91上的沟道隔离区92的左侧部分93a和右侧部分93b中左侧部分93a的阳极扩散区94a至右侧部分93b的阳极扩散区94b上形成SiO2薄膜95。而且，在该SiO2薄膜95上形成氧掺杂的半绝缘多晶硅薄膜96，在氧掺杂的半绝缘多晶硅薄膜96的沟道隔离区92附近的区域96′和两个端部中的区域96″掺有磷。利用该布置，增加N型硅衬底91的表面上的沟道隔离区92的区域96′和两端部中的区域96″的硅界面态Qss。
而且，通过化学气相淀积法在氧掺杂的半绝缘多晶硅薄膜96中未掺有磷的区域上形成SiO2薄膜97。然后，在氧掺杂的半绝缘多晶硅薄膜96中的掺有磷的两端部96″的位置的阳极扩散区94至氧掺杂的半绝缘多晶硅薄膜96″上形成铝电极98，并连接到引线框T1或引线框T2。另一方面，在氧掺杂的半绝缘多晶硅薄膜96的掺有磷的区域96中在左侧部分93a的SiO2薄膜97至右侧部分93b的SiO2薄膜97上形成铝电极99，并连接到N型硅衬底91。通过这些使得氧掺杂的半绝缘多晶硅薄膜96的两端和中心部分与铝电极98和99接触，用于在两个铝电极98和99之间形成电势梯度，减轻了硅-SiO2界面上的电场强度。因此，在本实施例中也形成场电极结构。
利用上述布置，增加了N型硅衬底91的表面上的沟道隔离区92的位置中的硅界面态Qss。因此，使N型硅衬底91中的少数载流子的空穴100在沟道隔离区92中消失以及限制空穴在沟道之间移动。而且，在阳极扩散区94上的氧掺杂的半绝缘多晶硅薄膜96掺有磷。因此，增加N型硅衬底91的表面上的阳极扩散区94的沟道隔离区92附近的硅界面态Qss，减小了包括阳极扩散区94的PNP晶体管的电流放大系数Hfe(pnp)。结果，保持电流(以下称为IH)增加到500μA或更多，PNPN部分的导通状态持续的时间变得长。这些提供一个时间延迟，在整流过程中发生误操作允许移到相对的沟道的载流子有效消失。
用于增加IH到500μA或更多的方法不局限于前述(1)减少PNP晶体管的电流放大系数Hfe(pnp)以及还可以通过(2)相对于P栅扩散面积增加阴极扩散面积的面积比或(3)减小NPN型晶体管的电流放大系数Hfe(npn)或栅电阻值。
注入到氧掺杂的半绝缘多晶硅薄膜96中的磷的浓度越高，硅界面态Qss增加越多，对于改进整流性能是有效的。但是，如果浓度太高，对器件的内在可靠性等有不利影响，因此，不低于1Ω/□和不高于2000Ω/□的薄层电阻是适宜的。而且，尽管沟道之间的距离L2设为350μm，但是依据载流子的分开，距离设为300μm或更长是有利的。应当注意要求距离适当，因为芯片尺寸增加。而且，尽管沟道隔离区92的宽度，或位于左侧93a和右侧部分93b边界的氧掺杂半绝缘多晶硅薄膜96的磷掺杂的区域96′的宽度设为100μm，但是要求宽度不小于50μm。
而且，在沟道隔离区92的位置形成的铝电极99可以起遮光膜的作用。
(第四实施例)
图11是沟道隔离区102附近的N型硅衬底101的剖面图，示出了本实施例的钝化结构。通过在N型硅衬底101的表面上直接形成氧掺杂的半绝缘多晶硅薄膜构成本实施例的沟道隔离区102。
在N型硅衬底101上的沟道隔离区102的左侧部分103a和右侧部分103b中的左侧部分103a的阳极扩散区104a至右侧部分103b的阳极扩散区104b上形成SiO2薄膜105。然后，除去部分沟道隔离区102中的SiO2薄膜105，以露出N型硅衬底101。在上述状态，在左侧部分103a的SiO2薄膜105a的阳极扩散区至右侧部分103b的SiO2薄膜的阳极扩散区104b上形成氧掺杂的半绝缘多晶硅薄膜106。因此，直接形成氧掺杂的半绝缘多晶硅薄膜106，与沟道隔离区102中的N型硅衬底101的表面接触。
而且，通过化学气相淀积法在SiO2薄膜105上的区域中的氧掺杂的半绝缘多晶硅薄膜105上形成SiO2薄膜107。然后，在阳极扩散区104的表面至SiO2膜107的表面上形成铝电极108，并连接到引线框T1或引线框T2。另一方面，在左侧部分103a的SiO2膜107的表面至右侧部分103b的SiO2膜107的表面上形成铝电极109，并连接到N型硅衬底101。通过这些使得氧掺杂的半绝缘多晶硅薄膜106的端部和中心部分与铝电极108和109接触，用于在两个铝电极108和109之间形成电势梯度，减轻了硅-SiO2界面上的电场强度。因此，在本实施例中也形成场电极结构。
利用上述布置，在N型硅衬底101的表面上的沟道隔离区102中直接形成氧掺杂的半绝缘多晶硅薄膜106。通过采用上述结构，在本沟道隔离区102中比在第三实施例的沟道隔离区92中更显著地增加硅界面态Qss。因此，N型硅衬底101中的空穴110的少数载流子的寿命减少可以有利地促进类似于第三实施例的情况。
而且，尽管沟道之间的距离L2设为350μm，但是依据载流子的分开，距离设为300μm或更长是有利的。应当注意要求距离适当，因为芯片尺寸增加。而且，尽管沟道隔离区102的宽度，或左侧部分103a的SiO2薄膜105a和右侧部分103b的SiO2薄膜105b之间的间隔设为100μm，但是要求间隔不小于50μm。
而且，在沟道隔离区102的位置形成的铝电极109可以起遮光膜的作用。
(第五实施例)
图12是沟道隔离区112附近的N型硅衬底111的剖面图，示出了本实施例的钝化结构。本实施例中的沟道隔离区112是由在N型硅衬底111的表面上短路形成的短路二极管构成。
在N型硅衬底111的表面上的沟道隔离区112的区域中形成P型扩散区115，从P型扩散区115的左侧端面的位置中的N型硅衬底111延伸到P型扩散区115形成作为沟道停止层的N型扩散区116a，在P型扩散区115中的部分113b的右侧表面位置中类似地形成N型扩散区116b。
在每个左侧部分113a和右侧部分113b中的阳极扩散区114至N型扩散区116上形成SiO2薄膜117。然后，从SiO2薄膜117上阳极扩散区114的附近至N型扩散区116的附近延伸的形成氧掺杂的半绝缘多晶硅薄膜118。而且，通过化学气相淀积法在氧掺杂的半绝缘多晶硅薄膜118上形成SiO2薄膜119。然后，在阳极扩散区114的表面至SiO2119的表面上延伸形成铝电极120，并连接到引线框T1或引线框T2。另一方面，在左侧部分113a的SiO2膜119的表面至右侧部分113b的SiO2薄膜119的表面上延伸的形成铝电极121，并连接到N型硅衬底111。通过这些使得氧掺杂的半绝缘多晶硅薄膜118的两端与铝电极120和121接触，用于在两个铝电极120和121之间形成电势梯度，减轻了硅-SiO2界面上的电场强度。因此，在本实施例中也形成场电极结构。
利用上述结构，在N型硅衬底111的表面上的沟道隔离区112中构造由P型扩散区115和N型扩散区116短路的短路二极管。因此，N型硅衬底111中的少数载流子的空穴122被吸收到短路二极管的P型扩散区115中，减小了空穴122的寿命。
而且，尽管沟道之间的距离L2设为350μm，但是依据载流子的分开距离设为300μm或更长是有利的。应当注意要求距离适当，因为芯片尺寸增加。而且，尽管沟道隔离区112的宽度、或左侧部分113a的N型扩散区116a的外缘和右侧部分113b的N型扩散区116a的外缘之间的最远距离设为100μm，但是要求宽度不小于50μm。
而且，在沟道隔离区112的位置中形成的铝电极121还可以起遮光膜的作用，可以限制由于光接收过程中来自短路二极管的区域的光的侵入产生载流子。
(第六实施例)
该实施例涉及在构成PNPN部分的栅极扩散区和N型硅衬底之间形成的具有肖特基势垒二极管的双向光控晶闸管芯片。图13示出了在该实施例的双向光控晶闸管芯片的一个CH侧上形成的肖特基势垒二极管的截面的图形布局。图14是沿图13的箭头线C-C′的示意性剖面图。图15是利用该实施例的双向光控晶闸管芯片的光触发耦合器的等效电路图。
在本实施例的双向光控晶闸管中，与NPN型晶体管的基极区等效的P栅扩散区在整流过程中处于饱和状态。但是，肖特基势垒二极管的存在，减小注入到N型硅衬底的P栅扩散区的少数载流子量，以提高整流性能。
如图13和图14所示，例如，在左侧部分中的N型硅衬底131的正面侧上，以上述第一实施例所述的类似方式沿沟道隔离区(未示出)在除场距离L2之外的N型硅衬底131的几乎整个宽度上形成阳极扩散区(P型)132、P栅扩散区(P型)133以及阴极扩散区(N型)134，以便从阳极扩散区132朝着阴极扩散区134的方向形成PNPN部分。应当注意，沟道隔离区的具体结构是前述第二实施例至第五实施例的任意一种结构。
而且，平行于其中不提供阴极扩散区134的P栅扩散区133的区域内的阴极扩散区134提供矩形孔135，其中不扩散P型杂质。
而且，在N型硅衬底131的正面上形成SiO2膜，在阳极扩散区132、阴极扩散区134以及SiO2膜136的孔135的部分上形成开口。而且，在SiO2膜136的阳极扩散区132上的开口中形成铝电极137，在阴极扩散区134上的开口中形成矩形环状的铝电极138的一侧，在孔135上的开口中形成铝电极139。应当注意，与阳极扩散区132接触的铝电极137连接到引线框 T1(或T2)(参见图1)，而与阴极扩散区134接触的铝电极138连接到引线框T2(或T1)(参见图1)。
铝电极139通过SiO2膜136的开口与孔135中的N型硅衬底131直接接触。因此，在P栅扩散区133和N型硅衬底131之间形成肖特基势垒二极管。因此，阻止如箭头(B)所示的少数载流子从P栅扩散区133注入到N型硅衬底。结果，减小留在N型硅衬底131的载流子量，与由沟道隔离区提供的阻止少数载流子的沟道之间移动的效果结合进一步提高整流性能。在前述描述中，使用铝作为构成肖特基势垒二极管的金属材料。但是，使用铬、钼、铊、铂等的金属材料代替铝也是可以接受的。
在图15所示的光触发耦合器的等效电路中，示出了该实施例LED 141、双向光控晶闸管芯片142，在CH1侧上的光控晶闸管143，在CH2侧上的光控晶闸管144，由阳极扩散区132、N型硅衬底131和P栅扩散区133组成的PNP晶体管Q7、Q9，由阴极扩散区134、P栅扩散区133和N型硅衬底131组成的NPN型晶体管Q8、Q10，以及如上所述的肖特基势垒二极管145、146。
图16示出了肖特基势垒二极管(SBD)的面积和正向电压VF之间的关系图。图17示出了肖特基势垒二极管(SBD)的面积和整流性能Icom之间的关系图；图16指面积和正向电压VF具有近似地成反比例的关系。图17表明面积和整流性能Icom具有近似地成正比例的关系。因此，根据待采用的晶闸管的希望的整流性能Icom决定肖特基势垒二极管145、146的面积的合适下限值。具体，根据残留的载流子量、残留的载流子寿命、发生误操作的宽限周期等的参数决定合适的下限值。由于增加面积，导致芯片尺寸扩大，由能容忍不利影响的最大值决定面积的合适上限值。
作为一个具体例子，如此设置肖特基势垒二极管145、146的面积：肖特基势垒二极管145、146的正向电压VF变得等于或低于0.615V(由16中填充的圆圈所示)，低于跨接待采用的晶闸管的P栅扩散区133和N型硅衬底131的正向电压VF(约0.635V)20mV。如上所述设置肖特基势垒二极管145、146的正向电压VF的理由是为了获得减小由于箝位(clamping)通过肖特基势垒二极管145、146从NPN型晶体管Q8、Q10的基极流到集电极的电流(对应于导致误操作的载流子注入)的电流。应当注意肖特基势垒二极管145、146的正向电压VF应该优选低于跨接P栅扩散区133和N型硅衬底131的正向电压VF30mV至35mV。
亦即，可以如下容易地设置肖特基势垒二极管145、146的面积。首先，肖特基势垒二极管145、146的长度设为等于相邻的阴极扩散区134的长度。然后，调整肖特基势垒二极管145、146的宽度，以便提供如上所述设置的正向电压VF。
关于用于其中施加约800V最高电压的环境中的肖特基势垒二极管145、146的结构，由于器件性能，因此要求P栅扩散区133的孔135的宽度L4设为这样的一个距离：肖特基势垒二极管145、146在其耐压范围内可以有效地关断。在本实施例中，宽度设为50μm。
如上所述，在本实施例的双向光控晶闸管芯片中，在P栅扩散区133和N型硅衬底131之间形成肖特基势垒二极管。因此，阻止从P栅扩散区133注入到N型硅衬底131的少数载流子(空穴)，以减小残留的载流子量，这与沟道隔离区的效果结合进一步提高整流性能。因此，使用双向光控晶闸管 芯 片允许省去主晶闸管，以更容易地实现具有减小的零件数的SSR。
(第七实施例)
该实施例涉及具有零交叉功能的双向光控晶闸管芯片。图18是利用本实施例的双向光控晶闸管芯片的光触发耦合器的等效电路图。与第一实施例中的双向光控晶闸管芯片类似，该实施例的双向光控晶闸管芯片152由在CH1侧上的光控晶闸管153、CH2侧上的光控晶闸管154以及在两个光控晶闸管153和154之间形成的第二实施例至第五实施例的任意一种的沟道隔离区组成，光控晶闸管153具有PNP晶体管Q11和NPN型晶体管Q12，光控晶闸管154具有PNP晶体管Q13和NPN型晶体管Q14。参考数字151表示LED。
而且，在CH1侧上的NPN型晶体管Q12的基极和电极T2之间，N型FET(场效应晶体管)156与栅电阻155并联。同样，在CH2侧上的NPN型晶体管Q14的基极和电极T2之间，N型FET(场效应晶体管)158与栅电阻157并联。同时N型FET156的栅极连接到PNP晶体管Q11的基极，N型FET 157的栅极连接到PNP晶体管Q13的基极。
因此，在作为电极T1和电极T2之间的偏压施加的电源电压的零交叉点附近，N型FET 156、158截止，对应于栅电阻155、157的阻抗值的基极-发射极电压施加到NPN型晶体管Q12、Q14，以致当收到光信号时，由P栅扩散区中产生的光电流影响，NPN型晶体管Q12、Q14导通。与此相反，在与电源电压的零交叉点相距时间点，开关器件导通，以致从NPN型晶体管Q12、Q14的基极到发射极的连接短路，防止即使收到光信号NPN型晶体管被导通。
因此，获得仅在作为电极T1和电极T2之间的偏压施加的电源电压的零交叉点附近使光控晶闸管导通的零交叉功能。
如图19所示，通过在具有图18所示的零交叉功能的双向光控晶闸管芯片的结构中在NPN型晶体管Q12、Q14的基极和集电极之间形成肖特基势垒二极管159、160可以构成具有肖特基势垒二极管的双向光控晶闸管芯片，以具有零交叉功能。
应当注意N型FET 156、158可以由具有控制端的其他开关器件制成。
在上面所提的描述中，在各个实施例中分别描述了每个沟道隔离区的结构、肖特基势垒二极管的形成和零交叉功能。但是，以单独的方式提供这些结构和功能是不必要的，以选择性的组合提供它们是完全可以接受的。例如，第二实施例至第五实施例的任意一种沟道隔离区的结构可以与第六实施例中的肖特基势垒二极管和第七实施例中的零交叉功能或他们中的任何一个结合。
而且，图20示出了其中图8所示的第一实施例的阴极扩散区位于沟道隔离区一侧的双向光控晶闸管芯片的具体图形布局。在图20中，示出了左侧部分170a、右侧部分170b、N型硅衬底171、沟道隔离区172、阳极扩散区(P型)173、P栅扩散区(P型)174、阴极扩散区(N型)175、栅电阻176、金线178a、178b、179a、179b、N型扩散区180、孔185以及引线框T1、T2。而且，图20示出了其中图1中的左侧部分40a和右侧部分40b与布置在每个不变的部分内的每个截面的布局相反的图形布局。因此，阳极扩散区173位于沟道隔离区的相对侧，P栅扩散区174位于沟道隔离区的一侧上。而且，在P栅扩散区174中，阳极扩散区175位于阳极扩散区173的一侧上，孔185位于沟道隔离区的一侧上。
当光触发耦合器由双向光控晶闸管芯片组成时，LED布置在双向光控晶闸管芯片的中心部(亦即，沟道隔离区172的附近)上。因此，布置在沟道隔离区一侧的P栅扩散区174的孔185布置在接近LED的位置，以致获得比图1中所示的双向光控晶闸管芯片的情况更高的光接收性能。换句话说，增加光敏度性能。应当注意，在阳极扩散区43布置在如图1所示的沟道隔离区一侧的情况下，在整流过程中(交流电压反相过程中)，N型硅衬底41中的少数载流子越过沟道隔离区42进入反向沟道侧，在反向沟道的阳极扩散区43中吸收进入其中的少数载流子。因此，可以说在改进整流性能方面图1所示的双向光控晶闸管芯片的 情况是有利的。
更具体地说，如果要求双向光控晶闸管芯片强调整流性能的重要性，那么可以使用图1所示的双向光控晶闸管芯片，而如果要求双向光控晶闸管芯片强调光敏度的重要性，那么可以使用图20所示的双向光控晶闸管芯片。在应用图20中的双向光控晶闸管芯片的情况下，有选择地结合沟道隔离区的上述结构、肖特基势垒二极管的形成和零交叉功能。
在此描述了本发明，显然同样的部分可以用多种方式改变。这种改变不允许认为是背离本发明的精神和范围，对于所述领域的技术人员来说所有的这种改进显然打算包括在下列权利要求的范围内。
数字的简要说明
41，71，81，91，101，111，131，171 N型硅衬底
42，72，82，92，102，112，172沟道隔离区
43，76，85，94，104，114，132，173阳极扩散区
44，74，133，174 P栅扩散区
45，75，134，175阴极扩散区
46，155，157，176栅电阻
47 N+层
56，80，100，110，120残留空穴
57，141，151发光二极管
58，142，152双向光控晶闸管芯片
59光触发耦合器
60缓冲电路
82′切割槽
84，116 N型扩散区
87，96，106，118氧掺杂的半绝缘多晶硅薄膜
89，90，98，99，108，109，120，121，137，138，139铝电极
96′，96″掺有氧和磷的半绝缘多晶硅薄膜
115 P型扩散区
143，144，153，154光控晶闸管
Q7，Q9，Q11，Q13 PNP晶体管
Q8，Q10，Q12，Q14 NPN晶体管
145，146，159，160肖特基势垒二极管
156，158 N型FET

Claims (19)

1.一种双向光控晶闸管芯片，包括：
在半导体芯片的表面上彼此相距形成的第一光控晶闸管部分和第二光控晶闸管部分；以及
在半导体芯片的表面上在其几乎整个宽度上形成的、用于分开第一光控晶闸管部分的沟道和第二光控晶闸管部分的沟道的沟道隔离区；
沟道隔离区在与第一光控晶闸管部分的沟道和第二光控晶闸管部分的沟道相交的方向上延伸。
2.如权利要求1所述的双向光控晶闸管芯片，其中
各个光控晶闸管部分包括具有第一导电类型的第一扩散层和具有第二导电类型的第二扩散层，以及平行于沟道隔离区布置的各个扩散层，沟道隔离区插入其间。
3.如权利要求2所述的双向光控晶闸管芯片，其中
第一光控晶闸管部分的第一扩散层和第二光控晶闸管的第二扩散层彼此电连接，同时第一光控晶闸管部分的第二扩散层和第二光控晶闸管部分的第一扩散层彼此电连接。
4.如权利要求1所述的双向光控晶闸管芯片，其中
沟道隔离区由在半导体芯片的表面上形成的切割槽构成。
5.如权利要求1所述的双向光控晶闸管芯片，其中
半导体芯片由N型硅衬底构成，以及
沟道隔离区由包括在N型硅衬底的表面上形成的掺有磷的氧掺杂半绝缘多晶硅薄膜构成。
6.如权利要求1所述的双向光控晶闸管芯片，其中
半导体芯片由N型硅衬底构成，以及
沟道隔离区由包括与N型硅衬底的表面接触形成的掺有磷的氧掺杂半绝缘多晶硅薄膜构成。
7.如权利要求1所述的双向光控晶闸管芯片，其中
沟道隔离区由包括在半导体芯片的表面上形成的短路二极管构成。
8.如权利要求1所述的双向光控晶闸管芯片，其中
各个光控晶闸管部分具有阳极扩散区和阴极扩散区，以及
阳极扩散区比阴极扩散区布置得更靠近沟道隔离区的一侧。
9.如权利要求1所述的双向光控晶闸管芯片，其中
各个光控晶闸管部分具有阳极扩散区和栅光接收器扩散区以及阴极扩散区，以及
栅光接收器扩散区比阳极扩散区布置得更靠近沟道隔离区的一侧。
10.如权利要求1所述的双向光控晶闸管芯片，其中
各个光控晶闸管部分包括由具有N型和P型之一的一种导电型的阳极扩散区、具有N型和P型的另一导电类型的衬底、与阳极扩散区相对且具有一种导电类型的栅极扩散区和与栅极扩散区内的阳极扩散区相对地形成且具有另一导电类型的阴极扩散区构成的PNPN部分，以及
在栅极扩散区和衬底之间形成的肖特基势垒二极管，构 成PNPN部分。
11.如权利要求10所述的双向光控晶闸管芯片，其中
肖特基势垒二极管与阴极扩散区相对且也形成有等于阴极扩散区的长度和具有规定的宽度。
12.如权利要求11所述的双向光控晶闸管芯片，其中
通过改变肖特基势垒二极管的宽度改变肖特基势垒二极管的面积，以及
通过改变肖特基势垒二极管面积可控制肖特基势垒二极管正向电压。
13.如权利要求12所述的双向光控晶闸管芯片，其中
肖特基势垒二极管的宽度设为肖特基势垒二极管的正向电压与栅极扩散区和衬底之间的正向电压相比不低于20mV。
14.如权利要求12所述的双向光控晶闸管芯片，其中
有肖特基势垒二极管插入的两个扩散区之间的距离设为肖特基势垒二极管在其耐压范围内可以有效地夹断的距离。
15.如权利要求1所述的双向光控晶闸管芯片，其中
各个光控晶闸管部分包括由具有N型和P型之一的一种导电型的阳极扩散区、具有N型和P型的另一导电类型的衬底、与阳极扩散区相对且具有一种导电类型的栅极扩散区和与栅极扩散区内的阳极扩散区相对地形成且具有另一导电类型的阴极扩散区构成的PNPN部分，
在由阴极扩散区、栅极扩散区和衬底构成的NPN型晶体管的基极和发射极之间并联的栅电阻和开关器件，也构成PNPN部分，以及
连接到由阳极扩散区、衬底和栅极扩散区构成的PNP晶体管的基极的开关器件控制端，也构成PNPN部分。
16.如权利要求1所述的双向光控晶闸管芯片，其中
半导体芯片由N型硅衬底构成，以及
在N型硅衬底的背面上，形成掺有浓度不小于1015cm-3和不大于1018cm-3磷的N+层。
17.如权利要求1所述的双向光控晶闸管芯片，还包括至少任意两个：
如权利要求4至7的任何一个所述的双向光控晶闸管芯片的沟道隔离区的结构；
如权利要求9所述的双向光控晶闸管芯片中的PNPN部分和肖特基势垒二极管的结构；以及
如权利要求16所述的双向光控晶闸管芯片中的N型硅衬底的背面上的N+层的结构。
18.包括如权利要求1至17所述的双向光控晶闸管芯片和发光二极管的光触发耦合器。
19.包括如权利要求18所述的光触发耦合器和缓冲电路的固态继电器。
CN2003101246157A 2002-12-10 2003-12-10 双向光控晶闸管芯片、光触发耦合器及固态继电器 Expired - Fee Related CN1508881B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002357650 2002-12-10
JP2002357650 2002-12-10
JP2002-357650 2002-12-10
JP2003337448A JP4065825B2 (ja) 2002-12-10 2003-09-29 双方向フォトサイリスタチップ、光点弧カプラ、および、ソリッドステートリレー
JP2003337448 2003-09-29
JP2003-337448 2003-09-29

Publications (2)

Publication Number Publication Date
CN1508881A true CN1508881A (zh) 2004-06-30
CN1508881B CN1508881B (zh) 2010-04-28

Family

ID=32828528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2003101246157A Expired - Fee Related CN1508881B (zh) 2002-12-10 2003-12-10 双向光控晶闸管芯片、光触发耦合器及固态继电器

Country Status (4)

Country Link
US (1) US7157747B2 (zh)
JP (1) JP4065825B2 (zh)
CN (1) CN1508881B (zh)
TW (1) TWI240413B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777897A (zh) * 2009-01-08 2010-07-14 施耐德电器工业公司 用于交流感性负载的驱动控制装置及方法
CN102122945A (zh) * 2009-11-04 2011-07-13 英飞凌科技股份有限公司 一种半导体器件及一种制造半导体器件的方法
CN103095262A (zh) * 2011-11-04 2013-05-08 欧姆龙株式会社 固态继电器和负载驱动电路
CN104952889A (zh) * 2014-03-24 2015-09-30 夏普株式会社 双向光控晶闸管芯片、光触发耦合器和固态继电器
CN105097909A (zh) * 2014-05-12 2015-11-25 夏普株式会社 双向光敏晶闸管芯片和固态继电器
CN106935639A (zh) * 2015-12-29 2017-07-07 无锡华润矽科微电子有限公司 光触发可控硅器件
CN108028603A (zh) * 2015-09-15 2018-05-11 理想能量有限公司 利用开关转换时的附加定时阶段对双基双极晶体管的操作
CN108767007A (zh) * 2018-06-04 2018-11-06 电子科技大学 一种具有挖槽埋氧电流阻挡层的光控晶闸管
CN110364523A (zh) * 2018-04-09 2019-10-22 恩智浦美国有限公司 Esd保护装置、包括esd保护装置的半导体装置和其制造方法
CN111863939A (zh) * 2020-07-03 2020-10-30 江南大学 一种集成可控硅晶闸管的双向光触发固态继电器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7258869B1 (en) * 1999-02-08 2007-08-21 Alza Corporation Stable non-aqueous single phase viscous vehicles and formulations utilizing such vehicle
US8695344B2 (en) * 2008-10-27 2014-04-15 Kalex, Llc Systems, methods and apparatuses for converting thermal energy into mechanical and electrical power
US9140864B2 (en) * 2011-05-09 2015-09-22 Bae Systems Information And Electronic Systems Integration Inc. Methods for light coupling into power semiconductors
US8933533B2 (en) * 2012-07-05 2015-01-13 Infineon Technologies Austria Ag Solid-state bidirectional switch having a first and a second power-FET
JP6088874B2 (ja) * 2013-03-25 2017-03-01 シャープ株式会社 双方向フォトサイリスタチップの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5718348B2 (zh) * 1974-06-07 1982-04-16
JPH02125666A (ja) * 1988-11-04 1990-05-14 Sharp Corp ホトトライアック
US5278076A (en) * 1990-02-28 1994-01-11 At&T Bell Laboratories Method of marking a lateral mos controlled thyristor
JP2802459B2 (ja) 1992-05-07 1998-09-24 シャープ株式会社 フォト・トライアック
JP3234677B2 (ja) 1993-06-07 2001-12-04 シャープ株式会社 ラテラル型フォトトライアック
JP3181178B2 (ja) 1994-09-22 2001-07-03 シャープ株式会社 光ｐｎｐｎスイッチ
JPH08264755A (ja) 1995-03-24 1996-10-11 Sharp Corp 半導体素子、ラテラル型トライアック、およびラテラル型フォトトライアック
JP3352349B2 (ja) 1997-02-24 2002-12-03 シャープ株式会社 双方向サイリスタ素子
JP3531808B2 (ja) * 2000-10-31 2004-05-31 シャープ株式会社 保護回路および半導体装置
US7423298B2 (en) * 2004-03-17 2008-09-09 Sharp Kabushiki Kaisha Bidirectional photothyristor chip, optical lighting coupler, and solid state relay

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777897A (zh) * 2009-01-08 2010-07-14 施耐德电器工业公司 用于交流感性负载的驱动控制装置及方法
CN102122945A (zh) * 2009-11-04 2011-07-13 英飞凌科技股份有限公司 一种半导体器件及一种制造半导体器件的方法
US8754444B2 (en) 2009-11-04 2014-06-17 Infineon Technologies Ag Recombination zone between devices and method for manufacturing the same
CN103095262A (zh) * 2011-11-04 2013-05-08 欧姆龙株式会社 固态继电器和负载驱动电路
CN104952889B (zh) * 2014-03-24 2017-10-10 夏普株式会社 双向光控晶闸管芯片、光触发耦合器和固态继电器
CN104952889A (zh) * 2014-03-24 2015-09-30 夏普株式会社 双向光控晶闸管芯片、光触发耦合器和固态继电器
CN105097909B (zh) * 2014-05-12 2017-11-21 夏普株式会社 双向光敏晶闸管芯片和固态继电器
CN105097909A (zh) * 2014-05-12 2015-11-25 夏普株式会社 双向光敏晶闸管芯片和固态继电器
CN108028603A (zh) * 2015-09-15 2018-05-11 理想能量有限公司 利用开关转换时的附加定时阶段对双基双极晶体管的操作
CN108028603B (zh) * 2015-09-15 2020-04-24 理想能量有限公司 用于操作双基双向功率双极晶体管的方法及驱动电路
CN106935639A (zh) * 2015-12-29 2017-07-07 无锡华润矽科微电子有限公司 光触发可控硅器件
CN106935639B (zh) * 2015-12-29 2019-11-22 无锡华润矽科微电子有限公司 光触发可控硅器件
CN110364523A (zh) * 2018-04-09 2019-10-22 恩智浦美国有限公司 Esd保护装置、包括esd保护装置的半导体装置和其制造方法
CN108767007A (zh) * 2018-06-04 2018-11-06 电子科技大学 一种具有挖槽埋氧电流阻挡层的光控晶闸管
CN108767007B (zh) * 2018-06-04 2021-01-22 电子科技大学 一种具有挖槽埋氧电流阻挡层的光控晶闸管
CN111863939A (zh) * 2020-07-03 2020-10-30 江南大学 一种集成可控硅晶闸管的双向光触发固态继电器
CN111863939B (zh) * 2020-07-03 2022-06-10 江南大学 一种集成可控硅晶闸管的双向光触发固态继电器

Also Published As

Publication number Publication date
TW200411930A (en) 2004-07-01
TWI240413B (en) 2005-09-21
CN1508881B (zh) 2010-04-28
JP2004207684A (ja) 2004-07-22
JP4065825B2 (ja) 2008-03-26
US7157747B2 (en) 2007-01-02
US20050006661A1 (en) 2005-01-13

Similar Documents

Publication Publication Date Title
CN1508881A (zh) 双向光控晶闸管芯片、光触发耦合器及固态继电器
CN1262019C (zh) 半导体器件
CN1591902A (zh) 绝缘栅型晶体管以及逆变器电路
CN100336228C (zh) 半导体器件
CN100350626C (zh) 具有槽型结构的半导体器件
CN1684257A (zh) 半导体装置
CN1691351A (zh) 电介质分离型半导体装置
CN1449040A (zh) 半导体集成电路器件及其制造方法
CN1783495A (zh) 半导体装置
CN1643698A (zh) 半导体器件
CN1832172A (zh) 电力半导体器件
CN1476136A (zh) 电力半导体元件的驱动电路
CN1310323C (zh) 半导体装置
CN1290202C (zh) 固体摄象装置以及使用该装置的摄像机微型组件
CN1658398A (zh) 双方向元件及其制造方法、半导体装置
CN1961412A (zh) 半导体器件
CN1218399C (zh) 绝缘栅双极晶体管
CN1794584A (zh) 化合物半导体开关电路装置
CN1192051A (zh) 半导体器件及其制造方法
CN1748320A (zh) 场效应晶体管
CN1794583A (zh) 化合物半导体开关电路装置
CN1874155A (zh) 化合物半导体装置
CN1194416C (zh) 横向结型场效应晶体管
CN1421914A (zh) 半导体装置及其制造方法
CN1310313C (zh) 半导体装置的设计方法和半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100428

Termination date: 20211210

CF01 Termination of patent right due to non-payment of annual fee