CN1290202C - 固体摄象装置以及使用该装置的摄像机微型组件 - Google Patents

固体摄象装置以及使用该装置的摄像机微型组件 Download PDF

Info

Publication number
CN1290202C
CN1290202C CNB02150685XA CN02150685A CN1290202C CN 1290202 C CN1290202 C CN 1290202C CN B02150685X A CNB02150685X A CN B02150685XA CN 02150685 A CN02150685 A CN 02150685A CN 1290202 C CN1290202 C CN 1290202C
Authority
CN
China
Prior art keywords
mentioned
semiconductor regions
signal
pixel
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB02150685XA
Other languages
English (en)
Other versions
CN1419295A (zh
Inventor
後藤浩成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1419295A publication Critical patent/CN1419295A/zh
Application granted granted Critical
Publication of CN1290202C publication Critical patent/CN1290202C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/196—Junction field effect transistor [JFET] image sensors; Static induction transistor [SIT] image sensors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

一种以接合栅型场效应晶体管作像素用的固体摄象装置。在n型的第1半导体区域(21)的表面区域，n型的源区域(23)及漏区域(22)相互分离形成。与漏区域(22)连接的n型的第2半导体区域(24)形成于第1半导体区域(21)的表面区域。形成于第2半导体区域(24)下部的第1半导体区域(21)内，与第2半导体区域(24)电气连接，积蓄与入射光对应的信号电荷的p型第3半导体区域(26)被形成。P型的第4半导体区域(25)形成于漏区域(22)与源区域(23)间的第1半导体区域(21)的表面区域。利用这些源区域(23)、漏区域(22)、第2半导体区域(24)及第3半导体区域(26)构成像素，在这一像素的信号电荷积蓄期间、信号读出期间及信号电荷排出期间分别向漏区域(22)供给不同电压。

Description

固体摄象装置以及使用该装置的摄像机微型组件
相关申请的说明
本申请基于日本专利申请№.2001-347690号的优先权，2001年11月13日提出，其全部内容在这里一并提及。
技术区域
本发明涉及放大型固体摄象装置，特别涉及作为像素应用按入射光调制阈值的接合栅型场效应晶体管的阈值调制型固体摄象装置。
背景技术
近年来，对每个像素设置电荷检测电路、被称为放大型的固体摄象装置的开发十分盛行。其中，被称为阈值调制型的固体摄象装置备受关注。在这种固体摄象装置中，含接合型场效应晶体管(以下，称为FET)的像素被配置成多个矩阵状。又，通过光的入射在像素上发生信号电荷，该信号电荷在各像素被积蓄一定时间。在各像素中，与信号电荷的积蓄量对应的电势或阈值的变化发生于各像素内的FET的沟道区域内。又，多个的像素依照规定顺序依次扫描，例如通过源跟随型的电位检测手段依次读出图象信号。
作为这样的阈值调制型固体摄象装置，在以往，例如开平8-78653号公报的图14中揭示的构造已为世人熟知。
图1表示同一装置的1个像素单元的断面构造。在p型基板71上形成n型层72，又，在n型层72的表面夹着p+型接合栅73，形成n+型的漏区域74与源区域75。又，与接合栅73相邻地形成电荷复位用MOS型栅电极76。
在该固体摄象装置中，利用光入射、以光电转换产生电子-空穴对。产生的电子-空穴对中的电子流向漏区域74，空穴被积蓄于接合栅73成为信号电荷。接合栅73处于浮动状态，接合栅73的电位按照积蓄的信号电荷变化，随之n型层72的电势(potential)变化，将它作为源电位或电流变化读出。
图1表示的固体摄象装置，在构造上比电荷耦合器件型(CCD)简单，具有适合于细致化的潜在优点。但是，未必说它能得到广泛应用，其理由如下。
即，积蓄信号电荷的接合栅73由含高浓度p型杂质的p+型区域构成，且，接合栅73的电位呈浮动状态。为此，MOS型栅电极76成为导通状态，在将积蓄于接合栅73的信号电荷排出到p型基板71时，存在未从接合栅73排出的残余背景电荷。这个背景电荷的电荷量因反映MOS型栅电极76的导通阻抗的热噪声，即所谓kTC噪声而在每个排出动作中变化。因此，即使在信号电荷被复位后，仍旧有背景电荷残留于接合栅73。噪声电荷部分被迭加于这个背景电荷上，其作为噪声被读出在信号上显现出来。
因此，为了降低背景电荷的影响，可考虑减低接合栅73中的p型杂质的浓度。但是，此时，芯片表面的带电状态会造成动作不稳定之外，而且使接合栅73与n型层72间的电容值降低，就不能积蓄足够量的信号电荷，导致产生饱和电荷量下降的问题。因此，过去人们一直期望能解决饱和电荷量下降的问题。
本发明针对上述问题进行研究。目的在于提供构造简单、在具有适合细致化的优点的基础上、能抑制混在读出信号中的噪声、且具有足够饱和电荷量的固体摄象装置。
发明内容
提供按照本发明的一种形态、具备半导体基板和多个象素的固体摄象装置。
该装置是形成于上述半导体基板的多个像素，上述多个像素分别具有信号电荷的积蓄期间、信号读出期间及信号电荷的排出期间、上述多个像素是具有下列部分的多个像素：形成于上述半导体基板上的第1导电型的第1半导体区域、形成于上述第1半导体区域的表面区域的第1导电型的源区域、与上述源区域相互分离形成在上述第1半导体区域的表面区域的、在上述像素的信号电荷的积蓄期间、信号读出期间及信号电荷的排出期间分别供给不同电压的第1导电型漏区域、与上述漏区域连接、形成于上述第1半导体区域的表面区域的第1导电型的第2半导体区域、形成于上述第2半导体区域下部的第1半导体区域、且与上述第2半导体区域电气连接、积蓄对应于入射光的信号电荷的上述第1导电型及反导电型的第2导电型的第3半导体区域，及形成于上述源区域与漏区域间的上述第1半导体区域的表面区域的第2导电型的第4半导体区域。
以下将阐明发明的其它对象和优势，其中部分将和说明书有显著的区别，或者可以在发明的实施中认识到这一点。通过在下文中特别指出的手段和组合，可以意识到发明的对象和优势。
附图说明
关于附图的几点简要说明：
所附的图，合并在一起组成了说明书的一部分，举例说明了目前发明中较好的实施例，加上以上的描述和以下对较好实施例的详细说明将用来说明发明的原理。
图1是表示以往的阈值调制型固体摄象装置中使用的像素元件构造的剖面图。
图2是本发明的第1实施例的固体摄象装置的整体电路图。
图3是表示图2的固体摄象装置的一个像素元件构造的图形平面图。
图4是图3的像素的剖面图。
图5是图3的像素与图4不同的剖面图。
图6是图2的固体摄象装置中主要信号波形图。
图7是表示图6的波形图中在t1～t4各时刻沿图5的C-C’线断面的电势状态图。
图8是本发明的第2实施例的固体摄象装置整体电路图。
图9是表示图8的固体摄象装置的一个像素元件构造的图形平面图。
图10是图9的像素剖面图。
图11是图8的固体摄象装置中主要信号波形图。
图12是表示图11的波形图中在t1～t4各时刻沿图10的D-D’线断面的电势状态图。
图13是表示沿图10中E-E’线及F-F’的断面电势状态图。
图14是二维表示图10中的MOS型栅电极附近的电势分布图。
图15是二维表示与图14不同时刻的图10中MOS型栅电极附近的电势分布图。
图16是表示本发明的第3实施例的像素元件构造的图形平面图。
图17是图16的像素的剖面图。
图18是图16的像素与图17不同的剖面图。
图19是二维表示图16表示的像素一开始读出后的t3时刻的MOS型栅电极附近的电势分布图。
图20是表示第1～第3实施例中防止寄生沟道的效果的示意图。
图21是表示第3实施例的第1变形例的像素元件构造的图形平面图。
图22是表示第3实施例的第2变形例的像素的MOS型栅电极附近的元件构造的剖面图。
图23是本发明的第4实施例的固体摄象装置的整体电路图。
图24是表示图23的固体摄象装置的一个像素元件构造的图形平面图。
图25是图24的像素的剖面图。
图26是图24的像素不同的剖面图。
图27是图24的固体摄象装置中主要信号波形图。
图28是表示图27的波形图中在t1～t4各时刻沿图25中C-C’线及D-D’的断面的电势状态图。
图29是表示图5的实施例的像素元件构造的图形平面图。
图30是图29的像素剖面图。
图31是图29的像素不同的剖面图。
图32是具有图29的像素的固体摄象装置中主要信号波形图。
图33是表示图32的波形图中在t1～t4各时刻沿图30中D-D’线、E-E’线及F-F’线的断面的电势状态图。
图34是本发明的第6实施例的固体摄象装置的整体电路图。
图35是表示图34的固体摄象装置的一个像素元件构造的图形平面图。
图36是图35的像素剖面图。
图37是图35的像素不同的剖面图。
图38是与图35的像素的不同的另一剖面图。
图39是与图35的像素的不同的又一剖面图。
图40是图34的固体摄象装置中主要信号波形图。
图41是表示图40的波形图中在t1～t4各时刻沿图37中E-E’线、F-F’线、G-G’线的断面的电势状态图。
图42是二维表示图35中的A-A’断面的电势分布图。
图43是二维表示与图42不同时刻的图35中的A-A’断面的电势分布图。
图44是采用第1～第6实施例的固体摄象装置的电子摄像机的控制电路的概略构成方框图。
图45A及图45B是将图44所示的固体摄象用集成电路芯片及DSP用集成电路芯片和镜头等一起作微型组件化的摄像机微型组件的平面图及剖面图。
具体实施例
以下，参照附图通过实施例对本发明进行详细说明。又，在全部附图的对应部位赋以同样的符号，不再重复说明。
第1实施例
图2是本发明第1实施例的固体摄象装置整体电路图。又，在图2中，为了使说明简化，例示了3×3的9像素构成的2维固体摄象装置的场合，设置更多数量的像素也可以。
在图2中，各种接合型的FET构成的复数(本例为9个)像素1被配置成矩阵状。同一行的各3个像素1的漏极及栅极被共同连接于多根(本例为3根)的选择线2～4中对应的1根上。上述选择线2～4，被连接于由像素行选择时输出规定的脉冲信号的例如移位寄存器构成的像素行选择电路5。
又，同一列的各3个像素1的源极，被共同连接于多根(本例为3根)的信号线6～8中对应的1根上。用于信号线选择的开关用N沟道MOS晶体管9N～11N的各自一端被连接于上述信号线6～8，这些MOS晶体管9N～11N的另一端被共同连接。又，上述MOS晶体管9N～11N的栅极，被连接于由像素列选择时输出规定脉冲信号的例如移位寄存器构成的像素列选择电路12。电流源13被连接于上述MOS晶体管9N～11N的共同连接点与接地电位之间。又，用来输出读出信号的阻抗变换电路14被连接于MOS晶体管9N～11N与电流源13的共同连接点。
图2表示的固体摄象装置是集成于半导体基板而形成的。又，图中未特别示出的、各像素的偏置补偿用的补偿电路、进行将阻抗变换电路14的输出进行A/D变换等的各种信号处理的信号处理电路也集成于同一半导体基板上。
在图2表示的固体摄象装置中，由于光的入射、在各像素1上被积蓄起与各自的光量对应的信号电荷。根据积蓄的信号电荷量、各像素的阈值电压发生变化。且，通过像素行选择电路5输出的脉冲信号被加在选择线2～4中的任一根上，对像素行进行选择，又，通过像素列选择电路12输出的脉冲信号被加在MOS晶体管9N～11N的任一栅极上，以该MOS晶体管处于导通状态时对像素列进行选择，这样1个像素1就被选择。此时，如图2中箭头所示，从选择线(本例为选择线4)经由选择像素、再经过信号线(本例为信号线7)及导通状态的MOS晶体管(本例为MOS晶体管10N)到电流源13形成电流通道，与选择像素的阈值电压对应的信号经阻抗变换电路14输出。
图3是表示图2中的一个像素元件构造的图形平面图。图4及图5是与图3不同的剖面图。
在p型的半导体基板20的表面区域形成n型陷阱(Well)区域21。在上述基板20上供给接地电压。又，在n型陷阱区域21的表面区域，彼此分离地形成由各n+型的扩散区域构成的漏区域22及源区域23。又，在n型陷阱区域21的表面区域形成与上述漏区域22连接、在上述源区域23的方向上延长的n型扩散区域24。该n型扩散区域24与构成图2中的像素1的接合型FET的接合栅相当、且形成扩散深度浅于漏区域22。又，在上述n型扩散区域24与源区域23间的n型陷阱区域21的表面区域，形成防止寄生沟道用的p型扩散区域25。且，在上述n型扩散区域24下部的陷阱区域21内，形成与n型扩散区域24连接的信号电荷积蓄用的p型埋入区域26。
上述源区域23被配置于图3中以点划线画出的像素区域的大致中央处。上述p型扩散区域25围着该源区域23配置。又，上述漏区域22及与它连接的n型扩散区域24围着上述p型扩散区域25配置。又，上述漏区域22，在图3中的横方向上延长形成0邻接的一行的像素成为共同。
又，如图3所示靠在漏区域22的延长方向及平行方向上延长形成的元件分离区域27、上述n型陷阱区域21在行方向互相分离。
层间绝缘膜28被形成于上述n型陷阱区域21。又，在该层间绝缘膜28上，形成与示于图2的信号线6～8相当的配线层29。且，对着上述层间绝缘膜28，形成通过上述源区域23的表面的开口部，在该开口部内形成连接源区域23与配线层29的接头30。
又，上述层间绝缘膜28上，形成用来对各个象素将入射光集光的微型透镜，为简化说明这里不画出。
在具有这样断面构造的像素中，由于靠工作芯片的微型透镜集光的入射光的照射，通过由n型扩散区域24及其下部的p型埋入区域26构成的光电二极管、与由n型陷阱区域21及p型埋入区域26构成的光电二极管进行光电转换，发生电子-空穴对。发生的电子-空穴对中的电子直接地、或从n型陷阱区域21漂移、经漏区域22流到外部。另一方的空穴被积蓄到p型埋入区域26，并被积分。该空穴的积蓄量是与入射光的强度和积分时间之积相对应的。又，根据空穴的积蓄量、各像素的阈值电压被调制。
且，空穴积分后，通过像素行选择电路5及像素列选择电路12对各像素依次扫描，各像素的阈值电压的变化作为信号被读出。从像素读出信号后，积蓄于各像素的空穴排出到基板20，进行复位动作。
图6是表示图2的固体摄象装置中主要信号波形图。在图6中，表示信号S2，S3，S4从像素行选择电路5输出、被施加于选择线2～4的脉冲信号的波形，表示信号S9N、S10N、S11N从像素列选择电路12输出、被施加于晶体管9N、10N、11N的栅极的脉冲信号的波形，还表示信号OUT从阻抗变换电路14输出的信号的波形。如图6所示，具有VL、VM、VH的3值的电压脉冲信号被加在选择线2～4上。上述3值中，VL最低，VM比VL高，VH比VM高。
下面，参照图6对图2的固体摄象装置的动作进行说明。
把从所有像素读出信号的期间称为1帧周期，1帧周期就是选择线2～4的信号从VH降低到VL后，接着又从VH降低到VL的期间。在1帧周期中，选择线2～4的信号S2～S4在VL期间是空穴的积蓄期间，在VM期间是各像素的阈值电压的变化被作为信号被读出的读出期间，又，VH期间是将在各像素上积分的空穴排出的复位期间。
例如，当选择线2的信号S2在VM的期间，连接到该选择线2的行内的3个像素1被选择。在这期间，通过信号S9N处在高电平，MOS晶体管9N为导通状态，像素列被选择，经信号线6，通过选择行及选择列的像素1，电流流入电流源13。且，与选择像素的阈值电压对应的信号经由阻抗变换电路14被作为信号OUT输出。又，信号S10N、S11N依次处在高电平，MOS晶体管10N、11N依次为导通状态，不同的像素列被依次选择，经信号线7、8，通过选择列的对应像素1，电流流入电流源13，与选择像素的阈值电压对应的信号经由阻抗变换电路14被作为信号OUT输出。这样的动作以改变像素行依次进行，所以可从全部像素读出信号。
又，从各像素行的各3个像素读出信号后，选择线2～4的信号S2～S4为VH，从这些各3个的像素排出空穴进行复位动作，以准备下一次的空穴积蓄。
图7是表示图6的波形图中在t1～t4各时刻沿图5中的C-C’线的断面的电势状态图。下面，参照图7的电势图、对各像素中的空穴的积蓄动作、信号读出动作及复位动作进行详细说明。
在加到选择线4的脉冲信号S4的电压值一变化到VL立即开始积蓄期间后的t1时刻，对应于上述的入射光发生的电子-空穴对中的空穴被积蓄到p型埋入区域26，并被积分。随之p型埋入区域26的电势降低。又，随之，p型埋入区域26下部的n型陷阱区域21中的电势也被调制而降低。在积蓄期间即将终了前的t2时刻，n型陷阱区域21中的电势比t1时刻的电势低。
下面，读出期间开始，如果加于选择线4的脉冲信号S4变化为VM，随之，整体的电势与(VM-VL)成比例地降低。由于p型基板20被固定于接地电位，所以基板20的电势保持一定、不变。然后，如果信号S9处在高电平，图2中的MOS晶体管9N为导通状态，那么，电子电流经由同一列的3个像素中n型陷阱区域21的电势最低的像素，通过恒流源13流动。此时，对于VL被加于选择线4以外的选择线2、3，VM被迭加于选择线4，连接选择线4的像素的n型陷阱区域21的电势最低，所以，上述电子流，经过连接选择线4的像素流动。此时在图4及图5中用箭头表示流动的电子电流。即，这样，形成将选择线4作为电源、将选择线4与信号线6连接的选择像素1作为接合栅型FET、将电流源13作为电流源的源极跟随器，经过阻抗变换电路14、与选择像素1的n型陷阱区域21的电势的极小点的电势值对应的电位作为信号OUT输出。此时，n型陷阱区域21的电势的极小点自身，通过由入射光发生的空穴的积分值被调制，利用像素行选择电路5及像素列选择电路12对全部像素进行扫描，通过依次从阻抗变换电路14读出信号，可得到图象信号。
然后，读出期间终了，在加于选择线4的脉冲信号S4变化到VH后的t4时刻，p型埋入区域26的电势进一步降低，由此使p型埋入区域26中积蓄的空穴经n型陷阱区域21向基板20排出。
这样，第1实施例的固体摄象装置，各像素1由1个接合型FET构成，比电荷耦合单元型的构造简单，适合于细致化。
这里，我们把第1实施例的固体摄象装置与图1所示的以往的装置作比较。在图1的装置中，想要在浮动状态的接合栅73上积蓄电荷，需要将其杂质浓度设定得足够高。原因是为了不因芯片表面的带电等导致动作不稳定。这一结果，使高浓度的接合栅73的一部通常成为充满电子或空穴的中性区域，积蓄电荷，使得存在于相邻的反导电型的n型层72中的空乏层区域的受主乃至施主中性化。例如，参照图1进行说明，高浓度地含有p型杂质的接合栅73的表面侧通常被空穴充满，作为信号的空穴被积蓄于n型层72间形成的空乏层区域。由于该状态下空乏层内的受主被中性化，从该受主为终端的n型层72内的施主开始的电力线只能到达基板71的受主为止，这导致p+型的接合栅73的电位变动较大。即，接合栅73的接地容量极小。又，同样，由于n型层72完全耗尽，使p+型的接合栅73在基板71间形成电容，由于这个电容器的距离大，对接地容量极小。因此，在通常的动作电压下，相关浮动区域中积蓄的信号电荷受到限制，且，该区域达不到完全耗尽。但是，信号电荷的电位变动大，对于提高灵敏度是很有利的。
一方面，在第1实施例中，可充分地确保p型埋入区域26与n型陷阱区域21及漏区域22间的容量值，能够积蓄足够量的信号电荷(空穴)。又，在通常的动作电压下p型埋入区域26的完全耗尽是可能的。换言之，结果，与以往例子的差异为信号电荷(空穴)的积蓄区域中的对接地容量的大小，改善灵敏度、降低与散乱噪声相关的饱和信号量及是否容许背景电荷产生的kTC噪声，或牺牲一点灵敏度防止产生噪声，意在改善综合的SN比的想法上的差异，第1实施例中追求的目标在后者。
又，在电荷耦合单元型及MOS型晶体管等采用多晶硅栅电极的固体摄象装置中，光电转换区域由于被配置于多晶硅栅电极的下部，受到多晶硅栅电极引起的光的吸收的影响，使兰色灵敏度降低。
但是，在第1实施例的固体摄象装置中，用的不是多晶硅栅电极的接合型栅FET。因此可获得防止兰色灵敏度降低的效果。
又，由进行光电转换的n型扩散区域24下部的p型埋入区域26与n型陷阱区域21构成的光电二极管，以及积蓄电荷的p型埋入区域26，是在基板的垂直方向上集成形成的，与将两者分散形成的场合相比可获得像素尺寸细致化的效果。
第2实施例
图8是本发明的第2实施例的固体摄象装置的整体电路图。又，在该场合，为使说明简化，取3×39个像素构成的2维固体摄象装置的场合作例示，设置更多的像素也行。
图8所示的固体摄象装置，与图2的装置比较，像素的构成及像素行选择电路的构成有一些不同，其他的构成与图2同样，这里只说明与图2的不同点。
在图8中，对于各像素15具有源极、漏极、栅极的接合型FET部15a，具有附加用来将接合型FET部15a的栅极的积蓄电荷排出到接地电位的MOS型栅极15b的构成。
同一行的各3个像素15的漏极及栅极，被共同连接到像素行选择用的复数(本例为3根)的选择线2～4中对应的一根。又，同一行的各3个像素15的MOS型栅极15b，被共同连接到像素行的电荷排出用的多根(本例为3根)的选择线16～18中对应的一根。
上述选择线2～4及16～18，现由像素行选择时输出规定脉冲信号的例如移位寄存器构成的像素行选择电路19连接。
图9是表示图8的一个像素15的元件构造的图形平面图，图10是图8的剖面图。又，与图10断面垂直的断面，仅是在前面的图4上追加上述MOS型栅极15b的栅绝缘膜，其他构成与图4同样，图示从略。
在前面的第1实施例中，漏区域22，是将p型扩散区域25四周围起来形成的。对此，在第2实施例中，漏区域22，平面形状是取近似方形的p型扩散区域25的三方围起来形成的。且，在不形成漏区域22的部分，MOS型栅电极31形成与p型埋入区域26相接。这个MOS型栅电极31相当于图8中的MOS型栅极15b，还相当于图8中的选择线16～18中的某一根。上述MOS型栅电极31，如图10所示，经栅绝缘膜32被形成于基板20。又，在这个MOS型栅电极31形成部分的下部，p型基板20被延长到表面形成。又，在层间绝缘膜28上，与第1实施例同样，在各个像素上形成微型镜头，为简化说明，图示从略。
在这个固体摄象装置中，由于微型透镜集光的入射光的照射在各象素上，通过由n型扩散区域24及其下部的p型埋入区域26构成的光电二极管、与由n型陷阱区域21及p型埋入区域26构成的光电二极管进行光电转换，发生电子-空穴对。发生的电子-空穴对中的电子直接地、或从n型陷阱区域21漂移出后、经漏区域22流到外部。另一方的空穴被积蓄到p型埋入区域26，并被积分。该空穴的积蓄量是与入射光的强度和积分时间之积相对应的。又，根据空穴的积蓄量、各像素的阈值电压被调制。
且，空穴积分后，通过像素行选择电路19及像素列选择电路12对各像素依次扫描，各像素的阈值电压的变化作为信号被读出。读出来自象素的信号后，积蓄于各像素的空穴通过像素行选择电路19、经被控的MOS型栅极15b排出到基板20，进行复位动作。
图11是表示于图8的固体摄象装置的主要信号的波形图。在图11中，表示信号S2，S3，S4从像素行选择电路19输出、加于行选择用的选择线2～4的脉冲信号的波形，还表示信号S16、S17、S18从像素行选择电路19输出、加于电荷排出用的选择线16～18的脉冲信号的波形，表示信号S9N、S10N、S11N从像素列选择电路12输出、加于MOS晶体管9N、10N、11N的栅极的脉冲信号的波形，还表示信号OUT经阻抗变换电路14输出的信号波形。
下面，参照图11对图8的固体摄象装置的动作进行说明。
如图11所示，具有VL及VH的双值的电压的脉冲信号S2～S4被加到选择线2～4。同样，具有VL及VM的双值的电压的脉冲信号S16～S18也被迭加到选择线16～18。上述双值的电压中，VL比VM低。
把从所有像素读出信号的期间称为1帧周期，1帧周期就是选择线2～4的信号S2～S4从VH降低到VL后又从VH降低到VL的期间。在1帧周期中，选择线2～4的信号S2～S4在VL期间是空穴的积分期间，各像素的阈值电压的变化作为信号被读出的读出期间，是选择线2～4的信号S2～S4为VH，且选择线16～18的信号S16～S18是VH的期间。将各像素15中积蓄的空穴排出的复位期间，是选择线2～4的信号S2～S4为VH，且选择线16～18的信号S16～S18是VL的期间。这个复位期间是图11中的T的期间。
例如，当选择线2的信号S2在高电平(VH)的期间，连接到该选择线2的同一行内的3个像素15被选择。在这期间，信号S9N处在高电平(VH)，MOS晶体管9N为导通状态，像素列被选择，经信号线6，通过选择行及选择列的像素15，电子电流流入电流源13。与选择像素的阈值电压对应的信号经由阻抗变换电路14被作为信号OUT输出。又，信号S10N、S11N依次处在高电平，MOS晶体管10N、11N依次为导通状态，不同的像素列被选择，经信号线7、8，通过选择列对应的像素15，电子电流流入电流源13，与选择像素的阈值电压对应的信号经由阻抗变换电路14作为信号OUT依次输出。这样的以这种依次改更象素行的动作，可从全部像素读出信号。
又，在从各像素行中的各3个像素读出信号期间行将终了前，选择线16～18的信号S16～S18为低电平(VL)。这样，构成各像素的MOS型栅极15b的图10中的MOS型栅电极31下部的p型基板20表面的空乏层消失，成为一样的电势。这一结果，使积蓄在p型埋入区域26的空穴经过MOS型栅电极31下部流入基板20，进行复位动作。
又，复位动作，在信号线2～4的信号S2～S4为VM，且信号线16～18的信号S16～S18为VL时进行，在信号线2～4的信号S2～S4为VM、读出期间开始前，预先将信号线16～18的信号S16～S18提高到VM，使复位动作不能进行。
图12表示图11的信号波形图中在t1～t4各时刻沿图10中的D-D’线的断面的电势状态。
下面，参照图12的电势图、对各像素中的空穴的积蓄动作、信号读出动作及复位动作进行详细说明。
在加到选择线4的脉冲信号S4的电压值一变化到VL后立即开始积蓄期间的t1时刻，对应于上述的入射光发生的电子一空穴对中的空穴被积蓄到p型埋入区域26，并被积分。随之p型埋入区域26的电势降低。又，随之，p型埋入区域26下部的n型陷阱区域21中的电势也被调制而降低。在积蓄期间行将终了前的t2时刻，n型陷阱区域21中的电势比t1时刻的电势低。
下面，进入读出期间，如果加于选择线4的脉冲信号S4变化为VM，随之，整体的电势与(VM-VL)成比例地降低。由于p型基板20被固定于接地电位，所以基板20的电势保持一定、不变。然后，如果信号S9处在高电平，图8中的MOS晶体管9N为导通状态，那么，电子电流经由同一列的3个像素中n型陷阱区域21的电势最低的像素，通过恒流源13流动。此时，VL加在选择线4以外的选择线2、3，VM加在选择线4，连接于选择线4的像素的n型陷阱区域21的电势最低，所以，上述电子电流，经过连接于选择线4的像素流动。此时将电流流动的路径在图10中用箭头a表示。即，这样，将选择线4连接到电源、使选择线4与信号线6连接的选择像素15做成接合栅型FET、将电流源13作为电流源形成源极跟随器，经过阻抗变换电路14、与选择像素15的n型陷阱区域21的电势的极小点的电势值对应的电位作为信号OUT输出。此时，n型陷阱区域21的电势的极小点自身，通过由入射光发生的空穴的积分值被调制，利用像素行选择电路19及像素列选择电路12对全部像素进行扫描，依次从阻抗变换电路14读出信号，从而得到图象信号。
下面，当加于选择线4的脉冲信号S4处于VM状态、加于选择线18的脉冲信号S18从VM变化到VL后的t4时刻，图10中的MOS栅电极31下部的p型基板20表面的空乏层消失，p型埋入区域26中积蓄的空穴按图示的箭头b的路径流向基板20。这样，p型埋入区域26的电势升高，随之，n型陷阱区域21的电势也提高，进行复位动作。
这样，即使在第2实施例的固体摄象装置的场合，各像素实质上只由1个接合型FET构成，比之电荷耦合单元型，构造简单，适合于细致化。
又，与第1实施例同样，能够充分确保p型埋入区域26与n型陷阱区域21及漏区域22间的电容值，能够积蓄足够量的信号电荷(空穴)。又，在通常的动作电压下可使p型埋入区域26完全空乏化，这个结果可导致防止噪声、改善综合SN比的效果。
又，与第1实施例同样，由于采用不用多晶硅栅电极的接合型栅FET，所以能得到防止兰色灵敏度降低的效果。
还有，由进行光电转换的n型扩散区域24下部的p型埋入区域26及n型陷阱区域21构成的光电二极管、以及积蓄电荷的p型埋入区域26，在基板的垂直方向集成形成，与两者分散形成的场合比较，可得到能使像素尺寸细致化的效果。
在上述第2实施例中，作为用来控制信号的读出及排出的脉冲信号S2～S3及S16～S18，可使用2值的电压值，没有必要生成电压振幅大的脉冲信号，可获得比图2的实施例的像素行选择电路5更加能抑制像素行选择电路19的规模的效果。
下面，对上述第2实施例的固体摄象装置的动作再作进一步的分析。
图13是表示图10中的沿E-E’线及F-F’线的断面的电势状态的图，具体表示图8中的选择线4及选择线18、以及与两选择线连接的像素的、图11中的t1～t4的各时刻的电势状态。
在图13中，A～D分别表示E-E’断面的电势状态，A表示积分刚开始后的t1时刻的状态，B表示积分将终了前的t2时刻的状态，C表示读出刚开始后的t3时刻的状态，D表示信号电荷排出期间内的t4时刻的状态。同样，E、F分别表示E-E’断面的电势状态，E是积分刚开始后的t1时刻的状态，F是积分行将终了前的t2时刻的状态，F是读出刚开始后的t3时刻的状态，E是信号电荷排出期间内的t4时刻的状态。
又，在图13中，φ1～φ6分别表示电势。φ1是决定可积蓄的最大空穴量的电势，φ2是表示积分终了时被积分的空穴保持不溢出用的余量的电势，φ3是表示读出开始时被积分的空穴保持不溢出的余量的电势，φ4是读出时用来检测未积蓄空穴的像素的电子电流的源跟随电流引起的电位上升的允许值相对应的电势，φ5是读出时用来检测积蓄空穴的像素的电流的源跟随电流引起的电位上升的允许值相对应的电势，φ6是读出时与用来检测像素的电流的源跟随动作正常的漏部电压余量相对应的电势。又，这里，，各电势的箭头方向为正极性。
为了动作正常，上述各电势都应取图13中表示的方向。换言之，各电势都应当全部为正极性。又，关于φ4及φ5，φ4如果为正极性，φ5也为正极性。且，φ4的值如太小，源跟随电流值取得不充分，动作速度受到限制，这是设计上要考虑的。
以上是1维的考察，实际上应当扩展到2维来深入进行研究。
图14及图15，是二维地表示图10中的MOS型栅电极31附近的断面的电势分布2维图。又，图14表示刚开始读出后的t3时刻的状态，图15表示电荷排出时的t4时刻的状态。又，图中表示的各电压为电势，电压值越大电势越深。这里承袭了固体摄象装置的习惯表示方法。
如图14所示，读出刚开始后(t＝t3)，电势的极大点R位于n型陷阱区域21内，极小点Q位于p型埋入区域26内。即，电势的极大点、极小点是相互分离的。且，电势的极大点R及极小点Q，与其鞍点P之间的电位差成为动作余量。
在信号电荷排出时(t＝t4)，如图15中的箭头表示，电势从p型埋入区域26向基板依次减低，p型埋入区域26中积蓄的电荷可排出到基板。
第3实施例
图16是表示具有与图9不同构成的像素15的元件构造的图形平面图。图17及图18是图16中的不同的剖面图。
对于图9的像素，源区域23位于中央，围着它形成p型扩散区域25，又，围着p型扩散区域25形成p型埋入区域26，且，对于围着p型扩散区域25三方形成漏区域22的场合，在下面进行说明。
对此，在第3实施例的装置中，源区域23、p型扩散区域25、p型埋入区域26及漏区域22彼此平行地被延长形成于同一方向上。
且，MOS栅电极31，由相对于上述源区域23、p型扩散区域25、p型埋入区域26及漏区域22平行地延长形成于元件分离区域27的部分，以及位于配线层29的下部、与配线层29平行地延长形成的部分构成。且，位于MOS栅电极31的配线层29的下部的部分，按图中的上下方向在漏区域22的中间进行割开、使得相邻的像素间互相分离。
又，p型扩散区域25，被延长形成于多个像素间，使得多个像素变成共通，但各像素相互分离也行。
在这样的构成中，在图17中沿H-H’线及I-I’线的断面的t1～t4的各时刻的电势状态，与图13中表示的场合同样，图18中的沿J-J’的断面的t1～t4的各时刻的电势状态，与上述图11中表示的场合相同，这里说明从略。
按照第3实施例，与p型埋入区域26积蓄的电荷(空穴)对应的电子电流从漏区域22流向源区域23时，电流在图16中的18-18方向(图16的垂直方向)流动。另一方面，在排出p型埋入区域26中积蓄的电荷时，电荷(空穴)在图16中的17-17方向(图16的水平方向)排出。
按照第3实施例，在得到与第1及第2实施例同样的效果的基础上，还能得到以下效果。即，使源区域23、p型扩散区域25、p型埋入区域26及漏区域22彼此相互平行地在同一方向上延长形成，且能把源区域23配置于偏离像素中央的四周。为此，可以将用来对源区域23连接配线层29的接头30设置在四周而不是像素中央，像素的中央可做成光电二极管区域，可获得改善上部芯片微透镜的集光率的效果。
图19是二维表示图16中的像素一开始读出后的t3时刻的MOS型栅电极31附近的电势分布图。与前面的图14，图15同样，图19中所示的电压表示电势。
如图19所示，电势的极大点R位于n型陷阱区域21内，极小点Q位于p型埋入区域26内，这与第2实施例的场合是一样的。且，在第3实施例中，以MOS栅电极31为中心、在其两侧以左右对称的状态产生极大点及极小点，这是与图14的场合不同的。
图20为表示在第1～第3实施例中防止因p型扩散区域25产生寄生沟道效果的示意图，表示沿图16中的17-17线断面的电势状态。此时图中的电压也表示为电势。
如图所示，由于形成p型扩散区域25，可抑制表面上发生沟道，在漏区域22及源区域23间，电子电流在图中的虚线所示的路径流动。即，通过n型陷阱区域21的表面区域，可防止电流在漏区域22与源区域23间流动。
(第3实施例的第1变形例)
图21是表示具有与图16不同的构成的像素15的元件构造的图形平面图。在图16表示的像素中，元件分离区域27在和源区域23的延长方向平行的方向上延长形成。对此，该变形例中的像素15，是元件分离区域27的一部被延长、在图中的横向上使元件分离区域27的一部位于相邻像素15的源区域23之间而形成的。
又，沿图21中的17-17线的断面及沿18-18线的断面与图17，图18相同，图示从略。
按照第1变形例，除了能得到与第3实施例的场合同样的效果外，可在图中的横向上相邻的各像素的源区域23之间形成元件分离区域27的一部，与MOS栅电极31的分离场合相比，可得到使像素的分离能力容易提高的效果。即，MOS栅电极31分离的场合，要按照基板20的杂质浓度调整加于MOS栅电极31上的电压值，但在元件分离区域27分离的场合，这样的调整均可免去。
第3实施例的第2变形例
图22是表示具有与图16不同构成的像素的MOS型栅电极31附近的单元构造的剖面图。对于这个变形例的像素，能在MOS栅电极31下部的p型基板20内形成相邻p型埋入区域26、与p型反极性的n型埋入区域33，且能形成相邻n型陷阱区域21、与n型反极性的p型埋入区域34。又，上述n型埋入区域33与p型埋入区域34在上下方向相接。
这样，由于形成相邻p型埋入区域26的n型埋入区域33，且形成相邻n型陷阱区域21的p型埋入区域34，只要将p型埋入区域26及n型陷阱区域21中的杂质含量不太精密地控制在一定范围，就能实现期望的电荷的积蓄动作与排出动作。
第4实施例
图23是本发明的第4实施例的固体摄象装置的整体电路图。
在图2的固体摄象装置的场合，各像素1的漏部被连接于对应的选择线2～4。在本实施例中，所有的像素1的漏部都连接于接地电位。
又，作为用来选择连接于信号线6～8的信号线的开关，本实施例中使用P沟道MOS晶体管9P～11P。又，电流源13与MOS晶体管9P～11P的共同连接点和正极性的电位连接、例如电源电位Vcc间。电流源13对各像素1供给空穴使电流流动。
图23中的固体摄象装置，与图2同样，多个像素在半导体基板上被集成形成。又，虽未特别示出、但各像素的偏置补偿用的补偿电路、将阻抗变换电路14的输出进行A/D转换等的各种信号处理的信号处理电路被集成于同一半导体基板上。
在图23的固体摄象装置中，由于光的入射，在各像素分别被积蓄与光量对应的信号电荷，根据积蓄的信号电荷量、各像素1的阈值电压发生变化。且，通过像素行选择电路5输出的脉冲信号加在选择线2～4的某一根上，像素行被选择，又，MOS晶体管9P～11P的栅极中、某一个上加上从像素列选择电路12输出的脉冲信号，使这个MOS晶体管处在导通状态，像素列被选择，这样，一个像素1被选择。此时，如图23中的箭头所示，形成经电源Vcc、电流源13、导通状态的MOS晶体管(本例中为MOS晶体管10P)、信号线(本例中为信号线7)及选择像素到达接地电位的电流通路，与选择像素的阈值电压对于的信号经过阻抗变换电路14输出。
图24是表示图23的一个像素1的元件构造的图形平面图。图25及图26是不同的剖面图。
在p型的半导体基板20的表面区域，形成各像素被分离的平面形状为矩形的n型陷阱区域21。在上述p型基板20被加上接地电位。又，在n型陷阱区域21的表面区域分别形成彼此分离的由p+型扩散区域构成的漏区域41及源区域42。漏区域41被横跨配置形成相邻的像素的n型陷阱区域21，源区域42被配置于以图24中的点划线划出的像素区域的大致中央处。又，n+型的扩散区域43形成于漏区域41与源区域42间的n型陷阱区域21的表面区域。又，在这个n+型的扩散区域43下部的n型陷阱区域21内，形成有与n+型的扩散区域43在上下方向相接的p型扩散区域44。
上述n+型的扩散区域43及p型扩散区域44围着上述源区域42配置，又，上述漏区域41围着上述n+型的扩散区域43及p型扩散区域44配置。又，上述漏区域41使相邻一行像素变成共同地在图24中的横向上延长。
第1层间绝缘膜45被形成于上述n型陷阱区域21，又，在这个第1层间绝缘膜45上，形成相当于图23中的信号线6～8的配线层46。且，对着上述第1层间绝缘膜45，形成通过上述源区域42表面的开口部，在这个开口部内，形成与源区域42和配线层46连接的接头47。又，第2层间绝缘膜48被形成于上述配线层46上，在这第2层间绝缘膜48上形成配线层49，且，对着上述第2层间绝缘膜48及第1层间绝缘膜45，形成通过上述n+型的扩散区域43表面的开口部，在这个开口部内形成连接n+型的扩散区域43与配线层/49的接头50。又，上述配线层49上形成第3层间绝缘膜51。
如图24所示，上述配线层46沿着各像素的一条边在图24的垂直方向上延长而形成。且，配线层46的一部份被延长到位于像素中央的源区域42的位置，通过接头47与源区域42电气连接，又，上述配线层49沿着各像素的与上述不同的另一条边在图24的水平方向上延长形成。且，配线层49的一部被延长到位于像素中央部的n+型的扩散区域43的位置，通过复数个(本例中例如4处)的接头50与n+型的扩散区域43电气连接。
又，在上述第3层间绝缘膜51上，用来对入射光集光的微透镜被形成于各像素上，为简化说明，图示从略。
在具有这样断面构造的像素中，由于上部芯片的微透镜收集的入射光的照射，可通过由p型扩散区域44及其下的n型陷阱区域21构成的光电二极管、以及由n型陷阱区域21及p型基板20构成的光电二极管、以及由漏区域41及其下的n型陷阱区域21构成的光电二极管进行光电转换，发生电子一空穴对。发生的电子—空穴对中的空穴通过漏区域41流向外部。这样，电子被积蓄于p型扩散区域44的下方的n型陷阱区域21，并被积分。这一电子的积蓄量与入射光的强度与积分时间之积相对应。又，按电子的积蓄量、各像素的阈值电压被调制。
且，电荷(电子)积分后，通过像素行选择电路5及像素列选择电路12对各像素依次扫描，各像素的阈值电压的变化作为信号被读出。从像素读出信号后，积蓄于各像素的电子被排出到n+型扩散区域43，进行复位动作。
图27是表示于图23的固体摄象装置主要信号波形图。在图27中，表示信号S2，S3，S4从像素行选择电路5输出、经选择线2～4加在各像素的栅极上的脉冲信号波形，还表示信号S9P、S1OP、S11P从像素列选择电路12输出、加在MOS晶体管9P、10P、11P栅极上的脉冲信号波形，还表示信号OUT从阻抗变换电路14输出的信号波形。
如图27所示，具有VL、VM、VH的3值的电压的脉冲信号S2～S4加在选择线2～4。上述3值的电压中，VL最低，VM比VL高，VH比VM高。
下面，参照图27对图23的固体摄象装置的动作进行说明。
把从所有像素读出信号的期间称为1帧周期，1帧周期就是选择线2～4的信号S2～S4从VH降低到VM后又从VH降低到VM的期间。在1帧周期中，选择线2～4的信号S2～S4在VM期间是电子的积蓄期间，在VL期间是各像素的阈值电压的变化作为信号被读出的读出期间，又，在VH期间是将各像素中被积分过的电子排出的复位期间。
例如，当选择线2的信号S2在VL的期间，连接到该选择线2的同一行内的3个像素1被选择。在这期间，信号S9P处在低电平，MOS晶体管9P为导通状态，像素列被选择，经信号线6，通过选择行及选择列的像素，电流流出电流源13，与选择像素的阈值电压对应的信号经由阻抗变换电路14作为信号OUT输出。又，信号S10P、S11P依次处在低电平，MOS晶体管10P、11P依次为导通状态，不同的像素列被依次选择，经信号线7、8，通过选择列的对应像素1，电流流出电流源13，与选择像素的阈值电压对应的信号经由阻抗变换电路14作为信号OUT输出。这样的动作以改变像素行依次进行，所以可从全部像素读出信号。
又，从各像素行的各3个像素1读出信号后，选择线2～4的信号S2～S4为VH，从这些各3个的像素1排出电子后进行复位动作，以准备下一次的电子积蓄。
图28表示图27的波形图中在t1～t4各时刻沿图25中的C-C’线及D-D’线的断面的电势状态。下面，参照图28的电势图、对各像素中的电子的积蓄动作、信号读出动作及复位动作进行详细说明。
例如，在加到选择线4的脉冲信号S4从VH一变化到VM后、在积蓄期间刚开始后的t1时刻，如上所述，对应于入射光发生的电子-空穴对中的电子，以p型扩散区域44的下方的n型陷阱区域21的电势的极小点为中心被积蓄、被积分。这样，n型陷阱区域21的电势的极小点与p型扩散区域44的电势极大点被调制。在积蓄期间行将终了前的t2时刻，n型陷阱区域21的电势的极小点比t1时刻的高。
下面，读出期间开始，如果迭加于选择线4的脉冲信号S4变化为VL，随之，整体的电势与(VM-VL)成比例地升高。由于p型基板20被固定于接地电位，所以基板20的电势保持一定、不变。然后，如果信号S9P处在低电平，图23中的MOS晶体管9P为导通状态，那么，空穴电流经由同一列的3个像素中p型扩散区域44的电势极大点为最高的像素，从恒流源13流出。此时，相对于VM被迭加于选择线4以外的选择线2、3，VL被迭加于选择线4，连接于选择线4的像素的n+型扩散区域43的电势最高，所以，上述空穴电流，经过连接于选择线4的像素流动。此时将流动的空穴电流在图24中用箭头a表示。即，这样，形成由电源电位Vcc、电流源13、MOS晶体管9P、信号线6及选择像素1构成的源极跟随器，与选择像素1的p型扩散区域44的电势的极大点对应的电位被作为信号OUT从阻抗变换电路14输出。此时，p型扩散区域44的电势的极大点自身，通过由入射光发生的电子的积分值被调制，利用像素行选择电路5及像素列选择电路12对全部像素进行扫描，从阻抗变换电路14依次读出信号，可得到图象信号。
然后，读出期间终了，在迭加于选择线4的脉冲信号S4变化到VH后的t4时刻，n+型扩散区域43的电势降低，由此使n型陷阱区域21的电势的极小点积蓄的电子经n+型扩散区域43排出。
在第4实施例的场合，各像素由1个接合型FET构成，比电荷耦合单元型的构造简单，适合于细致化。且，积蓄电荷(电子)的n型陷阱区域21形成与周边的半导体区域的接合，由于在该n型陷阱区域21上加有规定电压，不处于电位浮动状态。这个结果，在电荷(电子)排出后，n型陷阱区域21上不存在本底电荷，可抑制以往那样因本底电荷量的变动引发的噪声。
又，由于不用考虑本底电荷的影响，可以将n型陷阱区域21的杂质浓度提高到某一程度。为此，可充分确保对接地容量值，可积蓄足够量的信号电荷(电子)，可将饱和电荷量提高到一定程度。
又，由于用的不是多晶硅栅电极的接合型栅FET。因此可获得防止兰色灵敏度降低的效果，另外，由于与由进行光电转换的p型扩散区域44及其下部的n型陷阱区域21构成的光电二极管、以及由n型陷阱区域21与p型基板20构成的光电二极管、以及由漏区域41及其下面的n型陷阱区域21构成的光电二极管、以及与积蓄电荷的n型陷阱区域21相邻、且，是集成形成的，所以，与两者分散形成的场合相比可获得像素尺寸细致化的效果。
第5实施例
图29是表示具有与图24不同构成的像素1的元件构造的图形平面图，图30及图31是不同的剖面图。又，图29中的沿25-25线的剖面图与第4实施例的图25的剖面图同样，所以图示从略。
在前面的图24的像素中，在各像素分离形成n型陷阱区域21。对此，在第4实施例的场合，通过形成于n型陷阱区域21的表面区域的p+型的漏区域41将图29中的水平方向上相邻的像素分离。又，在第4实施例中，在n型陷阱区域21的表面区域，分别形成电势调整用n-型扩散区域52、53及n+型扩散区域54，以及用来排出p型扩散区域44下的n型陷阱区域21中积蓄的电子的n+型扩散区域55。
上述n+型扩散区域55被设置于图29中的垂直方向上相邻的像素的之间，且在图29中的水平方向上延长形成。又，上述n-型扩散区域52，53及n+型扩散区域54形成的位置，在n+型扩散区域43及p型扩散区域44与上述n+型扩散区域55之间，且，n-型扩散区域52，53可分别在以n+型扩散区域54为中心的两侧形成。
图32是具有如图29所示的像素的固体摄象装置中主要信号波形图。如图32所示，具有VL、VM、VH的3值的电压的脉冲信号S2～S4被迭加于选择线2～4。上述3值的电压中，VL最低，VM比VL高，VH比VM高。
下面，参照图32对具有图29的所示像素的固体摄象装置的动作进行说明。
把从所有像素读出信号的期间称为1帧周期，1帧周期就是选择线2～4的信号S2～S4从VL升高到VH后又从VL升高到VH的期间。在1帧周期中，选择线2～4的信号S2～S4在VH期间是电子的积蓄期间，在VM期间是各像素的阈值电压的变化作为信号被读出的读出期间，又，在VL期间是将各像素积分的电子排出的复位期间。
例如，当选择线2的信号S2在VM的期间，连接到该选择线2的同一行内的3个像素1被选择。在这期间，信号S9P处在低电平，MOS晶体管9P为导通状态，像素列被选择，1个像素被选择。此时，电流经电源电位Vcc、电流源13、MOS晶体管9P、信号线6及选择像素流到接地电位，与选择像素的阈值电压对应的信号经由阻抗变换电路14作为信号OUT输出。又，信号S10P、S11P依次处在低电平，MOS晶体管10P、11P依次为导通状态，不同的像素列被依次选择，经信号线7、8，通过选择列的对应像素1，电流流出电流源13，与选择像素的阈值电压对应的信号经由阻抗变换电路14作为信号OUT输出。这样的动作以改变像素行依次进行，所以可从全部像素读出信号。
又，从各像素行的各3个像素1读出信号后，选择线2～4的信号S2～S4为VL，从这些各3个的像素1电子排出到n+型扩散区域55，进行复位动作，以准备下一次的电子积蓄。
图33表示图32的波形图中在t1～t4各时刻沿图30中的D-D’线、E-E’线及F-F’线的断面的电势状态。
下面，参照图33的电势图、对各像素中的电子的积蓄动作、信号读出动作及复位动作进行详细说明。
例如，在迭加到选择线4的脉冲信号S4从VL一变化到VH后、在积蓄期间刚开始后的t1时刻，如上所述，根据入射光发生的电子-空穴对中的电子，以p型扩散区域44下的n型陷阱区域21的电势的极小点为中心被积蓄、被积分。这样，n型陷阱区域21的电势的极小点与p型扩散区域44的电势极大点也被调制。在积蓄期间行将终了前的t2时刻，n型陷阱区域21的电势的极小点比t1时刻的高。
下面，读出期间开始，如果迭加于选择线4的脉冲信号S4变化为VM，随之，整体的电势与(VH-VM)成比例地升高。然后，如果信号S9P处在低电平，图23中的MOS晶体管9P为导通状态，那么，空穴电流经由同一列的3个像素中n+型扩散区域43的电势极小点为最低的像素，从恒流源13流出。此时，相对于VH被迭加于选择线4以外的选择线2、3，VM被迭加于选择线4，连接于选择线4的像素的n+型扩散区域43的电势最高，所以，上述空穴流，经过连接于选择线4的像素流动。此时在图30中用箭头a表示流动的空穴电流。即，这样，形成由电源电位Vcc、电流源13、MOS晶体管9P、信号线6及选择像素构成的源极跟随器，与选择像素的p型扩散区域44的电势的极大点对应的电位被作为信号OUT经由阻抗变换电路14输出。此时，p型扩散区域44的电势的极大点自身，通过由入射光发生的电子的积分值被调制，利用像素行选择电路5及像素列选择电路12对全部像素进行扫描，依次从阻抗变换电路14读出信号，可得到图象信号。
然后，读出期间终了，在迭加于选择线4的脉冲信号S4变化到VL后的t4时刻，n+型扩散区域43的电势上升，使在p型扩散区域44下的n型陷阱区域21的电势的极小点积蓄的电子经n+型扩散区域54排出到n+型扩散区域55。
在第5实施例的场合，各像素由1个接合型FET构成，比电荷耦合单元型的构造简单，适合于细致化。且，积蓄电荷(电子)的n型陷阱区域21形成与周边的半导体区域接合，由于在该n型陷阱区域21上加有规定电压，不处于电位浮动状态。这个结果，使电荷(电子)排出后，n型陷阱区域21上不存在背景电荷，可抑制以往那样因背静电荷量的变动引发的噪音。
又，由于不用考虑背静电荷的影响，可以将n型陷阱区域21的杂质浓度提高到某一程度。为此，可充分确保对接地容量值，可积蓄足够量的信号电荷(电子)，可将饱和电荷量提高某一程度。
又，由于用的不是多晶硅栅电极的接合型栅FET。因此可获得防止兰色灵敏度降低的效果，另外，因为与由进行光电转换的p型扩散区域44和其下部的n型陷阱区域21构成的光电二极管、以及由n型陷阱区域21与p型基板20构成的光电二极管、以及由漏区域41及其下面的n型陷阱区域21构成的光电二极管、以及积蓄电荷的p型埋入区域26下的n型陷阱区域21邻接、且，集成形成，所以，与两者分散形成的场合相比可获得像素尺寸细致化的效果。
第6实施例
图34是本发明第6实施例的固体摄象装置的整体电路图。图34所示的固体摄象装置，与图23的装置比较，在像素的构成及像素行选择电路的构成方面有若干差异，其他的构成与图23同样。
在图34中，各像素60，对于具有源极、漏极、及栅极的光电转换用的接合型FET部60a，在构成上还附加用来将光电转换用的接合型FET的栅极的积蓄电荷排出至接地电位的积蓄电荷排出用的接合型FET部60b。
同一行的各3个像素60的光电转换用的接合型FET部60a的栅极，被共同连接到像素行选择用的多根(本例为3根)选择线2～4中对应的1根上。同一行的各3个像素60内的积蓄电荷排出用的接合型FET部60b的源极、漏极的一端与栅极，被共同连接到电荷排出用的多根(本例为3根)选择线16～18中对应的1根上，积蓄电荷排出用的接合型FET部60b的源极、漏极的另一端，被连接到对应的光电转换用的接合型FET部60a的栅极。又，选择线2～4及16～18，被连接到像素行选择电路19。
在图34的固体摄象装置中，由于光的入射，在各像素60上分别积蓄与光量对应的信号电荷，根据积蓄的信号电荷量、个像素的阈值电压发生变化。且，通过像素行选择电路19输出的脉冲信号加于选择线2～4的某一根上，进行像素行的选择，又，MOS晶体管9P～11P的栅极中的某一个上被加上从像素列选择电路12输出的脉冲信号，使这个MOS晶体管处在导通状态，像素列被选择，这样，一个的像素60被选择。此时，如图34中的箭头所示，形成经由电源Vcc、电流源13、导通状态的MOS晶体管(本例中为MOS晶体管10P)、信号线(本例中为信号线7)、通过选择像素到达接地电位的电流通路，对应于选择像素阈值电压的信号经过阻抗变换电路14输出。
积蓄于各像素60的信号电荷，由于从像素行选择电路19输出的脉冲信号加于选择线16～18的某一根，可通过各像素60的电荷排出用的接合型FET部60b排出至接地电位。
图35是表示图34中的一个像素的元件构造的图形平面图，图36～图39是不同的剖面图。
在前面的图29的像素中，以源区域42为中央围着形成n+型扩散区域43及p型扩散区域44。对此，在第6实施例中，源区域42被形成于用双点划线画出的像素区域的四周、具有矩形的平面图形。又，n+型扩散区域43及p型扩散区域44与漏区域41，分别于图35中的水平方向上与源区域42平行地被延长形成。
又，用来排出p型扩散区域44下的n型陷阱区域21中积蓄的信号电荷(电子)的、成为漏极的n+型扩散区域56，被配置形成于在图35中的水平方向邻接的像素的p型扩散区域44的相互之间。由于该n+型扩散区域56的形成，使图35中垂直方向上延长形成的配线层46，在该n+型扩散区域56的形成位置被折弯成U字形状。又，配线层57与上述配线层49平行地形成于上述第2层间绝缘膜48上，上述n+型扩散区域56对着配线层57通过接头58连接。上述配线层57与图34中的选择线16～18对应。
图40是表示于图34的固体摄象装置的主要信号波形图。在图40中，表示信号S2，S3，S4从像素行选择电路19输出、加于行选择用的选择线2～4的脉冲信号的波形，还表示信号S16、S17、S18从像素行选择电路19输出、加到电荷排出用的选择线16～18的脉冲信号的波形，还表示信号S9P、S10P、S11P从像素列选择电路12输出、加于MOS晶体管9P、10P、11P的栅极的脉冲信号的波形，还表示信号OUT从阻抗变换电路14输出的信号的波形。如图40所示，具有VL、VH的2值的电压的脉冲信号S2～S4加到选择线2～4，同样，具有VL、VM的2值的电压的脉冲信号S16～S18加到选择线16～18。上述2值的电压中，VL比VH低。
下面，参照图40对图34的固体摄象装置的动作进行说明。
把从所有像素60读出信号的期间称为1帧周期，1帧周期就是选择线2～4的信号S2～S4从VL升高到VH后又从VL升高到VH为至的期间。在1帧周期中，选择线2～4的信号S2～S4在VH期间是信号电荷(电子)的积分期间，信号S2～S4为VL期间是信号读出期间。信号S2～S4为VL时，选择线16～18的信号S16～S18为VH的期间是信号电荷(电子)排出期间。因此，实质性的信号读出期间，是选择线2～4的信号及选择线16～18都为VL的期间。
例如，当选择线2的信号S2在低电平(VL)的期间，选择连接到该选择线2的同一行内的3个像素60。在这期间，信号S9P处在低电平，MOS晶体管9P为导通状态，选择像素列，1个像素60被选择。此时，经电源电位Vcc、电流源13、MOS晶体管9P、信号线6及选择像素，电流流向接地电位，与选择像素的阈值电压对应的信号经由阻抗变换电路14作为信号OUT输出。又，信号S10P、S11P依次处在低电平，MOS晶体管10P、11P依次为导通状态，不同的像素列被依次选择，经信号线7、8，通过选择列的对应像素60，电流流动，与选择像素的阈值电压对应的信号经由阻抗变换电路14作为信号OUT输出。这样的动作以改变像素行依次进行，所以可从全部像素读出信号。
另一方面，从各像素行的各3个像素60来的读出信号的期间开始之前，选择线16～18的信号S16～S18预先为VL，又，在信号读出期间终了前、且选择线2～4的信号S2～S4成为VL前、选择线16～18的信号S16～S18变为VH。在选择线2～4的信号S2～S4为VL、且选择线16～18的信号为VH的期间、p型扩散区域44下的n型陷阱区域21中积蓄的电子向n+型扩散区域56排出，进行复位动作。
又，复位动作，在信号线2～4的信号S2～S4为VL、且信号线16～18的信号S16～S18为VH时进行，在信号线2～4的信号S2～S4为VL、读出期间开始之前，预先将信号线16～18的信号S16～S18降至VL。
图41表示图40的波形图中在t1～t4各时刻沿图37中的E-E’线、F-F’线及G-G’线的断面的电势状态。
下面，参照图41的电势图、对各像素中的电子的积蓄动作、信号读出动作及复位动作进行详细说明。
加到选择线4的脉冲信号S4一变化到VH后、在积蓄期间刚开始的t1时刻，如上所述，根据入射光发生的电子-空穴对中的电子，被积蓄于p型扩散区域44下的n型陷阱区域21，并被积分。这样，n型陷阱区域21的电势的极小点与p型扩散区域44的电势极大点被调制。在积蓄期间行将终了前的t2时刻，n型陷阱区域21的电势的极小点比t1时刻的高。
下面，在读出期间，如果于选择线4的脉冲信号S4变化为VL，随之，整体的电势与(VH-VL)成比例地升高。由于p型基板20被固定于接地电位，基板20的电势为一定、不变。此后，如果信号S9处在低电平，图34中的MOS晶体管9P为导通状态，那么，空穴电流经由同一列的3个像素60中n+型扩散区域43的电势为最低的像素流动。此时，相对于VH加于选择线4以外的选择线2、3，VL加于选择线4，连接选择线4的像素的n+型扩散区域43的电势最高，所以，上述空穴电流，经过连接选择线4的像素流动。此时在图30中用箭头a表示流动的电流路径。即，这样，形成由电源电位Vcc、电流源13、MOS晶体管9P、信号线6及选择像素构成的源极跟随器，与选择像素的p型扩散区域44的电势的极大点的电势值对应的电位作为信号OUT从阻抗变换电路14输出。此时，p型扩散区域44的电势的极大点自身，通过由入射光发生的电子的积分值被调制，利用像素行选择电路19及像素列选择电路12对全部像素进行扫描，依次从阻抗变换电路14读出信号，可得到图象信号。
下面，在加于选择线4的脉冲信号S4为VL的状态，在加到选择线18的脉冲信号S18从VL变化为VH后的t4时刻，图36中的p型半导体区域44下的n型陷阱区域21中积蓄的电子按图中的箭头b的路径被排出到n+型半导体区域56。这样，使p型扩散区域44的电势降低，进行复位动作。
即，在第6实施例中，光电转换积蓄的电子，并不是如第4实施例那样排出到漏区域41，也不是如第5实施例那样排出到n+型扩散区域55，而是做成排出到形成于n型陷阱区域21的表面区域的n+型扩散区域56。
又，n+型扩散区域43及56一起形成在n型陷阱区域21的表面，如果加于两者的电压不同，其间就可能有电流流动。为了防止这种现象，通过调整n型陷阱区域21表面的杂质浓度呈高阻抗，可将电流值设小，从而避免因上述电流流动导致的不良影响。
图42及图43是二维表示图35中的36-36线的断面的电势分布图。又，图42表示的是读出刚开始后的t3时刻的状态，图43是表示电荷排出时的t4时刻的状态。又，图中所示的电压表示为电势，电压值越大，电势越深。
如图42所示，可知读出刚开始后(t＝t3)，电势的鞍点P位于n+型扩散区域56下部的n型陷阱区域21，在信号电荷(电子)被积蓄于p型扩散区域44附近的同时，在p型扩散区域44附近形成空穴电流的流动路径。
在电荷排出时(t＝t4)，如图43中以虚线箭头表示的那样，电势从p型扩散区域44的下部向n+型扩散区域56逐渐上升，积蓄于p型扩散区域44下部的电子电荷被排出到n+型扩散区域56。又，在此例中，表示电荷排出时，作为电压VH向n+型扩散区域56供给5V电压的情形。
这样，在第6实施例的固体摄象装置的场合，各像素实质上由1个接合型FET构成，它比电荷耦合单元型构成简单，适合于细致化。且，积蓄电荷(电子)的n型陷阱区域21形成与四周的半导体区域的接合，由于该n型陷阱区域21上加上规定电压，电位上不处在浮动状态。这个结果，在电荷(电子)排出后，n型陷阱区域21上不存在背景电荷，从而能够抑制以往那样因背景电荷量变动引发噪音。
由于不用考虑背景电荷的影响，所以可在某些程度上提高n型陷阱区域21的杂质浓度，可充分确保对接地容量值，可积蓄足够量的信号电荷。因此，可在一定程度上提高饱和电荷量。
又，由于用的不是多晶硅栅电极的接合型栅FET。因此可获得防止兰色灵敏度降低的效果，另外，因为与由进行光电转换的p型扩散区域44及其下部的n型陷阱区域21构成的光电二极管、以及由n型陷阱区域21与p型基板20构成的光电二极管、以及积蓄电荷的p型埋入区域26下的n型陷阱区域21相邻、且，是集成形成的，所以，与两者分散形成的场合相比可获得像素尺寸细致化的效果。
应用例
图44是采用第1～第6实施例的固体摄象装置的电子摄像机控制电路概要构成方框图。在图中，81是在第1～第6实施例的固体摄象装置之外，时标发生器及A/D变换电路等的控制电路被集成在一起的固体摄象用集成电路芯片，82是摄像机DSP(Digital Signal Processor)用集成电路芯片。
DSP用集成电路芯片82对固体摄象用集成电路芯片81供给指令及各种控制信号，固体摄象用集成电路芯片81通过光电转换将读出的图象信号作为数字信号供给DSP用集成电路芯片82。DSP用集成电路芯片82，对所供的图象信号作各种信号处理，例如白色平衡调整及r处理等，并输出数字图象信号。
图45A及图45B是将图44所示的固体摄象用集成电路芯片81及DSP用集成电路芯片82和透镜等一起作微型组件化的摄像机微型组件的平面图及剖面图。在该微型组件中，放在容器92中的固体摄象用集成电路芯片81被设置于底盘91的表面侧，它的上部安装着除去IR(红外线)的滤光器filter)93。又，在除去IR滤光器93的上部，安装着具有用来把光照射到固体摄象用集成电路芯片81表面的光集光用透镜94的透镜微型组件95。又，在底盘91的内侧设置有DSP用集成电路芯片82，固体摄象用集成电路芯片81与DSP用集成电路芯片82间相互作电气连线。又，软电缆96被连接到底盘91，通过该软电缆96与外部间的信号交接。
熟悉了本发明内容后，可以进行增添或更改，本发明不局限于某些细节的叙述和典型实施例的表示内容，只要不脱离权利要求中的基本观点和定义、宗旨，各种更改都可进行。
其他的优势和修改将容易联想到那些已有技术。因此，发明的更主要的方面不应被局限于在此所描述的细节和有代表性的实施例中。从而不背离附加权利要求所定义的普通发明概念的精神和范围，可以做出不同的修改。

Claims (34)

1.一种固体摄象装置，其特征在于，
具备
半导体基板(20)、和
形成于上述半导体基板的多个像素(1，15)，上述多个像素的工作状态分别具有信号电荷的积蓄期间、信号读出期间及信号电荷的排出期间，上述多个像素分别具有下列部分：
形成于上述半导体基板上的第1导电型的第1半导体区域(21)、
形成于上述第1半导体区域的表面区域的第1导电型的源区域(23)、
与上述源区域相互分离形成在上述第1半导体区域的表面区域、在上述像素的信号电荷的积蓄期间、信号读出期间及信号电荷的排出期间分别供给不同电压的第1导电型漏区域(22)、
形成于所述漏区域与源区域之间的上述第1半导体区域的表面区域的第1导电型的第2半导体区域(24)、
形成于上述第2半导体区域下部的第1半导体区域、且与上述第2半导体区域电气连接、并积蓄与入射光对应的信号电荷的与上述第1导电型相反导电型的第2导电型的第3半导体区域(26)，及
形成于上述源区域与漏区域间的上述第1半导体区域的表面区域的第2导电型的第4半导体区域(25)。
2.如权利要求1所述的固体摄象装置，其特征在于，
上述半导体基板(20)具有第2导电型、上述半导体基板(20)被固定于规定的电位。
3.如权利要求1所述的固体摄象装置，其特征在于，
上述第3半导体区域(26)围着上述源区域(23)形成，且上述漏区域(22)及上述第2半导体区域(24)围着上述第3半导体区域(26)形成。
4.如权利要求1所述的固体摄象装置，其特征在于，
对于上述漏区域(22)，在上述信号电荷的积蓄期间供给第1电压，在上述信号读出期间供给比上述第1电压高的第2电压，在信号电荷的排出期间供给比上述第2电压高的第3电压。
5.如权利要求1所述的固体摄象装置，其特征在于，
还具备
在半导体基板(20)上经绝缘膜(32)与上述第3半导体区域(26)相邻地形成、至少在上述像素(15)的信号读出期间内按时序分别供给不同电压、将积蓄于上述第3半导体区域(26)的信号电荷排出到上述半导体基板(20)的MOS型栅极(31)。
6.如权利要求5所述的固体摄象装置，其特征在于，
上述第3半导体区域(26)围着上述源区域(23)形成，且上述漏区域(22)及上述第2半导体区域(24)中位于漏区域(22)和第3半导体区域(26)之间的部分从三面围着上述半导体区域(26)形成，从而使上述第3半导体区域(26)的一部分未被围住。
7.如权利要求6所述的固体摄象装置，其特征在于，
上述MOS型栅极(31)与上述漏区域(22)及不用上述漏区域(22)围着的上述第3半导体区域(26)的上述一部分相邻地形成。
8.如权利要求7所述的固体摄象装置，其特征在于，
上述MOS型栅极(31)具有端部，这个端部的位置分别与上述第1半导体区域(21)的端部位置及上述第2半导体区域(24)的端部位置一致。
9.如权利要求5所述的固体摄象装置，其特征在于，
上述漏区域(22)、上述第3半导体区域(26)、及上述源区域(23)，在同一方向上相互平行地延长形成，且上述第3半导体区域(26)与上述源区域(23)对各个像素(15)彼此是分离的。
10.如权利要求9所述的固体摄象装置，其特征在于，
上述MOS型栅极(31)在形成时，其一部分位于各像素(15)互相分离的上述第3半导体区域(26)之间。
11.如权利要求9所述的固体摄象装置，其特征在于，
还具备
在与上述漏区域(22)、上述第3半导体区域(26)及上述源区域(23)的延长方向交差的方向上延长，对各个像素(15)分别在电气上与上述源区域(23)连接的信号配线(29)。
12.如权利要求9所述的固体摄象装置，其特征在于，
还具备
在与上述漏区域(22)、上述第3半导体区域(26)及上述源区域(23)的延长方向平行的方向上延长形成、将各像素(15)在上述漏区域(22)、上述第3半导体区域(26)及上述源区域(23)的延长方向上相互分离的分离区域(27)。
13.如权利要求12所述的固体摄象装置，其特征在于，
上述分离区域(27)延长成，其一部分位于各像素(15)的上述源区域(23)之间。
14.如权利要求5所述的固体摄象装置，其特征在于，
对上述漏区域(22)，在上述信号电荷的积蓄期间供给第1电压、在上述信号读出期间供给比上述第1电压高的第2电压、且，对上述MOS型栅极(31)，从信号读出期间将开始前就开始供给第3电压、从上述信号读出期间即将终了前开始供给比上述第3电压低的第4电压。
15.一种摄像机微型组件，其特征在于，
具备
将入射光进行光电转换、把读取的图象信号作为数字信号输出的摄象用的第1集成电路芯片(81)；
接收从上述第1集成电路芯片输出的数字信号，进行各种信号处理并输出数字图象信号的信号处理用的第2集成电路芯片(82)、及
配置于上述第1集成电路芯片的上部，使光照射到上述第1集成电路芯片表面的透镜(94)，
上述第1集成电路芯片(81)是权利要求1所述的固体摄象装置。
16.如权利要求15所述的摄像机微型组件，其特征在于，还具备
在半导体基板(20)上经绝缘膜(32)与上述第3半导体区域(26)相邻地形成、至少在上述像素(15)的信号读出期间内按时序分别供给不同电压、将积蓄于上述第3半导体区域(26)的信号电荷排出到上述半导体基板(20)的MOS型栅极(31)。
17.一种固体摄象装置，其特征在于，
具备
半导体基板(20)、以及
形成于上述半导体基板的多个像素(1)，上述多个像素的工作状态分别具有信号电荷的积蓄期间、信号读出期间及信号电荷的排出期间，上述多个像素分别具有下列部分：
形成于上述半导体基板上的第1导电型的第1半导体区域(21)、
形成于上述第1半导体区域的表面区域的与上述第1导电型相反导电型的第2导电型的源区域(42)、
与上述源区域相互分离形成在上述第1半导体区域的表面区域的第2导电型漏区域(41)、
形成于上述源区域(42)与漏区域(41)间的上述第1半导体区域的表面区域、在上述像素中的信号电荷的积蓄期间、信号读出期间及信号电荷的排出期间分别供给不同电压的的第1导电型的第2半导体区域(43)及
形成于上述第2半导体区域(43)下部的第1半导体区域(21)内、且与上述第2半导体区域(43)电气连接、积蓄与入射光对应的信号电荷的第2导电型的第3半导体区域(44)。
18.如权利要求17所述的固体摄象装置，其特征在于，
上述漏区域(41)的一部分位于上述半导体基板(20)的表面。
19.如权利要求17所述的固体摄象装置，其特征在于，
上述半导体基板(20)具有第2导电型、上述半导体基板(20)被固定于规定电位。
20.如权利要求17所述的固体摄象装置，其特征在于，
上述第2半导体区域(43)及上述第3半导体区域(44)围着上述源区域(42)形成，且上述漏区域(41)围着上述第2半导体区域(43)及上述第3半导体区域(44)形成。
21.如权利要求17所述的固体摄象装置，其特征在于，
对上述第2半导体区域(43)，在上述信号电荷的积蓄期间供给第1电压、在上述信号读出期间供给比上述第1电压低的第2电压、在上述信号电荷的排出期间供给比上述第2电压高的第3电压。
22.如权利要求17所述的固体摄象装置，其特征在于，
还具备
与上述第3半导体区域(44)相邻地形成于上述第1半导体区域(21)的表面区域的第1导电型的第4半导体区域(54)，及
形成于上述第4半导体区域(54)的表面区域的第1导电型的第5半导体区域(55)。
23.如权利要求22所述的固体摄象装置，其特征在于，
上述漏区域(41)的一部分位于上述半导体基板(20)的表面。
24.如权利要求22所述的固体摄象装置，其特征在于，
上述半导体基板(20)具有第2导电型、上述半导体基板(20)被固定于规定的电位。
25.如权利要求22所述的固体摄象装置，其特征在于，
上述第2半导体区域(43)及上述第3半导体区域(44)围着上述源区域(42)形成，且上述漏区域(41)围着上述第2半导体区域(43)及上述第3半导体区域(44)形成。
26.如权利要求22所述的固体摄象装置，其特征在于，
对上述第2半导体区域(43)，在上述信号电荷的积蓄期间供给第1电压、在上述信号读出期间供给比上述第1电压低的第2电压、在上述信号电荷的排出期间供给比上述第2电压低的第3电压。
27.如权利要求22所述的固体摄象装置，其特征在于，
还具备
与上述第4半导体区域(54)相邻地形成第1导电型的第6半导体区域(53)。
28.一种摄像机微型组件，其特征在于，
具备
将入射光进行光电转换、把读取的图象信号作为数字信号输出的摄象用的第1集成电路芯片(81)；
接收从上述第1集成电路芯片输出的数字信号、进行各种信号处理并输出数字图象信号的信号处理用的第2集成电路芯片(82)、及
配置于上述第1集成电路芯片的上部，使光照射到上述第1集成电路芯片表面的透镜(94)，
上述第1集成电路芯片(81)是权利要求17所述的固体摄象装置。
29.如权利要求28所述的摄像机微型组件，其特征在于，
还具备
与上述第3半导体区域(44)相邻地形成于上述第1半导体区域(21)的表面区域、比上述第1半导体区域(21)杂质浓度高的第1导电型的第4半导体区域(54)、及
形成于第4半导体区域(54)的表面区域、比上述第1半导体区域(21)杂质浓度高的第1导电型的第5半导体区域(55)。
30.一种固体摄象装置，其特征在于，
具备
半导体基板(20)、
形成于上述半导体基板的多个像素(1)，上述多个像素的工作状态分别具有信号电荷的积蓄期间、信号读出期间及信号电荷的排出期间，上述多个像素分别具有下列部分：
形成于上述半导体基板上的第1导电型的第1半导体区域(21)、
形成于上述第1半导体区域的表面区域的与上述第1导电型相反导电型的第2导电型的源区域(42)、
与上述源区域相互分离形成在上述第1半导体区域的表面区域的第2导电型漏区域(41)、
形成于上述源区域(42)与漏区域(41)间的上述第1半导体区域(21)的表面区域、在上述像素的信号电荷的积蓄期间、信号读出期间及信号电荷的排出期间分别供给不同电压的第1导电型的第2半导体区域(43)及
形成于上述第2半导体区域(43)下部的第1半导体区域(21)、且与上述第2半导体区域(43)电气连接的第2导电型的第3半导体区域(44)、
与上述第3半导体区域(44)相邻地形成于上述第1半导体区域(21)的表面区域、比上述第1半导体区域(21)杂质浓度高、至少在上述像素的信号读出期间能分别按时序供给不同电压的第1导电型的第4半导体区域(54)。
31.如权利要求30所述的固体摄象装置，其特征在于，
上述漏区域(41)的一部分位于上述半导体基板(20)的表面。
32.如权利要求30所述的固体摄象装置，其特征在于，
上述半导体基板(20)有第2导电型、上述半导体基板(20)被固定于规定的电位。
33.如权利要求30所述的固体摄象装置，其特征在于，
对上述第2半导体区域(43)，在上述信号电荷的积蓄期间供给第1电压、在上述信号读出期间供给比上述第1电压低的第2电压，
且，对上述第4半导体区域(54)，从信号读出期间即将开始前就开始供给第3电压、从上述信号读出期间即将终了前开始供给比上述第3电压低的第4电压。
34.一种摄像机微型组件，其特征在于，
具备
将入射光进行光电转换、把读取的图象信号作为数字信号输出的摄象用的第1集成电路芯片(81)；
接收从上述第1集成电路芯片输出的数字信号、进行各种信号处理并输出数字图象信号的信号处理用的第2集成电路芯片(82)、及
配置于上述第1集成电路芯片的上部、使光照射到上述第1集成电路芯片表面的透镜(94)，
上述固体摄象用集成电路芯片(81)是权利要求30所述的固体摄象装置。
CNB02150685XA 2001-11-13 2002-11-13 固体摄象装置以及使用该装置的摄像机微型组件 Expired - Fee Related CN1290202C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001347690 2001-11-13
JP2001347690A JP4109858B2 (ja) 2001-11-13 2001-11-13 固体撮像装置

Publications (2)

Publication Number Publication Date
CN1419295A CN1419295A (zh) 2003-05-21
CN1290202C true CN1290202C (zh) 2006-12-13

Family

ID=19160656

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02150685XA Expired - Fee Related CN1290202C (zh) 2001-11-13 2002-11-13 固体摄象装置以及使用该装置的摄像机微型组件

Country Status (6)

Country Link
US (3) US7236197B2 (zh)
EP (3) EP1801878A3 (zh)
JP (1) JP4109858B2 (zh)
KR (1) KR100521296B1 (zh)
CN (1) CN1290202C (zh)
TW (1) TW589739B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4122960B2 (ja) * 2002-12-16 2008-07-23 ソニー株式会社 固体撮像素子
JP2004273781A (ja) * 2003-03-10 2004-09-30 Seiko Epson Corp 固体撮像装置
JP4120453B2 (ja) * 2003-04-18 2008-07-16 ソニー株式会社 固体撮像装置とその駆動制御方法
FR2855326B1 (fr) * 2003-05-23 2005-07-22 Atmel Grenoble Sa Capteur d'image matriciel en technologie cmos
JP2005286115A (ja) * 2004-03-30 2005-10-13 Fuji Film Microdevices Co Ltd 光電変換膜積層型固体撮像装置及びその駆動方法並びにデジタルカメラ
JP2005317875A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 固体撮像装置
JP4359539B2 (ja) * 2004-07-02 2009-11-04 富士通マイクロエレクトロニクス株式会社 固体撮像装置および固体撮像装置の制御方法
JP4497366B2 (ja) * 2005-02-04 2010-07-07 国立大学法人東北大学 光センサおよび固体撮像装置
US7728277B2 (en) * 2005-11-16 2010-06-01 Eastman Kodak Company PMOS pixel structure with low cross talk for active pixel image sensors
EP1873834B1 (de) * 2006-06-29 2008-12-10 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Löschbarriere, insbesondere für einem Halbleiterdetektor, und zugehöriges Betriebsverfahren
JP5167799B2 (ja) * 2007-12-18 2013-03-21 ソニー株式会社 固体撮像装置およびカメラ
JP5215681B2 (ja) * 2008-01-28 2013-06-19 キヤノン株式会社 撮像装置及び撮像システム
KR101543664B1 (ko) 2008-12-08 2015-08-12 삼성전자주식회사 픽셀 어레이 및 이를 포함하는 입체 영상 센서
JP5091886B2 (ja) * 2009-02-13 2012-12-05 浜松ホトニクス株式会社 イメージセンサ
JP5271104B2 (ja) 2009-02-13 2013-08-21 浜松ホトニクス株式会社 リニアイメージセンサ
JP5771079B2 (ja) * 2010-07-01 2015-08-26 株式会社半導体エネルギー研究所 撮像装置
US8426902B2 (en) * 2010-07-30 2013-04-23 Unisantis Electronics Singapore Pte Ltd. Solid-state imaging device
US8785986B1 (en) * 2011-02-02 2014-07-22 Aptina Imaging Corporation BCMD image sensor with junction gate for back side or front side illumination
US8710420B2 (en) 2011-11-08 2014-04-29 Aptina Imaging Corporation Image sensor pixels with junction gate photodiodes
JP2015029013A (ja) * 2013-07-30 2015-02-12 ソニー株式会社 撮像素子、電子機器、および撮像素子の製造方法
JP6347677B2 (ja) * 2014-06-24 2018-06-27 キヤノン株式会社 固体撮像装置
EP3070741B1 (en) * 2015-03-18 2020-07-29 Emberion Oy An apparatus comprising a sensor arrangemenet and associated fabrication method
US10574930B2 (en) * 2015-09-30 2020-02-25 Nikon Corporation Image sensor and electronic camera
JP2017098698A (ja) * 2015-11-20 2017-06-01 セイコーエプソン株式会社 撮像装置、電子機器および撮像方法
EP3206235B1 (en) 2016-02-12 2021-04-28 Nokia Technologies Oy Method of forming an apparatus comprising a two dimensional material
CN114267693B (zh) * 2021-12-22 2025-01-28 上海韦尔半导体股份有限公司 一种图像传感器结构及其制作方法和工作时序

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US646466A (en) * 1898-05-28 1900-04-03 John Q Shimer Woven-wire fencing.
US3721839A (en) * 1971-03-24 1973-03-20 Philips Corp Solid state imaging device with fet sensor
JPS6050101B2 (ja) * 1980-07-23 1985-11-06 松下電器産業株式会社 固体撮像装置
JPS59108464A (ja) * 1982-12-14 1984-06-22 Olympus Optical Co Ltd 固体撮像装置
JPS59108470A (ja) * 1982-12-14 1984-06-22 Junichi Nishizawa 固体撮像装置
JPS6020687A (ja) * 1983-07-15 1985-02-01 Nippon Kogaku Kk <Nikon> 電子スチルカメラ
JPH0666446B2 (ja) * 1984-03-29 1994-08-24 オリンパス光学工業株式会社 固体撮像素子
JPS6147662A (ja) * 1984-08-15 1986-03-08 Olympus Optical Co Ltd 固体撮像装置
JPH021694A (ja) * 1988-01-29 1990-01-05 Semiconductor Res Found 光電変換装置
JP2692218B2 (ja) * 1988-12-29 1997-12-17 ソニー株式会社 固体撮像素子
JPH02304973A (ja) * 1989-05-19 1990-12-18 Hitachi Ltd 固体撮像装置
CA2056087C (en) * 1990-11-27 1998-01-27 Masakazu Morishita Photoelectric converting device and information processing apparatus employing the same
JPH0677454A (ja) * 1992-08-25 1994-03-18 Olympus Optical Co Ltd 固体撮像装置
KR970007711B1 (ko) * 1993-05-18 1997-05-15 삼성전자 주식회사 오버-플로우 드레인(ofd)구조를 가지는 전하결합소자형 고체촬상장치
JPH0730086A (ja) * 1993-06-24 1995-01-31 Sony Corp 増幅型固体撮像素子
DE4331391A1 (de) * 1993-09-15 1995-03-16 Josef Dr Kemmer Halbleiter(detektor)struktur
JPH07153988A (ja) * 1993-12-01 1995-06-16 Nikon Corp 「増幅型」光電変換装置及びその駆動方法
JP2878137B2 (ja) 1994-06-29 1999-04-05 シャープ株式会社 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法
JP3697769B2 (ja) * 1995-02-24 2005-09-21 株式会社ニコン 光電変換素子及び光電変換装置
JPH09162380A (ja) * 1995-10-04 1997-06-20 Sony Corp 増幅型固体撮像素子及びその製造方法
JP2827993B2 (ja) * 1995-12-22 1998-11-25 ソニー株式会社 固体撮像素子
JPH09246513A (ja) * 1996-03-06 1997-09-19 Sharp Corp 増幅型固体撮像素子およびその製造方法
JPH09260627A (ja) 1996-03-18 1997-10-03 Sharp Corp 増幅型固体撮像装置
JPH09331058A (ja) * 1996-06-13 1997-12-22 Sony Corp 固体撮像素子
JPH10178589A (ja) * 1996-12-18 1998-06-30 Nikon Corp 固体撮像装置
JPH10233964A (ja) 1997-02-20 1998-09-02 Nikon Corp ２値化信号形成用固体撮像装置
TW393777B (en) * 1997-09-02 2000-06-11 Nikon Corp Photoelectric conversion devices and photoelectric conversion apparatus employing the same
US6046466A (en) * 1997-09-12 2000-04-04 Nikon Corporation Solid-state imaging device
JP2935492B2 (ja) 1997-10-30 1999-08-16 イノビジョン株式会社 固体撮像素子及び固体撮像素子による光信号検出方法
US6051857A (en) * 1998-01-07 2000-04-18 Innovision, Inc. Solid-state imaging device and method of detecting optical signals using the same
JP3410016B2 (ja) * 1998-03-31 2003-05-26 株式会社東芝 増幅型固体撮像装置
JP2000077539A (ja) * 1998-08-28 2000-03-14 Fuji Electric Co Ltd 半導体集積回路
US6590242B1 (en) * 1999-02-25 2003-07-08 Canon Kabushiki Kaisha Light-receiving element and photoelectric conversion device
JP4406964B2 (ja) * 1999-08-05 2010-02-03 ソニー株式会社 固体撮像素子及びその製造方法
JP3315962B2 (ja) 1999-12-01 2002-08-19 イノテック株式会社 固体撮像素子、その製造方法及び固体撮像装置
TW494574B (en) * 1999-12-01 2002-07-11 Innotech Corp Solid state imaging device, method of manufacturing the same, and solid state imaging system
JP4419238B2 (ja) * 1999-12-27 2010-02-24 ソニー株式会社 固体撮像素子及びその製造方法
US6950134B2 (en) * 2000-02-22 2005-09-27 Innotech Corporation Method of preventing transfer and storage of non-optically generated charges in solid state imaging device
JP4405062B2 (ja) * 2000-06-16 2010-01-27 株式会社ルネサステクノロジ 固体撮像装置
JP3688980B2 (ja) * 2000-06-28 2005-08-31 株式会社東芝 Ｍｏｓ型固体撮像装置及びその製造方法
FR2820882B1 (fr) * 2001-02-12 2003-06-13 St Microelectronics Sa Photodetecteur a trois transistors
JP3530159B2 (ja) * 2001-08-22 2004-05-24 松下電器産業株式会社 固体撮像装置およびその製造方法
US7110028B1 (en) * 2002-08-13 2006-09-19 Foveon, Inc. Electronic shutter using buried layers and active pixel sensor and array employing same
JP3891125B2 (ja) * 2003-02-21 2007-03-14 セイコーエプソン株式会社 固体撮像装置

Also Published As

Publication number Publication date
EP1806785A3 (en) 2007-07-25
EP1801878A3 (en) 2007-07-04
US7236197B2 (en) 2007-06-26
US20070187732A1 (en) 2007-08-16
US7508017B2 (en) 2009-03-24
KR100521296B1 (ko) 2005-10-14
US7679667B2 (en) 2010-03-16
EP1310999A2 (en) 2003-05-14
JP2003152172A (ja) 2003-05-23
EP1806785A2 (en) 2007-07-11
US20070187788A1 (en) 2007-08-16
CN1419295A (zh) 2003-05-21
KR20030040109A (ko) 2003-05-22
EP1310999A3 (en) 2006-03-01
TW589739B (en) 2004-06-01
TW200303614A (en) 2003-09-01
US20030090584A1 (en) 2003-05-15
JP4109858B2 (ja) 2008-07-02
EP1801878A2 (en) 2007-06-27

Similar Documents

Publication Publication Date Title
CN1290202C (zh) 固体摄象装置以及使用该装置的摄像机微型组件
CN1255870C (zh) 检测光信号的方法
CN1155207C (zh) 使用mos型图象敏感元件的图象传感器
CN1156011C (zh) 固态成像器件及其制造方法和固态成像系统
CN1722454A (zh) 固态图像传感器及其制造方法
CN1266773C (zh) 固体摄象装置和用固体摄象装置的摄象机系统
CN1146053C (zh) 光接收元件和光电转换装置
CN1838423A (zh) 固态图像拾取器件和使用其的电子装置及制造其的方法
CN1993832A (zh) Cmos摄像元件
CN1527394A (zh) 固体摄像器件、制造方法及行间传递型ccd图像传感器
CN1805508A (zh) 固态图像拾取器件、照相机及固态图像拾取器件的驱动方法
CN1691345A (zh) 固态图像传感器
CN101079967A (zh) 固态成像装置及其制造方法、以及摄像机
CN1317830A (zh) 半导体器件及其驱动方法
CN1675771A (zh) 光电二极管阵列、其制造方法和放射线检测器
CN1679164A (zh) 有源像素上具有光电导体的图像传感器
CN1835245A (zh) 嵌有光电二极管区的图像传感器及其制造方法
CN101047799A (zh) 成像装置照相机系统及其驱动方法
CN1825609A (zh) 固态成像器件及其驱动方法和照相装置
CN1487589A (zh) 固态图像拾取器件及其制造方法
CN1233806A (zh) 图象检测设备
CN1905201A (zh) 半导体成像器件及其制造方法
CN1317761A (zh) 光电传感器阵列和制造该光电传感器阵列的方法
CN1258227C (zh) 固态成像设备及其激励方法
CN1619829A (zh) 可感知的、光接收范围宽的半导体摄像器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061213

Termination date: 20091214